用于向輸入信號引入可控延時的裝置和方法
【專利摘要】一種裝置，包括：第一電極部，被配置為注入載流子；第二電極部，被配置為收集載流子并且提供輸出信號；第三電極部，被配置為收集載流子并且提供輸出信號；單片半導體，提供用于在所述第一電極部和所述第二電極部之間輸送注入的載流子的第一通道并且提供用于在所述第一電極部和所述第三電極部之間輸送注入的載流子的第二通道，其中所述第一通道被配置使得在所述第一電極部注入的載流子將在第一輸送時間之后經由所述第一通道到達所述第二電極部并且所述第二通道被配置使得在所述第一電極部注入的載流子將在第二輸送時間之后經由所述第二通道到達所述第三電極部，其中所述第二輸送時間大于所述第一輸送時間；以及至少一個柵電極，耦合到所述單片半導體，被配置為使得能夠至少在所述第一通道和所述第二通道之間切換用于載流子輸送的路線。
【專利說明】用于向輸入信號弓I入可控延時的裝置和方法
【技術領域】
[0001]本發(fā)明的實施例涉及一種用于向輸入信號引入可控延時的裝置和方法。
【背景技術】
[0002]在現代電子器件中，希望向信號引入可控延時。
[0003]對于超高速電子器件，引入小于Ips的小可調延時可能是必要的。

【發(fā)明內容】

[0004]根據本發(fā)明的各種、但是未必所有實施例，提供了一種裝置，該裝置包括:第一電極部，被配置為注入載流子；第二電極部，被配置為收集載流子并且提供輸出信號；第三電極部，被配置為收集載流子并且提供輸出信號；單片半導體，提供用于在所述第一電極部和所述第二電極部之間輸送注入的載流子的第一通道并且提供用于在所述第一電極部和所述第三電極部之間輸送注入的載流子的第二通道，其中所述第一通道被配置使得在所述第一電極部注入的載流子將在第一輸送時間之后經由所述第一通道到達所述第二電極部并且所述第二通道被配置使得在所述第一電極部注入的載流子將在第二輸送時間之后經由所述第二通道到達所述第三電極部，其中所述第二輸送時間大于所述第一輸送時間；以及至少一個柵電極，耦合到所述單片半導體，被配置為使得能夠至少在所述第一通道和所述第二通道之間切換用于載流子輸送的路線。
[0005]根據本發(fā)明的各種、但是未必所有實施例，提供了一種如任一前述權利要求中要求保護的裝置，其中所述單片半導體包括:第一側，包括所述第一電極部；第二側，相對于所述第一側并且包括所述第二電極部和所述第三電極部；第三側，接合所述第一側和所述第二側，并且被定位于相比于至所述第三電極部而至所述第二電極部更近；以及第四側，相對于所述第三側并且接合所述第一側和所述第二側，并且被定位于相比于至所述第二電極部而至所述第三電極部更近。
[0006]根據本發(fā)明的各種、但是未必所有實施例，提供了一種方法，該方法包括:將至少一個載流子注入到單片半導體中；控制向耦合至單片半導體的至少一個柵電極施加的電壓以控制注入的載流子跨所述單片半導體的輸送時間；在跨該單片半導體的輸送之后收集注入的載流子。
【專利附圖】

【附圖說明】
[0007]為了更好地理解本發(fā)明實施例的各種示例，現在將僅通過示例來參照以下附圖，在附圖中:
[0008]圖1是裝置10及其功能的示意圖；
[0009]圖2是以平面圖方式的著重于裝置的結構的裝置的示意圖；
[0010]圖3是以平面圖方式的著重于結構的裝置的示意圖，其相比圖2中圖示的裝置具有不同的收集電極的配置；[0011]圖4以橫截面圖方式圖示了裝置的示例，其具有石墨烯單層40 ；
[0012]圖5示意性地圖示了一串級聯的可控延時元件；
[0013]圖6圖示了包括所述裝置的高頻裝置或系統(tǒng)；以及
[0014]圖7圖示了向輸入信號引入可控延時的方法。
【具體實施方式】
[0015]圖1是裝置10的示意圖。該圖圖示了被配置為向輸入信號引入可控延時的裝置10的功能。該延時可以小于lps，它可以例如是0.1ps或更少的級別。
[0016]圖示的裝置10包括:第一電極部2，被配置為注入載流子；第二電極部12，被配置為收集載流子4并且提供輸出信號；以及第三電極部14，被配置為收集載流子4并且提供輸出信號。
[0017]在該第一電極部2與該第二電極部12之間有用于輸送注入的載流子4的第一通道22。該第一通道22被配置使得在該第一電極部2注入的載流子4將在第一輸送時間tl之后經由該第一通道22到達該第二電極部12。
[0018]在該第一電極部2與該第三電極部14之間有用于輸送注入的載流子4的第二通道24。該第二通道24被配置使得在該第一電極部2注入的載流子4將在第二輸送時間t2之后經由該第二通道24到達該第三電極部14，其中該第二輸送時間t2大于該第一輸送時間11。
[0019]該裝置10被配置為使得能夠至少在該第一通道22或該第二通道24之間切換用于載流子輸送的路線。該裝置因此將在該第一電極部2接收的輸入信號提供為在該第二電極部12的輸出(不具有延時)或該第三電極部14的輸出(具有延時)但不是二者的輸出。
[0020]圖2是以平面圖方式的著重于裝置10的結構的裝置10的示意圖。
[0021]在圖2中，單片半導體20提供多個用于在該第一電極部2與收集電集15之間輸送注入的載流子4的通道。通道是經過該單片半導體20的輸送路線。
[0022]第一側柵電極32和第二柵電極34經由絕緣體耦合至單片半導體20，在該單片半導體20的相對側8、9上。
[0023]在第一側柵電極32和/或第二側柵電極34采用的電壓能用來控制載流子在該第一電極部2與該收集電集15之間采取的路線(通道)。
[0024]在該第一側柵電極32和/或該第二側柵電極34采用的(多個)電壓可以連續(xù)調諧，以調諧向信號引入的延時。調諧該(多個)電壓變更載流子路線(通道)，并且因此通過變更該收集電集15上由該第一電極部2注入的載流子的脈沖到達的位置而變更該延時。
[0025]例如，采用的電壓可能吸引載流子朝向順著第一通道22并且排斥載流子遠離第二通道24。
[0026]備選地，采用的電壓可能吸引載流子朝向順著第二通道24并且排斥載流子遠離第一通道22。
[0027]第一側柵電極32和/或第二側柵電極34因此被配置為使得能夠至少在該第一通道22和該第二通道24之間切換用于載流子輸送的路線。
[0028]在圖2中圖示的示例中，該第一通道22在該第一電極部2與該第二電極部12之間具有第一長度LI。該第二通道24在該第一電極部2與該第三電極部14之間具有第二長度L2，其中該第二長度L2大于該第一長度LI。
[0029]在這一示例中，單片半導體20是無摻雜的但是在其他實現方式中該單片半導體可能是摻雜的。該摻雜跨該單片半導體的寬度可能一致或者改變。如果該單片半導體一致地摻雜或者無摻雜，則第一通道22和第二通道24將具有基本上相同的載流子遷移率。該遷移率能通過增加摻雜劑的濃度而增加。該載流子密度可能大于lxl0~ (12)cm-2。
[0030]單片半導體20具有高載流子遷移率。它可以例如具有10~6ms-l級別的費米速度。該載流子跨該單片半導體20的長度經歷彈道輸送(與擴散輸送相反)。對于彈道輸送，平均自由程典型地是?I μ m的級別，并且其可能比單片半導體20的最大長度更長。例如，更長的第二長度L2可能少于該單片半導體20中的載流子的平均自由程。
[0031]跨單片半導體20的最長路線24和最短路線22之差(例如L2-L1)可能大于IOOnm或者被選擇以在第一通道22和第二通道24之間提供適當的輸送時間差(延時)的其他值。
[0032]路線長度差IOOnm而費米速度是10~6ms-l的級別導致100x10' (_15)s (0.lps)的時間差。
[0033]單片半導體20可包括石墨烯。該石墨烯可能從二維石墨烯帶形成。石墨烯具有的優(yōu)勢在于元件制造有可能使用與用于CMOS電路(諸如光刻)的處理方法相類似的處理方法。該石墨烯可能是二維(2D)單層。單層石墨烯在其沒有任何處理的原生態(tài)時是半金屬(具有零能隙的半導體)。
[0034]備選地，該單片半導體20可包括II1- V半導體，例如砷化鎵GaAs或者砷化鋁鎵AIGaAs0
[0035]該裝置10可在室溫(例如20°C)操作。備選地，可以提供一些形式的該單片半導體20的冷卻以增加載流子遷移率。該冷卻可例如包含使用液氮低溫冷卻。
[0036]在一些實施例中，該裝置10還可包括正柵電極(并且可能的背柵電極)。這些電極可用來控制單片半導體20內的載流子密度并且因此控制載流子遷移率。
[0037]參考圖2，單片半導體可具有特定幾何形狀使得用于跨該單片半導體的載流子的不同輸送路線具有不同長度。
[0038]在圖示的示例中，單片半導體20是四邊形，其包括:第一側6，包括該第一電極部2 ;第二側7，與該第一側6相對并且包括第二電極部12和第三電極部14 ;第三側8，接合該第一側6和該第二側7，并且被定位為與第三電極部14相比更接近于第二電極部12 ;以及第四側9，與該第三側8相對并且接合該第一側6和該第二側7，并且被定位為與第二電極部12相比更接近于第三電極部14。
[0039]單片半導體20具有寬度D，其隨著自該第一電極部2的距離而增加。第三側8和第四側9在第一側6處分離第一距離Dl而第三側8和第四側9在第二側7處分離第二距離D2，其中該第二距離D2大于該第一距離D1。第三側8和第四側9之間的分離D隨著自該第一側6的距離(Dl)而線性地增加至在該第二側7的最大值(D2)。
[0040]在圖示的示例中，單片半導體具有傾斜的幾何形狀。第二側7與第三側8相交成第一角度11并且第二側7與第四側9相交成第二角度13，其中該第二角度13少于該第一角度11。在圖示的示例中，第一角度11是鈍角并且第二角度13是銳角。
[0041]在圖示的示例中，單個的第一柵電極32被定位在第三側8并且沿著整個第三側延伸。然而，在另一實施例中，單個的第一柵電極32被定位在第三側8而僅可沿著該第三側8部分延伸。在另一實施例中，沿著第三側8可能定位有多個第一柵電極32。
[0042]在圖示的示例中，單個的第二柵電極34被定位在第四側9并且沿著整個第四側延伸。然而，在另一實施例中，單個的第二柵電極34被定位在第四側9而僅可沿著該第四側9部分延伸。在另一實施例中，沿著第四側9可能定位有多個第二柵電極34。
[0043]第一電極部6可具有寬度100-200nm。它可形成為在單片半導體20 (在其第一側6)與熔敷金屬之間的歐姆接觸。作為一個示例，如果是石墨烯，則在熔敷鈀的金屬噴鍍之前，單片半導體20可具有溫和的氧等離子處理。當載流子4是電子時，第一電極部6操作為源極。
[0044]提供第二電極部12和第三電極部14的收集電集15可形成為在單片半導體20(在其第二側7)與熔敷金屬之間的歐姆接觸。作為一個示例，如果是石墨烯，則在熔敷鈀的金屬噴鍍之前，單片半導體20可具有溫和的氧等離子處理。作為一個示例，收集電極15可具有1-2 μ m的長度。當載流子4是電子時，收集電極15操作為漏極。
[0045]圖3是以平面圖方式的著重于結構的裝置10的示意圖，其相比圖2中圖示的裝置具有不同的收集電極的配置。
[0046]在圖2中圖示的裝置10中，單個的收集電極15提供第二電極部12和第三電極部
14 二者。
[0047]在圖3中圖示的裝置10中，第二電極部12與第三電極部14是不同并且分離的收集電極。
[0048]分離的收集電極12、14中的每個收集電極可具有類似于第一電極部2寬度的寬度，例如100-200nm。分離的收集電極12、14中的每個收集電極可形成為在單片半導體20(在其第二側7)與熔敷金屬之間的歐姆接觸。作為一個示例，如果是石墨烯，則在熔敷鈀的金屬噴鍍之前，單片半導體20可具有溫和的氧等離子處理。
[0049]圖4以橫截面圖方式圖示了裝置10的示例，其中單片半導體20是石墨烯單層40。
[0050]該石墨烯單層40由電介質襯底42支承。該電介質襯底42可形成自例如二氧化娃或六方介電氮化硼。
[0051]第一電極部2和第二電極部12 (和第三電極部14，以及側柵32、34)可被形成在相同的單一光刻處理中的相同時間。
[0052]圖5示意性地圖示包括在級聯的串中布置的多個單層半導體20系統(tǒng)或裝置50。
[0053]來自串中的第η個單片半導體20的第二電極部12和第三電極部14的輸出向串中的第(η+1)個單片半導體20的第一電極部2提供輸入。各單片半導體20中的每個單片半導體20從控制器52接收控制電壓，其分別地控制每個單片半導體20的第一側柵32和/或第二側柵34。該單片半導體20的串因此形成可編程延時元件。
[0054]控制器52能分別地控制由該單片半導體的串中的每個單片半導體20引入的延時。
[0055]控制器52可以訪問查找表，該查找表存儲有不同延時值到施加至該單片半導體20的串中的不同單片半導體20的第一側柵電極32和/或第二側柵電極34的不同電壓配置的映射。
[0056]圖6圖示了高頻裝置或系統(tǒng)60。該高頻裝置包括被配置為在lxl0~ (9) Hz以上操作的高頻電子電路62。該裝置10可用來控制由該高頻電子電路61使用的信號的延時。[0057]作為一個實例，該高頻電子電路可包括延時鎖相環(huán)并且該裝置10 (或50)可控制用來對該延時鎖相環(huán)進行編程的延時。
[0058]在備選的實施例中，裝置10 (或50)可控制用于時域濾波器(諸如有限脈沖響應濾波器，FIR)中的延時或者可控制用于天線陣或用于信號相關的時間延時元件中的延時。
[0059]圖7圖示了方法70。該方法70包括一系列的框72、74、76。
[0060]方法70在框72開始，其中致使至少一個載流子從單片半導體20的注入電極2注入到單片半導體20中。
[0061 ] 在框74，通過控制向耦合至單片半導體20的至少一個柵電極32、34施加的電壓而控制注入的載流子跨單片半導體的輸送時間。
[0062]改變向至少一個柵電極施加的電壓改變了注入的載流子跨單片半導體20的輸送時間。
[0063]在框76，在跨該單片半導體的輸送之后在單片半導體20的收集電極處收集注入的載流子。
[0064]圖5中圖示的控制器52可用來控制由單一單片半導體20提供的延時。它可被附加到該裝置10或包括在該裝置10中。
[0065]可以使用實現硬件功能的指令來實現控制器52，例如通過在通用或者專用處理器中使用可以存儲于計算機可讀存儲介質(磁盤、存儲器等)上以由這樣的處理器執(zhí)行的可執(zhí)行計算機程序指令來實現控制器52。
[0066]如這里使用的“模塊”是指如下單元或者裝置，該單元或者裝置排除將由最終制造商或者用戶添加的某些部分/部件。該裝置10可包括模塊。
[0067]雖然已經在前述段落中參照各種示例描述了本發(fā)明的實施例，但是應當理解可以進行對給出的示例的修改而不脫離如要求保護的本發(fā)明的范圍。
[0068]可以在除了明確描述的組合之外的組合中使用前文描述中描述的特征。
[0069]雖然已經參照某些特征描述功能，但是那些功能可以由無論是否描述的其它特征執(zhí)行。
[0070]雖然已經參照某些實施例描述特征，但是那些特征也可以在無論是否描述的其它實施例中呈現。
[0071]盡管在前文說明書中努力引起對本發(fā)明的被認為特別重要的那些特征的關注，但是應當理解 申請人:在上文引用和/或附圖中示出的任何可授予專利的特征或者特征組合方面都要求保護而無論是否已經對它們加以特別強調。
【權利要求】
1.一種裝置，包括: 第一電極部，被配置為注入載流子； 第二電極部，被配置為收集載流子并且提供輸出信號； 第三電極部，被配置為收集載流子并且提供輸出信號； 單片半導體，提供用于在所述第一電極部和所述第二電極部之間輸送注入的載流子的第一通道并且提供用于在所述第一電極部和所述第三電極部之間輸送注入的載流子的第二通道，其中所述第一通道被配置使得在所述第一電極部注入的載流子將在第一輸送時間之后經由所述第一通道到達所述第二電極部并且所述第二通道被配置使得在所述第一電極部注入的載流子將在第二輸送時間之后經由所述第二通道到達所述第三電極部，其中所述第二輸送時間大于所述第一輸送時間；以及 耦合到所述單片半導體的至少一個柵電極，被配置為使得能夠至少在所述第一通道和所述第二通道之間切換用于載流子輸送的路線。
2.根據權利要求1所述的裝置，其中所述第一通道在所述第一電極部與所述第二電極部之間具有第一長度，并且所述第二通道在所述第一電極部與所述第三電極部之間具有第二長度，其中所述第二長度大于所述第一長度。
3.根據權利要求2所述的裝置，其中所述第一長度與所述第二長度之差大于lOOnm。
4.根據權利要求2或3所述的裝置，其中所述第二長度少于所述單片半導體中的載流子的平均自由程。
5.根據權利要求2、3或4所述的裝置，其中所述第二長度少于2μ m。
6.根據前述權利要求中 任一項所述的裝置，其中所述第一通道和所述第二通道具有基本上相同的載流子密度摻雜。
7.根據前述權利要求中任一項所述的裝置，其中所述第一通道和所述第二通道具有基本上相同的電子遷移率。
8.根據前述權利要求中任一項所述的裝置，其中所述單片半導體包括石墨烯。
9.根據前述權利要求中任一項所述的裝置，其中所述單片半導體包括石墨烯單層。
10.根據權利要求9所述的裝置，其中所述石墨烯單層由電介質襯底支承。
11.根據權利要求1至7中任一項所述的裝置，其中所述單片半導體包括II1- V半導體。
12.根據前述權利要求中任一項所述的裝置，其中所述單片半導體被配置用于沿所述第一通道和所述第二通道二者的載流子的彈道輸送。
13.根據前述權利要求中任一項所述的裝置，其中所述單片半導體包括: 第一側，包括所述第一電極部； 第二側，與所述第一側相對并且包括所述第二電極部和所述第三電極部； 第三側，接合所述第一側和所述第二側，并且被定位為與所述第三電極部相比更接近于所述第二電極部；以及 第四側，與所述第三側相對并且接合所述第一側和所述第二側，并且被定位為與所述第二電極部相比更接近于所述第三電極部。
14.根據權利要求13所述的裝置，其中所述第三側和所述第四側在所述第一側處分離第一距離并且其中所述第三側和所述第四側在所述第二側處分離第二距離，其中所述第二距離大于所述第一距離。
15.根據權利要求13或14所述的裝置，其中所述第三側和所述第四側之間的分離隨著與所述第一側的距離而線性地增加。
16.根據權利要求13、14或15所述的裝置，其中所述第二側與所述第三側相交成第一角度并且所述第二側與所述第四側相交成第二角度，其中所述第二角度少于所述第一角度。
17.根據權利要求13至16中任一項所述的裝置，包括被定位在所述第三側的第一柵電極和被定位在所述第四側的第二柵電極。
18.根據前述權利要求中任一項所述的裝置，其中所述第一電極部具有100-200nm的覽度。
19.根據前述權利要求中任一項所述的裝置，其中所述第二側包括單個電極，其中所述第二電極部是所述單個電極的一部分并且所述第三電極部是所述單個電極的一部分。
20.根據權利要求1至18中任一項所述的裝置，其中所述第二電極部與所述第三電極部不同并且分離。
21.根據權利要求20所述的裝置，其中所述第二電極部具有與所述第三電極部和所述第一電極部基本上相同的寬度。
22.根據前述權利要求中任一項所述的裝置，被布置為一串級聯的單片半導體。
23.根據前述權利要求中任一項所述的裝置，還包括被配置為在1x10'(9) Hz以上操作的高頻電子電路。`
24.一種方法，包括: 將至少一個載流子注入到單片半導體中； 控制向耦合至單片半導體的至少一個柵電極施加的電壓以控制注入的載流子跨所述單片半導體的輸送時間； 在跨所述單片半導體的輸送之后收集注入的載流子。
25.根據權利要求24所述的方法，包括:改變向所述至少一個柵電極施加的所述電壓以改變所述注入的載流子跨所述單片半導體的所述輸送時間。
26.根據權利要求24或25所述的方法，其中所述單片半導體處于室溫下。
27.根據權利要求24或25所述的方法，其中所述單片半導體被冷卻。
28.根據權利要求24至27中任一項所述的方法，包括施加附加電壓以控制所述單片半導體中的載流子密度。
29.根據權利要求24至28中任一項所述的方法，使用存儲的電壓至輸送時間的映射以控制所述輸送時間。
【文檔編號】H01L29/66GK103534945SQ201280022869
【公開日】2014年1月22日 申請日期:2012年5月11日 優(yōu)先權日:2011年5月13日
【發(fā)明者】V·A·厄莫洛夫, M·S·埃萊, P·M·帕薩南, M·A·奧克薩南, E·T·塞帕拉 申請人:諾基亞公司