包含電和光學(xué)互連的半導(dǎo)體晶片接合的制作方法
【專利摘要】用于接合需要在接合的晶片之間并且跨越接合邊界轉(zhuǎn)移電和光學(xué)信號的半導(dǎo)體晶片的方法。用于半導(dǎo)體晶片的接合的方法包含在晶片接合邊界內(nèi)形成電和光學(xué)互連通孔以在接合的晶片之間轉(zhuǎn)移電和光學(xué)信號。使用許多金屬柱跨越接合表面形成電通孔，每個(gè)金屬柱由跨越接合表面融合的多個(gè)金屬層構(gòu)成。使用許多光波導(dǎo)跨越接合表面形成光通孔，每個(gè)光波導(dǎo)由跨越接合邊界融合的介電材料構(gòu)成并且具有比接合的晶片之間的介電中間接合層的折射率高的折射率。電和光學(xué)通孔跨越接合的晶片之間的接合表面散步以實(shí)現(xiàn)電和光學(xué)信號兩者在接合的晶片之間的一致轉(zhuǎn)移。
【專利說明】包含電和光學(xué)互連的半導(dǎo)體晶片接合
[0001]對相關(guān)申請的交叉引用
本申請要求2011年5月10日遞交的號碼為61/484，563的美國臨時(shí)專利申請的利益。
【技術(shù)領(lǐng)域】
[0002]本發(fā)明涉及為實(shí)現(xiàn)固態(tài)光器件的半導(dǎo)體II1-V光子晶片和CMOS電子晶片的接合，在固態(tài)光器件中光和電信號在接合的晶片之間轉(zhuǎn)移。
【背景技術(shù)】
[0003]3D-1C和固態(tài)光技術(shù)的出現(xiàn)正使集成光發(fā)射體或檢測器陣列成為可能，光發(fā)射體或檢測器陣列從II1-V材料圖案化并且接合到CMOS控制電路(參見美國專利N0.7, 623, 560,7, 767, 479 和 7，829，902，以及 G.Y.Fan 等人的 Ill-nitride micro-emitterarrays: development and applications, J.Phys D: Appl.Phys.41 (2008), Z.Gong等人的 Efficient flip-chip InGaN micro-pixellated light-emitting diode arrays:promising candidates for micro-displays and colour conversion, J.Phys D:Appl.Phys.41 (2008),和 H.Schneider 等人的 Dual band QWIP focal plane arrayfor the second and third atmospheric windows, Infrared Physics & Technology,47 (2005) 53-58)。具體地說，三維集成電路(3D-1C)中最近的進(jìn)步正在使集成包括較高分辨率陣列的光發(fā)射體(參見美國專利N0.7,623, 560,7, 767,479和7，829，902，以及G.Y.Fan 等人的 Ill-nitride micro-emitter arrays: development and applications,J.Phys D: Appl.Phys.41 (2008)和 Z.Gong 等人的 Efficient flip-chip InGaNmicro-pixellated light-emitting diode arrays: promising candidates formicro-displays and colour conversion, J.Phys D: Appl.Phys.41 (2008))或光檢測器(參見 H.Schneider 等人的 Dual band QWIP focal plane array for thesecond and third atmospheric windows, Infrared Physics & Technology,47 (2005)53-58)(共同稱為“光子”陣列)的多層光電子器件成為可能。這樣的趨勢的證據(jù)是在G.Y.Fan 等人的 Ill-nitride micro-emitter arrays: development and applications,J.Phys D: Appl.Phys.41 (2008)中描述的器件，該器件是包括單波長器件像素的微LED陣列器件，單波長器件像素在II1-V化合物半導(dǎo)體層(諸如GaN)上圖案化、無源驅(qū)動(dòng)并且使用引線接合封裝在PGA封裝中。在G.Y.Fan等人中，使用了如下技術(shù):使用倒裝接合，混合集成了 II1-V發(fā)射體陣列與硅控制1C。單色8X8U6X16和64X64像素的類似的光發(fā)射體陣列器件被制造并且使用倒裝接合與CMOS集成(參見G.Y.Fan等人的Ill—nitride micro-emitter arrays: development and applications,J.Phys D: Appl.Phys.41 (2008)和 Z.Gong 等人的 Efficient f lip-chip InGaN micro-pixel latedlight-emitting diode arrays: promising candidates for micro-displays and colourconversion, J.Phys D: Appl.Phys.41 (2008))。這些類型的微發(fā)射體陣列器件可以使用倒裝和引線接合技術(shù)，因?yàn)樗鼈兊墓庾釉?像素)尺寸較大(幾百微米)，這導(dǎo)致低電互連密度，其使得可以使用這樣的技術(shù)來將II1-V光發(fā)射陣列接合到控制CMOS。
[0004]尤其關(guān)注的是在美國專利N0.7，623，560、7，767，479和7，829，902中描述的超高像素密度發(fā)射性微顯示器件。這些類型的器件通常是微尺度固態(tài)光發(fā)射元件的陣列，微尺度固態(tài)光發(fā)射元件由一種類型的光子材料(諸如II1-V材料)形成并且使用3D-1C技術(shù)集成到用于耦合電信號進(jìn)出光子陣列的微電子電路陣列(參見美國專利N0.7，623，560、7，767，479 和 7，829，902,以及 G.Y.Fan 等人的 Ill-nitride micro-emitter arrays:development and applications, J.Phys D: Appl.Phys.41 (2008), Z.Gong 等人的 Efficient flip-chip InGaN micro-pixellated light-emitting diode arrays:promising candidates for micro-displays and colour conversion, J.Phys D: Appl.Phys.41 (2008),和 H.Schneider 等人的 Dual band QWIP focal plane array forthe second and third atmospheric windows, Infrared Physics & Technology, 47(2005) 53-58))。對于多數(shù)這些類型的器件，光子陣列元件由其形成的光子材料的晶片通常使用晶片接合技術(shù)諸如在以下各項(xiàng)中描述的那些技術(shù)中的一個(gè)或多個(gè)而被接合到微電路陣列晶片:M.Alexe 和 U.Giisele 的 Wafer Bonding Applications and Technology,pp 327-415, Springer 2004 以及 Q.Y.Tong 和 U.Giisele 的 Semiconductor WaferBonding Science and Technology, pp 203-261, Wiley 1999,其中使用電互連通孔陣列(諸如在M.Alexe和U.Gusele, pp.177-184中描述的陣列)在接合的光子和電子晶片之間轉(zhuǎn)移電信號。因此，在這些類型的器件的制造中需要的晶片接合邊界表面將涉及在光子和電子晶片之間的接合邊界表面內(nèi)嵌入電通孔陣列。另外，當(dāng)光子陣列的元件及其關(guān)聯(lián)的電子電路元件在尺寸上是微尺度(即，幾微米尺寸，諸如對于在美國專利N0.7，623，560、7，767，479和7，829，902中描述的器件的情況)時(shí)，跨越接合邊界的互連通孔的密度可以達(dá)到多余每平方厘米一百萬互連通孔。
[0005]針對這些類型的器件的晶片接合還將包括完成跨越晶片接合邊界表面的粘附(接合)的裝置，晶片接合邊界表面還包括互連通孔的橫截面?？缭骄吔绫砻娴闹饕糠值慕雍贤ǔＪ褂媚軌蚩缭竭吔绫砻嫒劢拥闹虚g層來完成。對于更早提到的器件類型，晶片接合通過跨越晶片的接合邊界的高度拋光的中間層的熔接接合來完成，熔接接合能夠在室溫(參見美國專利N0.7，622，324,7, 553，744,7, 485，968和7，387，944)或在升高的溫度和壓力條件(參見M.Alexe和U.Giisele 的Wafer Bonding Applications and Technology,pp327-415, Springer 2004 以及 Q.Y.Tong 和 U.Giisele 的 Semiconductor Wafer BondingScience and Technology,pp 203-261,Wiley 1999)下實(shí)現(xiàn)。對于金屬互連,跨越接合表面的通孔到通孔固態(tài)擴(kuò)散接合通常通過通孔橫截面的融合來完成，通孔橫截面的融合包括使用:已接合晶片的升高的溫度退火，這影響由熔接的中間層完成的、跨越邊界表面的接合的強(qiáng)度；和退火的升高的溫度，用于創(chuàng)建跨越兩個(gè)晶片的接合表面融合電互連通孔所需要的熱壓縮條件(參見美國專利N0.7, 622, 324以及Μ.Alexe和U.Giisele的Wafer BondingApplications and Technology, pp 327-415, Springer 2004)。
[0006]美國專利N0.7，623，560,7, 767，479和7，829，902描述了:發(fā)射性微顯示器件，
由圖案化的固態(tài)光發(fā)射材料的多個(gè)層構(gòu)成，該多個(gè)層被接合成堆疊并且共同被接合到CMOS微電子電路陣列。圖案化的固態(tài)光發(fā)射材料的接合堆疊形成多色光發(fā)射像素陣列，該多色光發(fā)射像素陣列由圖案化的并且接合的固態(tài)光發(fā)射材料的堆疊被接合到的CMOS微電子電路層控制。諸如在美國專利N0.7，623，560,7, 767，479和7，829，902中描述的器件結(jié)構(gòu)的實(shí)現(xiàn)需要光子到光子晶片的接合以及硅(Si)基CMOS到光子晶片的接合，硅(Si)基CMOS到光子晶片的接合包括電以及光信號兩者跨越接合的半導(dǎo)體晶片的接合表面的轉(zhuǎn)移。未發(fā)現(xiàn)描述用于包含電和光信號兩者跨越接合晶片邊界的轉(zhuǎn)移的接合半導(dǎo)體晶片的方法的現(xiàn)有技術(shù)參考文獻(xiàn)。
[0007]圖1A到1D是典型現(xiàn)有技術(shù)半導(dǎo)體晶片接合技術(shù)的圖示，包括直接熔接接合(圖1A)、對齊熔接接合(圖1B)、共熔接合(圖1C)、苯并環(huán)丁烯(BCB)聚合物粘附接合(圖1D)。尤其關(guān)注的是圖1B，其圖示了在現(xiàn)有技術(shù)(參見美國專利N0.7,622, 324,7, 553, 744,7，485，968和 7，387，944,以及Μ.Alexe 與U.Giisele 的Wafer Bonding Applications andTechnology, pp 327-415, Springer 2004 和 Q.Y.Tong 與 U.Giisele 的 SemiconductorWafer Bonding Science and Technology, pp 203-261, Wiley 1999)中描述的晶片的對齊熔接接合，其包含跨越接合表面的電互連通孔。在這個(gè)晶片接合技術(shù)中，在接合通常是硅(Si)基的兩個(gè)晶片之前，在每個(gè)晶片內(nèi)包括對齊標(biāo)記，其具有足夠特征清晰度以使兩個(gè)晶片的精確對齊能夠達(dá)到小于互連通孔直徑的10%。在接合之前，兩個(gè)晶片中的每個(gè)使用化學(xué)機(jī)械接合(CMP)技術(shù)分別地被平面化。在兩個(gè)晶片的平面化的表面上分別地沉積通常為介電材料(通常是氧化硅(Si02))的中間接合層。然后，通常使用單個(gè)導(dǎo)電金屬(諸如鎳)在兩個(gè)晶片中的每個(gè)的接合表面上形成互連金屬通孔柱。然后使用CMP把形成的接合邊界表面拋光到小于半納米的粗糙度之內(nèi)，表面被激活并且然后使用包含的對齊標(biāo)記來對齊晶片，其中它們的接合邊界表面彼此面對并且達(dá)到接觸。施加合適等級的壓力和升高的溫度以提高跨越兩個(gè)晶片的接合表面的接合強(qiáng)度。依賴于在接合邊界表面上完成的表面粗糙度，在這個(gè)過程的末尾，沉積在兩個(gè)晶片中的每個(gè)的表面上的介電中間層將跨越晶片接合邊界表面熔接在一起。然而，晶片拋光和表面激活過程可能引起互連通孔邊界表面被凹陷到介電表面之下，這將導(dǎo)致跨越晶片接合邊界表面的相對的通孔之間出現(xiàn)間隙?；ミB通孔之間的這些間隙的出現(xiàn)可能在接合晶片的對應(yīng)的電路之間引起過度的電阻水平。為了最小化跨越互連通孔的電阻，接合的晶片在升高的溫度下經(jīng)受進(jìn)一步的退火以引起對齊的通孔膨脹并且跨越接合邊界融合在一起。
[0008]現(xiàn)有技術(shù)的接合過程的幾個(gè)方面(參見美國專利N0.7,622, 324,7, 553, 744,7，485，968和7，387，944)使得其對于接合具有實(shí)質(zhì)類似的熱膨脹特性的晶片更有效，而對于接合具有不同熱膨脹特性的晶片實(shí)質(zhì)較少效果，諸如當(dāng)由πι-v材料制成并且可能在諸如藍(lán)寶石的襯底上生長的晶片需要被接合到Si晶片時(shí)的情況。當(dāng)要被接合的兩個(gè)晶片的熱膨脹特性實(shí)質(zhì)不同時(shí)，在相應(yīng)的晶片的接合中間層已如在美國專利N0.7，622，324、7，553，744,7, 485，968和7，387，944中描述的那樣熔接在一起之后過度的長時(shí)間的升高溫度退火將對已接合的晶片是致命的并且將可能引起完成的接合失效，從而引起中間層的脫離接合。這意味著現(xiàn)有技術(shù)接合方法(參見美國專利N0.7，622，324、7，553，744、7，485，968和7，387，944)在具有實(shí)質(zhì)不類似的熱膨脹特性的晶片的接合中(諸如當(dāng)由II1-V材料制成的晶片需要被接合到Si晶片時(shí)的情況，諸如美國專利N0.7,623, 560,7, 767,479和7，829，902中描述的)可能不是有效的。
[0009]晶片的通常熔接接合(參見M.Alexe和U.Giisele的Wafer BondingApplications and Technology, pp 327-415，Springer 2004 以及 Q.Y.Tong 和 U.Giisele 的Semiconductor Wafer Bonding Science and Technology, pp 203-261，Wiley1999)和尤其低溫熔接接合(參見Q.Y.Tong和U.Gusele, pp.49-101以及美國專利N0.7，622，324,7, 553，744,7, 485，968和7，387，944)需要對要被接合的晶片預(yù)接合平面化到聞嚴(yán)格等級，該聞嚴(yán)格等級能夠達(dá)到跨越晶片表面實(shí)質(zhì)少于一納米的均方根(RMS)。然而，由II1-V材料制成的晶片在特性上具有一定量的彎曲，該一定量的彎曲可能跨越晶片表面實(shí)質(zhì)上高于一微米。如果非實(shí)踐上不可能，這樣的晶片彎曲的過度等級將非常難以利用在美國專利 N0.7，622，324,7, 553，744,7, 485，968 和 7，387，944 中描述的用于將由 II1-V 材料制成的晶片接合到Si晶片(諸如在美國專利N0.7，623，560,7, 767，479和7，829，902以及H.Schneider等人的Dual band QWIP focal plane array for the second and thirdatmospheric windows, Infrared Physics & Technology, 47 (2005) 53-58 中描述的那些)的現(xiàn)有技術(shù)的晶片接合方法。
[0010]在美國專利N0.7，623，560,7, 767，479和7，829，902中描述的發(fā)射性微顯示(成像器)器件代表發(fā)射性微顯示器中的現(xiàn)有技術(shù)狀態(tài)并且使用II1-V化合物半導(dǎo)體材料作為發(fā)射性層，保證高亮度、功率效率、多色、長壽命和高可靠的具有色純度的微顯示器用在各種應(yīng)用中，包括成像、投影和醫(yī)療等其它用途。美國專利N0.7，623，560、7，767，479和7，829，902中的發(fā)射性器件由使用3D-1C技術(shù)被集成到由數(shù)字控制邏輯電路的往復(fù)式陣列構(gòu)成的硅基CMOS上的、大陣列的(多于每平方厘米一百萬)固態(tài)光發(fā)射像素(激光二極管(LD)或發(fā)光二極管(LED)，這依賴于電流注入條件)構(gòu)成。在美國專利N0.7，623，560、7，767，479和7，829，902中描述的成像器器件的數(shù)字控制微電路陣列將通常使用標(biāo)準(zhǔn)硅基CMOS技術(shù)制造，由此許多數(shù)字控制微電路陣列形成為覆蓋CMOS晶片表面的個(gè)體管芯。在美國專利N0.7，623，560,7, 767，479和7，829，902中描述的成像器器件的發(fā)射性像素陣列通常將通過把與CMOS晶片管芯對應(yīng)的許多像素陣列圖案化到由II1-V化合物材料(諸如InGaN/藍(lán)寶石或AlGalnP/GaAs，例如這依賴于要被發(fā)射的光的所需波長)制成的晶片的表面上來制造。在美國專利N0.7，623，560、7，767，479和7，829，902中描述的成像器器件通常將通過對齊接合用作主晶片的CMOS晶片和圖案化的II1-V晶片以最終創(chuàng)建由覆蓋接合晶片對的表面的許多器件管芯構(gòu)成的晶片堆疊來制造。如在美國專利N0.7，623，560、7，767, 479和7，829，902中描述的，在通過外延剝離(EL0)或激光剝離(LL0)技術(shù)去除II1-V晶片的生長襯底之后，產(chǎn)生的II1-V/CM0S晶片堆疊將變成主晶片，在其上第二和第三圖案化的II1-V晶片被順序接合以最終創(chuàng)建在CMOS晶片的頂上接合的多個(gè)圖案化的II1-V層的堆疊。在美國專利N0.7，623，560,7, 767，479和7，829，902中描述的最終的多色成像器器件將由堆疊在CMOS控制邏輯陣列的頂上的多個(gè)圖案化的(像素化的)II1-V層構(gòu)成，使得該器件能夠在其關(guān)聯(lián)的CMOS邏輯電路的控制下從每個(gè)像素發(fā)射具有多個(gè)波長的光的任何組合。
[0011]在美國專利N0.7，623，560、7，767，479和7，829，902中描述的多色成像器器件的區(qū)別性方面是其操作需要把電信號從每個(gè)像素的CMOS邏輯電路耦合到多層堆疊的個(gè)體固態(tài)光發(fā)射層中的每個(gè)。另外，對于要從那個(gè)成像器器件的頂表面發(fā)射的多色光，將必須從光被生成的層通過在該層之上的層堆疊來耦合該光。如在美國專利N0.7，623，560、7，767，479和7，829，902中描述的，在堆疊的光生成層中的每個(gè)內(nèi)，將通過跨越每個(gè)層分布的許多垂直波導(dǎo)來傳播(耦合)光。意味著在美國專利N0.7，623，560、7，767，479和7，829，902中描述的多色成像器器件，除了需要通過多層堆疊的個(gè)體光發(fā)射層中的每個(gè)來耦合電信號之外，還將需要還通過多層堆疊的個(gè)體固態(tài)光發(fā)射層中的每個(gè)及其相應(yīng)的接合層來耦合光。這個(gè)需要將意味著用于制造在美國專利N0.7，623，560、7，767，479和7，829，902中描述的多色成像器器件的光生成(光子)晶片的接合將必須包含用于在將形成最終的多層成像器器件的堆疊層之間轉(zhuǎn)移電以及光信號兩者的裝置。沒有發(fā)現(xiàn)描述包含接合多個(gè)晶片的裝置的晶片接合的現(xiàn)有技術(shù)，該多個(gè)晶片包含用于在接合的晶片之間轉(zhuǎn)移光信號的裝置。
[0012]如更早解釋的，在現(xiàn)有技術(shù)(參見美國專利N0.7，622，324,7, 553，744,7, 485，968和7，387，944)中描述的包含電互連通孔的晶片接合依賴于使用后熔接接合升高溫度退火以便跨越接合的晶片的接合表面融合包含的金屬互連通孔。為了閉合在每個(gè)晶片接合表面處的互連通孔的表面之間的、大部分由于通孔金屬和中間介電層對于預(yù)接合晶片化學(xué)機(jī)械平面化(CMP)和接合表面激活步驟的不均勻響應(yīng)形成的間隙，電互連通孔必須含有足夠的金屬體積尺寸以在退火步驟的升高的溫度下允許金屬膨脹來填充在跨越晶片的接合表面的面對的通孔之間形成的間隙中。依賴于形成的電通孔的幾何形狀，那個(gè)需要將規(guī)定互連通孔高度大于1.5微米并且直徑大于3微米。當(dāng)僅電信號需要被轉(zhuǎn)移跨越晶片接合邊界時(shí)，電互連通孔的這個(gè)高度將沒有危險(xiǎn)后果。然而當(dāng)除了電信號，晶片接合表面還需要轉(zhuǎn)移光時(shí)，狀況變得非常不同，因?yàn)榛ミB通孔的過度高度將因此引起兩個(gè)晶片之間的中間接合層的過度厚度，這可能引起正在接合的晶片(層)之間轉(zhuǎn)移的光的不希望的衰減(通過吸收)，尤其因?yàn)閮蓚€(gè)晶片之間的接合的合成厚度是在兩個(gè)晶片中的每個(gè)的接合側(cè)形成的中間接合層的厚度的兩倍。因此，包含電互連通孔的、其中作為設(shè)計(jì)參數(shù)的電通孔的高度以及因此的接合中間層的厚度的現(xiàn)有技術(shù)晶片接合(參見美國專利N0.7，622，324,7, 553，744、7，485，968和7，387，944)沒有考慮被轉(zhuǎn)移跨越晶片接合表面的光信號由于中間接合層的合成厚度而衰減的不利效果。
[0013]美國專利N0.7，623，560,7, 767，479和7，829，902中描述的多色成像器器件的最重要優(yōu)點(diǎn)之一是它消除了大部分與在典型顯示器中使用的現(xiàn)代空間光調(diào)制器關(guān)聯(lián)的無效率性，因此使得可以從具有(10X10)微米的典型尺寸或更小的非常小的像素為顯示器的觀察者生成足夠亮度的多色光。因此，美國專利N0.7，623，560、7，767，479和7，829，902中描述的多色成像器器件的制造的重要方面是完成足夠小的像素尺寸(像素間距?10微米或更小)，足夠小的像素尺寸將使這樣的器件能夠成本有效地實(shí)現(xiàn)能夠用于許多應(yīng)用的多色發(fā)射。轉(zhuǎn)換到晶片接合需要中，多色像素間距的這個(gè)等級將需要晶片接合互連通孔陣列具有在每平方厘米4百萬個(gè)通孔或更高的范圍中的密度；意味著飛微米電互連通孔間距或更小。不存在描述用于以這樣的超高互連密度的、尤其包含用于在接合的晶片之間跨越接合層轉(zhuǎn)移光和電信號轉(zhuǎn)移兩者的裝置的晶片接合的方法的現(xiàn)有技術(shù)。
[0014]當(dāng)電互連的密度遠(yuǎn)低于106/cm2，諸如在由被接合到另一電子CMOS晶片的電子CMOS晶片構(gòu)成的許多3D-1C中的情況時(shí)，在現(xiàn)有技術(shù)晶片接合方法(參見美國專利N0.7，622，324,7, 553，744,7, 485，968和7，387，944)中的電互連通孔的過度直徑將沒有危險(xiǎn)后果。然而，當(dāng)晶片接合表面需要包含多個(gè)電通孔用于每個(gè)幾微米的光學(xué)元件(像素)，諸如美國專利N0.7，623，560、7，767，479和7，829，902中描述的成像器的情況時(shí)，過度的電通孔直徑對于完成高密度光學(xué)元件(像素)間距變成決定性的。因此，其中電互連通孔的直徑以及因此可完成的互連通孔的密度作為設(shè)計(jì)參數(shù)的現(xiàn)有技術(shù)的晶片接合方法(參見美國專利N0.7，622，324,7, 553，744,7, 485，968和7，387，944)沒有考慮這樣的參數(shù)對像素間距施加的限制，當(dāng)這樣的晶片接合方法用于超高光學(xué)元件(像素)密度光電子器件(諸如美國專利N0.7，623，560,7, 767，479和7，829，902中描述的那些)的半導(dǎo)體晶片的接合時(shí)可以
完成該像素間距。
[0015]如更早敘述的，美國專利N0.7，623，560,7, 767，479和7，829，902中描述的器件需要超過4X 106/cm2的電互連通孔密度。存在的現(xiàn)有技術(shù)(參見美國專利N0.7，622，324、7, 553, 744,7, 485, 968 和 7,387,944 以及 M.Alexe 與 U.Gusele 的 Wafer BondingApplications and Technology, pp 327-415, Springer 2004 和 Q.Y.Tong 與U.Giisele的 Semiconductor Wafer Bonding Science and Technology, pp 203-261, Wiley 1999)的限制是，以這樣的細(xì)微通孔間距，在形成的細(xì)微間距互連通孔中的金屬量將不足以使用后接合升高溫度退火來閉合通孔之間的間隙，除非通孔高度和直徑以及因此的中間接合層厚度實(shí)質(zhì)地增加以變得顯著大于1.5微米，這將產(chǎn)生具有相當(dāng)高的高寬比(以通孔高度對其直徑的比的方式表述)的互連通孔。如更早解釋的，針對當(dāng)光必須跨越接合邊界被轉(zhuǎn)移時(shí)的情況，在中間接合層厚度中的這樣的增加將變得對光信號在接合晶片之間的轉(zhuǎn)移甚至更加有害。另外，當(dāng)互連通孔的高寬比變得太高時(shí)，在融合跨越晶片接合表面的互連通孔所需要的升高溫度的退火步驟期間互連通孔的膨脹可能導(dǎo)致創(chuàng)建沿互連通孔高度的間隙，該間隙對完成在接合的層之間轉(zhuǎn)移電信號極其所需要的低電阻最終是有害的。
[0016]為了完成多色和超高像素密度能力，美國專利Να 7，623，560、7，767，479和7，829，902中描述的器件由多個(gè)圖案化的基于II1-V材料的光子層(每個(gè)關(guān)注的主色波長一個(gè))構(gòu)成，這些光子層被彼此結(jié)合并且被接合到具有需要的驅(qū)動(dòng)電路的Si CMOS晶片。由于美國專利N0.7，623，560,7, 767，479和7，829，902中尋求的超高像素密度以及合成的可能高于4X 106/cm2的超高互連密度，常規(guī)的共熔接合等不是實(shí)現(xiàn)美國專利N0.7，623，560、7，767，479和7，829，902中描述的多色發(fā)射性微顯示器件的可行方式。另外，由于多個(gè)光發(fā)射層到控制電路CMOS晶片的堆疊，美國專利N0.7，623，560、7，767，479和7，829，902中描述的發(fā)射性微顯示器件將需要在其構(gòu)成的接合層之間轉(zhuǎn)移電信號以及光兩者?，F(xiàn)有技術(shù)的接合方法(諸如美國專利N0.7，622，324,7, 553，744,7, 485，968和7，387，944以及M.Alexe 與 U.Giisele 的 Wafer Bonding Applications and Technology, pp 327-415，Springer 2004 和 Q.Y.Tong 與 U.Gusele 的 Semiconductor Wafer Bonding Scienceand Technology, pp 203-261，Wiley 1999中描述的那些)主要適合用于接合娃基晶片，并且照此當(dāng)用于接合不類似材料的晶片(諸如通常使用πι-v材料制造的光子晶片和通常使用硅(Si)基CMOS制造的控制電路晶片)時(shí)，經(jīng)受嚴(yán)重缺陷。
[0017]具有高密度和多功能能力的三維集成電路(3D-1C)被認(rèn)為是半導(dǎo)體器件技術(shù)(參見半導(dǎo)體國際技術(shù)路線圖(International Technology Roadmap for Semiconductors),www.1trs.net)中的下一次革命。為了完成3D-1C集成，最近發(fā)展了基于芯片_芯片、芯片-晶片或晶片-晶片接合方法的制造方案(參見美國專利N0.7，622，324.7, 553，744、7，485，968 和 7，387，944 以及Μ.Alexe 與 U.Giisele 的 Wafer Bonding Applications andTechnology, pp 327-415，Springer 2004 和 Q.Y.Tong 與 U.Giisele 的 SemiconductorWafer Bonding Science and Technology，pp 203-261，Wiley 1999)。這些不同的制造方案中，直接晶片-晶片接合實(shí)現(xiàn)了最大的生產(chǎn)量，并且因此減少了成本。用于3D-1C集成中的重要的晶片等級接合技術(shù)是直接熔接接合(圖1A)、對齊熔接接合(圖1B)、共熔接合(圖1C)和粘附接合(圖 1D)(參見C_T.Ko 等人的Wafer-level bonding/stacking technologyfor 3D integration, Microelectronics Reliability 50 (2010) 481-488)。這些晶片接合技術(shù)中的每個(gè)供給了一定的益處和挑戰(zhàn)。在以上標(biāo)識的技術(shù)中，對齊熔接接合是用于制造美國專利N0.7，623，560,7, 767，479和7，829，902中描述的器件的可行技術(shù)。直接和對齊熔接接合(圖1A和B)允許利用在相應(yīng)晶片上的兩個(gè)介電層之間的接合形成的晶片到晶片接合。現(xiàn)有技術(shù)的美國專利N0.7，622，324,7, 553，744,7, 485，968和7，387，944描述了硅基晶片(主要S1-Si或使用Si02-Si02接合形成)的對齊熔接接合，其僅包含互連電通孔以跨越接合的晶片的接合邊界轉(zhuǎn)移電信號。此外，能夠通過這樣的晶片接合技術(shù)完成的電互連密度被限制為實(shí)質(zhì)少于每平方厘米一百萬個(gè)電互連。關(guān)于用于3D-1C集成的晶片接合的巨大量工作(在 C_T.Ko 等人的 Wafer-level bonding/stacking technology for3D integration, Microelectronics Reliability 50 (2010) 481-488 以及美國專利 N0.7，622，324,7, 553，744,7, 485，968和7，387，944中引用的各個(gè)參考文獻(xiàn))中，描述的晶片接合技術(shù)中沒有一個(gè)適合用于(諸如美國專利N0.7，623，560,7, 767，479和7，829，902中構(gòu)思的)光電子器件的集成，因?yàn)檫@些技術(shù)不包括提供電和光信號兩者跨越光電子器件的接合層的轉(zhuǎn)移，該光電子器件包含超高密度光子元件(像素)陣列。
[0018]考慮到當(dāng)用于接合半導(dǎo)體光子II1-V晶片和電子CMOS晶片時(shí)前面提到的當(dāng)前半導(dǎo)體晶片接合方法的缺點(diǎn)，克服這樣的弱點(diǎn)一定具有顯著的商業(yè)價(jià)值，尤其鑒于對基于固態(tài)光的顯示器的不斷增長的需求。因此，本發(fā)明的目標(biāo)是提供用于將光子II1-V晶片接合到電子CMOS晶片的半導(dǎo)體方法，由此晶片接合邊界包含用于電以及光學(xué)信號兩者跨越接合邊界轉(zhuǎn)移的裝置。所述半導(dǎo)體晶片接合方法將包含用于減輕對晶片接合的有害效果的裝置，該有害效果可能由II1-V和常規(guī)CMOS材料的熱膨脹中的不匹配引起。另外，所述半導(dǎo)體晶片接合方法將包含用于克服電互連通孔的高度和直徑對使用晶片接合制造的半導(dǎo)體光電子器件的性能具有的限制效果的裝置。根據(jù)后面參考附圖進(jìn)行的對其優(yōu)選實(shí)施例的詳細(xì)描述，本發(fā)明的附加目標(biāo)和優(yōu)點(diǎn)將變得顯而易見。
【專利附圖】

【附圖說明】
[0019]在附圖的圖中通過示例的方式而不是通過限制的方式圖示本發(fā)明，在附圖中相似的參考數(shù)字指代類似的元件。
[0020]圖1A圖示了使用現(xiàn)有技術(shù)的直接熔接接合技術(shù)接合的晶片的垂直截面圖。
[0021]圖1B圖示了使用現(xiàn)有技術(shù)的對齊晶片接合技術(shù)接合的晶片的垂直截面圖。
[0022]圖1C圖示了使用現(xiàn)有技術(shù)的晶片共熔接合技術(shù)接合的晶片的垂直截面圖。
[0023]圖1D圖示了使用現(xiàn)有技術(shù)的晶片粘附接合技術(shù)接合的晶片的垂直截面圖。
[0024]圖2圖示了包含形成跨越接合的晶片邊界的電和光學(xué)互連的本發(fā)明的晶片接合方法的半導(dǎo)體處理流程。
[0025]圖3A圖示了使用本發(fā)明的晶片接合方法接合以包含跨越接合的晶片邊界的電和光學(xué)互連的多個(gè)晶片的垂直截面圖。
[0026]圖3B圖示了接合的晶片之間的接合邊界表面的水平截面圖，該水平截面圖圖示了包含使用本發(fā)明的晶片接合方法形成的電和光學(xué)互連的晶片接合表面。
[0027]圖3C圖示了使用本發(fā)明的替代晶片接合方法接合以包含跨越晶片接合邊界的電和光學(xué)互連的多個(gè)晶片的垂直截面圖。
[0028]圖4圖示了用于減輕使用本發(fā)明的晶片接合方法接合的光子晶片的應(yīng)變和減少該光子晶片的彎曲的光子晶片圖案化的垂直和水平截面圖。
【具體實(shí)施方式】
[0029]在本發(fā)明后面的詳細(xì)描述中涉及的“一個(gè)實(shí)施例”、“一實(shí)施例”、“另一實(shí)施例”或“替代實(shí)施例”表示與該實(shí)施例一起描述的特定的特征、結(jié)構(gòu)或特性包括在本發(fā)明的至少一個(gè)實(shí)施例中。在這個(gè)詳細(xì)描述中的各個(gè)地方的短語“在一個(gè)實(shí)施例中”的出現(xiàn)不一定全都涉及相同的實(shí)施例。
[0030]還如本文中和所附的權(quán)利要求中使用的，詞語“晶片”和“半導(dǎo)體晶片”表示電路和/或電響應(yīng)器件和/或光學(xué)響應(yīng)器件(優(yōu)選但不一定大于2英寸直徑)的重復(fù)矩陣，并且包括外延層，該外延層具有形成在襯底上的該外延層中(包括外延層之上，反之亦然)的電路、電子響應(yīng)器件和/或光學(xué)響應(yīng)器件，該襯底可以是或可以不是半導(dǎo)體(主襯底)。本文中和權(quán)利要求中使用的詞語“接合”與晶片接合表面和/或晶片上的電互連和/或光學(xué)互連的接合一起使用。對于包括形成在可以是或可以不是半導(dǎo)體的主襯底上的外延層中的電路、電子響應(yīng)器件和/或光學(xué)響應(yīng)器件的晶片，在主襯底上的外延層上的電和/或光學(xué)互連和/或外延層的接合包括到另一晶片(堆疊)的這樣的接合，其自身可以是已在主晶片上但是已與其分離的外延層。就接合被與電互連或光學(xué)互連一起使用而言，接合表示分別地電連接和光學(xué)連接鄰近的晶片以分別地轉(zhuǎn)移電和/或光學(xué)信號或信息。最后，光學(xué)通常但不一定指代視覺可感知的光。而且，關(guān)于電信號使用的詞語“一個(gè)或多個(gè)信號”包括電功率。
[0031]本文中描述了用于接合II1-V和CMOS半導(dǎo)體晶片的方法。在后面的描述中，出于解釋的目的，闡述了許多具體細(xì)節(jié)以提供對本發(fā)明的全面理解。然而，對于本領(lǐng)域技術(shù)人員將顯而易見的是，可以用不同的具體細(xì)節(jié)來實(shí)踐本發(fā)明。在其它實(shí)例中，以方塊圖或截面圖形式示出結(jié)構(gòu)和器件從而避免使本發(fā)明模糊。
[0032]本發(fā)明包括克服了前面提到的現(xiàn)有技術(shù)的半導(dǎo)體晶片接合方法的缺陷的半導(dǎo)體晶片接合方法，并且還包括用于接合半導(dǎo)體晶片的方法，由此多個(gè)各自具有圖案化的層的II1-V材料光子晶片被順序地彼此接合并且共同接合到Si基CMOS晶片，其中任何兩個(gè)鄰近層(光子-光子或光子-硅)之間的接合邊界包含在接合的層之間轉(zhuǎn)移電和光信號兩者的裝置。
[0033]優(yōu)選實(shí)施例晶片接合過程流程-
本發(fā)明的優(yōu)選實(shí)施例的半導(dǎo)體晶片接合過程流程在圖2中圖示。在圖2中圖示的半導(dǎo)體處理流程示出了與兩個(gè)晶片的接合關(guān)聯(lián)的晶片接合處理序列，兩個(gè)晶片都是光子晶片或者一個(gè)晶片是光子晶片而另一個(gè)是硅基CMOS晶片。另外，能夠使用圖2中圖示的晶片接合序列接合的兩個(gè)晶片中的至少一個(gè)還可以是包括多個(gè)晶片的晶片堆疊，該多個(gè)晶片先前使用圖2中圖示的晶片接合進(jìn)程或某個(gè)其它晶片接合方法而接合。本領(lǐng)域技術(shù)人員將知道圖2中圖示的晶片接合處理序列能夠被順序地重復(fù)以接合多個(gè)晶片從而創(chuàng)建多個(gè)接合的晶片的堆疊，包括但不限于作為堆疊被共同接合到Si基CMOS晶片的多個(gè)光子晶片的堆疊。[0034]在圖2中圖不的包括CMOS晶片接合的晶片接合序列的開始之如，互連鶴塞(plug)從嵌入在CMOS內(nèi)的控制電路延伸到晶片的頂表面。這些互連鎢塞構(gòu)成到嵌入在CMOS晶片內(nèi)的控制電路的電邊界。CMOS的互連鎢塞的密度必須至少等于或大于器件光子元件陣列(其可以是在美國專利N0.7，623，560,7, 767，479和7，829，902中描述的器件的情況中的像素陣列或在諸如 H.Schneider 等人的 Dual band QWIP focal plane array for thesecond and third atmospheric windows, Infrared Physics & Technology, 47 (2005)53-58中描述的那樣的器件的情況中的光子檢測器陣列)的尋求的分辨率。而且在光子晶片的接合之前，基于II1-V材料的光子晶片被圖案化以刻劃器件管芯邊緣和器件光子元件陣列(在美國專利N0.7，623，560,7, 767，479和7，829，902中描述的器件的情況中，其可以是像素陣列)。光子晶片的圖案化通常還將包括針對每個(gè)器件光子元件(在美國專利N0.7，623，560,7, 767，479和7，829，902中描述的器件的情況中，其可以是個(gè)體像素)的電隔離金屬觸點(diǎn)的沉積。形成的光子元件金屬觸點(diǎn)的陣列將匹配延伸到CMOS晶片的頂部的互連鎢塞的陣列。
[0035]圖2中圖示的晶片接合序列通過在要被接合的兩個(gè)晶片內(nèi)包括具有足夠特征清晰度的對齊標(biāo)記以使兩個(gè)晶片精確對齊達(dá)到小于最小互連通孔直徑的10%來開始(方框-210)。在圖2中圖示的晶片接合序列的方框-220中，處理要被接合的晶片(光子或CMOS晶片)以創(chuàng)建晶片間電互連通孔柱。使用典型的半導(dǎo)體處理方法諸如光刻和金屬電鍍，這些電互連通孔柱將形成在互連鎢塞(觸點(diǎn))的頂部上(在CMOS晶片的情況中)或形成在光子元件(像素)金屬觸點(diǎn)的頂部上(在光子晶片的情況中)。電互連通孔柱將使用適合用于低溫固態(tài)熔接的金屬(諸如鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In))來形成。形成的電互連通孔柱的直徑由以下規(guī)定:(1)晶片間互連觸點(diǎn)的需要的密度；(2)需要在形成的電互連通孔柱內(nèi)包括充足的金屬體積以實(shí)現(xiàn)在流程的后接合退火步驟(圖2的方框280)的目標(biāo)溫度下跨越接合邊界表面的它們的融合；以及(3)保持互連柱的截面面積是晶片接合邊界表面面積的小部分(優(yōu)選地小于30%)的關(guān)鍵需要。使互連柱的截面面積是晶片接合邊界表面面積的小部分(優(yōu)選地小于30%)是關(guān)鍵的，因?yàn)樗鼰o助于晶片的初始熔接接合。
[0036]在電互連通孔柱形成在要被接合的兩個(gè)晶片中的每個(gè)的接合表面上之后，在要被接合的晶片的接合邊界表面上沉積介電中間接合層(圖2的方框-230)。應(yīng)當(dāng)展現(xiàn)與要被接合的晶片的良好粘附性的介電中間接合層用作熔接接合劑并且通常將是氧化硅(Si02)或氮化硅(Si2N3)。依賴于跨越晶片接合邊界的膨脹熱系數(shù)(CTE)中的不匹配程度，將選擇Si02或Si2N3作為能夠以接合邊界上的最小誘導(dǎo)應(yīng)變充分過渡兩個(gè)晶片之間的熱膨脹的介電中間接合層。通常將使用等離子增強(qiáng)化學(xué)汽相沉積(PECVD)類型的設(shè)備來沉積介電中間接合層，其中沉積的厚度足以覆蓋在接合序列的先前步驟(圖2的方框-220)中形成的電互連通孔柱的全部高度。
[0037]圖2的晶片接合序列分開(圖2的方框-240)以針對接合需要在接合的晶片之間轉(zhuǎn)移光以及電互連信號的兩個(gè)光子晶片的情況來區(qū)分處理。這個(gè)類型的晶片接合需要被包括在包括多個(gè)光子層的堆疊的器件中，多個(gè)光子層的堆疊將共同堆疊在CMOS晶片的頂部，諸如在美國專利N0.7，623，560,7, 767，479和7，829，902中描述的多色發(fā)射性微顯示器件或任何相當(dāng)?shù)墓怆娮悠骷那闆r中。在這個(gè)情況中，晶片接合序列包括一步驟(方框-240)以包含把光從一個(gè)光子層轉(zhuǎn)移(路由)通過堆疊在其頂部上的一個(gè)或多個(gè)層的裝置。實(shí)際上，在這個(gè)類型的晶片接合中，人們必須包括能夠用于在堆疊(接合)的光子層之間有效地轉(zhuǎn)移(或引導(dǎo))光的“光學(xué)互連通孔”。在本發(fā)明的優(yōu)選實(shí)施例中，這通過在晶片介電中間接合層內(nèi)包含光學(xué)波導(dǎo)作為光學(xué)互連通孔(方框-250)來實(shí)現(xiàn)。通過在介電中間接合層內(nèi)包含由介電材料構(gòu)成的多個(gè)分立區(qū)來創(chuàng)建這些垂直波導(dǎo)或光學(xué)互連通孔，該介電材料具有比介電中間接合層的折射率高的折射率。這些光學(xué)互連通孔將用于基于全內(nèi)部反射(TIR)原理來限制和引導(dǎo)正被轉(zhuǎn)移跨越介電中間接合層的光，因此允許光在接合的晶片之間有效地轉(zhuǎn)移。
[0038]光學(xué)互連通孔通過以下方式被包含到介電中間接合層中(方框-250):首先刻蝕與光學(xué)互連通孔的所需要放置對應(yīng)的介電中間接合層的被選擇區(qū)，然后用具有比介電中間接合層的折射率大的折射率的介電材料再填充被刻蝕的區(qū)。例如，當(dāng)氧化硅(Si02)用作針對介電中間接合層的介電材料時(shí)并且因?yàn)镾i02具有1.46的折射率；具有2.05折射率的氮化硅(Si2N3)能用于形成跨越介電中間接合層的光學(xué)互連通孔。通常將使用ICP/RIE和PECVD類型的設(shè)備來分別地實(shí)現(xiàn)光學(xué)互連通孔的刻蝕和再填充。類似于電互連通孔的情況，形成的光學(xué)互連通孔也將在接合的晶片之間對齊。在本發(fā)明優(yōu)選的實(shí)施例中，光學(xué)互連通孔散步在電互連通孔之間中，由此跨越晶片接合表面的光學(xué)互連和電互連的一致圖案。然而，應(yīng)當(dāng)注意的是，跨越接合邊界表面形成的光互連通孔的位置、大多數(shù)和布置圖案與光電子器件管芯以及因此的接合的晶片內(nèi)的具體位置通常將是相稱的，其中電和光學(xué)信號需要轉(zhuǎn)移跨越由3D-1C晶片堆疊形成的光電子器件管芯的多個(gè)層。在晶片接合序列的這個(gè)步驟(圖2的方框-250)的末尾，晶片接合表面將由介電中間接合層構(gòu)成，電和光學(xué)互連通孔的散步陣列嵌入在介電中間接合層內(nèi)，電和光學(xué)互連通孔跨越兩個(gè)晶片的接合表面實(shí)質(zhì)對齊到相同的圖案并且還相對于包含在要被接合的兩個(gè)晶片內(nèi)的對齊標(biāo)記實(shí)質(zhì)對齊。
[0039]在處理的晶片包括光學(xué)和電互連通孔或僅包括電互連通孔時(shí)的任一情況中，將使用化學(xué)機(jī)械拋光(CMP)來平面化晶片到跨越晶片接合表面小于0.5納米的均方根(RMS)粗糙度(圖2的方框-260)。在CMP平面化步驟(方框-260)之后晶片接合表面的完成的表面粗糙度應(yīng)當(dāng)跨越晶片接合表面在范德瓦耳斯原子半徑(Van der ffaals atomic radius)內(nèi)是一致的。當(dāng)這些晶片接合表面達(dá)到彼此接觸時(shí)，這個(gè)接合表面平面化需要對于獲得跨越晶片接合表面的介電中間接合層的一致融合是關(guān)鍵的。這還是尤其重要的，因?yàn)榫雍媳砻嬗刹牧?即介電中間接合層以及電和光學(xué)互連通孔材料)的異質(zhì)區(qū)構(gòu)成。因此，CMP選擇性將必須被小心地控制以避免對任何這些接合表面區(qū)過度欠拋光或過度過拋光。尤其為了完成跨越晶片表面的一致的融合接合，重要的是，維持電互連通孔的截面表面不高于并且優(yōu)選地稍微低于介電中間接合層的平面化(拋光)表面。這是重要的，因?yàn)榫雍媳砻娴某跏嫉蜏厝诤蠈⒖缭骄雍媳砻娴慕殡娭虚g接合層發(fā)生，并且過度的電互連通孔高度將防止這樣的融合，因此在其周圍創(chuàng)建融合的介電中間接合層的氣泡空隙。
[0040]要被接合晶片的平面化之后的重要步驟是要被接合晶片的接合表面的全面清理。這個(gè)后CMP清理應(yīng)當(dāng)至少包括全面擦洗拋光的晶片表面以去除由平面化過程創(chuàng)建的任何以及所有可能的碎片離開晶片的接合表面。后CMP清理能夠使用典型的半導(dǎo)體晶片清理設(shè)備諸如Auxl700等來執(zhí)行。晶片接合表面的后CMP擦洗之后，將必須用嚴(yán)格的半導(dǎo)體晶片清理過程(諸如RCA清理溶液，由去離子水、雙氧水、氫氧化銨(H20: H202: NH40H)構(gòu)成，其中比率調(diào)整為匹配晶片的形成的異質(zhì)材料接合表面)全面地清理晶片。然后，晶片浸入具有調(diào)整為匹配晶片的形成的異質(zhì)材料接合表面的稀釋比率的高度稀釋的氫氟酸(HF)水溶液中，然后用RCA清理溶液再次清理晶片。晶片接合表面清理之后，兩個(gè)晶片的接合表面都將必須全面地去氧化和激活。這個(gè)晶片接合表面激活通常將通過在反應(yīng)離子刻蝕(RIE)模式中使晶片接合表面經(jīng)受氧(0)、氮(N)和/或氬(Ar)等離子處理來執(zhí)行，其中等離子的類型被選擇為跨越晶片的形成的異質(zhì)材料表面完成一致激活。晶片接合表面的這個(gè)等離子處理將使用典型的半導(dǎo)體RIE設(shè)備諸如牛津儀器等離子實(shí)驗(yàn)室(Oxford Instrument Plasma Lab)或Asher等來執(zhí)行。
[0041]在晶片接合表面被激活之后的短時(shí)間間隔內(nèi)，兩個(gè)晶片將相對彼此相互對齊并且它們的接合表面達(dá)到接觸以便啟動(dòng)跨越晶片接合邊界表面的初始熔接接合(圖2的方框-270)。通常在接合序列的這個(gè)步驟中，晶片被放置在對齊夾具中，對齊夾具用于貫穿晶片接合以及隨后的步驟始終維持完成的晶片對齊。優(yōu)選地，晶片將在真空中達(dá)到對齊并且表面接觸。還可以優(yōu)選的是，在兩個(gè)晶片表面達(dá)到接觸之后立即施加輕微等級的壓力到兩個(gè)晶片的相對表面上。晶片對齊、接觸和熔接接合啟動(dòng)步驟(圖2的方框-270)通常通過半導(dǎo)體設(shè)備來執(zhí)行，該半導(dǎo)體設(shè)備能夠?qū)蓚€(gè)晶片對齊達(dá)到在小于較小互連通孔直徑的10%內(nèi)，尤其在諸如美國專利N0.7，623，560,7, 767，479和7，829，902中描述的那樣的器件的情況中，其可以小于100納米。通常用于掩膜和晶片對齊的半導(dǎo)體設(shè)備的類型(諸如SussMicroTec或EVG Mask Aligner等)能夠完成這樣的晶片到晶片對齊等級。
[0042]一旦兩個(gè)晶片接合表面達(dá)到接觸，通常將立即開始跨越兩個(gè)晶片接合表面的介電中間接合層材料的熔接接合。然而，通常有必要通過在從室溫升起的升高的溫度中對接合的晶片對退火來進(jìn)一步誘導(dǎo)熔接接合過程，升高的溫度優(yōu)選地能夠達(dá)到高于100°C達(dá)多個(gè)小時(shí)同時(shí)兩個(gè)晶片仍然保持在對齊接觸中(圖2的方框-270)。通常當(dāng)晶片仍被放置在對齊夾具中時(shí)將執(zhí)行這個(gè)后接合退火，在對齊夾具中兩個(gè)晶片在晶片對齊和接觸步驟期間(圖2的方框270)被初始對齊并且達(dá)到接觸。對這個(gè)步驟尤其重要的是兩個(gè)晶片的膨脹熱系數(shù)(CTE)之間的不匹配程度。照此，在這個(gè)步驟(圖2的方框270)中執(zhí)行的后接合退火在持續(xù)時(shí)間和達(dá)到的最高溫度方面的簡檔必須考慮晶片尺寸和兩個(gè)接合晶片的膨脹的差別。對于兩個(gè)接合的晶片之間大的CTE差別，可能有必要使用在低溫度的更長持續(xù)時(shí)間的退火而不是在高溫的較短持續(xù)時(shí)間的退火。針對這樣的方法的主要原因是為了維持獲得的接合晶片的準(zhǔn)確對齊。為了進(jìn)一步促進(jìn)獲得的跨越晶片接合邊界的熔接接合，還可能有必要在接合的晶片對的相對側(cè)上維持一定等級的壓力。
[0043]依賴于跨越接合邊界表面完成的表面粗糙度，在熔接接合步驟(圖2的方框-270)的末尾，介電中間接合層以及在晶片的相對表面上的光學(xué)互連通孔柱的截面將被跨越兩個(gè)晶片的接合邊界表面融合在一起。然而，晶片拋光和表面激活過程能夠引起電互連通孔邊界表面凹陷到介電表面之下，這將導(dǎo)致在跨越晶片接合邊界表面的電通孔的相對表面之間出現(xiàn)間隙。在電互連通孔柱之間的這樣的間隙的出現(xiàn)能夠在接合晶片的對應(yīng)的電路之間弓丨起過度等級的電阻。為了最小化跨越互連通孔的電阻，接合的晶片經(jīng)受以升高溫度的進(jìn)一步退火以引起電通孔柱熱膨脹并且跨越接合表面融合(圖2的方框-280)。在這個(gè)步驟(圖2的方框-280)期間，合適等級的升高的溫度以及可能還有壓力通常將被需要用來:(1)進(jìn)一步促進(jìn)在先前步驟(圖2的方框-270)期間完成的熔接接合；以及(2)主要引起跨越兩個(gè)晶片的接合表面的電互連通孔柱的融合。為了完成這兩個(gè)目標(biāo)中的后者，在這個(gè)步驟(圖2的方框-280)中，接合的晶片對的溫度將必須被升高使得電互連通孔柱的熱膨脹將引起相對晶片的電互連通孔柱達(dá)到接觸并且跨越晶片接合邊界表面融合。依賴于在形成電互連通孔柱中使用的金屬材料的類型，升高的溫度能夠優(yōu)選地在兩個(gè)晶片仍然保持對齊接觸時(shí)達(dá)到高于250°C達(dá)多個(gè)小時(shí)。在互連通孔柱融合步驟(圖2的方框-280)中，由于在升高溫度退火下形成的歸因于增加的介電中間接合層熔接接合強(qiáng)度和金屬材料熱膨脹的組合的熱壓縮，在接合邊界的相對側(cè)包括電互連通孔柱的金屬材料將融合。由于金屬到金屬熱壓縮融合(或固態(tài)擴(kuò)散接合)，電互連通孔柱將跨越晶片接合邊界接合，該金屬到金屬熱壓縮融合(或固態(tài)擴(kuò)散接合)部分通過在熔接接合步驟(圖2的方框-270)期間完成的介電中間接合層的熔接接合的強(qiáng)度形成。因此，在熔接接合步驟(圖2的方框-270)期間跨越晶片接合表面完成的熔接接合的強(qiáng)度是至關(guān)重要的，因?yàn)樗讷@得為引起電互連通孔柱跨越兩個(gè)晶片的接合表面互相擴(kuò)散所需要的充足等級的熱壓縮中發(fā)揮決定性作用。在互連通孔柱融合步驟(圖2的方框-280)期間，完成的熔接接合加上跨越晶片接合表面的任何施加壓力的組合強(qiáng)度必須足以引起壓縮達(dá)到電互連通孔柱的金屬材料的屈服應(yīng)力點(diǎn)的至少部分。以跨越晶片接合表面的足夠的壓縮，電互連通孔柱能夠通常以電互連通孔柱的金屬材料的熔點(diǎn)的大約0.2-0.3的溫度跨越兩個(gè)晶片的接合邊界表面融合。
[0044]本發(fā)明的優(yōu)選實(shí)施例還包括能包括在互連通孔柱融合步驟(圖2的方框-280)中的方法，由此在以較低溫度的接合的晶片的融合退火之后電流被驅(qū)動(dòng)通過部分融合的電互連通孔。在這個(gè)方法中，部分融合的電互連通孔的高電阻被影響以引起溫度中的增加，該溫度中的增加引起互連通孔變得完全融合以允許在晶片被接合之后電流通過電互連通孔被施加。在優(yōu)選以較低溫度執(zhí)行互連通孔柱融合退火的情況中，這個(gè)方法是尤其有價(jià)值的。如更早論述的，關(guān)鍵的是在后接合退火期間使用較低溫度以便減輕接合的晶片的熱膨脹系數(shù)(CTE)中的任何可能的不匹配的不利效果。
[0045]在圖2的晶片接合流程的互連通孔柱融合退火步驟(圖2的方框-280)完成之后，接合的光子晶片的外延生長襯底被去除以準(zhǔn)備為在光子元件的相對側(cè)上創(chuàng)建電接觸以在接合的晶片對的那側(cè)上接合另一光子晶片所需要的進(jìn)一步處理(圖2的方框-290)。依賴于其材料系統(tǒng)，典型的光子晶片的外延生長襯底是氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、碳化硅(SiC)或硅(Si)。通常將使用激光剝離、外延剝離或CMP剝離來執(zhí)行光子晶片的外延生長襯底的去除。在激光剝離(LL0)的情況中，UV激光束橫跨晶片掃描以引起放置在外延生長襯底和外延光子層之間的犧牲緩沖層的溫度中的增加。緩沖層溫度中的這個(gè)增加將引起緩沖層分開成其構(gòu)成的化學(xué)元素因此引起襯底從接合的晶片對分離。外延剝離(EL0)過程類似于LL0過程，除了化學(xué)處理用于溶解犧牲緩沖層。在CMP剝離過程中，外延生長襯底通過以下方式去除:首先使用粗漿研磨生長襯底到僅幾微米的厚度，然后使用更細(xì)的漿以全部去除生長襯底。這三個(gè)剝離方法中的每個(gè)都最適合用于特定類型的生長襯底的剝離；例如LL0最適合用于去除具有GaN的緩沖層的藍(lán)寶石生長襯底，并且EL0或CMP剝離最適合用于去除GaAs生長襯底。
[0046]在圖2中圖示的晶片接合序列完成之后，接合的晶片將被處理以在外延生長襯底從其被去除的側(cè)上聯(lián)接光子元件，并且晶片堆疊準(zhǔn)備使用圖2中圖示的相同的晶片接合流程來與另一光子晶片接合。這個(gè)晶片接合流程可以順序地重復(fù)以創(chuàng)建電以及光信號兩者都能夠通過其傳播的多個(gè)薄光子層的堆疊。這樣的多個(gè)光子層堆疊也能夠在包含控制薄光子層的元件的電路的CMOS晶片的頂上直接形成，在這種情況中CMOS將用作主晶片，在主晶片上光子層將使用圖2中圖示的晶片接合序列順序地接合。在這種情況中，為了密封接合的堆疊同時(shí)允許光達(dá)到堆疊的頂表面，將使用直接熔接接合(參見圖1A)或粘附BCB接合(參見圖1D)來把透明的蓋玻片晶片接合到堆疊的頂表面。
[0047]可替代地，圖2中圖示的晶片接合序列能夠順序地重復(fù)以在透明玻璃晶片的頂上形成光子層堆疊，并且隨后能夠也使用圖2中圖示的晶片接合序列把形成的光子晶片堆疊接合到控制CMOS晶片。在這個(gè)情況中，透明玻璃晶片將用作兩個(gè)目的:(1)作為主晶片，在其上形成光子晶片堆疊；以及(2)作為密封接合的光子堆疊同時(shí)允許光達(dá)到堆疊的頂表面的裝置。因?yàn)榕c玻璃蓋晶片的接合不需要包括任何互連，所以直接熔接接合(圖1A)或粘附BCB接合(圖1D)方法能夠用于圖2中圖示的晶片接合序列的接合步驟(圖2的方框-270)以在第一光子晶片被圖案化為包含光子兀件(像素陣列)之后接合第一光子晶片。在第一光子晶片被接合到玻璃蓋晶片之后，將使用圖2中圖示的晶片接合序列的襯底去除步驟(圖2的方框-290)從光子晶片的背側(cè)剝離外延生長襯底。使用圖2中圖示的晶片接合序列的替代方法的主要優(yōu)點(diǎn)是它避免了使CMOS晶片經(jīng)受與每個(gè)光子晶片的接合關(guān)聯(lián)的多個(gè)退火步驟。在這個(gè)情況中，CMOS晶片僅在晶片堆疊序列的末尾經(jīng)受一個(gè)后接合退火步驟(圖2的方框-280)以融合電互連通孔柱。這可以是使用圖2中圖示的晶片接合序列以便避免對CMOS晶片任何可能的損壞的優(yōu)選方法，該可能的損壞能夠由于多個(gè)升高的溫度退火而發(fā)生。
[0048]對優(yōu)選實(shí)施例的晶片接合序列的前面的描述包括對布置成具體順序的多個(gè)半導(dǎo)體處理步驟的描述。然而本領(lǐng)域技術(shù)人員將知道的是，在不偏離包含跨越晶片接合邊界的電和光學(xué)互連通孔兩者的接合半導(dǎo)體晶片的優(yōu)選實(shí)施例的預(yù)期目標(biāo)的情況下，所描述的步驟中的一些能夠以不同的順序來執(zhí)行。本領(lǐng)域技術(shù)人員還將知道的是，雖然前面論述的晶片接合序列描述了光子和CMOS晶片的接合，描述的晶片接合方法同樣可適用于接合CMOS到CMOS晶片，由此電和光信號兩者都需要被轉(zhuǎn)移跨越晶片的接合表面。
[0049]包含電和光學(xué)互連的接合的多層堆疊-
圖3A和圖3B圖示了使用圖2中描述的優(yōu)選實(shí)施例晶片接合方法接合的多層堆疊的截面圖。圖3A圖示了由三個(gè)光子層301、302和303構(gòu)成的多層堆疊的截面圖，三個(gè)光子層301、302和303使用圖2中描述的優(yōu)選實(shí)施例晶片接合方法來彼此接合并且接合到CMOS層335。圖3A中圖示的接合的多層堆疊包含嵌入在介電中間接合層313內(nèi)的電互連通孔310和光學(xué)互連通孔315兩者，其中介電中間接合層312僅包含電互連310，全都通過順序地使用在圖2中圖示并在前面的論述中描述的晶片接合流程來形成。如在圖3A中圖示的，光子層對(301、302)以及(302、303)之間的接合邊界314包含電互連通孔310和光學(xué)互連通孔315兩者，而接合邊界316僅包含電互連通孔310。電互連通孔310 (使用圖2的晶片接合流程的步驟220)形成在每個(gè)晶片的接合側(cè)上并且將由單個(gè)金屬層(諸如鎳(Ni)、錫(Sn)、銅(Cu)或適合用于使用熱壓縮誘導(dǎo)固態(tài)擴(kuò)散接合(使用圖2的晶片接合流程的步驟280)來接合的相似材料)構(gòu)成。還更早描述的，如果晶片接合介電中間接合層313是Si02，那么為了創(chuàng)建為實(shí)現(xiàn)光學(xué)互連通孔315的光學(xué)限制方面所需要的折射率差別，光學(xué)互連通孔315將是Si2N3。
[0050]重要的是指出在光子層301、302和303之間的光學(xué)互連通孔315的相對對齊的重要性。光學(xué)互連通孔315的這樣的對齊是重要的，因?yàn)樗试S光不僅在兩個(gè)鄰近的光子層(例如301和302或者302和303)之間而且在兩個(gè)非鄰近的光子層(例如301和303)之間轉(zhuǎn)移。當(dāng)光學(xué)互連通孔315還與包括在光子層301、302和303中的每個(gè)內(nèi)的光提取裝置(諸如美國專利N0.7,623, 560,7, 767,479和7，829，902中描述的垂直波導(dǎo))對齊時(shí)，這是尤其有用的。在本發(fā)明的優(yōu)選實(shí)施例中，包含在堆疊的光子層內(nèi)的光學(xué)互連通孔315的相對對齊以及它們與光提取裝置(諸如美國專利N0.7，623，560,7, 767，479和7，829，902中描述的多色發(fā)射性微顯示器件的垂直波導(dǎo))的對齊用于通過其它光子層以及通過晶片介電中間接合層313提取在光子層301、302和303中的每個(gè)內(nèi)生成的光到發(fā)射性器件的表面。用類似的方式，嵌入在光子層301、302和303內(nèi)的可能的光引導(dǎo)裝置和光學(xué)互連通孔315的相對對齊能夠用于把器件表面的入射光引導(dǎo)到其內(nèi)部以達(dá)到堆疊的光子層301、310和303中的任一個(gè)。
[0051]圖3A還圖示了 CMOS層和光子層堆疊之間的介電中間接合層，由此晶片接合邊界316僅包含也使用圖2中描述的晶片接合進(jìn)程形成的電互連通孔。如在圖3A中圖示的，在這個(gè)情況中介電中間接合層包含堆疊在CMOS層的頂上的所有多個(gè)光子層所需要的電互連通孔。在這個(gè)情況中，圖3A的介電中間接合層312依賴于光子晶片和CMOS晶片的熱膨脹中的不匹配程度可以是Si02或Si2N3。
[0052]圖3B圖示了晶片接合邊界314的水平截面圖，示出了跨越晶片接合邊界314的表面的電互連通孔310和光學(xué)互連通孔315的散步。圖3B還示出了散步的電互連通孔310和光學(xué)互連通孔315兩者都嵌入在晶片介電中間接合層313中。重要的是強(qiáng)調(diào)在光子晶片上圖案化的光子元件的密度影響跨越晶片接合邊界314的互連通孔的整體密度。例如，如果在使用圖2中圖示的晶片接合過程接合的晶片上包含的器件的光子元件(像素)陣列間距是10微米并且三個(gè)堆疊的光子層301、302和303需要公共的地接觸加上針對三個(gè)層中的每個(gè)的一個(gè)接觸，那么電互連通孔310將在X和y兩個(gè)方向上都必須間隔5微米。為了維持跨越接合邊界314的介電中間接合層的充足面積，每個(gè)電互連通孔310的直徑應(yīng)當(dāng)維持在或低于2微米；這留下接合邊界表面314的近似87%專用于相對晶片的介電中間接合層312或313。通常，優(yōu)選的是，電互連的合計(jì)截面面積小于晶片接合邊界表面的30%。
[0053]圖3B還示出了包含散步在電互連通孔310的陣列之間的光學(xué)互連通孔315的陣列的介電中間接合層313。在其中電互連通孔310的直徑和間隔分別近似為2微米和5微米的晶片接合示例中，圖3B圖示了在電互連通孔310的陣列之間中以2.5微米的間隔散步的近似一微米直徑的光學(xué)互連通孔315的陣列。如在這個(gè)設(shè)計(jì)示例中示出的，兩個(gè)類型的互連通孔中的較小者是光學(xué)互連通孔，其具有近似一微米的直徑?；诟鐢⑹龅脑O(shè)計(jì)準(zhǔn)貝U，接合的晶片將必須被對齊達(dá)到在光學(xué)互連通孔(兩個(gè)類型的通孔中的較小者)的直徑的10%內(nèi)，意味著放置在要被接合的晶片上的對齊標(biāo)記(基準(zhǔn))必須在圖1中圖示的接合流程期間實(shí)現(xiàn)在準(zhǔn)確度上小于100納米的晶片的對齊。值得提到的是，在市場中目前可獲得的大部分晶片接合設(shè)備(諸如Suss MicroTec或EV Group晶片和光刻機(jī)等)能夠?qū)R晶片達(dá)到小于50納米的準(zhǔn)確度。還值得注意的是，如圖3B中圖示的，晶片介電中間接合層313由兩個(gè)類型的介電材料即3102和Si2N3構(gòu)成，由此Si02用作接合劑以及對于Si2N3光學(xué)互連通孔315的光學(xué)包層材料。類似地，光學(xué)互連通孔315由其形成的Si2N3材料也用作兩個(gè)目的:第一是作為提供為實(shí)現(xiàn)光學(xué)互連通孔315的光學(xué)波導(dǎo)方面所需要的更高折射率的裝置，并且第二是還用作跨越晶片接合邊界314的接合劑的部分。[0054]應(yīng)當(dāng)說明的是，上面引用的設(shè)計(jì)示例意圖用于說明的目的并且在不實(shí)質(zhì)地偏離圖2中限定的晶片接合過程的情況下，本領(lǐng)域技術(shù)人員能夠調(diào)整電和光學(xué)互連310和315的放置以匹配正被接合的晶片的具體需要。
[0055]用于處理晶片的差異CTE不匹配的裝置-
具有轉(zhuǎn)移電信號和光輸出兩者跨越多個(gè)晶片接合邊界的能力的、基于不同材料系統(tǒng)(諸如例如II1-V GaN和/或GaAs)的多個(gè)光子晶片的接合以及這樣的晶片或晶片堆疊到硅基CMOS晶片上的接合包括幾個(gè)附加的重要方面。第一是涉及的材料的熱膨脹系數(shù)(CTE)中的差別，并且第二是接合之前光子晶片的彎曲。接合的晶片材料CTE的差別限制后接合退火過程，因?yàn)榻雍系木軌蚰褪艿臏囟确秶芟拗?。如更早說明的，在晶片接合之后，通常依賴于升高的溫度退火來增強(qiáng)形成的初始接合并且融合跨越晶片的接合表面的電互連。 [0056]一些相關(guān)晶片材料的典型的CTE值(Χ10-6/Κ，在25°C)如下:硅(Si)為2.6，氧化硅(Si02)為0.5，氮化硅(Si2N3)為3.2，砷化鎵(GaAs)為5.73，氮化鎵(GaN)為3.17以及藍(lán)寶石(A1203)為4.5。如對于不同半導(dǎo)體材料的這些典型的CTE值能被看見的，II1-V材料諸如GaN和GaAs兩者都將展現(xiàn)出比硅高的熱膨脹。II1-V材料外延生長襯底(諸如GaAs或A1203)和硅基CMOS晶片的CTE中的差別是更重要的。Si02通常用作美國專利N0.7，622，324,7, 553，744,7, 485，968和7，387，944中描述的熔接接合方法的硅晶片之間的介電中間接合層。然而，當(dāng)把II1-V GaAs或GaN晶片接合在一起或接合到Si晶片時(shí)，它的低熱膨脹系數(shù)可能是缺點(diǎn)。如從上面的數(shù)據(jù)看到的，氮化硅的膨脹系數(shù)接近于GaN的膨脹系數(shù)并且在Si和GaAs之間。因此，在本發(fā)明的優(yōu)選實(shí)施例中，氮化硅優(yōu)選作為用于基于II1-V材料的晶片(諸如GaAs和GaN)的接合以及基于Si和II1-V材料的晶片而不是Si02的接合的介電中間接合層。通常，優(yōu)選的是，介電中間接合層的CTE具有兩個(gè)接合的晶片的CTE之間的過渡值。
[0057]基于II1-V的光子晶片和硅基CMOS晶片的差異CTE不匹配使一過程序列成為必需，通過該過程序列在晶片接合之前多數(shù)器件結(jié)構(gòu)在光子晶片上被圖案化，其中剩下少數(shù)互連和后段制程(BE0L)步驟以完成器件。因此，如更早描述的，在本發(fā)明的晶片接合的優(yōu)選實(shí)施例中，在晶片接合之前圖案化光子晶片。此外，晶片接合邊界層不能耐受在需要的升高溫度后接合退火過程期間(由于接合的晶片的差異CTE不匹配)生成的應(yīng)力，這需要替代的裝置用于在接合步驟之后退火晶片接合邊界。當(dāng)較低的退火在互連通孔柱之間甚至沒有完成達(dá)到允許使用更早描述的電驅(qū)動(dòng)融合方法的程度的足夠部分融合時(shí)，情況尤其是這樣。
[0058]在優(yōu)選實(shí)施例的、本文中描述并且圖2中圖示的半導(dǎo)體晶片接合方法中，激光剝離(LL0)是用于在接合之后去除光子生長襯底晶片(圖2的方框290)的方法之一。在這個(gè)類型的襯底剝離中，用聚焦在犧牲緩沖層上的光柵掃描UV激光束照射接合的晶片堆疊的襯底側(cè)，犧牲緩沖層在光子晶片的外延生長過程期間被沉積在生長襯底和光子外延器件層之間，光子外延器件層被沉積在生長襯底的頂上。掃描UV激光束的能量通常將被調(diào)節(jié)成接近緩沖層生成溫度，該溫度可以局部化在小面積(例如小于1mm2)上在從幾百攝氏度到800攝氏度的范圍內(nèi)，因?yàn)閁V激光束依賴于光束的光柵掃描速率在晶片上掃描達(dá)非常短的停留間隔(幾毫秒)。對于光子晶片生長襯底的典型剝離，掃描激光束能量用于把生長緩沖層(其在使用被稱為II1-氮化物的II1-V材料類別制造的光子晶片的情況中通常是GaN)分開成其構(gòu)成元素，因此從生長襯底(其通常是藍(lán)寶石)釋放器件結(jié)構(gòu)外延層。[0059]在本發(fā)明的優(yōu)選實(shí)施例中，通過掃描UV激光束完成的局部和快速的溫度上升被影響用于以下多個(gè)目的:(1)從接合的晶片釋放生長襯底，如更早描述的；(2)增強(qiáng)跨越介電中間接合層的熔接接合；以及(3)融合跨越晶片的接合邊界的電互連通孔。除了完成前面提到的多個(gè)關(guān)鍵的晶片接合相關(guān)功能，使用掃描UV激光束對接合的晶片的這樣的局部快速熱掃描在許多方面是有利的。最重要的，它減輕了對兩個(gè)后接合長持續(xù)時(shí)間退火步驟的需要，后接合長持續(xù)時(shí)間退火步驟被需要來增強(qiáng)跨越接合的晶片的熔接接合并且融合跨越接合邊界的電互連通孔柱。如更早解釋的，由于基于II1-V的光子晶片和Si基CMOS晶片的大的CTE不匹配，這樣長持續(xù)時(shí)間的升高溫度退火引起晶片變得相對于彼此嚴(yán)重不對齊并且可能由于由不匹配的熱膨脹引起的應(yīng)力而脫離接合。比較起來，使用更早描述的光柵掃描UV激光方法來完成局部快速熱掃描防止了溫度在晶片的整個(gè)或甚至大面積上同時(shí)上升，因此實(shí)質(zhì)上減小接合的晶片的熱膨脹的量值并且隨后還實(shí)質(zhì)上減小晶片接合邊界上的應(yīng)力。因此，使用UV激光的局部快速熱掃描還減輕了后接合長持續(xù)時(shí)間升高溫度退火的有害效果。
[0060]本發(fā)明的使用UV激光的局部快速熱掃描能夠使用用于半導(dǎo)體制造中的典型UV激光(諸如例如包含可編程準(zhǔn)分子248nm UV激光系統(tǒng)的JPAS IX-260機(jī))來實(shí)現(xiàn)。在這樣的半導(dǎo)體激光設(shè)備中，能夠控制激光束斑點(diǎn)形狀、尺寸和功率以及掃描樣式以完成本發(fā)明優(yōu)選實(shí)施例的局部和快速掃描的所需要條件。
[0061]應(yīng)當(dāng)注意的是，本發(fā)明的優(yōu)選實(shí)施例的使用UV激光的局部快速熱掃描的益處即使在晶片接合不涉及生長襯底的剝離的以下情況中也能被實(shí)現(xiàn)，諸如:(1)在當(dāng)接合的II1-V光子晶片生長襯底能夠使用外延或CMP剝離方法來剝離時(shí)的情況中；或(2)在當(dāng)兩個(gè)接合晶片都是硅基時(shí)的情況中。在全部這兩個(gè)情況中，本發(fā)明的優(yōu)選實(shí)施例的使用UV激光的局部快速熱掃描能夠用于:(1)增強(qiáng)跨越介電中間接合層的熔接接合；以及(2 )融合跨越晶片的接合邊界的電互連通孔柱。在全部這兩個(gè)情況中，本發(fā)明的優(yōu)選實(shí)施例的使用UV激光的局部快速熱掃描還減輕了對現(xiàn)有技術(shù)晶片接合是基本的后接合長持續(xù)時(shí)間升高溫度退火的有害效果。
[0062]圖3C圖示了本發(fā)明優(yōu)選實(shí)施例的另一變型，其中電互連通孔柱309使用多個(gè)(至少兩個(gè))金屬層305和307形成，由此在所述多個(gè)金屬層中使用的材料適合用于低溫等溫凝固接合，包括N1、Sn、In、Cu、Au或Ag和其它相關(guān)的材料。圖3C中圖示的多個(gè)金屬層電互連通孔柱的使用使得能夠在圖2的步驟280中使用較低退火溫度來融合電互連通孔柱，這進(jìn)而減小了晶片差異CTE不匹配的不利后果。依賴于金屬層305和307的選擇，融合多個(gè)金屬層電互連通孔柱309所需要的退火溫度能夠可能在200°C之下實(shí)現(xiàn)，其實(shí)質(zhì)低于為融合單個(gè)金屬互連通孔柱所需要的、能夠達(dá)超過400°C的退火溫度。在后面的詳細(xì)論述之后，其它的益處將變得更加顯而易見。
[0063]參見圖3C，圖示了由兩個(gè)層305和307 (例如Ni/Sn、In/Sn、Cu/Sn或Au/Sn)構(gòu)成的電互連通孔柱309，由此在接合邊界表面處的金屬層被選擇成使得在融合溫度(即圖2的步驟280中使用的退火溫度)下兩個(gè)金屬層305和307的金屬間化合物的形成將導(dǎo)致跨越接合邊界的融合固態(tài)接合的創(chuàng)建。在圖3C中圖示的這個(gè)雙層電互連通孔柱方法中，電互連通孔柱309面向接合邊界表面314和316的金屬層307將被選擇為具有兩個(gè)層305和307中的較低的熔點(diǎn)并且融合溫度將被選擇為接近金屬層307的熔點(diǎn)。在融合溫度下，金屬層307將達(dá)到暫態(tài)液相并且兩個(gè)金屬層305和307的融合將引起合成金屬間化合物的凝固。這個(gè)技術(shù)有時(shí)被稱為暫態(tài)液相接合并且還稱為等溫凝固接合并且通常用于需要低融合溫度的接合中(參見M.Alexe 和U.Giisele 的 Wafer Bonding Applications and Technology,pp 327-415, Springer 2004)。
[0064]當(dāng)兩個(gè)層305和307的金屬被近似地選擇時(shí)，融合層305和307的形成的金屬間化合物的再熔化溫度將高于它們的融合溫度并且能夠可能被使得甚至高于金屬層305和307兩者的熔化溫度，這依賴于用于形成電互連通孔柱309的種子和/或接觸金屬層的選擇。例如，當(dāng)金屬層305和307被分別選擇為錫(Sn)和銦(In)時(shí)，選擇銅(Cu)作為種子或接觸層將導(dǎo)致160°C的融合溫度和超過470°C的再熔化溫度(參見M.M.Hou等人的 Low Temperature Transient Liquid Phase (LTTLP) Bonding for Au/Cu and Cu/CuInterconnections, Journal of Electronic Packaging,Vol.114,443-447, (1994)X 在另一示例中，當(dāng)金屬層305和307被分別選擇為鎳(Ni)和錫(Sn)時(shí)，選擇鋁(A1)作為種子或接觸層將導(dǎo)致達(dá)到230°C的融合溫度和超過800°C的再熔化溫度。除了它實(shí)現(xiàn)的較低融合溫度，圖3中圖示的多個(gè)金屬層電互連通孔柱的較高再熔化溫度對于圖3C中圖示的多個(gè)層堆疊的接合也是有益的。在那點(diǎn)上，較高的再熔化溫度將允許以低溫融合的電互連通孔柱309可靠地耐受與圖3C中圖示的多個(gè)層堆疊的順序接合關(guān)聯(lián)的多個(gè)退火。
[0065]除了實(shí)現(xiàn)針對電互連通孔柱的較低融合溫度，多個(gè)金屬層電互連通孔柱309的使用將允許它們的融合在電通孔柱309的實(shí)質(zhì)較小的總體積尺寸下發(fā)生，這主要?dú)w因于兩個(gè)金屬層電通孔柱309融合的暫態(tài)液相方面結(jié)合熱壓縮效果，熱壓縮效果歸因于退火和融合的介電中間接合層312和313的接合強(qiáng)度的組合。這將使得能夠使用對于每個(gè)維度具有小于1微米的實(shí)質(zhì)減小的半徑和高度的電互連通孔柱309。另外，在暫態(tài)液相中兩個(gè)金屬層電通孔柱309的融合的發(fā)生使得在圖2的CMP步驟260之后電通孔柱309的凹陷的頂表面對于圖2的電互連通孔柱融合步驟280沒有嚴(yán)重后果。
[0066]電互連通孔柱309的減小的直徑將使得能夠形成為實(shí)現(xiàn)具有大于每平方厘米4X106個(gè)互連或更高的光學(xué)元件(像素)密度的3D-1C光電子器件所需要的超高互連密度?？商娲兀娀ミB通孔柱309的減小的直徑可以使得能夠形成將覆蓋大于晶片接合邊界表面314和316的90%的晶片介電中間接合層，這在實(shí)質(zhì)增加跨越晶片接合邊界314和316的介電中間接合層312和313的已完成接合的強(qiáng)度方面將是有益的。電互連通孔柱309的減小的高度將實(shí)質(zhì)減小介電中間接合層313的需要厚度，這將導(dǎo)致高度減小的光學(xué)互連315的光學(xué)損耗中的實(shí)質(zhì)減小。另外，電互連通孔柱309的減小的體積尺寸將有助于減小圖3C中圖示的多個(gè)層堆疊之間的電阻。
[0067]本發(fā)明優(yōu)選實(shí)施例的低溫互連通孔柱融合將用于融合圖3C中圖示的多個(gè)層互連通孔柱309并且將在圖2的晶片接合過程的相同流程(尤其圖2的互連通孔柱融合步驟280)內(nèi)執(zhí)行，這是使用標(biāo)準(zhǔn)半導(dǎo)體爐退火、快速熱退火、使用更早描述的UV激光方法的局部快速熱掃描和/或更早描述的電流驅(qū)動(dòng)退火方法。能夠使用半導(dǎo)體電鍍技術(shù)或其它金屬沉積技術(shù)(諸如電子束或?yàn)R射蒸發(fā)器)來形成多個(gè)金屬層電互連通孔柱309。
[0068]因此，圖3C中圖示的多個(gè)金屬層電互連通孔柱的益處是多方面的:(1)降低為融合跨越晶片接合邊界表面的電互連通孔柱所需要的退火溫度，因此減輕接合的晶片之間的CTE不匹配的不利效果；(2)減小為完成跨越晶片接合邊界表面的通孔柱融合所需要的通孔柱體積尺寸，因此實(shí)現(xiàn)晶片介電中間接合層厚度的減小并且以及因此還有光學(xué)互連的高度的減小，這將導(dǎo)致跨越晶片介電中間接合層的光學(xué)損耗中的減小和跨越接合的晶片的光學(xué)互連效率的增加；(3)減小跨越電互連通孔柱的電阻，因此增加跨越接合的晶片的電互連效率；(4)增加跨越晶片接合邊界表面的互連通孔的可獲得的密度，因此允許實(shí)現(xiàn)超高密度光子陣列器件(例如美國專利N0.7,623, 560,7, 767,479和7，829，902中描述的類型)；以及(5)減小跨越晶片接合邊界表面的互連通孔柱的截面面積，因此實(shí)現(xiàn)介電中間接合層的表面面積中的增加，對于跨越晶片接合邊界的熔接接合而言主要依賴于介電中間接合層的表面面積。
[0069]如先前描述的，本發(fā)明的優(yōu)選實(shí)施例包括用于減小接合的晶片材料的CTE中的差異不匹配的不利效果的裝置。本發(fā)明的替代實(shí)施例是一種方法，以該方法在襯底上實(shí)現(xiàn)光子晶片外延生長，該襯底與用于實(shí)施光電子器件的控制電路的Si (諸如Si或碳化硅(SiC，尤其在25°C具有2.47X 10—7K的3C_SiC))基CMOS晶片具有較少差異CTE不匹配。尤其，被稱為II1-氮化物材料(諸如GaN)的II1-V材料類在Si襯底上的外延生長中的最近進(jìn)步已證明了極性c平面以及非極性m平面和半極性GaN在Si襯底上的外延生長的可行性。由于硅的低成本、大尺寸可用性、良好的熱傳導(dǎo)性和為了更好的光提取效率被選擇性地去除的能力，硅被視為用于GaN的生長的吸引人的襯底。從工業(yè)生產(chǎn)觀點(diǎn)來看，Si上規(guī)則c平面GaN已被廣泛地相當(dāng)成功地探究。對于在Si上生長的非極性或半極性GaN的探究在最近的十年中已被許多團(tuán)體研究。根據(jù)對于Si上GaN的結(jié)晶學(xué)研究，纖維鋅礦晶體的c平面平行于立方晶體(111)平面，并且m平面平行于(112)平面。因此，c平面GaN生長總是從硅(111)刻面開始，并且在M0CVD或HVPE系統(tǒng)中借助于橫向外延過生長(EL0G)技術(shù)，各種報(bào)告已成功地證明了(112)Si上m平面GaN、(110)Si上a平面GaN、(113)Si上半極性(11-22) GaN、(001) Si 上(1-101) GaN 等。
[0070]II1-氮化物對于當(dāng)前通常生長在藍(lán)寶石襯底上的藍(lán)和綠固態(tài)光發(fā)射光子晶片的外延生長是必不可少的，藍(lán)寶石襯底具有與Si實(shí)質(zhì)差異的CTE不匹配。當(dāng)使用S1-CTE匹配外延生長襯底(諸如Si或SiC)時(shí)，尤其在更早描述的圖2的互連通孔柱融合步驟280的升高溫度下，要被接合的晶片的相對熱膨脹將被實(shí)質(zhì)地減小。因此光子晶片的S1-CTE匹配外延生長襯底(尤其Si上GaN)的使用將減輕由光子晶片襯底(尤其藍(lán)寶石)和用于實(shí)施光電子器件的控制電路的Si基C0MS晶片之間的差異CTE不匹配引起的不利效果。
[0071]用于處理晶片彎曲的手段-
基于II1-V材料的光子晶片到硅基CMOS晶片的接合的第二重要方面是基于II1-V材料的光子晶片和娃基CMOS晶片的晶片彎曲中的不同。原始娃晶片具有可忽略的彎曲，而歸因于II1-V材料的晶格常數(shù)與外延生長晶片材料(諸如藍(lán)寶石)的晶格常數(shù)不同達(dá)顯著量的事實(shí)，光子晶片(尤其基于II1-V材料諸如GaN的光子晶片)具有非常聞的彎曲(在4’’晶片中平均在40-70 μ m之間)。晶格常數(shù)中的這個(gè)大差別導(dǎo)致在II1-V層內(nèi)建立的應(yīng)變并且將易于導(dǎo)致光子晶片的高彎曲。
[0072]接合的基于II1-V的光子晶片和Si基CMOS晶片之間的晶片彎曲中的不同的顯著后果是它在兩個(gè)晶片之間的接合邊界上引起無效應(yīng)力。在II1-V和Si晶片之間的接合邊界上的這個(gè)應(yīng)力能夠引起完成的接合比支持充足水平的熱壓縮所需要的接合實(shí)質(zhì)上弱，充足水平的熱壓縮被需要來融合電互連通孔柱。因此，II1-V晶片的典型彎曲能夠?qū)е聦?shí)質(zhì)上弱的晶片接合并且還將可能防止電互連通孔柱的完全融合，從而導(dǎo)致高電互連電阻。
[0073]在本發(fā)明的優(yōu)選實(shí)施例中，在晶片被接合之前，光子層被故意地交叉刻蝕以減輕一些在光子層內(nèi)建立的應(yīng)力并且因此減小晶片彎曲。這樣的晶片彎曲減小手段在圖4中圖示，其示出了由生長在襯底430的頂上的光子結(jié)構(gòu)外延層420構(gòu)成的光子晶片410。圖4進(jìn)一步圖示了被光刻圖案化成器件管芯440之后的光子結(jié)構(gòu)外延層420，器件管芯440被進(jìn)一步光刻圖案化成光子元件(像素450)。如圖4中圖示的，已刻蝕的管芯間分區(qū)460 (還稱為管芯街道區(qū)域)以及元件間(像素間)分區(qū)470在兩個(gè)垂直的方向上從光子結(jié)構(gòu)外延層420的頂部一直到襯底430的頂部被交叉刻蝕。對于超高密度光電子器件(諸如美國專利N0.7，623，560,7, 767，479和7，829，902中描述的發(fā)射性微顯示器件)的多個(gè)層的制造，光子晶片通常在接合之前首先被刻蝕以創(chuàng)建單個(gè)器件管芯的光子元件(像素)陣列，由此刻蝕的像素陣列圖案間距通常是?10 μ m或更少并且器件管芯圖案間距通常是?10mm或更少。在本發(fā)明的優(yōu)選實(shí)施例中，為創(chuàng)建光子元件(像素)陣列和器件管芯圖案而對光子層的刻蝕因此被影響作為減輕在光子晶片的光子結(jié)構(gòu)外延層420內(nèi)建立的應(yīng)變的手段。在本發(fā)明優(yōu)選實(shí)施例的這個(gè)應(yīng)變減輕(或晶片彎曲較小)方法中，使用等離子體感應(yīng)耦合等離子體反應(yīng)離子刻蝕(ICP/RIE)來首先刻蝕II1-V光子晶片以創(chuàng)建光子元件間(像素)側(cè)壁溝槽470 (或在典型微陣列器件的情況中為微發(fā)射體臺(tái)面)和管芯間器件邊緣460。在本發(fā)明優(yōu)選實(shí)施例的這個(gè)應(yīng)變減輕(或晶片彎曲減小)方法中，晶片光子結(jié)構(gòu)外延層420 (其通?；贕aN、GaAs或InP)被刻蝕以分別地創(chuàng)建管芯間和元件間溝槽460和470，尤其在器件管芯區(qū)域(所謂的管芯街道)之間管芯間和元件間溝槽460和470被故意地延伸以達(dá)到生長襯底430(當(dāng)光子材料基于GaN時(shí)生長襯底430通常是藍(lán)寶石)的表面。在晶片的光子層320內(nèi)建立的應(yīng)變被減輕并且晶片彎曲被減小之后，刻蝕的溝槽被用Si02鈍化并且然后用適當(dāng)?shù)牟牧显偬畛?，在像素間溝槽470的情況中該材料可以是金屬諸如鎳(使用電鍍技術(shù)等)而在管芯間溝槽460的情況中該材料可以是Si02或Si2N3或其它適當(dāng)?shù)慕殡姴牧稀？涛g的溝槽的再填充通常能夠使用等離子體增強(qiáng)化學(xué)汽相沉積(PECVD)技術(shù)等來執(zhí)行。
[0074]應(yīng)當(dāng)注意的是，上面描述的本發(fā)明的光子晶片彎曲減小手段還可以用于除了美國專利N0.7，623，560,7, 767，479和7，829，902中描述的發(fā)射性微顯示器之外的固態(tài)光發(fā)射器(諸如LED或LD器件)的制造，因?yàn)檫@樣的器件的制造通常還包括刻蝕光子晶片以刻劃器件臺(tái)面的邊緣。在這些情況中，當(dāng)根據(jù)上面描述的方法處理已刻蝕的器件間溝槽時(shí)，能夠?qū)嵸|(zhì)減小光子晶片彎曲。通常，即使光子晶片的半導(dǎo)體處理不包括晶片接合，光子晶片彎曲的減小也是有益的，因?yàn)橥ㄟ^光刻步進(jìn)器以及其它依賴于晶片上對齊標(biāo)記的光學(xué)捕獲的半導(dǎo)體設(shè)備對半導(dǎo)體晶片的處理對過度的晶片彎曲通常是相當(dāng)敏感的。
[0075]總之，本發(fā)明介紹了實(shí)現(xiàn)3D-1C光電子器件的制造的半導(dǎo)體晶片接合方法，其中光以及電信號能夠跨越器件的接合層轉(zhuǎn)移。本發(fā)明的優(yōu)選實(shí)施例包括方法用于:
1.形成跨越晶片的介電中間接合層的光學(xué)互連以及電互連；
2.在晶片的介電中間接合層內(nèi)形成光引導(dǎo)互連；
3.成功接合通常使用II1-V材料制造的光子晶片以形成多層光子堆疊，多層光子堆疊能夠被接合到硅基控制電路晶片以形成光電子器件，在該光電子器件中光以及電信號兩者都被轉(zhuǎn)移跨越晶片接合邊界；
4.減輕接合的晶片之間的熱膨脹系數(shù)中的不匹配的不利效果；以及5.減小對晶片接合的、可能由光子晶片中典型的晶片彎曲引起的不利效果。
【權(quán)利要求】
1.一種用于半導(dǎo)體晶片接合的方法，包括: 通過以下方式形成所述晶片的接合表面以用于接合的晶片之間電和光學(xué)信號的轉(zhuǎn)移: 在每個(gè)晶片的表面上形成介電中間接合層，在該表面內(nèi)嵌入分別用于光和電信號的轉(zhuǎn)移的光學(xué)互連和電互連兩者； 融合在晶片上的光學(xué)互連、電互連以及介電中間接合層以接合晶片連同在晶片之間的電互連和光學(xué)互連。
2.根據(jù)權(quán)利要求1的方法，其中在被接合以用作主晶片和/或用作密封玻璃蓋的透明玻璃襯底上的外延層中形成兩個(gè)半導(dǎo)體晶片中的至少一個(gè)。
3.根據(jù)權(quán)利要求1的方法，其中使用至少一個(gè)層在兩個(gè)晶片的金屬觸點(diǎn)的頂上形成所述電互連，以通過固態(tài)擴(kuò)散、共熔或暫態(tài)液相等溫凝固來融合。
4.根據(jù)權(quán)利要求3的方法，其中所述電互連從由以下各項(xiàng)構(gòu)成的組中選擇:鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)。
5.根據(jù)權(quán)利要求4的方法，其中電互連的直徑被選擇成使它們的合計(jì)截面面積不超過晶片的接合面積的30%。
6.根據(jù)權(quán)利要求4的方法，其中介電中間接合層包括異質(zhì)材料類型，所述異質(zhì)材料類型包括氧化硅、氮化硅或氧化硅和氮化硅兩者，并且光學(xué)互連被形成為介電中間接合層的分立的區(qū)，所述分立的區(qū)的 折射率高于介電中間接合層的折射率。
7.根據(jù)權(quán)利要求6的方法，其中接合表面的清理包括把所述晶片浸入具有針對要被接合的所述晶片所調(diào)整的稀釋比率的稀釋的HF水溶液，隨后是在RCA (H2OIH2O2:NH4OH)溶液中清理所述晶片，其中RCA溶液的比率依賴于要被接合的所述晶片的表面來調(diào)整。
8.根據(jù)權(quán)利要求6的方法，其中所述接合表面的清理進(jìn)一步包括通過在反應(yīng)離子刻蝕(RIE)模式中使晶片接合表面經(jīng)受氧(O)、氮(N)和/或氬(Ar)等離子體處理而執(zhí)行的表面去氧化和激活，其中等離子體的類型被選擇為跨越要被接合的表面完成一致的激活。
9.根據(jù)權(quán)利要求1的方法，其中半導(dǎo)體晶片被圖案化以刻劃多個(gè)陣列，每個(gè)陣列形成器件管芯并且每個(gè)陣列包括許多元件； 在每個(gè)晶片上提供對齊標(biāo)記用于實(shí)現(xiàn)關(guān)于所述陣列的準(zhǔn)確對齊； 在每個(gè)晶片上沉積介電中間接合層； 在介電中間接合層中選擇性地形成所述電互連，所述電互連與所述陣列實(shí)質(zhì)對齊； 在所述中選擇性地形成所述光學(xué)互連，所述光學(xué)互連與所述陣列實(shí)質(zhì)對齊； 在融合所述晶片上的所述光學(xué)互連和所述電互連之前，平面化并且清理所述晶片的接合表面； 在融合所述晶片上的所述光學(xué)互連和所述電互連之前，去除晶片之一的外延生長襯
底 。
10.根據(jù)權(quán)利要求9的方法，其中所述半導(dǎo)體晶片是光子晶片，所述光子晶片包括多個(gè)II1-V材料層，所述多個(gè)II1-V材料層被沉積在外延生長襯底上以及被圖案化以刻劃包括許多光子元件的陣列，并且被進(jìn)一步圖案化以刻劃所述陣列的管芯邊緣。
11.根據(jù)權(quán)利要求10的方法，其中每個(gè)光子晶片的所述外延生長襯底從由下列各項(xiàng)構(gòu)成的組中選擇:氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、碳化硅(SiC)或硅(Si)。
12.根據(jù)權(quán)利要求10的方法，其中所述外延生長襯底具有與硅低差異的熱膨脹系數(shù)不匹配。
13.根據(jù)權(quán)利要求12的方法，其中所述外延生長襯底是硅、硅上GaN或碳化硅3C_SiC。
14.根據(jù)權(quán)利要求10的方法，所述方法被順序使用以創(chuàng)建多個(gè)薄光子晶片的堆疊，電和光信號兩者能夠通過以下任一方式經(jīng)由該堆疊傳播:把第一光子晶片接合到作為主晶片的CMOS晶片上，所述CMOS晶片包括控制電路陣列以及與光子元件陣列和器件管芯邊緣相稱的控制電路的電觸點(diǎn)，然后用所述CMOS晶片作為主晶片把至少第二光子晶片接合到所述第一光子晶片以形成堆疊，然后用透明玻璃襯底密封形成的堆疊，或者把許多光子晶片順序地接合到所述透明玻璃襯底上以形成光子晶片堆疊，并且然后把所述光子晶片堆疊接合到CMOS晶片。
15.根據(jù)權(quán)利要求14的方法，其中所述光學(xué)互連被形成為介電中間接合層的分立的區(qū)，所述分立的區(qū)的折射率高于所述介電中間接合層的折射率，并且其中形成的光學(xué)互連共同對齊并且進(jìn)一步與包含在堆疊的光子晶片中的光提取裝置對齊，或者將多晶片堆疊的頂表面的入射光路由到所述堆疊的個(gè)體光子晶片。
16.根據(jù)權(quán)利要求14的方法，其中所述電互連從由以下各項(xiàng)構(gòu)成的組中選擇:鎳(Ni)、錫(Sn)、銅(Cu)、金(A u)、鍺(Ge)或銦(In)，所述電互連使用至少一個(gè)層形成在兩個(gè)晶片的金屬觸點(diǎn)的頂上以通過固態(tài)擴(kuò)散、共熔或暫態(tài)液相等溫凝固來融合，并且被用于將電信號從CMOS晶片路由到所述許多光子晶片。
17.根據(jù)權(quán)利要求14的方法，其中所述半導(dǎo)體晶片是光子晶片，所述光子晶片包括多個(gè)II1-V材料層，所述多個(gè)II1-V材料層被沉積在外延生長襯底上以及被圖案化以刻劃包括許多光子元件的陣列，并且被進(jìn)一步圖案化以刻劃所述陣列的管芯邊緣，并且其中所述中間層是氮化硅。
18.根據(jù)權(quán)利要求14的方法，其中為刻劃包括許多光子元件的陣列和刻劃所述陣列的管芯邊緣而對所述光子晶片的圖案化減小了接合的晶片的熱膨脹系數(shù)中的差別的不利效果。
19.根據(jù)權(quán)利要求14的方法，其中每個(gè)光子晶片的所述II1-V材料外延層在兩個(gè)垂直方向上被交叉刻蝕通過光子晶片以形成一直到其外延生長襯底的溝槽從而減輕在所述光子晶片內(nèi)建立的應(yīng)變。
20.根據(jù)權(quán)利要求19的方法，其中所述溝槽在管芯間邊緣和元件間邊緣上，并且所述溝槽被再填充。
21.根據(jù)權(quán)利要求20的方法，其中所述溝槽用金屬材料或介電材料被再填充。
22.根據(jù)權(quán)利要求19的方法，其中建立的應(yīng)變的所述減輕緩解了所述光子晶片的彎曲對所述光子晶片的圖案化的不利效果。
23.根據(jù)權(quán)利要求10的方法，其中每個(gè)光子晶片的所述II1-V材料外延層在兩個(gè)垂直方向上被交叉刻蝕通過光子晶片以形成一直到其外延生長襯底的溝槽從而減輕在所述光子晶片內(nèi)建立的應(yīng)變。
24.根據(jù)權(quán)利要求23的方法，其中所述溝槽在管芯間邊緣和元件間邊緣上，并且所述溝槽被再填充。
25.根據(jù)權(quán)利要求24的方法，其中所述溝槽用金屬材料或介電材料被再填充。
26.根據(jù)權(quán)利要求23的方法，其中建立的應(yīng)變的所述減輕緩解了所述光子晶片的彎曲對所述光子晶片的圖案化的不利效果。
27.根據(jù)權(quán)利要求10的方法，其中晶片外延生長襯底的去除使用激光剝離過程、外延剝離過程或化學(xué)機(jī)械拋光剝離過程來執(zhí)行。
28.根據(jù)權(quán)利要求9的方法，其中所述介電中間接合層用作所述兩個(gè)晶片之間的接合劑。
29.根據(jù)權(quán)利要求28的方法，其中所述介電中間接合層由氧化硅、氮化硅或氧化硅和氮化硅兩者構(gòu)成，每個(gè)在所述介電中間接合層的選擇的區(qū)中。
30.根據(jù)權(quán)利要求28的方法，其中在所述介電中間接合層被選擇為具有在所述兩個(gè)晶片的熱膨脹 系數(shù)之間的熱膨脹系數(shù)。
31.根據(jù)權(quán)利要求9的方法，其中所述介電中間接合層的厚度實(shí)質(zhì)等于所述電互連的高度。
32.根據(jù)權(quán)利要求9的方法，其中所述光學(xué)互連被形成為介電中間接合層的分立的區(qū)，所述分立的區(qū)的折射率高于介電中間接合層的折射率。
33.根據(jù)權(quán)利要求32的方法，其中所述介電中間接合層是氧化硅。
34.根據(jù)權(quán)利要求32的方法，其中所述介電中間接合層是氧化硅層并且所述光學(xué)互連是氣化娃。
35.根據(jù)權(quán)利要求32的方法，其中使用至少一個(gè)層在兩個(gè)晶片的金屬觸點(diǎn)的頂上形成所述電互連以通過固態(tài)擴(kuò)散、共熔或暫態(tài)液相等溫凝固來融合，并且其中所述光學(xué)互連被散布在所述電互連之間以形成跨越所述介電中間接合層的一致的圖案。
36.根據(jù)權(quán)利要求32的方法，其中使用至少一個(gè)層在兩個(gè)晶片的金屬觸點(diǎn)的頂上形成所述電互連以通過固態(tài)擴(kuò)散、共熔或暫態(tài)液相等溫凝固來融合，并且其中所述電互連和所述光學(xué)互連兩者都嵌入在所述介電中間接合層內(nèi)從而形成電和光學(xué)互連的散步陣列，所述散步陣列跨越所述介電中間接合層對齊到相同圖案并且還相對于所述對齊標(biāo)記被對齊。
37.根據(jù)權(quán)利要求9的方法，其中所述電互連從由以下各項(xiàng)構(gòu)成的組中選擇:鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)，所述介電中間接合層是氧化硅層，所述光學(xué)互連是氮化硅，并且使用所述兩個(gè)晶片的介電中間接合層的表面的化學(xué)機(jī)械拋光(CMP)達(dá)到足以允許在接觸時(shí)所述晶片的平面化表面的一致融合的表面粗糙度來完成晶片平面化。
38.根據(jù)權(quán)利要求37的方法，其中平面化被控制以避免過度欠拋光或過拋光并且維持所述電互連的表面稍微低于介電中間接合層的平面化表面。
39.根據(jù)權(quán)利要求38的方法，其中所述接合表面的清理包括擦洗已拋光晶片表面以去除由所述平面化創(chuàng)建的碎片。
40.根據(jù)權(quán)利要求38的方法，其中晶片清理包括在RCA(H20:H202:NH40H)溶液中清理所述晶片，其中RCA溶液的比率依賴于要被接合的所述晶片的表面來調(diào)整。
41.根據(jù)權(quán)利要求9的方法，其中所述兩個(gè)晶片被對齊達(dá)到在小于所述電互連和光學(xué)互連中的較小直徑的10%內(nèi)。
42.根據(jù)權(quán)利要求9的方法，其中晶片接合表面包括異質(zhì)材料類型并且其中晶片清理包括:在RCA (H20:H202:NH40H)溶液中清理所述晶片，其中RCA溶液的比率依賴于所述晶片的已形成的異質(zhì)材料表面來調(diào)整；把晶片浸入高度稀釋的HF水溶液中，其中稀釋比率依賴于所述晶片的已形成的異質(zhì)材料接合表面來調(diào)整；以及接合表面去氧化和激活，通過在反應(yīng)離子刻蝕(RIE)模式中使晶片接合表面經(jīng)受氧(0)、氮(N)和/或氬(Ar)等離子體處理來執(zhí)行，其中等離子體的類型被選擇成跨越所述晶片的已形成的異質(zhì)材料表面完成一致激活，隨后是相對于彼此對齊所述晶片并且使晶片的相應(yīng)接合表面達(dá)到接觸用于融合。
43.根據(jù)權(quán)利要求42的方法，其中中間層融合步驟在真空中在升高的溫度下并且在所述兩個(gè)晶片的與接合表面相對的側(cè)上的一致壓力下執(zhí)行。
44.根據(jù)權(quán)利要求43的方法，其中在所述兩個(gè)晶片對齊達(dá)到在小于電互連和光學(xué)互連中的較小直徑的10%內(nèi)的情況下執(zhí)行所述融合。
45.根據(jù)權(quán)利要求42的方法，其中所述光學(xué)互連被形成為介電中間接合層的分立的區(qū)，所述分立的區(qū)的折射率高于介電中間接合層的折射率，并且其中介電中間接合層的融合用作所述兩個(gè)晶片之間的接合劑。
46.根據(jù)權(quán)利要求42的方法，其中介電中間接合層用作所述兩個(gè)晶片之間的接合劑，并且融合包括后接合退火以進(jìn)一步增強(qiáng)在所述兩個(gè)晶片的相對接合表面上的介電中間接合層的融合。
47.根據(jù)權(quán)利要求9的方法，其中使用至少一個(gè)層在所述兩個(gè)晶片的金屬觸點(diǎn)的頂上形成所述電互連以通過固態(tài)擴(kuò)散、共熔或暫態(tài)液相等溫凝固來融合，其中所述電互連從由以下各項(xiàng)構(gòu)成的組中選擇:鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)，并且以足以引起電互連跨越所述兩個(gè)晶片的相對接合表面融合的升高的溫度退火所述晶片。
48.根據(jù)權(quán)利要求9的方法，其中使用至少一個(gè)層在所述兩個(gè)晶片的金屬觸點(diǎn)的頂上形成所述電互連以通過固態(tài)擴(kuò)散、共熔或暫態(tài)液相等溫凝固來融合，其中所述電互連從由以下各項(xiàng)構(gòu)成的組中選擇:鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In),并且加熱所述晶片以引起電互連跨越所述兩個(gè)晶片的相對接合表面的初始融合，由通過部分融合的電互連驅(qū)動(dòng)的電流來引起所述電互連中的至少一些的完全融合。
49.根據(jù)權(quán)利要求9的方法，其中執(zhí)行晶片外延生長襯底的去除以允許進(jìn)一步處理所述晶片的暴露表面從而在所述兩個(gè)晶片接合之前的那個(gè)襯底側(cè)的所述暴露表面上刻劃光子元件和電觸點(diǎn)。
50.根據(jù)權(quán)利要求9的方法，其中使用激光剝離過程、外延剝離過程或化學(xué)機(jī)械拋光剝離過程來執(zhí)行晶片外延生長襯底的去除。
51.根據(jù)權(quán)利要求9的方法，其中所述融合包括使用局部快速熱掃描的后接合退火以進(jìn)一步增強(qiáng)所述兩個(gè)晶片的相對接合表面上的所述介電中間接合層和所述電互連的融合，由此介電中間接合層融合以及電互連融合被增強(qiáng)。
52.根據(jù)權(quán)利要求51的方法，其中使用光柵掃描UV激光束來執(zhí)行所述局部快速熱掃描。
53.根據(jù)權(quán)利要求51的方法，其中所述局部快速熱被用于減小接合晶片差異的熱膨脹系數(shù)不匹配的有害效果。
54.根據(jù)權(quán)利要求51的方法，其中所述快速熱掃描提供了足夠的局部熱量以同時(shí)允許外延襯底去除、介電中間接合層融合、電互連融合并且減小了差異的熱膨脹系數(shù)不匹配的有害效果。
55.根據(jù)權(quán)利要求54的方法，其中所述局部快速熱用于接合兩個(gè)II1-V晶片或接合一個(gè)II1-V晶片與一個(gè)硅晶片。
56.一種用于硅半導(dǎo)體晶片的接合的方法，所述硅半導(dǎo)體晶片被圖案化以刻劃多個(gè)陣列，每個(gè)陣列形成器件管芯并且每個(gè)陣列包括許多元件，所述方法包括:在每個(gè)晶片的表面上形成介電中間接合層，在該表面內(nèi)嵌入用于電信號轉(zhuǎn)移的電互連； 在每個(gè)晶片上提供對齊標(biāo)記用于實(shí)現(xiàn)關(guān)于所述陣列的準(zhǔn)確對齊；在每個(gè)晶片上沉積介電中間接合層；在介電中間接合層中選擇性地形成所述電互連，所述電互連與所述陣列實(shí)質(zhì)對齊；在融合所述晶片上的所述電互連之前，平面化并且清理所述晶片的接合表面；融合所述晶片上的所述電互連和所述介電中間接合層以接合所述晶片連同所述晶片之間的電互連；使用局部快速熱掃描來后接合退火以進(jìn)一步增強(qiáng)所述兩個(gè)晶片的相對接合表面上的所述介電中間接合層和所述電互連的融合，由此介電中間接合層融合以及電互連融合被增強(qiáng)。
57.根據(jù)權(quán)利要求56的方法，其中使用光柵掃描UV激光束來執(zhí)行所述局部快速熱掃描。
58.根據(jù)權(quán)利要求57的方法，其中使用至少一個(gè)層在兩個(gè)晶片的金屬觸點(diǎn)的頂上形成所述電互連以通過固態(tài)擴(kuò)散、共熔或暫態(tài)液相等溫凝固來融合。
59.根據(jù)權(quán)利要求58的方法，其中所述電互連從由以下各項(xiàng)構(gòu)成的組中選擇:鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)。
60.根據(jù)權(quán)利要求58的方法，其中所述電互連的直徑被選擇成使它們的合計(jì)截面面積不超過晶片的接合面積的30%。
61.根據(jù)權(quán)利要求56的方法,其中所述介電中間接合層由氧化娃、氮化娃或氧化娃和氮化硅兩者構(gòu)成，每個(gè)在所述介電中間接合層的選擇的區(qū)中。
62.根據(jù)權(quán)利要求56的方法，其中所述介電中間接合層是氧化硅層。
63.根據(jù)權(quán)利要求56的方法，其中所述平面化被控制以避免過度欠拋光或過拋光并且維持所述電互連的表面稍微低于介電中間接合層的平面化表面。
64.根據(jù)權(quán)利要求56的方法，其中所述電互連從由以下各項(xiàng)構(gòu)成的組中選擇:鎳(Ni)、錫(Sn)、銅(Cu)、金(Au)、鍺(Ge)或銦(In)，所述介電中間接合層是氧化硅層，并且使用所述兩個(gè)晶片的介電中間接合層的表面的化學(xué)機(jī)械拋光(CMP)達(dá)到足以允許在接觸時(shí)所述晶片的平面化表面的一致融合的表面粗糙度來完成晶片平面化。
65.根據(jù)權(quán)利要求64的方法，其中所述接合表面的清理包括將所述晶片浸入具有針對要被接合的所述晶片所調(diào)整的稀釋比率的稀釋的HF水溶液，隨后是在RCA(H20:H202:NH40H)溶液中清理所述晶片。
66.根據(jù)權(quán)利要求64的方法，其中所述接合表面的清理進(jìn)一步包括通過在反應(yīng)離子刻蝕(RIE)模式中使晶片接合表面經(jīng)受氧(0)、氮(N)和/或氬(Ar)等離子體處理而執(zhí)行的表面去氧化和激活，其中等離子體的類型被選擇為跨越要被接合的表面完成一致的激活。
67.根據(jù)權(quán)利要求56的方法，其中所述兩個(gè)晶片被對齊達(dá)到在小于所述電互連的最小直徑的10%內(nèi)。
【文檔編號】H01L21/762GK103650266SQ201280034281
【公開日】2014年3月19日 申請日期:2012年5月4日 優(yōu)先權(quán)日:2011年5月10日
【發(fā)明者】H.S.埃爾-霍羅里, 莊奇理, K.亞達(dá)瓦利, 范謙 申請人:奧斯坦多科技公司