在集成電路中形成金屬硅化物區(qū)域的方法
【專(zhuān)利摘要】本文提供了在集成電路中形成金屬硅化物區(qū)域的方法。在一些實(shí)施方式中，在集成電路中形成金屬硅化物區(qū)域的方法包括下列步驟：在基板的第一區(qū)域中形成硅化物-電阻區(qū)域，該基板具有第一區(qū)域及第二區(qū)域，其中掩模層沉積于該基板的頂部并被圖案化以暴露該第一區(qū)域；在于基板的第一區(qū)域中形成硅化物-電阻區(qū)域之后，移除掩模層；在第一區(qū)域的第一表面及第二區(qū)域的第二表面上沉積含金屬層；以及退火處理沉積的含金屬層，以在第二區(qū)域中形成第一金屬硅化物區(qū)域。
【專(zhuān)利說(shuō)明】在集成電路中形成金屬硅化物區(qū)域的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施方式大體涉及用于集成電路的基板處理的方法。
【背景技術(shù)】
[0002]集成電路制造包括許多步驟，這些步驟可能很復(fù)雜且昂貴。舉例而言，在集成電路中形成金屬硅化物的一個(gè)示例性過(guò)程包括下列步驟:提供具有第一區(qū)域及第二區(qū)域的基板，并沉積第一被圖案化的光阻層，以暴露第一區(qū)域。用摻雜劑摻雜第一區(qū)域，以控制第一區(qū)域中的電阻率。一旦完成第一區(qū)域的摻雜，便移除第一被圖案化的掩模層，并形成第二被圖案化的掩模層，以暴露第二區(qū)域。第二被圖案化的掩模層為硬式掩模，如氮化硅(SiN)。將諸如鎳(Ni)之類(lèi)的金屬層沉積于被暴露的第二區(qū)域的頂部，并使金屬層退火以在被暴露的第二區(qū)域中形成金屬硅化物。最后，在完成退火后，可移除第二掩模層及任何余留的非娃化金屬。
[0003]本案發(fā)明人已提供在集成電路中形成金屬硅化物的改良的方法。

【發(fā)明內(nèi)容】

[0004]本文提供在集成電路中形成金屬硅化物區(qū)域的方法。在一些實(shí)施方式中，在集成電路中形成金屬硅化物區(qū)域的方法包括下列步驟:在基板的第一區(qū)域中形成硅化物-電阻區(qū)域(silicide-resistive region),該基板具有第一區(qū)域及第二區(qū)域，其中掩模層沉積于基板的頂部并被圖案化以暴露第一區(qū)域；在于基板的第一區(qū)域中形成硅化物-電阻區(qū)域之后，移除掩模層；在第一區(qū)域的第一表面及第二區(qū)域的第二表面上沉積含金屬層；以及退火處理沉積的含金屬層，以在第二區(qū)域中形成第一金屬硅化物區(qū)域。
[0005]在一些實(shí)施方式中，形成硅化物-電阻區(qū)域可進(jìn)一步包括下列步驟:控制硅化物-電阻區(qū)域中的源元素的濃度，或硅化物-電阻區(qū)域從第一表面延伸進(jìn)入第一區(qū)域的深度中之至少一者，以控制形成于第一區(qū)域中的金屬硅化物的量。在一些實(shí)施方式中，增加硅化物-電阻區(qū)域中的源元素的濃度可減小形成于第一區(qū)域中的第二金屬硅化物區(qū)域的尺寸。在一些實(shí)施方式中，增加硅化物-電阻區(qū)域從第一表面延伸進(jìn)入第一區(qū)域的深度可減小形成于第一區(qū)域中的第二金屬硅化物區(qū)域的尺寸。在一些實(shí)施方式中，在退火含金屬層時(shí)，沒(méi)有金屬硅化物形成于第一區(qū)域中。
[0006]在一些實(shí)施方式中，在集成電路中形成金屬硅化物區(qū)域的方法包括下列步驟:提供具有第一區(qū)域及第二區(qū)域的基板，且掩模層被沉積于該基板的頂部并被圖案化以暴露第一區(qū)域；用摻雜劑摻雜被暴露的第一區(qū)域，以控制第一區(qū)域的電阻率；通過(guò)提供源元素至被摻雜的第一區(qū)域，來(lái)在被摻雜的第一區(qū)域中形成硅化物-電阻區(qū)域，其中源元素包含碳(C)或氮(N)中之至少一者；在被摻雜的第一區(qū)域中形成硅化物-電阻區(qū)域之后，移除掩模層；在第二區(qū)域的第二表面及被摻雜的第一區(qū)域的第一表面上，沉積含金屬層；退火被沉積的含金屬層，以在第二區(qū)域中形成第一金屬硅化物區(qū)域；以及在第二區(qū)域中形成第一金屬硅化物區(qū)域之后，從第一區(qū)域及第二區(qū)域上方移除由于沉積含金屬層而余留的非硅化金屬。
[0007]在一些實(shí)施方式中，可提供半導(dǎo)體結(jié)構(gòu)，舉例而言，供使用于集成電路中。該半導(dǎo)體結(jié)構(gòu)可包括:基板；設(shè)置在基板中的第一區(qū)域，其中第一區(qū)域包括電阻率調(diào)整元素及硅化物-電阻元素；設(shè)置在基板中的第二區(qū)域，該第二區(qū)域與第一區(qū)域相鄰；設(shè)置在第一區(qū)域的頂部的第一金屬硅化物層；以及設(shè)置在第二區(qū)域的頂部的第二金屬硅化物層，其中第一金屬硅化物層比第二金屬硅化物層更薄。
[0008]本發(fā)明的其它及進(jìn)一步的實(shí)施方式描述于下文。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0009]通過(guò)參考描繪于附圖中的本發(fā)明的說(shuō)明性的實(shí)施方式，能夠理解上文簡(jiǎn)要概括的且在下文中更加詳細(xì)討論的本發(fā)明的實(shí)施方式。然而，應(yīng)注意的是，附圖僅說(shuō)明本發(fā)明的典型實(shí)施方式，因而不能將這些附圖視為本發(fā)明范圍的限制，因?yàn)楸景l(fā)明可允許其它等同效果的實(shí)施方式。
[0010]圖1描繪根據(jù)本發(fā)明的一些實(shí)施方式的在集成電路中形成金屬硅化物區(qū)域的方法的流程圖。
[0011]圖2A至2G分別描繪根據(jù)本發(fā)明的一些實(shí)施方式的在基板的區(qū)域中制造金屬硅化物區(qū)域的各階段。
[0012]圖3A至3C分別描繪根據(jù)本發(fā)明的一些實(shí)施方式的在基板的區(qū)域中制造硅化物-電阻區(qū)域的各階段。
[0013]圖4描繪根據(jù)本發(fā)明的一些實(shí)施方式的等離子體浸沒(méi)離子注入工藝腔室的簡(jiǎn)要視圖。
[0014]為了幫助理解，盡可能使用相同的標(biāo)記數(shù)字以表示各圖共有的相同元件。附圖并未按比例繪制，且可能為了清楚而加以簡(jiǎn)化。需了解的是一個(gè)實(shí)施方式的元件及特征可有利地并入其它實(shí)施方式中，而無(wú)需進(jìn)一步詳述。
【具體實(shí)施方式】
[0015]本文公開(kāi)了用于在集成電路中形成金屬硅化物區(qū)域的方法。本發(fā)明的方法可有利地減少在集成電路中形成金屬硅化物區(qū)域所需的工藝步驟的數(shù)目和/或復(fù)雜度。舉例而言，硅化物-電阻區(qū)域的使用可消除制造工藝中對(duì)諸如氮化硅(SiN)硬式掩模層或類(lèi)似的硬式掩模層的需求。進(jìn)而，本發(fā)明的方法可有利地用來(lái)控制集成電路的電阻層中的電阻率。舉例而言，用諸如硼⑶、磷⑵或砷(As)之類(lèi)的活性摻雜劑進(jìn)行的摻雜可用來(lái)控制電阻率。舉例而言，可在沒(méi)有硅化物形成的情況下，將電阻率控制在從約0.1千歐姆每方(kohmsper square)至約10千歐姆每方的范圍，且當(dāng)娃化物形成時(shí)，可將電阻率控制在低至約20歐姆每方。因此，本發(fā)明的實(shí)施方式可提供額外的電阻率控制機(jī)制。
[0016]一些集成電路可能需要在晶體管結(jié)構(gòu)中形成低電阻率硅化物，也需要形成高電阻率無(wú)源電阻器結(jié)構(gòu)。圖1描繪在集成電路中形成金屬硅化物區(qū)域的方法100的流程圖。根據(jù)在圖2A至2G及圖3A至3C中所示出的一系列制造步驟于下文描述方法100。在一些實(shí)施方式中，可在環(huán)形源等離子體離子浸沒(méi)注入反應(yīng)器(例如，于下文針對(duì)圖4描述的反應(yīng)器400)中進(jìn)行方法100的至少一些部分(盡管可替代地使用其它合適的工藝腔室)。[0017]方法100通常起始于步驟102，其中可將掩模層202沉積在基板200的頂部，基板200具有第一區(qū)域204及第二區(qū)域206，如圖2A所示。舉例而言，第一區(qū)域204可對(duì)應(yīng)集成電路的硅基電阻器，且第二區(qū)域206可對(duì)應(yīng)集成電路的晶體管區(qū)域。然而，第一區(qū)域204及第二區(qū)域206并不分別限于如上所論述的電阻器及晶體管區(qū)域。舉例而言，第一區(qū)域204可對(duì)應(yīng)電容器區(qū)域、互連結(jié)構(gòu)或類(lèi)似物。本發(fā)明的方法100可被應(yīng)用于互連結(jié)構(gòu)的形成，t匕如娃通孔(through silicon via ；TSV)應(yīng)用、微機(jī)電系統(tǒng)(micro-electro-mechanical-system ；MEMS)技術(shù)或類(lèi)似者。
[0018]第一區(qū)域204具有第一表面203,且第二區(qū)域206具有第二表面205,掩模層202可沉積在第一表面203及第二表面205上。基板200可為任何適合的基板，比如硅基板、II1-V族化合物基板、娃鍺(SiGe)基板、外延基板、絕緣體上娃(silicon-on-1nsulator ；S0I)基板、諸如液晶顯示器(liquid crystal display ;LCD)、等離子體顯示器、電致發(fā)光(electroluminescence ;EL)燈顯示器之類(lèi)的顯示器基板、發(fā)光二極管(light emitting diode ；LED)基板、太陽(yáng)能電池陣列、太陽(yáng)能板或類(lèi)似物。在一些實(shí)施方式中，基板200可為半導(dǎo)體晶片(例如，200mm、300mm或類(lèi)似的硅晶片)。在一些實(shí)施方式中，第一區(qū)域204及第二區(qū)域206包含娃。在一些實(shí)施方式中，掩模層202可為光阻。不例性的光阻可包括由聚(甲基丙烯酸甲酯)(poly(methyl methacrylate) ;PMMA)、聚(甲基戍二酰亞胺)(poly(methylglutarimide) ;PMGI)、酌.甲醒樹(shù)脂(phenol formaldehyde resin) (DNQ/novolac)或類(lèi)似物之一或更多者所形成的光阻。
[0019]在步驟104，掩模層202可被圖案化以暴露基板200的第一區(qū)域204。舉例而言，如圖2B所示，一旦掩模層202的圖案化完成之后，第一區(qū)域204便可被暴露，同時(shí)第二區(qū)域206仍由掩模層202覆蓋?？赏ㄟ^(guò)任何適合的圖案化方法(比如，光刻(lithography)、蝕刻或類(lèi)似方法)來(lái)完成掩模層202的圖案化。舉例而言，在掩模層202包含光阻的地方，可用光刻技術(shù)來(lái)曝光在第一區(qū)域204上方的掩模層202的部分，接著通過(guò)掩模層202的顯影來(lái)移除在第一區(qū)域204上方的掩模層202的曝光部分。
[0020]在一些實(shí)施方式中，視情況，可將摻雜劑提供至被暴露的第一區(qū)域204，以控制第一區(qū)域204的電阻率，如箭頭208所示。可使用反應(yīng)器400或任何適合的摻雜劑注入方法將摻雜劑注入于第一區(qū)域204中，該適合的摻雜劑注入方法比如為光束線注入(Beam-lineimplantation)或類(lèi)似方法。在一些實(shí)施方式中，摻雜劑可包含硼(B)、磷(P)或砷(As)中之一或更多者。在一些實(shí)施方式中，第一區(qū)域中的摻雜劑濃度范圍可從約lX1017cnT3至約lX1021cm_3。舉例而言，增加摻雜劑濃度可降低第一區(qū)域204中的電阻率。在一些實(shí)施方式中，在暴露的第一區(qū)域204中形成硅化物-電阻區(qū)域之前，可進(jìn)行退火來(lái)活化注入的摻雜齊U，如下文所論述的那樣?？稍诩s800至約1200攝氏度的溫度下進(jìn)行退火達(dá)期望的時(shí)間段以活化暴露的第一區(qū)域204中的摻雜劑，該期望的時(shí)間段比如為約0.1秒至約60秒。在一些實(shí)施方式中，可在惰性氣氛中進(jìn)行退火，該惰性氣氛比如包括氮(N2)、氬(Ar)或類(lèi)似物的氣氛。
[0021]在步驟106，可在基板200的第一區(qū)域204中形成硅化物-電阻區(qū)域210。舉例而言，硅化物-電阻區(qū)域210可從第一區(qū)域204的第一表面203延伸進(jìn)入第一區(qū)域204。在一些實(shí)施方式中，硅化物-電阻區(qū)域210可延伸達(dá)約10埃至約100埃的深度。硅化物-電阻區(qū)域210可包含硅(Si)，及碳(C)或氮(N)中之至少一者。舉例而言，硅化物-電阻區(qū)域210中的硅(Si)可源自基板200的第一區(qū)域204，而碳(C)或氮(N)中之至少一者可被提供至第一區(qū)域204。在一些實(shí)施方式中，可進(jìn)一步利用硅化物-電阻區(qū)域210來(lái)控制第一區(qū)域204的電阻率。在一些實(shí)施方式中，硅化物-電阻區(qū)域210可用來(lái)控制第一區(qū)域204的電阻率至低于單獨(dú)摻雜所能達(dá)到的電阻率(舉例而言，如上文所述)。舉例而言，可通過(guò)控制硅化物-電阻區(qū)域210的濃度和/或硅化物-電阻區(qū)域210從第一表面203延伸進(jìn)入第一區(qū)域204的深度，來(lái)達(dá)到使用硅化物-電阻區(qū)域210對(duì)第一區(qū)域204的電阻率的控制。舉例而言，控制硅化物-電阻區(qū)域210的濃度和/或深度可控制在下文描述的后續(xù)工藝中接著形成于第一區(qū)域204中的金屬硅化物的量。形成于第一區(qū)域204中的金屬硅化物的量可控制第一區(qū)域204的電阻率。
[0022]在一些實(shí)施方式中，包含碳(C)或氮(N)中之至少一者的源元素可被提供至第一區(qū)域204，以形成硅化物-電阻區(qū)域210。在一些實(shí)施方式中，可將源元素的離子注入到(由圖2C中箭頭212所示)第一區(qū)域204的第一表面203里。舉例而言，可使用下文所論述的反應(yīng)器400進(jìn)行源元素的離子的注入。在一些實(shí)施方式中，硅化物-電阻區(qū)域210中的源元素的濃度可為約0.01原子百分比至約10原子百分比。
[0023]如圖3A至3C所示，可沉積源元素以形成硅化物-電阻區(qū)域210，以替代注入方法。舉例而言，如圖3A描繪的那樣，于步驟104圖案化掩模層202之后，可將含源元素層300沉積于第一區(qū)域204的第一表面203的頂部，也沉積于余留在第二區(qū)域206上方的掩模層202的頂部。舉例而言，含源元素層可包括碳(C)或氮(N)中之至少一者，且視情況可包括氫(H)。在一些實(shí)施方式中，含源元素層可為含烴類(lèi)非揮發(fā)性元素氫化物(hydrocarbonnon-volatile element-containing hydride)或類(lèi)似物的一種或多種?？墒褂孟挛乃撌龅姆磻?yīng)器400沉積含源元素層，舉例而言使用沉積模式。含源元素層的厚度范圍可從約10埃至約200埃。
[0024]含源元素層300可被退火，以在基板200的第一區(qū)域204中形成硅化物-電阻區(qū)域210?？稍诩s800至約1200攝氏度的溫度范圍下進(jìn)行退火達(dá)期望的時(shí)間段(比如約0.1秒至約60秒)，以由含源元素層300形成硅化物-電阻區(qū)域210。在一些實(shí)施方式中，可在惰性氣氛中進(jìn)行退火，該惰性氣氛比如包括氮(N2)、氬(Ar)或類(lèi)似物的氣氛。
[0025]在一些實(shí)施方式中，如圖3B所描繪的那樣，在退火以形成硅化物-電阻區(qū)域210的步驟完成之后，可能有來(lái)自含源元素層300的未反應(yīng)的材料302余留。舉例而言，如圖3C所描繪的那樣，可與被圖案化的掩模層202 —起移除未反應(yīng)材料302，或與被圖案化的掩模層202分開(kāi)移除未反應(yīng)材料302。舉例而言，可通過(guò)諸如硫酸(H2S04)及過(guò)氧化氫(H202)混合物、氧等離子體處理或類(lèi)似的任何適合的方法，來(lái)移除被圖案化的掩模層202及未反應(yīng)材料302。
[0026]回到圖2D (且也示于圖3C)，在步驟108，在第一區(qū)域204中形成硅化物-電阻區(qū)域210之后，可移除被圖案化的掩模層202?？赏ㄟ^(guò)上文所論述的任何方法來(lái)移除被圖案化的掩模層202。
[0027]在步驟110，如圖2E所描繪的那樣，可將含金屬層214沉積于基板200的第一區(qū)域204的第一表面203上及第二區(qū)域206的第二表面205上?？赏ㄟ^(guò)諸如物理氣相沉積(physical vapor deposition ；PVD)、化學(xué)氣相沉積(chemical vapor deposition ；CVD)、原子層沉積(atomic layer deposition ；ALD)或類(lèi)似的任何適合的方法來(lái)沉積含金屬層214。含金屬層可包括鈷(Co)、鈦(Ti)、鎳(Ni)或上述元素的合金之一或更多者，上述元素的合金比如為鎳-鉬(N1-Pt)合金，舉例而言，具有約百分之5至約百分之20的鉬濃度的鎳-鉬(N1-Pt)合金?？沙练e含金屬層214達(dá)任何期望的厚度。舉例而言，被沉積的含金屬層214的厚度范圍可從約40埃至約200埃。如下文所論述的那樣，含金屬層214的厚度可至少部分地決定形成于第二區(qū)域206中及視情況形成于第一區(qū)域204中的金屬-硅化物區(qū)域的厚度。
[0028]在步驟112，如圖2F所描繪的那樣，可退火被沉積的含金屬層214，以在基板200的第二區(qū)域206中形成第一金屬硅化物區(qū)域216。舉例而言，可在從約150至約450攝氏度的溫度范圍下進(jìn)行含金屬層214的退火達(dá)期望的時(shí)間段(比如約5秒至約300秒)，以由含金屬層214形成第一金屬娃化物區(qū)域216。在一些實(shí)施方式中,可在惰性氣氛中進(jìn)行退火，該惰性氣氛比如包括氮(N2)、IS (Ar)或類(lèi)似物的氣氛。
[0029]如圖2G所描繪的，第一金屬硅化物區(qū)域216可從第二表面205延伸進(jìn)入第二區(qū)域206，并視情況，如虛線所示，位在第二表面205上方。可通過(guò)以下之一或更多種因子來(lái)控制第一金屬硅化物區(qū)域216的厚度:含金屬層214的厚度及成分、第二區(qū)域206的成分(比如第二區(qū)域中的元素的特性及濃度)、第二表面的方向性(比如特定的晶面、多晶表面或類(lèi)似者)、退火的溫度、退火的時(shí)間或類(lèi)似因子。
[0030]視情況，可在第一區(qū)域204中形成第二金屬硅化物區(qū)域218。舉例而言，很難單獨(dú)通過(guò)摻雜劑來(lái)達(dá)到低的表面電阻率(sheet resistivity)(舉例而言，范圍從約20歐姆每方至約500歐姆每方)。因此，可使用第二金屬硅化物區(qū)域218來(lái)調(diào)整第一區(qū)域204的電阻率，以達(dá)到比單獨(dú)通過(guò)摻雜劑可能達(dá)到的電阻率更低的電阻率。舉例而言，如圖2F所示，第二金屬硅化物區(qū)域218可延伸進(jìn)入第一區(qū)域204的硅化物-電阻區(qū)域210，且視情況，可位在第一表面203上方。舉例而言，因存在硅化物-電阻區(qū)域210，所以第二金屬硅化物區(qū)域218可能比第一金屬硅化物區(qū)域216更薄。舉例而言，如上文所論述的用來(lái)控制第一金屬硅化物區(qū)域216的厚度的類(lèi)似因子也可被用來(lái)控制第二金屬硅化物區(qū)域218的厚度。然而，替換那些因子，或與那些因子結(jié)合，可通過(guò)控制硅化物-電阻區(qū)域210中的源元素的濃度或硅化物-電阻區(qū)域210從第一表面203延伸進(jìn)入第一區(qū)域204的深度中之至少一者，來(lái)進(jìn)一步控制形成于第一區(qū)域204中的金屬硅化物的量。舉例而言，增加硅化物-電阻區(qū)域210中的源元素的濃度可減小形成于第一區(qū)域204中的第二金屬硅化物區(qū)域218的尺寸。舉例而言，增加硅化物-電阻區(qū)域210從第一表面203延伸進(jìn)入第一區(qū)域204的深度可減小形成于第一區(qū)域204中的第二金屬硅化物區(qū)域218的尺寸。在一些實(shí)施方式中，在含金屬層214的退火后，沒(méi)有金屬硅化物形成于第一區(qū)域204中(例如，沒(méi)有第二金屬硅化物區(qū)域218形成)。如上文所論述的那樣，形成于第一區(qū)域204中的金屬硅化物的量可至少部分地決定第一區(qū)域204中的電阻率。
[0031]如圖2G所描繪的那樣，在第一金屬硅化物區(qū)域216 (及視情況，第二金屬硅化物區(qū)域218)形成之后，可從第一區(qū)域204及第二區(qū)域206的上方移除由于沉積含金屬層214而余留的非硅化金屬。舉例而言，當(dāng)使用鎳及鎳合金作為含金屬層214時(shí)，可通過(guò)施加濕式化學(xué)處理劑來(lái)移除非硅化金屬。濕式化學(xué)處理劑可包括氫氯酸(HC1)、硝酸(ΗΝ03)、硫酸(H2S04)、過(guò)氧化氫(H202)或上述物質(zhì)的混合物中之至少一者，以移除至少部分非硅化材料。
[0032]本文所論述的本發(fā)明的方法可消去用于通過(guò)硅化工藝來(lái)對(duì)電阻器進(jìn)行掩模的標(biāo)準(zhǔn)流程中的數(shù)個(gè)工藝步驟。舉例而言，如上文所論述的那樣，可將單一掩模層用于本發(fā)明的工藝流程中，而傳統(tǒng)的方法則需要第一掩模層將摻雜劑提供至集成電路的電阻區(qū)域，接著需要第二掩模層將金屬硅化物提供至集成電路的晶體管區(qū)域。在一些實(shí)施方式中，結(jié)果顯示，相較于使用傳統(tǒng)形成方法的非注入?yún)^(qū)域而言，適當(dāng)?shù)奶紕┝考白⑷肽芰磕茉诠杌镄纬刹襟E之后導(dǎo)致第一區(qū)域中的電阻率增大超過(guò)10倍。
[0033]本發(fā)明的實(shí)施方式可進(jìn)行于環(huán)形源等離子體離子浸沒(méi)注入反應(yīng)器中，比如，但不限于，可購(gòu)自 Applied Materials, Inc., of Santa Clara, California(加州圣大克勞拉市的應(yīng)用材料公司)的CONFORM?反應(yīng)器。此合適的反應(yīng)器及其操作方法描述于第7，166，524號(hào)美國(guó)專(zhuān)利中，該美國(guó)專(zhuān)利讓渡給本發(fā)明的受讓人。
[0034]參考圖4，如上文參照的申請(qǐng)案所公開(kāi)的型式的環(huán)形源等離子體浸沒(méi)離子注入反應(yīng)器400具有圓柱形真空腔室402，圓柱形真空腔室402由圓柱形側(cè)壁404及盤(pán)形頂板406界定。在腔室底板處的基板支撐基座408可支撐待處理的基板410 (例如，基板200)。頂板406上的氣體分配板或噴頭412在該氣體分配板或噴頭412的氣體岐管414中容納來(lái)自氣體分配面板416的工藝氣體，氣體分配面板416的氣體輸出能夠是來(lái)自一個(gè)或多個(gè)單獨(dú)氣源418的任何一種氣體或氣體的混合物。真空泵420耦接至泵送環(huán)422，泵送環(huán)422界定于基板支撐基座408與側(cè)壁404之間。工藝區(qū)域424界定于基板410與氣體分配板412之間。
[0035]一對(duì)外部再進(jìn)入導(dǎo)管426、428建立了再進(jìn)入環(huán)形路徑以供等離子體流通過(guò)工藝區(qū)域424，環(huán)形路徑在工藝區(qū)域424中相交。每一導(dǎo)管426、428都具有一對(duì)端部430耦接至腔室的相對(duì)側(cè)。每一導(dǎo)管426、428都為中空的導(dǎo)電管。每一導(dǎo)管426、428都具有D.C.(直流)絕緣環(huán)432，防止在導(dǎo)管的兩個(gè)端部之間形成閉環(huán)導(dǎo)電路徑。
[0036]每一導(dǎo)管426、428的環(huán)形部分都由環(huán)形磁芯434圍繞。圍繞磁芯434的激發(fā)線圈436通過(guò)阻抗匹配器件440耦接至RF功率源438。耦接至各自的核心436的兩個(gè)RF功率源438可為兩個(gè)頻率稍微不同的功率源。耦接自RF功率發(fā)生器538的RF功率可于閉合的環(huán)形路徑中產(chǎn)生等離子體離子流，各閉合的環(huán)形路徑延伸通過(guò)各自的導(dǎo)管426、428并通過(guò)工藝區(qū)域424。這些離子流在各自的RF功率源438的頻率下振動(dòng)。通過(guò)偏置功率發(fā)生器442經(jīng)過(guò)阻抗匹配電路444將偏置功率施加至基板支撐基座508。
[0037]可通過(guò)將工藝氣體或工藝氣體的混合物穿過(guò)氣體分配板412導(dǎo)入腔室424，并從發(fā)生器438施加足夠的源功率至再進(jìn)入導(dǎo)管426、428，以在導(dǎo)管及工藝區(qū)域424中產(chǎn)生環(huán)形等離子體流，而形成等離子體?？捎蒖F偏置功率發(fā)生器442所施加的晶片偏壓來(lái)決定接近晶片表面處的等離子體通量。等離子體速率或通量(每平方公分每秒在晶片表面取樣所得的離子數(shù)目)可由等離子體密度決定，而等離子體密度受到由RF源功率發(fā)生器438所施加的RF功率的位準(zhǔn)的控制。在晶片410處的累積離子劑量(離子/平方公分)可由通量及維持該通量的總時(shí)間二者來(lái)決定。
[0038]若晶片支撐基座408為靜電夾具，則可于晶片支撐基座的絕緣板448內(nèi)提供埋入式電極446,且埋入式電極446稱(chēng)接至使用者可控制的D.C.吸附(chucking)電壓源450,并通過(guò)阻抗匹配電路444且通過(guò)視情況的隔離電容器452 (隔離電容器452可包括于阻抗匹配電路444中)耦接至偏置功率發(fā)生器442。
[0039]在操作中，且舉例而言，可將基板410安置于基板支撐基座408上，且可將一種或多種工藝氣體導(dǎo)入腔室402內(nèi)，以從工藝氣體觸發(fā)等離子體。
[0040]在操作中，如上文所論述的那樣，可在反應(yīng)器400內(nèi)從工藝氣體產(chǎn)生等離子體，以選擇性地改變基板410的表面。根據(jù)上文所述的工藝，可通過(guò)從發(fā)生器438施加足夠的源功率至再進(jìn)入導(dǎo)管426、428，以在導(dǎo)管426、428中及工藝區(qū)域424中產(chǎn)生等離子體離子流，而于工藝區(qū)域424中形成等離子體。在一些實(shí)施方式中，能調(diào)整由RF偏置功率發(fā)生器442所傳送的晶片偏壓，以控制抵達(dá)晶片表面的離子的通量，并可能控制形成于晶片上的層的厚度及嵌入晶片表面中的等離子體物種的濃度中之一或更多者。在一些實(shí)施方式中，未施加偏置功率。
[0041]控制器454包含中央處理單元(CPU)456、存儲(chǔ)器458及支持電路460，支持電路460供CPU456所用并有助于腔室402的各部件的控制，并因此有助于蝕刻工藝的控制，如下文進(jìn)一步詳細(xì)論述的那樣。舉例而言，如下文所述，為了有助于控制工藝腔室402，控制器454可為任何形式的通用計(jì)算機(jī)處理器之一，該通用計(jì)算機(jī)處理器能用于用來(lái)控制多種腔室及子處理器的工業(yè)設(shè)定中。CPU1456的存儲(chǔ)器458或計(jì)算機(jī)可讀介質(zhì)可為諸如隨機(jī)存取存儲(chǔ)器(random access memory ；RAM)、只讀存儲(chǔ)器(read only memory ；R0M)、軟盤(pán)、硬盤(pán)或任何其它形式的本地或遠(yuǎn)程的數(shù)字儲(chǔ)存裝置之類(lèi)的容易獲得的存儲(chǔ)器之一或更多者。支持電路460以常規(guī)的方式耦接至CPU456，以支持處理器。這些電路包括高速緩沖存儲(chǔ)器、電源、時(shí)鐘電路、輸入/輸出電路和子系統(tǒng)及類(lèi)似物。本文所描述的本發(fā)明的方法，或至少部分本發(fā)明的方法可儲(chǔ)存于存儲(chǔ)器458中作為軟件例行程序。也可由第二 CPU(未圖示)儲(chǔ)存和/或執(zhí)行軟件例行程序，第二 CPU位于遠(yuǎn)離由CPU456控制的硬件的地方。
[0042]因此，本文公開(kāi)了用于在集成電路中形成金屬硅化物區(qū)域的方法。本發(fā)明的方法可有利地減少在集成電路中形成金屬硅化物區(qū)域所需的工藝步驟的數(shù)目。舉例而言，硅化物-電阻區(qū)域的使用可消除制造工藝中對(duì)諸如氮化硅(SiN)硬式掩模層或類(lèi)似硬式掩模層的需求。進(jìn)一步，本發(fā)明的方法可有利地用來(lái)控制集成電路的電阻層中的電阻率。舉例而言，用諸如硼⑶、磷⑵或砷(As)之類(lèi)的摻雜劑所進(jìn)行的摻雜可用來(lái)控制電阻率；然而，單獨(dú)通過(guò)摻雜劑可能難以達(dá)到更低的電阻率，比如亞微米器件節(jié)點(diǎn)。因此，本發(fā)明的方法可提供額外的電阻率控制機(jī)制。
[0043]盡管前述內(nèi)容針對(duì)本發(fā)明的實(shí)施方式，但在不背離本發(fā)明的基本范圍下可設(shè)計(jì)出本發(fā)明的其它及進(jìn)一步實(shí)施方式。
【權(quán)利要求】
1.一種在集成電路中形成金屬硅化物區(qū)域的方法，包含下列步驟:在基板的第一區(qū)域中形成硅化物-電阻區(qū)域，所述基板具有所述第一區(qū)域及第二區(qū)域，其中掩模層沉積于所述基板的頂部，并被圖案化以暴露所述第一區(qū)域；在于所述基板的所述第一區(qū)域中形成所述硅化物-電阻區(qū)域之后，移除所述掩模層；在所述第一區(qū)域的第一表面上及所述第二區(qū)域的第二表面上沉積含金屬層；以及退火處理沉積的所述含金屬層，以在所述第二區(qū)域中形成第一金屬硅化物區(qū)域。
2.如權(quán)利要求1所述的方法，進(jìn)一步包含下列步驟:在所述第二區(qū)域中形成所述第一金屬硅化物區(qū)域之后，從所述第一區(qū)域及所述第二區(qū)域的上方移除由于沉積所述含金屬層而余留的非硅化金屬。
3.如權(quán)利要求2所述的方法，其中移除所述非硅化金屬進(jìn)一步包含下列步驟:施加濕式化學(xué)處理劑，以移除至少一些所述非硅化金屬，所述濕式化學(xué)處理劑包括氫氯酸(HC1)、硝酸(ΗΝ03)、硫酸(H2S04)或過(guò)氧化氫(H202)中之至少一者。
4.如權(quán)利要求1至3任一項(xiàng)所述的方法，其中所述硅化物-電阻區(qū)域從所述第一區(qū)域的所述第一表面延伸進(jìn)入所述第一區(qū)域。
5.如權(quán)利要求4所述的方法，其中所述硅化物-電阻區(qū)域包含碳(C)或氮(N)中之至少一者和娃(Si)。
6.如權(quán)利要求4所述的方法，其中形成所述硅化物-電阻區(qū)域進(jìn)一步包含下列步驟:通過(guò)以下步驟中之至少一者提供源元素至所述第一區(qū)域:注入所述源元素的離子進(jìn)入所述第一區(qū)域的所述第一表面；或沉積含源元素層于所述第一區(qū)域的所述第一表面的頂部，且退火所述含源元素層以形成所述硅化物-電阻區(qū)域。
7.如權(quán)利要求4所述的方法，其中形成所述硅化物-電阻區(qū)域進(jìn)一步包含下列步驟:提供源元素至所述第一區(qū)域，其中所述源元素包含碳(C)或氮(N)中之至少一者。
8.如權(quán)利要求4所述的方法，其中形成所述硅化物-電阻區(qū)域進(jìn)一步包含下列步驟:提供源元素至所述第一區(qū)域；以及控制所述硅化物-電阻區(qū)域中的所述源元素的濃度或所述硅化物-電阻區(qū)域從所述第一表面延伸進(jìn)入所述第一區(qū)域的深度中之至少一者，以控制形成于所述第一區(qū)域中的金屬硅化物的量。
9.如權(quán)利要求8所述的方法:其中增加所述硅化物-電阻區(qū)域中的所述源元素的濃度減小形成于所述第一區(qū)域中的第二金屬硅化物區(qū)域的尺寸；或其中增加所述硅化物-電阻區(qū)域從所述第一表面延伸進(jìn)入所述第一區(qū)域的所述深度減小形成于所述第一區(qū)域中的第二金屬硅化物區(qū)域的尺寸。
10.如權(quán)利要求1至3任一項(xiàng)所述的方法，其中在退火處理所述含金屬層時(shí)，沒(méi)有金屬硅化物形成于所述第一區(qū)域中。
11.如權(quán)利要求1至3任一項(xiàng)所述的方法，其中退火處理沉積的所述含金屬層進(jìn)一步包含下列步驟:在所述第一區(qū)域中形成第二金屬硅化物區(qū)域，其中所述第二金屬硅化物區(qū)域小于所述第一金屬娃化物區(qū)域。
12.如權(quán)利要求1至3任一項(xiàng)所述的方法，其中在形成所述硅化物-電阻區(qū)域之前進(jìn)一步包含下列步驟:提供摻雜劑至所暴露的第一區(qū)域，以控制所述第一區(qū)域的電阻率。
13.如權(quán)利要求1至3任一項(xiàng)所述的方法，其中所述含金屬層包含鈷(Co)、鈦(Ti)、鎳(Ni)或鉬(Pt)之一或更多者。
14.一種半導(dǎo)體結(jié)構(gòu)，包含:基板；第一區(qū)域，所述第一區(qū)域設(shè)置于所述基板中，其中所述第一區(qū)域包括電阻率調(diào)整元素及硅化物-電阻元素；第二區(qū)域，所述第二區(qū)域設(shè)置于所述基板中并與所述第一區(qū)域相鄰；第一金屬硅化物層，所述第一金屬硅化物層設(shè)置于所述第一區(qū)域的頂部；以及第二金屬硅 化物層，所述第二金屬硅化物層設(shè)置于所述第二區(qū)域的頂部，其中所述第一金屬硅化物層比所述第二金屬硅化物層更薄。
15.如權(quán)利要求14所述的半導(dǎo)體結(jié)構(gòu)，其中所述第一區(qū)域及第一硅化物層的表面電阻范圍從約20歐姆每方至約100歐姆每方。
【文檔編號(hào)】H01L21/24GK103650112SQ201280034286
【公開(kāi)日】2014年3月19日 申請(qǐng)日期:2012年7月24日 優(yōu)先權(quán)日:2011年7月27日
【發(fā)明者】邁克爾·G·沃德, 伊戈?duì)枴·佩德斯 申請(qǐng)人:應(yīng)用材料公司