單片集成有源緩沖器的制造方法
【專利摘要】一種包含具有集成緩沖器的延伸漏極MOS晶體管(106)的半導(dǎo)體器件(100)，該集成緩沖器通過(guò)如下步驟形成：形成MOS晶體管的漏極漂移區(qū)(108)；形成包括延伸漏極(108)上方的電容介電層(122)和電容板(124)的緩沖電容器；以及在MOS晶體管的柵極(114)上方形成緩沖電阻器(136)，以便該電阻器串聯(lián)連接在MOS晶體管的電容板和源極(118)之間。
【專利說(shuō)明】單片集成有源緩沖器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及包括延伸漏極金屬氧化物半導(dǎo)體(MOS)晶體管的半導(dǎo)體器件。
【背景技術(shù)】
[0002]半導(dǎo)體器件可以是產(chǎn)生不期望的電壓偏移的電路的一部分或包含該電路，例如接收輸入DC電壓并且生成低于輸入電壓的輸出DC電壓的降壓轉(zhuǎn)換器電路。半導(dǎo)體器件可以包括延伸漏極金屬氧化物半導(dǎo)體(MOS)晶體管，其中在電路操作期間在導(dǎo)通狀態(tài)和關(guān)斷狀態(tài)之間的切換MOS晶體管可能在漏極節(jié)點(diǎn)處導(dǎo)致不期望的電壓振蕩(通常稱為鳴震(ring))。將抑制鳴震的緩沖器添加到半導(dǎo)體器件可能是可取的。根據(jù)需要的性能在半導(dǎo)體器件中集成緩沖器而不顯著增加制造成本和半導(dǎo)體器件復(fù)雜性可能是有待解決的。

【發(fā)明內(nèi)容】

[0003]具有集成緩沖器的包含延伸漏極金屬氧化物半導(dǎo)體(MOS)晶體管的半導(dǎo)體器件可以通過(guò)如下工藝形成:在MOS晶體管的延伸漏極中形成漏極漂移區(qū)；以及在延伸漏極上方形成包括電容介電層和電容板的緩沖電容器。緩沖電阻器形成在MOS晶體管的柵極上方，并且串聯(lián)在MOS晶體管的電容板和源極之間。緩沖電阻器和緩沖電容器形成MOS晶體管的集成緩沖器。電阻可與半導(dǎo)體器件的其它元件同時(shí)形成。
【專利附圖】

【附圖說(shuō)明】
[0004]圖1A-1C是示出根據(jù)示例實(shí)施例的半導(dǎo)體器件制造中的階段的透視橫截面圖，該半導(dǎo)體器件包括具有緩沖器的延伸漏極MOS晶體管。
[0005]圖2A-2C是示出根據(jù)改進(jìn)實(shí)施例的半導(dǎo)體器件制造中的階段的透視橫截面圖，該半導(dǎo)體器件包括具有緩沖器的延伸漏極MOS晶體管。
[0006]圖3A-3C是示出根據(jù)另一改進(jìn)實(shí)施例的半導(dǎo)體器件制造中的階段的透視橫截面圖，該半導(dǎo)體器件包括具有緩沖器的延伸漏極MOS晶體管。
[0007]圖4A和4B是示出根據(jù)另一改進(jìn)實(shí)施例的半導(dǎo)體器件制造中的階段的透視橫截面圖，該半導(dǎo)體器件包括具有緩沖器的延伸漏極MOS晶體管。
【具體實(shí)施方式】
[0008]包含延伸漏極金屬氧化物半導(dǎo)體(MOS)晶體管的半導(dǎo)體器件可以被形成為具有集成到MOS晶體管的集成緩沖器。該半導(dǎo)體器件可以通過(guò)包括如下步驟的工藝而形成:在MOS晶體管的延伸漏極中形成漏極漂移區(qū)。通過(guò)在延伸漏極上方形成電容介電層和電容板，從而在漏極漂移區(qū)上方形成緩沖電容器。緩沖電阻器形成在MOS晶體管的柵極上方，并且串聯(lián)在電容板和MOS晶體管的源極之間。緩沖電阻器和緩沖電容器形成MOS晶體管的集成緩沖器。電阻器可以與半導(dǎo)體器件的其它元件同時(shí)形成。電阻器可以與電容板同時(shí)形成。
[0009]半導(dǎo)體器件可以是包括具有集成緩沖器的延伸漏極MOS晶體管的分立功率器件。可替換地，半導(dǎo)體器件可以是集成電路，該集成電路除了具有集成緩沖器的延伸漏極MOS晶體管之外還包括其它電路例如感測(cè)電路和/或控制電路。
[0010]為避免重復(fù),將描述η溝道延伸漏極MOS晶體管的形成。然而,應(yīng)當(dāng)理解,通過(guò)摻雜劑極性和導(dǎo)電類型中的適當(dāng)變化，相同的描述還適用于形成P溝道延伸漏極MOS晶體管。
[0011]圖1A-1C示出根據(jù)示例實(shí)施例的半導(dǎo)體器件制造中的階段，該半導(dǎo)體器件包括具有緩沖器的延伸漏極MOS晶體管。
[0012]參考圖1Α，半導(dǎo)體器件100形成在半導(dǎo)體襯底102之中和之上，半導(dǎo)體襯底102可以是單晶硅晶片、絕緣體上硅(SOI)晶片、具有不同晶體取向的區(qū)域的混合取向技術(shù)(HOT)晶片或者是適用于加工半導(dǎo)體器件100的其它材料。在襯底102頂表面處的半導(dǎo)體材料是P型材料?？梢栽谝r底102頂表面處形成場(chǎng)氧化物104。場(chǎng)氧化物104可包括厚度在250到600納米之間的二氧化硅，并且可以通過(guò)淺溝槽隔離(STI)或局部硅氧化(LOCOS)工藝而成形。在STI工藝中，可通過(guò)高密度等離子體(HDP)或高縱橫比工藝(HARP)沉積二氧化硅。
[0013]半導(dǎo)體器件100包含延伸漏極MOS晶體管106。MOS晶體管106具有延伸到襯底102頂表面的η型漏極漂移區(qū)108。漏極漂移區(qū)108可以通過(guò)例如將第一組η型摻雜劑(例如，磷和砷以及可能的銻)以I.IO11到I.IO13原子/cm2的劑量離子注入到漂移區(qū)注入掩模(例如光刻膠圖案)所暴露的區(qū)域而形成。隨后退火工藝激活第一組η型摻雜劑的至少一部分，以便形成漏極漂移區(qū)108。漏極漂移區(qū)108在襯底102中可延伸到350到1000納米之間的深度。漏極漂移區(qū)108可與半導(dǎo)體器件100的其它組件例如P溝道MOS晶體管的η型阱(未示出)同時(shí)形成。
[0014]MOS晶體管106進(jìn)一步包括鄰接漏極漂移區(qū)108的襯底102中的ρ型體區(qū)110。體區(qū)110可以通過(guò)例如將一組P型摻雜劑(例如，硼以及可能的鎵和/或銦)以I.ιοη到I.IO14原子/Cm2的劑量離子注入到體區(qū)注入掩模(例如光刻膠圖案)所暴露的區(qū)域而形成。隨后退火工藝激活P型摻雜劑的至少一部分，以便形成體區(qū)110。體區(qū)110在襯底102中可延伸到300到1000納米之間的深度。體區(qū)110可與半導(dǎo)體器件100的其它組件例如η溝道MOS晶體管的ρ型阱(未示出)同時(shí)形成。激活ρ型摻雜劑的退火工藝可與激活在漏極漂移區(qū)108中的第一組η型摻雜劑的退火工藝同時(shí)執(zhí)行。
[0015]在襯底102的上方形成MOS晶體管106的柵極介電層112，柵極介電層112與體區(qū)110的一部分和漏極漂移區(qū)108的一部分重疊。柵極介電層112可以是二氧化硅、氮氧化硅、氧化鋁、氮氧化鋁、氧化鉿、硅酸鉿、氮氧化鉿硅、氧化鋯、硅酸鋯、氮氧化硅鋯、前述材料的組合或其它絕緣材料中的一層或多層。由于以50C和800C之間的溫度暴露含氮等離子體或含氮氛圍氣體，因此柵極介電層112可以包括氮。柵極介電層112可由多種柵極介電質(zhì)形成工藝中的任何一種形成，例如熱氧化、氧化層的等離子體氮化和/或通過(guò)原子層沉積(ALD)進(jìn)行的介電材料沉積。柵極介電層112的厚度可以在例如10納米和80納米之間。
[0016]在柵極介電層112上形成MOS晶體管106的柵極114，柵極114與體區(qū)110的一部分和漏極漂移區(qū)108的一部分重疊。柵極114可以包括例如多晶體硅(通常稱為多晶硅)、金屬硅化物(例如硅化鎢、硅化鈦、硅化鈷和/或硅化鎳)和/或金屬(例如鋁、鎢和/或氮化鈦)的一層或更多層。[0017]可以在柵極114側(cè)表面上形成可選的柵極側(cè)壁116，例如，通過(guò)在柵極114頂表面和側(cè)表面以及襯底102頂表面上沉積氮化硅和/或二氧化硅的一個(gè)或多個(gè)共形層，接著通過(guò)各向異性蝕刻方法例如反應(yīng)性離子蝕刻(RIE)從柵極114頂表面和襯底102頂表面移除共形層材料，將共形層材料留在柵極114側(cè)表面上以便形成柵極側(cè)壁116。
[0018]MOS晶體管106還包括η型源極區(qū)118和可能的可選η型漏極接觸區(qū)120。源極區(qū)118形成在襯底102中，與柵極114相鄰，與漏極漂移區(qū)108相對(duì)。漏極接觸區(qū)120形成在襯底102中，接觸漏極漂移區(qū)108，與柵極114相對(duì)。源極區(qū)118和漏極接觸區(qū)120可以通過(guò)例如將第二組η型摻雜劑(例如磷和砷以及可能的銻)以3.IO14和I.IO16原子/cm2之間的總劑量離子注入到源極/漏極注入掩模(例如光刻膠圖案)所暴露的區(qū)域而形成。隨后源極/漏極退火工藝激活第二組η型摻雜劑的一部分，以便形成源極區(qū)118和漏極接觸區(qū)120。源極區(qū)118和漏極接觸區(qū)120可從襯底102頂表面延伸到100納米和500納米之間的深度。源極區(qū)118和漏極接觸區(qū)120可與半導(dǎo)體器件100的其它組件例如其它η溝道MOS晶體管的源極/漏極區(qū)(未示出)同時(shí)形成?？梢栽谠礃O區(qū)118和漏極接觸區(qū)120上形成例如硅化鈦、硅化鈷或硅化鎳的金屬硅化物層(未示出)。
[0019]可以將場(chǎng)氧化物104的元件設(shè)置在漏極漂移區(qū)108中以便將漏極接觸區(qū)120與漏極接觸區(qū)120的余留部分橫向分離；漏極接觸區(qū)120在場(chǎng)氧化物104下延伸。
[0020]參考圖1Β，緩沖電容介電層122形成在漏極漂移區(qū)108上方，與柵極114相鄰。緩沖電容介電層122可以可選地與設(shè)置在(如果存在的)漏極漂移區(qū)108中的場(chǎng)氧化物元件104重疊。緩沖電容介電層122可以包括例如二氧化硅、氮氧化硅、氧化鋁、氮氧化鋁、氧化鉿、硅酸鉿、氮氧化硅鉿、氧化鋯、硅酸鋯、氮氧化硅鋯、前述材料的組合或其它絕緣材料中的一層或多層。緩沖電容介電層122的厚度可以在例如10納米和200納米之間。緩沖電容介電層122可由多種柵極介電質(zhì)形成工藝中的任何一種形成，例如熱氧化、氧化層的等離子體氮化和/或通過(guò)ALD進(jìn)行的介電材料沉積。
[0021]可以將緩沖電容板124形成在緩沖電容介電層122上方以便與漏極漂移區(qū)108電隔離。緩沖電容板124可由任何導(dǎo)電材料形成，例如多晶硅、鎢、鋁、鈦、鉭、鎢鈦、金屬硅化物、氮化鈦、氮化鉭和/或氮化鎢中的一層或多層。緩沖電容板124的寬度在與柵極114的橫向邊界垂直的方向中可以例如為I微米和10微米之間。緩沖電容板124可以與半導(dǎo)體器件100中的其它組件例如解耦電容板(未示出)同時(shí)形成。緩沖電容板124、緩沖電容介電層122和漏極漂移區(qū)108形成緩沖電容器126。
[0022]金屬前介電(PMD)層形成在半導(dǎo)體器件100的現(xiàn)有頂表面上方。PMD層可以例如是包括PMD襯里、PMD主層和可選的PMD覆蓋層的介電層堆疊。PMD襯里可以是由等離子體增強(qiáng)化學(xué)氣相沉積(PECVD)沉積在半導(dǎo)體器件100的現(xiàn)有頂表面上的厚度為10納米到100納米的氮化硅或二氧化硅。PMD主層可以是由HARP工藝形成的二氧化硅層，接著該二氧化硅層的是通過(guò)PECVD工藝沉積在PMD襯里的頂表面上的并且有時(shí)通過(guò)化學(xué)機(jī)械拋光(CMP)工藝整平的(厚度為100納米到1000納米)的二氧化硅層、磷硅玻璃層(PSG)或硼磷硅酸鹽玻璃(BPSG)層?？蛇x的PMD覆蓋層可以是在PMD主層頂表面上形成的10到100納米的硬材料，例如氮化硅、碳氮化硅或碳化硅。PMD層沒(méi)有在圖1C中示出，以便更清楚地說(shuō)明MOS晶體管106的其它元件。
[0023]參考圖1C，一個(gè)或多個(gè)緩沖電容器接觸件128穿過(guò)PMD層形成，以便與緩沖電容板124進(jìn)行電接觸。一個(gè)或多個(gè)緩沖源極接觸件130形成在PMD層中，以便與源極區(qū)118進(jìn)行電接觸。緩沖電容接觸件128和緩沖源極接觸件130可同時(shí)形成。
[0024]一個(gè)或多個(gè)晶體管漏極接觸件132穿過(guò)PMD層形成，以便穿過(guò)(如果存在的)漏極接觸區(qū)120與漏極漂移區(qū)108進(jìn)行電接觸。一個(gè)或多個(gè)晶體管源極接觸件134穿過(guò)PMD層形成，以便與源極區(qū)118進(jìn)行電接觸。晶體管漏極接觸件132和晶體管源極接觸件134可同時(shí)形成，并且可與緩沖電容接觸件128和緩沖源極接觸件130同時(shí)形成。
[0025]晶體管漏極接觸件132、晶體管源極接觸件134、緩沖電容接觸件128和緩沖源極接觸件130可以通過(guò)例如如下步驟形成:使用接觸光刻膠圖案(未示出)限定PMD頂表面上的接觸區(qū)；通過(guò)使用蝕刻方法例如RIE移除PMD層材料來(lái)蝕刻在接觸區(qū)中的接觸孔，以便暴露緩沖電容板124、源極區(qū)118和漏極接觸區(qū)120 ;以及使用接觸襯里(例如鈦和氮化鈦)以及接觸填充金屬(例如鎢)來(lái)填充接觸孔，然后通過(guò)使用蝕刻和/或CMP方法從PMD層頂表面移除接觸填充金屬和接觸襯里。
[0026]緩沖電阻連接件136形成在PMD層上方以便與緩沖電容接觸件128和緩沖源極接觸件130進(jìn)行電接觸。漏極互連138形成在PMD層上方以便與晶體管漏極接觸件132進(jìn)行電接觸，并且源極互連140形成在PMD層上方以便與晶體管源極接觸件134進(jìn)行電接觸。在本實(shí)施例中，漏極互連138、源極互連140和緩沖電阻連接件136同時(shí)形成，并且可與在半導(dǎo)體器件100中的其它互連(未示出)同時(shí)形成。
[0027]可以使用鋁金屬化工藝形成漏極互連138、源極互連140和緩沖電阻連接件136，該鋁金屬化工藝包括:在PMD層上形成厚度為5納米和15納米之間的阻擋金屬(例如，鈦鎢或氮化鈦)層；在阻擋金屬層上形成厚度為100和1500納米之間的鋁互連金屬(例如96%鋁、2%硅和2%銅的合金)層；以及在鋁互連金屬層上形成厚度為5和15納米之間的覆蓋金屬(例如，鈦鎢或氮化鈦)層。例如光刻膠圖案的金屬化蝕刻掩模形成在覆蓋金屬層上方，以便暴露區(qū)域中的覆蓋金屬層從而移除不必要的金屬?？梢酝ㄟ^(guò)例如如下步驟執(zhí)行金屬化蝕刻工藝=RIE步驟，其包括利用氟移除暴露區(qū)中的覆蓋金屬；隨后的RIE步驟包括利用氯蝕刻鋁互連金屬，并且利用氟鈍化所蝕刻的鋁互連金屬的側(cè)表面；隨后的另一個(gè)RIE步驟包括利用氯蝕刻阻擋金屬，以便留下互連元件。
[0028]可替換地，可以使用銅鑲嵌(damascene)互連工藝形成漏極互連138、源極互連140和緩沖電阻連接件136，該銅鑲嵌互連工藝包括在PMD層上方形成層間介電(ILD)層，例如二氧化硅或低k介電層，并且在為銅鑲嵌互連所定義的區(qū)域中蝕刻通常在100和250納米的深度之間的ILD層中的溝槽。溝槽暴露漏極互連138、源極互連140和緩沖電阻連接件136的頂表面。例如氮化鉭的襯里金屬層通常通過(guò)物理氣相沉積、原子層沉積或化學(xué)氣相沉積而形成在溝槽的底部和側(cè)部上。銅的籽晶層通常通過(guò)濺射法形成在襯里金屬上。溝槽隨后通常通過(guò)電鍍來(lái)填充銅。銅和襯里金屬通過(guò)CMP和蝕刻工藝從ILD層的頂表面中被移除，將銅鑲嵌互連留在ILD層中。
[0029]在本實(shí)施例中，緩沖電容接觸件128、緩沖電阻連接件136和緩沖源極接觸件130形成緩沖電阻器142，該緩沖電阻器串聯(lián)連接在緩沖電容板124和源極區(qū)118之間。一個(gè)或多個(gè)電阻孔144可形成在緩沖電阻器連接件136中從而增加緩沖電阻器142的電阻?？梢赃x擇緩沖電容接觸件128的總數(shù)量和/或緩沖源極接觸件130的總數(shù)量以便提供緩沖電阻器142的電阻的期望值。緩沖電阻器142的電阻可以例如在0.5歐姆和20歐姆之間。緩沖電阻器142和緩沖電容器126形成集成緩沖器146。
[0030]圖2A-2C示出半導(dǎo)體器件制造中的階段，該半導(dǎo)體器件包括具有根據(jù)改進(jìn)示例實(shí)施例的緩沖器的延伸漏極MOS晶體管。
[0031]參考圖2A，如參考圖1A所描述，半導(dǎo)體器件200形成在半導(dǎo)體襯底202之中和之上。如參考圖1A所描述，場(chǎng)氧化物(未示出)可以可選地形成在襯底202的頂表面處。如參考圖1A所描述，MOS晶體管204具有延伸到襯底202的頂表面的η型漏極漂移區(qū)206。如參考圖1A所描述，MOS晶體管204進(jìn)一步包括在襯底202中的ρ型體區(qū)208，該ρ型體區(qū)208與漏極漂移區(qū)206鄰接。如參考圖1A所描述，在襯底202上方形成的MOS晶體管204的柵極介電層210、柵極212和可選的柵極側(cè)壁214與體區(qū)208的一部分和漏極漂移區(qū)206的一部分重疊。如參考圖1A所描述，MOS晶體管204還包括η型源極區(qū)216和可能的可選η型漏極接觸區(qū)218。
[0032]緩沖電容介電層220形成在半導(dǎo)體器件200的現(xiàn)有頂表面上方。緩沖電容介電層220可以由參考圖1B所描述的材料形成。在本實(shí)施例中，緩沖電容介電層220在漏極漂移區(qū)206上并且在柵極212和源極區(qū)216上方延伸。
[0033]參考圖2Β，緩沖電阻/電容層222形成在緩沖電容介電層220上，該緩沖電阻/電容層222在漏極漂移區(qū)206上方并且在柵極212和源極區(qū)216上方延伸。將緩沖電阻/電容層222圖案化以便與在半導(dǎo)體器件200中的其它組件(未示出)電隔離。緩沖電阻/電容層222可包括如下中的一層或多層:例如多晶娃的導(dǎo)電性材，例如娃化鶴、娃化鈦、娃化鈷或硅化鎳的金屬硅化物，例如鋁、鎢、鈦、鉭的金屬，或者例如鈦鎢、氮化鈦、氮化鉭、鎳鉻、硅鉻的金屬合金，或者例如金屬陶瓷、陶瓷金屬材料的薄膜電阻材料。
[0034]在漏極漂移區(qū)206上方的緩沖電阻/電容層222的一部分形成緩沖電容板224。緩沖電容板224、緩沖電容介電層220和漏極漂移區(qū)206形成緩沖電容器226。
[0035]在柵極212和源極216上方的緩沖電阻/電容層222的一部分形成緩沖電阻器228?？梢赃x擇緩沖電阻/電容層222的厚度以便提供緩沖電阻器228的電阻的期望值?？梢栽诰彌_電阻/電容層222中形成一個(gè)或多個(gè)電阻孔230中以便增加緩沖電阻器228的電阻。緩沖電阻器228的電阻可以例如在0.5和20歐姆之間。
[0036]如參考圖1C所描述，PMD層(未示出)形成在半導(dǎo)體器件200的現(xiàn)有頂表面上方。在圖2C中沒(méi)有示出PMD層，以便更清楚地說(shuō)明MOS晶體管204的其它元件。
[0037]參考圖2C，一個(gè)或多個(gè)晶體管漏極接觸件232穿過(guò)PMD層形成，以便穿過(guò)(如果存在的)漏極接觸區(qū)218與漏極漂移區(qū)206進(jìn)行電接觸。一個(gè)或多個(gè)晶體管源極接觸件234穿過(guò)PMD層形成，以便與源極區(qū)216和緩沖電阻器228進(jìn)行電接觸。晶體管漏極接觸件232和晶體管源極接觸件234可以如參考圖1C所描述而形成。
[0038]緩沖電阻器228和緩沖電容器226形成集成緩沖器236。
[0039]圖3A-3C示出根據(jù)另一個(gè)改進(jìn)示例實(shí)施例的在半導(dǎo)體器件制造中的階段，該半導(dǎo)體器件包括具有緩沖器的延伸漏極MOS晶體管。
[0040]參考圖3Α，半導(dǎo)體器件300形成在薄半導(dǎo)體襯底302之中和之上。襯底302可以是單晶硅或例如硅鍺的半導(dǎo)體合金。在本實(shí)施例中，襯底302的厚度在5和100微米之間。MOS晶體管304包括η型漏極漂移區(qū)306，該漏極漂移區(qū)306從襯底302的頂表面延伸到襯底302的底表面或延伸到鄰近襯底302的底表面。MOS晶體管304可以可選地包括在襯底302底表面處并且接觸漏極漂移區(qū)306的η型漏極接觸區(qū)308。通過(guò)用η型摻雜劑離子注入襯底302的底表面，并且隨后執(zhí)行退火工藝以激活注入摻雜劑的至少一部分，可以形成漏極接觸區(qū)308。MOS晶體管304進(jìn)一步包括襯底302底表面上并且與其進(jìn)行電連接的漏極接觸金屬層310。
[0041]MOS晶體管304包括在襯底302頂表面處與漏極漂移區(qū)306鄰接的襯底302中的P型體區(qū)312。MOS晶體管304的柵極介電層314和柵極316形成在襯底302上方，柵極介電層314和柵極316與在襯底302頂表面處的體區(qū)312的一部分和漏極漂移區(qū)306的一部分重疊。MOS晶體管304還包括η型源極區(qū)318，該η型源極區(qū)318形成在襯底302中，與柵極316相鄰，與漏極漂移區(qū)306相對(duì)，并且通過(guò)體區(qū)312與漏極漂移區(qū)306隔離。
[0042]參考圖3Β，緩沖電容介電層320形成在半導(dǎo)體器件300的現(xiàn)有頂表面上方。緩沖電容介電層320可由參考圖1B所描述的材料形成。在本實(shí)施例中，緩沖電容介電層320在漏極漂移區(qū)306上面并且在柵極316和源極區(qū)318上方延伸。
[0043]穿過(guò)源極區(qū)318并且進(jìn)入體區(qū)312的源極溝槽322形成在襯底302中，源極溝槽322與柵極316相鄰但橫向分離。
[0044]參考圖3C，在緩沖電容介電層320上形成緩沖電阻/電容層324，其在漏極漂移區(qū)306上面并且在柵極316和源極區(qū)318上方延伸，并且進(jìn)入源極溝槽322中，以便與源極區(qū)318和體區(qū)312進(jìn)行電接觸。將緩沖電阻/電容層324圖案化以便與半導(dǎo)體器件300中的其它組件(未示出)電隔離。緩沖電阻/電容層324可由參考圖2C所描述的材料形成。
[0045]在漏極漂移區(qū)306上方的緩沖電阻/電容層324的一部分形成緩沖電容板326。緩沖電容板326、緩沖電容介電層320和漏極漂移區(qū)306形成緩沖電容器328。
[0046]柵極316上方的緩沖電阻/電容層324的一部分形成緩沖電阻器330?？梢赃x擇緩沖電阻/電容層324的厚度以便提供緩沖電阻器330的電阻的期望值。一個(gè)或多個(gè)電阻孔332可以形成在緩沖電阻/電容層324中，以便增加緩沖電阻器330的電阻。緩沖電阻器330的電阻可以例如處于0.5和20歐姆之間。緩沖電阻器330和緩沖電容器328形成集成緩沖器334。
[0047]圖4Α和4Β示出根據(jù)另一個(gè)改進(jìn)示例實(shí)施例的在半導(dǎo)體器件制造中的階段，該半導(dǎo)體器件包括具有緩沖器的延伸漏極MOS晶體管。
[0048]參考圖4Α，如參考圖1A所描述，半導(dǎo)體器件400形成在半導(dǎo)體襯底402之中和之上。如參考圖1A所描述，場(chǎng)氧化物404可以形成在襯底402的頂表面處，例如將MOS晶體管406與半導(dǎo)體器件400中的其它組件(未示出)橫向隔離。如參考圖1A所描述，MOS晶體管406具有延伸到襯底402的頂表面的η型漏極漂移區(qū)408。如參考圖1A所描述，MOS晶體管406進(jìn)一步在包括襯底402中與漏極漂移區(qū)408鄰接的ρ型體區(qū)410。如參考圖1A所描述，與體區(qū)410的一部分和漏極漂移區(qū)408的一部分重疊的MOS晶體管406的柵極介電層412、柵極414和可選的柵極側(cè)壁416形成在襯底402上方。如參考圖1A所描述，MOS晶體管406還包括η型源極區(qū)418和可能的可選η型漏極接觸區(qū)420。如圖4Α所示，漏極接觸區(qū)420可以由場(chǎng)氧化物404的附加元件橫向隔離。
[0049]如參考圖1B所描述，緩沖電容介電層422形成在漏極漂移區(qū)408上方，與柵極414相鄰。緩沖電容介電層422可以可選地與在(如果存在的)漏極漂移區(qū)408中設(shè)置的場(chǎng)氧化物元件404重疊。如參考圖1B所描述，緩沖電容板424形成在緩沖電容介電層422上方，以便與漏極漂移區(qū)408電隔離。緩沖電容板424、緩沖電容介電層422和漏極漂移區(qū)408形成緩沖電容器426。
[0050]如參考圖1C所描述，PMD層(未示出)形成在半導(dǎo)體器件400的現(xiàn)有頂表面上方。未在圖4B中示出PMD層以便更清楚地說(shuō)明MOS晶體管406的其他元件。如參考圖1C所描述，一個(gè)或多個(gè)緩沖電容接觸件428 (例如圖4A中所示的連續(xù)緩沖電容接觸件428)通過(guò)PMD層形成，以便與緩沖電容板424進(jìn)行電接觸。穿過(guò)PMD層形成一個(gè)或多個(gè)晶體管漏極接觸件430 (例如連續(xù)晶體管漏極接觸430)，以便穿過(guò)(如果存在的)漏極接觸區(qū)420與漏極漂移區(qū)408進(jìn)行電接觸。穿過(guò)PMD層形成一個(gè)或多個(gè)晶體管源極接觸件432 (例如連續(xù)晶體管源極接觸432)，以便與源極區(qū)418進(jìn)行電接觸。晶體管漏極接觸件430、晶體管源極接觸件432和緩沖電容接觸件428可以如參考圖1C所描述的使用用于連續(xù)接觸的接觸溝槽而形成。
[0051]緩沖電阻器434形成在PMD層上方，以便與緩沖電容接觸件428和晶體管源極接觸件432進(jìn)行電接觸。將緩沖電阻器434被圖案化以便與在半導(dǎo)體器件400中的其它組件(未示出)電隔離。緩沖電阻器434的一部分在圖4A中移除從而示出晶體管源極接觸件432。緩沖電阻器434可以包括如下的一層或多層:例如多晶硅的導(dǎo)電性材料，例如硅化鎢、硅化鈦、硅化鈷或硅化鎳的金屬硅化物，例如鋁、鎢、鈦、鉭的金屬，或者例如鈦鎢、氮化鈦、氮化鉭、鎳鉻、硅鉻的金屬合金，或者例如金屬陶瓷的薄膜電阻材料。一個(gè)或多個(gè)電阻孔436可形成在緩沖電阻器434中，以便增加緩沖電阻器434的電阻。緩沖電阻器434的電阻可以例如處于0.5和20歐姆之間。緩沖電阻器434和緩沖電容器426形成集成緩沖器438。
[0052]參考圖4B，漏極互連440形成在PMD層上以便與晶體管漏極接觸件430進(jìn)行電接觸。源極互連442形成在緩沖電阻器434上，以便穿過(guò)緩沖電阻器434與晶體管源極接觸件432進(jìn)行電接觸。如參考圖1C所描述，漏極互連440和源極互連442可由鋁金屬化工藝或銅鑲嵌金屬化工藝形成。
[0053]本發(fā)明涉及領(lǐng)域的技術(shù)人員將理解可以對(duì)所描述的實(shí)施例進(jìn)行修改，并且在本發(fā)明要求保護(hù)的權(quán)利要求范圍內(nèi)，許多其他實(shí)施例是可能的。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其包括: 半導(dǎo)體襯底； 延伸漏極金屬氧化物半導(dǎo)體晶體管即延伸漏極MOS晶體管，其包括: 漏極漂移區(qū)，其設(shè)置在所述襯底中，所述漏極漂移區(qū)具有第一導(dǎo)電類型； 體區(qū)，其設(shè)置在所述襯底中，以便所述體區(qū)鄰接在所述襯底的頂表面處的所述漏極漂移區(qū)，所述體區(qū)具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型； 柵極，其設(shè)置在所述襯底上方，所述柵極與所述漏極漂移區(qū)的一部分和所述體區(qū)的一部分重疊；以及 源極區(qū)，其設(shè)置在所述襯底中，與所述柵極相鄰并且與所述漏極漂移區(qū)相對(duì)，所述源極區(qū)具有所述第一導(dǎo)電類型；以及集成緩沖器，其包括: 緩沖電容器，所述緩沖電容器包括所述漏極漂移區(qū)，設(shè)置在所述漏極漂移區(qū)上方的緩沖介電層，以及設(shè)置在所述介電層上方的緩沖電容板；以及 緩沖電阻器，其設(shè)置在所述柵極上方，所述緩沖電阻器電耦合到所述源極區(qū)并且電耦合到所述緩沖電容板。
2.根據(jù)權(quán)利要求1所述的器件，其中: 所述緩沖介電層的厚度處于10和200納米之間；以及 所述緩沖電阻器包括:` 至少一個(gè)緩沖電容接觸件，其設(shè)置在金屬前介電層即PMD層中，所述緩沖電容接觸件設(shè)置在并且電連接到所述緩沖電容板上； 至少一個(gè)緩沖源極接觸件，其設(shè)置在所述PMD層中，所述緩沖源極接觸件設(shè)置在并且電連接到所述源極區(qū)上；以及 緩沖電阻連接件，其設(shè)置在所述PMD層上，所述緩沖電阻連接件與所述緩沖電容接觸件以及所述緩沖源極接觸件進(jìn)行電接觸。
3.根據(jù)權(quán)利要求1所述的器件，其中所述緩沖電阻器包括穿過(guò)所述緩沖電阻器設(shè)置的至少一個(gè)電阻孔。
4.根據(jù)權(quán)利要求1所述的器件，其中: 所述緩沖電容介電層的厚度在10和200納米之間； 所述緩沖電容介電層進(jìn)一步設(shè)置在所述柵極上方； 所述緩沖電容板是設(shè)置在所述漏極漂移區(qū)上方的緩沖電阻/電容層的一部分，所述緩沖電阻/電容層設(shè)置在所述緩沖電容介電層上，以便所述緩沖電阻/電容層在所述漏極漂移區(qū)上面、所述柵極上方和所述源極區(qū)上方延伸； 所述緩沖電阻器是設(shè)置在所述柵極和所述源極區(qū)上方的所述緩沖電阻/電容層的一部分；以及 所述緩沖電阻/電容層通過(guò)至少一個(gè)晶體管源極接觸件而電耦合到所述源極區(qū)。
5.根據(jù)權(quán)利要求4所述的器件，其中所述緩沖電阻/電容層包括穿過(guò)所述緩沖電阻/電容層設(shè)置的至少一個(gè)電阻孔。
6.根據(jù)權(quán)利要求1所述的器件，其中: 所述漏極漂移區(qū)從所述襯底的頂表面向所述襯底的大約5和100微米深度處延伸；所述MOS晶體管包括設(shè)置在所述襯底的所述底表面處的漏極接觸區(qū)，所述漏極接觸區(qū)接觸所述漏極漂移區(qū)，以便所述漏極接觸區(qū)具有所述第一導(dǎo)電類型； 所述緩沖電容介電層的厚度在10和200納米之間； 所述緩沖電容介電層進(jìn)一步設(shè)置在所述柵極上方； 所述襯底包括源極溝槽，所述源極溝槽設(shè)置穿過(guò)所述源極區(qū)并且進(jìn)入所述體區(qū)中，與所述柵極相鄰但橫向分離； 所述緩沖電容板是設(shè)置在所述漏極漂移區(qū)上方的緩沖電阻/電容層的一部分，所述緩沖電阻/電容層設(shè)置在所述緩沖電容介電層上，以便所述緩沖電阻/電容層在所述漏極漂移區(qū)上面、所述柵極上方、所述源極區(qū)上方以及所述源極溝槽中延伸，以便與所述源極區(qū)和所述體區(qū)進(jìn)行電接觸；以及 所述緩沖電阻器是設(shè)置在所述柵極和所述源極區(qū)上方的所述緩沖電阻/電容層的一部分。
7.根據(jù)權(quán)利要求6所述的器件，其中所述緩沖電阻/電容層包括穿過(guò)所述緩沖電阻/電容層設(shè)置的至少一個(gè)電阻孔。
8.根據(jù)權(quán)利要求1所述的器件，其中: 所述緩沖電容介電層的厚度為10和200納米之間； 所述緩沖電阻器設(shè)置在金屬前介電層即PMD層上方； 所述緩沖電阻器包括至少一層選自包括多晶硅、硅化鎢、硅化鈦、硅化鈷、硅化鎳、鋁、鎢、鈦、鉭、鈦鎢、氮化鈦、氮化鉭、鎳鉻、硅鉻和金屬陶瓷的組合中的材料； 所述緩沖電阻器通過(guò)至少一個(gè)緩沖電容接觸件而電連接到所述緩沖電容板，所述緩沖電容接觸件設(shè)置在所述緩沖電容板上的所述PMD層中； 所述緩沖電阻器通過(guò)至少一個(gè)晶體管源極接觸件而電連接到所述源極區(qū)，所述晶體管源極接觸件設(shè)置在所述緩沖電容板上的所述PMD層中；以及 所述半導(dǎo)體器件包括設(shè)置在所述緩沖電阻器上的源極互連，以便穿過(guò)所述緩沖電阻器與所述晶體管源極接觸件進(jìn)行電接觸。
9.根據(jù)權(quán)利要求8所述的器件，其中所述緩沖電阻器包括穿過(guò)所述緩沖電阻器設(shè)置的至少一個(gè)電阻孔。
10.一種形成半導(dǎo)體器件的方法，其包括以下步驟: 提供半導(dǎo)體襯底； 通過(guò)包括以下步驟的工藝形成延伸漏極金屬氧化物半導(dǎo)體晶體管，即延伸漏極MOS晶體管: 在所述襯底中形成漏極漂移區(qū)，所述漏極漂移區(qū)具有第一導(dǎo)電類型； 在所述襯底中形成體區(qū)，以便所述體區(qū)鄰接所述襯底的頂表面處的所述漏極漂移區(qū)，所述體區(qū)具有與所述第一導(dǎo)電類型相反的第二導(dǎo)電類型； 在所述襯底上方形成柵極，以便所述柵極與所述漏極漂移區(qū)的一部分和所述體區(qū)的一部分重疊；以及 在所述襯底中與所述柵極相鄰且與所述漏極漂移區(qū)相對(duì)地形成源極區(qū)，所述源極區(qū)具有所述第一導(dǎo)電類型；以及 通過(guò)包括以下步驟的工藝 形成集成緩沖器:通過(guò)包括以下步驟的工藝形成緩沖電容器: 在所述漏極漂移區(qū)上方形成緩沖介電層；以及 在所述緩沖介電層上方形成緩沖電容板； 以及 在所述柵極上方形成緩 沖電阻器，所述緩沖電阻器電耦合到所述源極區(qū)和所述緩沖電容板。
【文檔編號(hào)】H01L27/108GK103782387SQ201280043011
【公開(kāi)日】2014年5月7日 申請(qǐng)日期:2012年7月5日 優(yōu)先權(quán)日:2011年7月5日
【發(fā)明者】C·B·科措 申請(qǐng)人:德克薩斯儀器股份有限公司