穿晶片通路設(shè)備以及其制造方法
【專利摘要】本發(fā)明涉及一種穿晶片通路設(shè)備（10），包括晶片（12），所述晶片（12）由晶片材料制成并且具有第一晶片表面（12a）和與所述第一晶片表面（12a）相對(duì)的第二晶片表面（12b）。所述穿晶片通路設(shè)備（10）還包括多個(gè)并排的第一溝槽（14），所述第一溝槽（14）被提供有導(dǎo)電材料并且從所述第一晶片表面（12a）延伸到所述晶片（12）中，使得在各所述第一溝槽（14）之間形成所述晶片材料的多個(gè)間隔（16）。所述穿晶片通路設(shè)備（10）還包括第二溝槽（18），所述第二溝槽（18）被提供有所述導(dǎo)電材料并且從所述第二晶片表面（12b）延伸到所述晶片（12）中，所述第二溝槽（18）被連接到所述第一溝槽（14）。所述穿晶片通路設(shè)備（10）還包括導(dǎo)電層（20），所述導(dǎo)電層（20）由所述導(dǎo)電材料制成，并且被形成在所述第一晶片表面（12a）的側(cè)部上，所述導(dǎo)電材料填充所述第一溝槽（14），使得第一導(dǎo)電層（20）具有基本上平面且封閉的表面。
【專利說明】穿晶片通路設(shè)備以及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及穿晶片通路設(shè)備以及其制造方法，尤其用于電容式微機(jī)械換能器(CMUT)組件。本發(fā)明還涉及包括這樣的穿晶片通路設(shè)備并且包括至少一個(gè)CMUT單元的電容式微機(jī)械超聲換能器(CMUT)組件。
【背景技術(shù)】
[0002]任意超聲(成像)系統(tǒng)的核心是換能器，其將電能轉(zhuǎn)化為聲能并轉(zhuǎn)回電能。傳統(tǒng)上，這些換能器由布置在線性(1-D)換能器陣列中的壓電晶體制成，并且以高至IOMHz的頻率工作。然而，向著矩陣(2-D)換能器陣列發(fā)展的趨勢(shì)和向著將超聲(成像)功能集成到導(dǎo)管和導(dǎo)絲中的小型化的驅(qū)動(dòng)已導(dǎo)致所謂的電容式微機(jī)械超聲換能器(CMUT)單元的發(fā)展。這些CMUT單元能夠被放置或裝配在包含驅(qū)動(dòng)器電子器件和信號(hào)處理的ASIC (專用IC)的頂部。這將獲得顯著降低的組件成本和最小的可能形成因素。
[0003]優(yōu)選地，以單獨(dú)的專用技術(shù)裝配CMUT單元，其在性能方面被優(yōu)化并被置于ASIC的頂部。之后需要解決的重要問題是如何將CMUT單元連接到ASIC。一種解決方案是使用穿晶片通路設(shè)備。利用合適的穿晶片通路孔技術(shù)制造的穿晶片通路設(shè)備之后能夠用于將CMUT單元連接到晶片的前表面上，以接觸晶片的背面。以此方式，CMUT單元能夠被“倒裝”(例如，通過焊料凸起)至ASIC。
[0004]US2008/0203556A1公開一種穿晶片互連以及用于裝配其的方法。該方法開始于導(dǎo)電晶片，以通過去除導(dǎo)電晶片的材料來形成圖案化溝槽。該圖案化溝槽在深度上從晶片的前側(cè)延伸到晶片的背側(cè)，并且具有環(huán)形開口，該環(huán)形開口大體上將導(dǎo)電晶片分成內(nèi)部部分和外部部分，其中，導(dǎo)電晶片的內(nèi)部部分與外部部分絕緣，并且充當(dāng)穿晶片導(dǎo)體。介電材料被形成或添加到圖案化溝槽機(jī)械結(jié)構(gòu)中，以支持并電絕緣該穿晶片導(dǎo)體。
[0005]然而，該穿晶片互連以及用于裝配其的方法要求利用機(jī)械強(qiáng)度高且電隔離性電介質(zhì)填充溝槽，這種電介質(zhì)需要能夠經(jīng)受裝配CMUT單元所要求的高溫處理步驟。
[0006]需要進(jìn)一步改進(jìn)這種穿晶片互連以及用于裝配其的方法。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的目的是提供一種改進(jìn)的穿晶片通路設(shè)備以及其制造方法，以及改進(jìn)的電容式微機(jī)械超聲換能器(CMUT)組件。
[0008]根據(jù)本發(fā)明的第一方面，提出了一種穿晶片通路設(shè)備，其包括晶片，所述晶片由晶片材料制成并且具有第一晶片表面和與所述第一晶片表面相對(duì)的第二晶片表面。所述穿晶片通路設(shè)備還包括多個(gè)并排的第一溝槽，所述第一溝槽被提供有導(dǎo)電材料并且從所述第一晶片表面延伸到所述晶片中，使得在各所述第一溝槽之間形成所述晶片材料的多個(gè)間隔。所述穿晶片通路設(shè)備還包括第二溝槽，所述第二溝槽被提供有所述導(dǎo)電材料并且從所述第二晶片表面延伸到所述晶片中，所述第二溝槽被連接到所述第一溝槽。所述穿晶片通路設(shè)備還包括導(dǎo)電層，所述導(dǎo)電層由所述導(dǎo)電材料制成并且被形成在所述第一晶片表面的側(cè)部上，所述導(dǎo)電材料填充所述第一溝槽，使得第一導(dǎo)電層具有基本上平面且封閉的表面。
[0009]根據(jù)本發(fā)明的另外一方面，提出了一種電容式微機(jī)械超聲換能器(CMUT)組件，其包括根據(jù)本發(fā)明所述的穿晶片通路設(shè)備，并且包括被電連接到所述第一導(dǎo)體層的至少一個(gè)CMUT單元。
[0010]根據(jù)本發(fā)明的另一方面，提出一種制造穿晶片通路設(shè)備的方法，所述方法包括:
[0011]-提供晶片，所述晶片由晶片材料制成并且具有第一晶片表面和與所述第一晶片表面相對(duì)的第二晶片表面，
[0012]-蝕刻從所述第一晶片表面到所述晶片中的多個(gè)并排的第一溝槽，使得在各所述第一溝槽之間形成所述晶片材料的多個(gè)間隔，
[0013]-蝕刻從所述第二晶片表面到所述晶片中的第二溝槽，所述第二溝槽被連接到所述第一溝槽，并且
[0014]-在所述第一晶片表面的側(cè)部上提供由導(dǎo)電材料制成的導(dǎo)電層，所述導(dǎo)電材料填充所述第一溝槽，使得第一導(dǎo)電層具有基本上平面且封閉的表面。
[0015]本發(fā)明的基本思想是提供一種(高溫)穿晶片通路設(shè)備(或穿晶片互連設(shè)備)，其包括第一導(dǎo)電層，所述第一導(dǎo)電層具有基本上平面(或平坦)并且優(yōu)選為封閉(尤其為無空穴和/或無空腔)的表面。所述表面需要為平面且封閉的，例如以允許抵抗旋壓，尤其使得能夠通過在裝配期間存在于許多件裝備中的真空夾盤夾持所述晶片。所述基本上平面且封閉的表面是使用處理技巧獲得的，其中，從第一晶片側(cè)提供(例如蝕刻)并排(精細(xì))的第一溝槽的網(wǎng)孔或網(wǎng)格，并且在所述第一溝槽中填充導(dǎo)電材料(例如，多晶硅)(例如，利用所述導(dǎo)電材料完全填充或封閉所述第一溝槽)。因此，所述處理非常容易，因?yàn)榫哂芯?xì)溝槽的技巧將自動(dòng)得到平面表面。這意味著省去(困難的)處理步驟并因此減少成本。
[0016]尤其針對(duì)CMUT組件，能夠在開始時(shí)制造所述穿晶片通路設(shè)備，并在之后能夠?qū)⑺鯟MUT單元附接到所述穿晶片通路設(shè)備。該處理順序具有特別的優(yōu)點(diǎn)，在于針對(duì)所述穿晶片通路的裝配，能夠使用與所述CMUT組件的層和結(jié)構(gòu)不相容的處理步驟。范例為高品質(zhì)保形介電層的沉積/生長(zhǎng)，這在始于700°C的溫度下完成，這與所述CMUT設(shè)備中的金屬層不相容。
[0017]此外，對(duì)所述穿晶片通路電阻的要求與其他設(shè)備(例如，堆疊式存儲(chǔ)器設(shè)備)相比較不嚴(yán)格。這使得能夠使用(原位摻雜的)多晶硅作為用于填充所述穿晶片通路的導(dǎo)電層，以此方式，有利地使用多晶硅的保形沉積性質(zhì)。
[0018]在從屬權(quán)利要求中限定本發(fā)明的優(yōu)選實(shí)施例。應(yīng)理解，要求保護(hù)的方法或CMUT組件具有與要求保護(hù)的設(shè)備相似和/或相同的優(yōu)選實(shí)施例并且具有與在從屬權(quán)利要求中所定義的相似和/或相同的優(yōu)選實(shí)施例。
[0019]在第一實(shí)施例中，所述設(shè)備還包括第二導(dǎo)電層，所述第二導(dǎo)電層由所述導(dǎo)電材料制成，并且被形成在所述第二晶片表面上。以此方式，能夠提供與ASIC的電連接。
[0020]在該實(shí)施例的變型中，所述穿晶片通路設(shè)備包括在所述第二溝槽的表面上的所述導(dǎo)電材料，使得所述第一導(dǎo)電層與所述第二導(dǎo)電層電連接。以此方式，能夠提供穿晶片通路(或穿晶片互連)。
[0021]在該實(shí)施例的另一變型中，所述第二導(dǎo)電層被形成在所述第二晶片表面的圍繞所述第二溝槽的至少一部分上。[0022]在該實(shí)施例的另一變型中，所述穿晶片通路設(shè)備還包括所述第二導(dǎo)電層與ASIC之間的電連接。以此方式，所述穿晶片通路設(shè)備能夠被“倒裝”(例如，通過焊料凸起)至所述ASIC。當(dāng)被用于CMUT組件中時(shí)，所述ASIC能夠尤其被用于向至少一個(gè)CMUT單元提供電信號(hào)和/或用于從至少一個(gè)CMUT單元接收電信號(hào)。
[0023]在另外的實(shí)施例中，所述第二溝槽具有跨所述第一溝槽和/或間隔的大部分或全部延伸的寬度。以此方式，所述第二溝槽被有效連接到所述第一溝槽。
[0024]在另外的實(shí)施例中，每個(gè)第一溝槽的和/或每個(gè)間隔的寬度在0.5μπι與5μπι之間的范圍中。這些值對(duì)于提供所述第一導(dǎo)電層的基本上平面的表面尤其有利。
[0025]在另外的實(shí)施例中，每個(gè)第一溝槽的和/或每個(gè)間隔的深度在ΙΟΟμπι以下，尤其在40μπι以下。以此方式，所述第一溝槽和間隔不延伸通過整個(gè)晶片，所述晶片通常比ΙΟΟμπι厚。所述第一溝槽和間隔具有僅為整體晶片厚度的子部分的深度。
[0026]在另外的實(shí)施例中，所述第一溝槽和/或所述第二溝槽的縱橫比在10與30之間，尤其為約20。這是蝕刻過程被限制的正常蝕刻比率。
[0027]在另外的實(shí)施例中，所述晶片還包括電絕緣表面層。以此方式，確保所述晶片材料不被電連接到所述導(dǎo)電材料。
[0028]在另外的實(shí)施例中，所述CMUT單元包括底部電極、空腔、被布置在所述空腔上的膜、以及頂部電極。這是CMUT單元的基本實(shí)施例。
【專利附圖】

【附圖說明】
[0029]本發(fā)明的這些和其他方面將從下文描述的(一個(gè)或多個(gè))實(shí)施例變得顯而易見，并參考下文描述的(一個(gè)或多個(gè))實(shí)施例得以闡明。在以下附圖中:
[0030]圖1a-C每個(gè)示出了根據(jù)第一實(shí)施例的穿晶片通路設(shè)備在不同的制造階段的橫截面，
[0031 ] 圖2示出了根據(jù)第一實(shí)施例的CMUT組件，
[0032]圖2a示出了 CMUT單元的橫截面，
[0033]圖3a_g每個(gè)示出了根據(jù)第二實(shí)施例的穿晶片通路設(shè)備在不同制造階段的橫截面，
[0034]圖4示出了在圖3b或圖3c的制造階段中，所述穿晶片通路設(shè)備的橫截面和俯視圖。
【具體實(shí)施方式】
[0035]圖1a-C每個(gè)示出了根據(jù)第一實(shí)施例的穿晶片通路設(shè)備在不同制造階段的橫截面。圖1c示出根據(jù)所述實(shí)施例的完成的穿晶片通路設(shè)備10。穿晶片通路設(shè)備10包括晶片
12,晶片12由晶片材料制成并且具有第一晶片表面12a和與第一晶片表面12a相對(duì)的第_.晶片表面12b。穿晶片通路設(shè)備10還包括多個(gè)并排的第一溝槽14，第一溝槽14被提供有導(dǎo)電材料并且從第一晶片表面12a延伸到晶片12中，使得在各第一溝槽14之間形成所述晶片材料的多個(gè)間隔16。穿晶片通路設(shè)備10還包括第二溝槽18，第二溝槽18被提供有所述導(dǎo)電材料并且從第二晶片表面12b延伸到晶片12中。(被提供有所述導(dǎo)電材料的)第二溝槽18被連接到(被提供有所述導(dǎo)電材料的)第一溝槽14。借助于第一溝槽14和第二溝槽18，形成貫穿整個(gè)晶片的通路。穿晶片通路設(shè)備10還包括導(dǎo)電層20，導(dǎo)電層20由所述導(dǎo)電材料制成，并且被形成在第一晶片表面12a的側(cè)部上,所述導(dǎo)電材料填充第一溝槽14,使得第一導(dǎo)電層20具有基本上平面的，尤其地?zé)o空穴和/或無空腔的，并且優(yōu)選為封閉的表面。
[0036]所述晶片材料能夠?yàn)閷?dǎo)電或半導(dǎo)體材料。在該情況中，所述導(dǎo)電層以及所述導(dǎo)電或半導(dǎo)體晶片材料不直接接觸，而是例如通過(未示出的)絕緣層彼此電絕緣。因此，晶片12還能夠包括例如通過氧化提供的電絕緣表面層。或者，所述晶片材料能夠?yàn)殡娊^緣材料。在該情況中，所述導(dǎo)電層可以被直接施加在電絕緣晶片材料上。
[0037]如在圖1c中所示，所述穿晶片通路設(shè)備還能夠包括第二導(dǎo)電層22，第二導(dǎo)電層22由所述導(dǎo)電材料制成，并且被形成在第二晶片表面12b上。第二導(dǎo)電層22被形成在第二晶片表面12b的圍繞第二溝槽18的至少一部分上。在第一導(dǎo)電層20與第二導(dǎo)電層22之間提供電連接。所述導(dǎo)電材料被提供在第二溝槽18的表面上，使得第一導(dǎo)電層20與第二導(dǎo)電層22電連接。優(yōu)選地，第一導(dǎo)電層20和第二導(dǎo)電層22由(例如，在相同的處理步驟中施加的)相同的導(dǎo)電材料制成，尤其形成由相同的導(dǎo)電材料制成的公共層，如在圖1中可見的。在該范例中，在相同的處理步驟中，所述導(dǎo)電材料被施加到第一晶片表面12a (由此形成第一導(dǎo)電層20)、第一溝槽14、第二溝槽18的表面以及第二晶片表面12b(由此形成第二導(dǎo)電層22)。換言之,施加所述導(dǎo)電材料,使得提供第一晶片表面12a (或第一導(dǎo)電層20)與第二晶片表面12b (或第二導(dǎo)電層22)之間的電連接。
[0038]第二溝槽18具有跨第一溝槽14和間隔16的大部分(或除最外的第一溝槽以外的全部溝槽和間隔)延伸的寬度W18。這里應(yīng)注意，該實(shí)施例提供優(yōu)選的情況，其中，背側(cè)(第二)溝槽18優(yōu)選地與前側(cè)(第一)溝槽14對(duì)齊。然而，如果背側(cè)溝槽18沒有被完美地對(duì)齊，但只要存在電連接并且電阻足夠低，則其他實(shí)施例仍有效。
[0039]每個(gè)第一溝槽14的寬度W14例如能夠在0.5μπι與5μπι之間的范圍中。備選地或累積地，每個(gè)間隔16的寬度W16例如能夠在0.5μπι與5μπι之間的范圍中。每個(gè)第一溝槽14的深度I14能夠在ΙΟΟμπι以下，尤其在40 μ m以下。備選地或累積地，每個(gè)間隔16的深度I16能夠在ΙΟΟμπι以下，尤其在40 μ m以下。第一溝槽14和/或第二溝槽16的縱橫比能夠在10與30之間，尤其為約20。
[0040]僅作為范例,第一溝槽14中的每個(gè)的寬度能夠?yàn)榧s1.5 μ m和/或(剩余的)間隔16的寬度能夠?yàn)榧sI μ m，但不限于此。同樣，僅作為范例，所述第一溝槽中的每個(gè)的深度能夠?yàn)榧s30 μ m至40 μ m,但不限于此。僅作為范例,基于為約400 μ m的晶片厚度和為20的最大蝕刻縱橫比，第二溝槽18 (或通路)的寬度能夠小至如約20 μ m，但不限于此。僅作為范例，第一導(dǎo)電層20和/或第二導(dǎo)電層22能夠具有為約I μ m至2 μ m的厚度，但不限于此。應(yīng)理解，任意其他合適的尺寸都是可能的。
[0041]例如，第一溝槽14中的每個(gè)的橫截面形狀能夠?yàn)閳A形和/或第一溝槽14能夠被布置為同心結(jié)構(gòu)(未示出)以減小應(yīng)力。
[0042]僅作為范例，基底12能夠由硅酮制成，但不限于此。同樣，僅作為范例，所述導(dǎo)電材料能夠?yàn)槎嗑Ч?，但不限于此。多晶硅的沉積是高度保形的，并且能夠完全密封狹窄的第一溝槽14。
[0043]現(xiàn)在將參考圖1a-C解釋制造穿晶片通路設(shè)備10的方法。所述方法開始于提供晶片12，晶片12由晶片材料制成并且具有第一晶片表面12a和與第一晶片表面12a相對(duì)的第二晶片表面12b (參見圖la)。之后，蝕刻從第一晶片表面12a到晶片12中的多個(gè)并排的第一溝槽，使得在各第一溝槽14之間形成所述晶片材料的多個(gè)間隔16 (參見圖la)。隨后，蝕刻從第二晶片表面12b到晶片12中的第二溝槽18，第二溝槽18被連接到第一溝槽14(參見圖lb)。之后，在第一晶片表面12a的側(cè)部上(或在第一晶片表面12a上)提供由導(dǎo)電材料制成的(第一)導(dǎo)電層20，所述導(dǎo)電材料填充第一溝槽14，使得第一導(dǎo)電層20具有基本上平面且封閉的表面。任選地，由所述導(dǎo)電材料制成的第二導(dǎo)電層22能夠被提供在第二晶片表面12b上。尤其地，能夠在相同的處理步驟中施加第一導(dǎo)電層20和第二導(dǎo)電層22 (例如，形成由相同材料制成的公共層)，如在圖1c中可見的。
[0044]圖2示出了根據(jù)第一實(shí)施例的電容式微機(jī)械超聲換能器(CMUT)組件100。CMUT組件100包括穿晶片通路設(shè)備10。CMUT組件100還包括電連接到第一導(dǎo)電層20的至少一個(gè)CMUT單元30。CMUT組件100能夠尤其包括多個(gè)CMUT單元30，如在圖2中由第一和第二 CMUT單元30所指示的。應(yīng)理解，能夠使用任意合適數(shù)目的CMUT單元。所述CMUT單元能夠形成CMUT超聲陣列，尤其為線性(1-D)陣列或矩陣(2-D)陣列。所述CMUT組件例如能夠用于2-D超聲成像或3-D超聲成像。
[0045]圖2中所示的穿晶片通路設(shè)備10能夠?yàn)閳D1c的實(shí)施例的穿晶片通路設(shè)備。與圖1c的實(shí)施例的穿晶片通路設(shè)備相比較，圖2的穿晶片通路設(shè)備10還包括第二導(dǎo)電層22與ASIC40之間的電連接39 (例如，焊料凸塊)。ASIC40之后用于向至少一個(gè)CMUT單元30提供電信號(hào)和/或用于從至少一個(gè)CMUT單元30接收電信號(hào)。
[0046]圖2a示出了 CMUT單元的橫截面。CMUT單元30包括底部電極30a、空腔30b、被布置在空腔30b上的膜30c、以及頂部電極30d。應(yīng)理解，圖2a的CMUT單元僅為示范性的基本CMUT單元。根據(jù)本發(fā)明的CMUT組件100的CMUT單元能夠包括任意合適類型的CMUT單
J Li ο
[0047]圖3a_g每個(gè)示出了根據(jù)第二實(shí)施例的穿晶片通路設(shè)備在不同制造階段的橫截面。該第二實(shí)施例的穿晶片通路例如能夠用于上文所述的圖2的第一實(shí)施例的CMUT組件。
[0048]如已參考圖la-c所解釋的，所述方法開始于提供晶片12，晶片12由晶片材料制成并且具有第一晶片表面12a和與第一晶片表面12a相對(duì)的第二晶片表面12b(圖3a)。例如，晶片12能夠?yàn)榭瞻坠杈?。?yōu)選地，晶片12盡可能地薄，以易于穿晶片通路蝕刻，同時(shí)足夠厚以允許充分的機(jī)械支持和/或處理。僅作為范例，針對(duì)具有150mm直徑的晶片，400 μ m的晶片厚度是良好的選擇。
[0049]之后，如在圖3a中所示，蝕刻從第一(前)晶片表面12a到晶片12中的多個(gè)并排的第一溝槽14，使得在各第一溝槽14之間形成所述晶片材料的多個(gè)間隔16。例如，這能夠使用深的反應(yīng)式離子蝕刻(RIED)執(zhí)行。
[0050]隨后，如在圖3b中可見的，在蝕刻第一溝槽14之后，在第一基底表面12b上施加蝕刻停止層13。例如，蝕刻停止層13能夠由氧化物制成和/或能夠使用PECVD施加。由于PECVD氧化物以差的保形性沉積，因此第一溝槽將在氧化物已被沉積的幾微米后被自動(dòng)密封。僅作為范例，所述蝕刻停止層的厚度能夠在4μπι至6μπι之間。
[0051]之后，如在圖4c中所示，蝕刻從第二(背側(cè))晶片表面12b到晶片12中的第二溝槽18 (或通路)，第二溝槽18被連接到第一溝槽14。第二溝槽18抵達(dá)或結(jié)束于第一溝槽18所在的區(qū)域中。圖4示出了穿晶片通路設(shè)備在圖3b或圖3c的制造階段中的橫截面和俯視圖。
[0052]參考圖3d，在蝕刻第二溝槽18之后，去除蝕刻停止層13。
[0053]之后，如在圖3e中可見的，晶片12被提供有電絕緣表面層15(例如，通過氧化，尤其是通過高溫氧化)。以此方式，第二溝槽18、第一溝槽14和間隔16的側(cè)表面被提供有絕緣表面層15。
[0054]隨后，如在圖3f中所示的，在第一晶片表面12a的側(cè)部上提供由導(dǎo)電材料制成的導(dǎo)電層20,所述導(dǎo)電材料填充第一溝槽14,使得第一導(dǎo)電層20具有基本上平面且封閉的表面。在相同的處理步驟中，所述導(dǎo)電材料也被施加到第二晶片表面12b(由此形成第二導(dǎo)電層22)以及第二溝槽18的表面。以此方式，第一導(dǎo)電層20與第二導(dǎo)電層22被電連接。
[0055]之后，如在圖3g中可見的，對(duì)第一(前)晶片表面上的第一導(dǎo)電層20進(jìn)行圖案化。能夠在之后的階段中，完成對(duì)第二(背側(cè))晶片表面上的第二導(dǎo)電層的圖案化。例如，在一些CMUT組件(這里未示出)中，第一導(dǎo)電層14能夠被直接用作所述CMUT單元的底部電極。在該階段，(高溫)穿晶片通路設(shè)備的裝配基本就緒。
[0056]之后，能夠開始對(duì)CMUT單元30的處理。例如，首先將底部電極30a施加在穿晶片通路設(shè)備10上(尤其是第一導(dǎo)電層27上，或額外的層上，例如氧化物層)。之后，提供CMUT單元30的剩余部分，尤其是空腔30b、被布置在空腔30b上的膜30c、以及頂部電極30d，如參考圖2a所解釋的。
[0057]最終，能夠提供第二導(dǎo)電層22與ASIC40之間的電連接39。所述CMUT組件之后能夠被倒裝(例如，通過焊料凸出)在所述ASIC上(參見圖2)。
[0058]僅提供一個(gè)具體應(yīng)用，電子掃描的3D超聲成像需要與聲學(xué)元件緊密集成的波束形成電子器件。在混合型CMUT (電容式微機(jī)械超聲換能器)組件或設(shè)備中，在其上具有CMUT換能器單元或元件的陣列的專用穿晶片通路設(shè)備(一起也被稱作硅酮IC)被倒裝在單獨(dú)的ASIC芯片的頂部，所述ASIC芯片包含用于驅(qū)動(dòng)每個(gè)個(gè)體換能器單元或元件(或像素)的所有電子器件。該途徑僅能用于合適的穿晶片通路技術(shù)，其將穿晶片通路設(shè)備的前側(cè)上的CMUT單元或元件連接到穿晶片通路設(shè)備的背側(cè)上的ASIC。穿晶片通路技術(shù)通常非常困難，因?yàn)槠湟话闶窃谟性丛O(shè)備(即，具有電子器件的有源設(shè)備)處理之后進(jìn)行的，并且因此經(jīng)受嚴(yán)厲的處理限制，尤其是關(guān)于容許的溫度預(yù)算。然而，在“無源CMUT”設(shè)備(B卩，沒有集成電子器件的設(shè)備)的這種特殊情況中，能夠首先處理穿晶片通路或穿晶片通路設(shè)備，并之后裝配CMUT單元。以此方式，能夠大大簡(jiǎn)化穿晶片通路設(shè)備的裝配。在該公開中，討論了獲得平面頂表面的尤其具有吸引力的處理順序。提出了一種具有先進(jìn)CMUT設(shè)備的應(yīng)用。
[0059]在該情況中，能夠開始于穿晶片通路的裝配，并之后裝配CMUT設(shè)備。此外，對(duì)穿晶片通路的電阻的要求與例如堆疊式存儲(chǔ)器設(shè)備相比較不嚴(yán)格?？偠灾?，這使得能夠使用高溫沉積技術(shù)(熱氧化和LPCVD)以用于所述通路的隔離與填充。這大大簡(jiǎn)化了它們的裝配。
[0060]本發(fā)明的穿晶片通路設(shè)備尤其能夠用于如上所述的電容式微機(jī)械換能器(CMUT)組件。然而應(yīng)理解，本發(fā)明的穿晶片通路設(shè)備也能夠用于另一種設(shè)備或組件，例如任意傳感器或MEMS設(shè)備。例如，本發(fā)明的穿晶片通路設(shè)備也能夠用于薄膜或微機(jī)械傳感器設(shè)備、具有感測(cè)和/或成像與集成電子器件的導(dǎo)管或?qū)Ыz、心內(nèi)回波描記(ICE)設(shè)備、血管內(nèi)超聲(IVUS)設(shè)備、體內(nèi)成像與感測(cè)設(shè)備、圖像引導(dǎo)的介入和/或治療(IGIT)設(shè)備。[0061]盡管已在附圖和前文的描述中詳細(xì)說明并描述了本發(fā)明，但這種說明和描述應(yīng)被認(rèn)為是說明性或示范性的而非限制性的；本發(fā)明不限于所公開的實(shí)施例。通過研究附圖、說明書以及權(quán)利要求書，本領(lǐng)域技術(shù)人員在實(shí)施要求保護(hù)的本發(fā)明時(shí)，能夠理解并實(shí)現(xiàn)對(duì)所公開實(shí)施例的其他變型。
[0062]在權(quán)利要求書中，詞語“包括”不排除其他元件或步驟，并且量詞“一”或“一個(gè)”不排除復(fù)數(shù)。單個(gè)元件或其他單元可以履行權(quán)利要求中記載的幾個(gè)項(xiàng)目的功能?；ゲ幌嗤膹膶贆?quán)利要求中記載了特定措施并不指示不能有利地使用這些措施的組合。
[0063]權(quán)利要求書中的任何附圖標(biāo)記均不得被解釋為對(duì)范圍的限制。
【權(quán)利要求】
1.一種穿晶片通路設(shè)備(10),包括: -晶片(12)，其由晶片材料制成并且具有第一晶片表面(12a)和與所述第一晶片表面(12a)相對(duì)的第二晶片表面(12b)， -多個(gè)并排的第一溝槽(14)，其被提供有導(dǎo)電材料并且從所述第一晶片表面(12a)延伸到所述晶片(12)中，使得在各所述第一溝槽(14)之間形成所述晶片材料的多個(gè)間隔(16)， -第二溝槽(18)，其被提供有所述導(dǎo)電材料并且從所述第二晶片表面(12b)延伸到所述晶片(12)中，所述第二溝槽(18)被連接到所述第一溝槽(14)， -導(dǎo)電層(20)，其由導(dǎo)電材料制成，并且被形成在所述第一晶片表面(12a)的側(cè)部上，所述導(dǎo)電材料填充所述第一溝槽(14 )，使得第一導(dǎo)電層(20 )具有基本上平面且封閉的表面。
2.如權(quán)利要求1所述的設(shè)備，還包括第二導(dǎo)電層(22)，所述第二導(dǎo)電層由所述導(dǎo)電材料制成并且被形成在所述第二晶片表面(12b)上。
3.如權(quán)利要求2所述的設(shè)備，包括在所述第二溝槽(18)的表面上的所述導(dǎo)電材料，使得所述第一導(dǎo)電層(20)與所述第二導(dǎo)電層(22)電連接。
4.如權(quán)利要求2所述的設(shè)備，其中，所述第二導(dǎo)電層(22)被形成在所述第二晶片表面(12b)的圍繞所述第二溝槽(18)的至少一部分上。
5.如權(quán)利要求2所述的設(shè)備，還包括在所述第二導(dǎo)電層(22)與ASIC(40)之間的電連接(39)。
6.如權(quán)利要求1所述的設(shè)備，其中，所述第二溝槽(18)具有跨所述第一溝槽(14)和/或間隔(16)的大部分或全部延伸的寬度(w18)。
7.如權(quán)利要求1所述的設(shè)備，其中，每個(gè)第一溝槽(14)的和/或每個(gè)間隔(16)的寬度(w14、W16)均處于0.5μηι與5μηι之間的范圍中。
8.如權(quán)利要求1所述的設(shè)備，其中，每個(gè)第一溝槽(14)的和/或每個(gè)間隔(16)的深度(114、116)均在100 μ m以下，尤其在40 μ m以下。
9.如權(quán)利要求1所述的設(shè)備，其中，所述第一溝槽(14)和/或所述第二溝槽(16)的縱橫比處于10與30之間，尤其為約20。
10.如權(quán)利要求1所述的設(shè)備，所述晶片(12)還包括電絕緣表面層(15)。
11.如權(quán)利要求1所述的設(shè)備，其中，所述導(dǎo)電材料為多晶硅。
12.一種電容式微機(jī)械超聲換能器(CMUT)組件(100)，包括如權(quán)利要求1所述的穿晶片通路設(shè)備，并且包括被電連接到所述第一導(dǎo)電層(20)的至少一個(gè)CMUT單元(30)。
13.—種制造穿晶片通路設(shè)備(10)的方法，所述方法包括: -提供晶片(12)，所述晶片由晶片材料制成并且具有第一晶片表面(12a)和與所述第一晶片表面(12a)相對(duì)的第二晶片表面(12b), -蝕刻從所述第一晶片表面(12a)到所述晶片(12)中的多個(gè)并排的第一溝槽(14)，使得在所述第一溝槽(14)之間形成所述晶片材料的多個(gè)間隔(16)， -蝕刻從所述第二晶片表面(12b)到所述晶片(12)中的第二溝槽(18)，所述第二溝槽(18)被連接到所述第一溝槽(14)，并且 -在所述第一晶片表面(12a)的側(cè)部上提供由導(dǎo)電材料制成的導(dǎo)電層(20)，所述導(dǎo)電材料填充所述第一溝槽(14 )，使得所述第一導(dǎo)電層(20 )具有基本上平面且封閉的表面。
【文檔編號(hào)】H01L21/768GK103875068SQ201280050826
【公開日】2014年6月18日 申請(qǐng)日期:2012年10月12日 優(yōu)先權(quán)日:2011年10月17日
【發(fā)明者】R·德克爾, B·馬賽利斯, M·米爾德, R·毛奇斯措克 申請(qǐng)人:皇家飛利浦有限公司