制造硅異質(zhì)結(jié)太陽能電池的方法與設(shè)備的制作方法
【專利摘要】一種在等離子體增強化學(xué)氣相沉積(PECVD)設(shè)備內(nèi)制造半導(dǎo)體層的方法。該PECVD設(shè)備包括界定處理區(qū)域的數(shù)個壁；基板支座；遮蔽框架；氣體分配噴灑頭；氣源，該氣源與該氣體分配噴灑頭及該處理區(qū)域流體連接；射頻電源，該射頻電源耦接至該氣體分配噴灑頭；以及一或多個VHF接地片，該一或多個VHF接地片電耦接至數(shù)個壁中的至少一個。VHF接地片于該數(shù)個壁中的至少一個以及遮蔽框架或基板支座的至少一個之間提供低阻抗電流路徑。該方法進一步包括輸送半導(dǎo)體前體氣體與摻雜劑前體氣體以及輸送非常高頻(VHF)功率，以產(chǎn)生等離子體，而于該一或多個基板上形成第一層。
【專利說明】制造硅異質(zhì)結(jié)太陽能電池的方法與設(shè)備
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例一般性關(guān)于等離子體增強化學(xué)氣相沉積(PECVD)方法與設(shè)備。
【背景技術(shù)】
[0002]光電的(PV)或太陽能電池是將太陽光轉(zhuǎn)換成為直流(DC)電功率的裝置。典型的PV電池包括P型硅晶圓或基板，厚度通常約小于0.3mm,且在p型基板頂面上設(shè)置有η型硅材料薄層。當暴露于太陽光時，ρ-η結(jié)會產(chǎn)生自由電子與空穴對。橫跨ρ-η結(jié)的勢壘區(qū)形成的電場會將自由空穴與自由電子分離，這些自由電子可流經(jīng)外部電路或電氣負載。由PV電池產(chǎn)生的電壓、或光電壓以及電流取決于Ρ-η結(jié)的材料性質(zhì)、沉積層之間的界面性質(zhì)以及裝置的表面積。
[0003]現(xiàn)有的形成ρ-η結(jié)的方法通常包括經(jīng)由射頻(RF)等離子體增強化學(xué)氣相沉積(PECVD)工藝來沉積η型和/或P型層，等離子體增強化學(xué)氣相沉積(PECVD)工藝使用小于約30MHz的RF頻率。然而，現(xiàn)有的RF-PECVD工藝往往表現(xiàn)出較差的等離子體密度以及對沉積速率有限的控制，導(dǎo)致半導(dǎo)體層的沉積缺乏均勻性，并表現(xiàn)出不理想的摻雜效率。此夕卜，試圖增加現(xiàn)有RF-PECVD工藝的摻雜效率通常會提高產(chǎn)生的薄膜中等離子體、電荷以及熱損傷的程度，產(chǎn)生較差的界面鈍化特性與降低的裝置性能。
[0004]如以上說明的，在本【技術(shù)領(lǐng)域】中需要更有效的沉積太陽能電池薄膜的技術(shù)。

【發(fā)明內(nèi)容】

[0005]本發(fā)明一般性包含用于實施半導(dǎo)體薄膜的非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)的技術(shù)，該半導(dǎo)體薄膜具有低的工藝引發(fā)損傷與高均勻度。
[0006]本發(fā)明的一個實施例提出一種在等離子體增強化學(xué)氣相沉積(PECVD)設(shè)備內(nèi)制造半導(dǎo)體層的方法，該方法包括于該PECVD設(shè)備中定位一或多個基板。該PECVD設(shè)備包括界定處理區(qū)域的數(shù)個壁；基板支座；位于該基板支座上方的遮蔽框架；位于該基板支座上方且與該處理區(qū)域流體連接的氣體分配噴灑頭；與該氣體分配噴灑頭及該處理區(qū)域流體連接的氣源；耦接至該氣體分配噴灑頭的射頻電源；以及一或多個電耦接至該數(shù)個壁中的至少一者的VHF接地片。該一或多個VHF接地片于該數(shù)個壁中的至少一個以及遮蔽框架或基板支座的至少一個之間提供低阻抗電流路徑。該方法進一步包括從該氣源通過該氣體分配噴灑頭輸送半導(dǎo)體前體氣體至該處理區(qū)域；從該氣源通過該氣體分配噴灑頭輸送摻雜劑前體氣體至該處理區(qū)域；以及輸送非常高頻(VHF)功率至該氣體分配噴灑頭，以從該半導(dǎo)體前體氣體與該摻雜劑前體氣體產(chǎn)生等離子體，而于該一或多個基板上形成第一層。
[0007]本發(fā)明的另一個實施例提出一種制造半導(dǎo)體層的方法，該方法包括以下步驟:定位一或多個基板于基板支座上，該基板支座位于等離子體增強化學(xué)氣相沉積(PECVD)設(shè)備中的處理區(qū)域中；輸送含半導(dǎo)體前體氣體及摻雜劑前體氣體進入該處理區(qū)域；于該處理區(qū)域中產(chǎn)生含有該半導(dǎo)體前體氣體及該摻雜劑前體氣體的非常高頻(VHF)等離子體。當產(chǎn)生該VHF等離子體時，該PECVD設(shè)備的一或多個壁以及遮蔽框架和基板支座的至少一個之間的低阻抗電流路徑容許電流于該PECVD設(shè)備的一或多個壁以及遮蔽框架和基板支座的至少一個之間流動。該方法進一步包括變化該半導(dǎo)體前體氣體對該摻雜劑前體氣體的比率，以于該一或多個基板上形成漸變的半導(dǎo)體層。
【專利附圖】

【附圖說明】
[0008]為了可以詳細地了解本發(fā)明的上述特征，可以通過參照實施例(其中一些圖示于附圖中)來更具體地說明以上簡要概括的本發(fā)明。然而注意到，附圖僅圖示本發(fā)明的典型實施例，因此不將附圖視為對本發(fā)明的范圍的限制，因為本發(fā)明可以認可其他同等有效的實施例。
[0009]圖1為依據(jù)本發(fā)明的一個實施例的異質(zhì)結(jié)(HJ)太陽能電池的示意剖面圖。
[0010]圖2A為依據(jù)本發(fā)明的一個實施例的處理腔室或PECVD設(shè)備的示意剖面圖。
[0011]圖2B圖示一種配置，其中VHF接地組件被耦接到基板支座以及設(shè)置于遮蔽框架下方的承接塊。
[0012]圖2C圖示當基板支座處于降低位置時，在圖2A的圓C中的元件放大圖。
[0013]圖2D圖示當基板支座處于基板處理位置時，在圖2A的圓C中的元件放大圖。
[0014]圖2E與圖2F圖示用于圖2A、圖2B及圖3的處理腔室中的示例性柔性簾。
[0015]圖3為依據(jù)本發(fā)明的一個實施例于基板S的平面陣列或批次上實施一或多個薄膜太陽能電池制造工藝的處理腔室或PECVD設(shè)備的示意剖面圖。
[0016]圖4圖示依據(jù)本發(fā)明的一個實施例的制造太陽能電池裝置的方法。
[0017]圖5圖示依據(jù)本發(fā)明的一個實施例的制造太陽能電池裝置的方法，該太陽能電池裝置具有漸變的非晶硅/納米結(jié)晶硅(a/nc-Si)層。
[0018]圖6為依據(jù)本發(fā)明的一個實施例的硅異質(zhì)結(jié)(HJ)太陽能電池設(shè)計的示意剖面圖。
[0019]圖7是依據(jù)本發(fā)明的一個實施例的熱線化學(xué)氣相沉積(HWCVD)設(shè)備的示意剖面圖。
[0020]圖8A圖示用于制造結(jié)晶硅(C-Si)與非晶硅(a-Si)異質(zhì)結(jié)(HJ)層的射頻等離子體增強化學(xué)氣相沉積(RF-PECVD)與非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)工藝。
[0021]圖SB通過顯示表面復(fù)合速度(SRV)特性作為沉積溫度的函數(shù)圖示在a-Si鈍化性能上的改良。
[0022]圖9A與圖9B圖示以射頻等離子體增強化學(xué)氣相沉積(RF-PECVD)與非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)工藝沉積的非晶硅(a-Si)層的均勻度。
[0023]圖1OA與IOB圖示對于具有不同層與沉積特性的異質(zhì)結(jié)電池，少數(shù)載子壽命為載子密度的函數(shù)。
[0024]圖1lA和IlB圖示有與無在l_3Q-cm η型丘克拉斯基(Cz)構(gòu)造的晶圓上以非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)沉積的界面層(i層)的硅異質(zhì)結(jié)(HJ)電池的偽光電流-電壓(ι-v)曲線。
[0025]圖12Α至12D圖示硅異質(zhì)結(jié)太陽能電池的電池效率、填充因子、開路電壓以及電流密度，這些太陽能電池具有由射頻等離子體增強化學(xué)氣相沉積(RF-PECVD)與非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)工藝沉積的i/p層。[0026]圖13A至13C圖示硅異質(zhì)結(jié)太陽能電池的填充因子、電阻率以及電池效率，這些太陽能電池具有由RF-PECVD與VHF-PECVD工藝沉積的p層。
[0027]圖14A與14B圖示硅異質(zhì)結(jié)太陽能電池的電流密度與電池效率，這些太陽能電池由圖4的方法400所形成。
【具體實施方式】
[0028]本發(fā)明的實施例一般性提供用于沉積半導(dǎo)體薄膜的處理系統(tǒng)，該半導(dǎo)體薄膜具有低的工藝引發(fā)損傷以及高均勻度。特定而言，已經(jīng)發(fā)現(xiàn)到，相對于使用小于約30MHz的RF頻率的現(xiàn)有射頻(RF)等離子體增強化學(xué)氣相沉積(PECVD)工藝，經(jīng)由非常高頻(VHF)PECVD (約為30MHz至300MHz)所沉積的半導(dǎo)體層表現(xiàn)出低度的等離子體、電荷以及熱損傷，產(chǎn)生的薄膜表現(xiàn)出優(yōu)異的界面鈍化品質(zhì)、提高的摻雜效率以及整體異質(zhì)結(jié)電池效率提高。此外，降低的沉積速率已經(jīng)改善厚度控制與工藝可重復(fù)性。最后，用于制造薄膜異質(zhì)結(jié)層的獨特工藝順序可提供較低的生產(chǎn)成本與增加的產(chǎn)量(>2700片晶圓/小時)。[0029]圖1為依據(jù)本發(fā)明的一個實施例的異質(zhì)結(jié)(HJ)太陽能電池150的示意剖面圖。在本發(fā)明的實施例中，太陽能電池150為高效率結(jié)晶硅薄膜硅異質(zhì)結(jié)(S1-TF HJ)太陽能電池。太陽能電池150包含η型或P型結(jié)晶硅(c-Si)層160。在一個實施例中，c_Si層160可以是從單晶硅或多晶硅錠切割出的硅晶圓并且具有約20 μ m至300 μ m的厚度，如約160μπι至200μπι。在另一實施例中，c-Si層160可以是由無切口切片工藝產(chǎn)生的超薄硅晶圓并且具有小于100 μ m(例如約20-50 μ m)的厚度，無切口切片工藝比如是植入及切割工藝、或是脫落或剝離工藝。
[0030]將弟一界面層170與弟二界面層171設(shè)直于C-Si層160上。界面層170、171可具有約Onm至30nm的厚度，如約Onm至10nm。在一個實施例中，第一與第二界面層170、171包含本質(zhì)非晶硅(a-Si)層。在其他實施例中，第一與第二界面層170、171可包括a-S1、SiOx、SiCx和/或AlOx層?？蓪⒌谝桓邠诫sP+或n+娃層180設(shè)置于第一界面層170上。第一 p+/n+層180可以是厚度約3nm至IOOnm的非晶娃(a-Si)或納米結(jié)晶娃(nc-Si)層，如約3nm至20nm或約5nm至10nm?？蓪⒌诙邠诫sn+或p+娃層181設(shè)置于第二界面層171上。第二 n+/p+層180可以是厚度約3nm至IOOnm的非晶娃(a-Si)或納米結(jié)晶娃(nc-Si)層，如約3nm至20nm或約5nm至10nm。
[0031]可將第一透明導(dǎo)電氧化物(TCO)層190設(shè)置在第一 p+/n+層180上?？蓪⒌诙该鲗?dǎo)電氧化物層191設(shè)置在第二 n+/p+層180上。在本發(fā)明的實施例中，第一與第二透明導(dǎo)電氧化物層190、191包含一或多個大的帶隙材料，如銦錫氧化物(ITO)、銦鎢氧化物(IWO)或氧化鋅(ZnO)，該一或多個帶隙材料將入射輻射傳輸至設(shè)置于第一與第二透明導(dǎo)電氧化物層190、191下方的異質(zhì)結(jié)層。第一與第二透明導(dǎo)電氧化物層190、191可作為抗反射層，該等抗反射層減少來自太陽能電池表面的光反射，例如通過提供漸變折射率，光可以通過該漸變折射率前往太陽能電池的下方層。此外，透明導(dǎo)電氧化物層190、191可導(dǎo)通在太陽能電池操作過程中產(chǎn)生的電流。
[0032]可將第一與第二導(dǎo)電層195、196設(shè)置在第一與第二透明導(dǎo)電氧化物層190、191上。第一與第二導(dǎo)電層195、196可包含一或多個導(dǎo)電材料,如銅(Cu)、銀(Ag)、金(Au)、錫(Sn)、鈷(Co)、錸(Rh)、鎳(Ni)、鋅(Zn)、鉛(Pb)、鈀(Pd)、鑰(Mo)以及鋁(Al)或其他金屬。在本發(fā)明的實施例中，可以物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、蒸發(fā)、網(wǎng)印、電鍍或剝離金屬化工藝沉積第一和/或第二導(dǎo)電層195、196。通過例如PVD工藝或CVD工藝沉積的導(dǎo)電層195、196可具有約IOnm至5000nm的厚度，如約IOOnm至500nm。通過網(wǎng)印工藝沉積的導(dǎo)電層195、196可具有約10 μ m至50 μ m的厚度,如約10 μ m至20 μ m。
[0033]第一和/或第二導(dǎo)電層195、196可以是不連續(xù)層，這些不連續(xù)層提供與透明導(dǎo)電氧化物層190、191的歐姆接觸，同時仍允許入射輻射到達異質(zhì)結(jié)太陽能電池195的下方硅層。雖然圖1圖示單面的c-Si HJ電池結(jié)構(gòu)包括不連續(xù)的正面金屬層與連續(xù)的背面金屬層，但也可以構(gòu)想到，該電池可包括雙面的c-Si HJ結(jié)構(gòu)，該雙面的c-Si HJ結(jié)構(gòu)包括非連續(xù)的正面與背面金屬層。
[0034]硅異質(zhì)結(jié)(HJ)光電器是實現(xiàn)以低成本生產(chǎn)高效率結(jié)晶硅(C-Si)型太陽能電池的重要候選物。結(jié)晶硅薄膜硅(TF-Si)異質(zhì)結(jié)太陽能電池具有優(yōu)于現(xiàn)有的c-Si電池的優(yōu)點，包括較高的效率、較高的工作電壓以及較小的溫度系數(shù)。然而，這樣的電池需要低損傷的薄膜層沉積，以維持c-Si/TF-Si界面鈍化品質(zhì)與異質(zhì)結(jié)電池效率。
[0035]本發(fā)明的一個實施例提供一種處理系統(tǒng)，其中異質(zhì)結(jié)(HJ)太陽能電池的薄膜硅層可以在低離子能量與低于約250°C的溫度沉積。該處理系統(tǒng)可以使用具有降低的離子轟擊等級的沉積技術(shù)，如非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)、感應(yīng)耦合等離子體增強化學(xué)氣相沉積(ICP-PECVD)技術(shù)和/或無離子轟擊沉積技術(shù)，如熱線化學(xué)氣相沉積(HWCVD) ο
[0036]在其他的實施例中，本發(fā)明一般性提供用于低功率和/或低溫制造太陽能電池裝置的方法，該太陽能電池裝置具有大于20%的效率。這樣的方法可以包含清洗、構(gòu)造以及等離子體處理結(jié)晶娃(c-Si)晶圓、將非晶娃(a-Si)、SiOx、SiCx和/或AlOx界面層沉積于c-Si晶圓的正面及背面上、沉積a-Si或納米結(jié)晶娃(nc-Si) η型或P型層于界面層上、沉積透明導(dǎo)電氧化物(TCO)層于a-Si或nc-Si η型或p型層上、圖形化或網(wǎng)印正面及背面金屬層于透明導(dǎo)電氧化物層上以及可選擇地進行低溫退火工藝。
[0037]將參照PECVD設(shè)備來討論本文中揭示的實施例，該PECVD設(shè)備可向美國加州圣克拉拉的應(yīng)用材料公司(APPLIED MATERIALS?, Inc.，Santa Clara, CA)取得。然而了解到，本文中討論的實施例可以在其他腔室中具有效用，包括由其他制造商出售的那些腔室?；逄幚硐到y(tǒng)可包括一或多個沉積腔室，其中一批基板被暴露于一或多種氣相材料和/或RF等離子體。在一個實施例中，該處理系統(tǒng)包括至少一個非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)處理腔室，該腔室已適用于同時處理數(shù)個基板。在另一個實施例中，在真空或惰性環(huán)境中同時傳送一批太陽能電池基板，以防止基板污染并改善基板產(chǎn)量。在本發(fā)明的各種實施例中，將每批基板排列于平面的處理陣列，而不是處理基板的垂直堆迭(例如，堆迭在盒中的基板批次)。處理排列于平面陣列的基板批次容許批次中的每個基板直接且均勻地暴露于產(chǎn)生的等離子體、輻射熱和/或處理氣體，使得平面陣列中的每個基片被類似地處理。
[0038]圖2A為依據(jù)本發(fā)明的一個實施例的處理腔室或PECVD設(shè)備100的示意剖面圖。設(shè)備100包含數(shù)個壁102與底部104。穿過一或多個壁102可存在狹縫閥開口 106。狹縫閥開口 106允許基板110進入和離開設(shè)備100。在設(shè)備100中，可以將基板110放置在基板支座108上?？稍谳S112上升高及降低基板支座108。通過附接裝置144將一或多個VHF接地組件142耦接到數(shù)個壁102。設(shè)備100可以通過真空泵114抽空。可將閥116耦接于腔室與真空泵114之間，以調(diào)整設(shè)備100的真空程度。
[0039]可將處理氣體從氣源118通過管122引入設(shè)備100，管122穿過腔室蓋124。管122耦接到背板126，以允許處理氣體通過背板126并進入背板126與氣體分配噴灑頭128之間的氣室148。處理氣體在氣室148中擴散出，然后通過氣體通道130到達處理區(qū)域146，氣體通道130穿過氣體分配噴灑頭128而形成。
[0040]將電源120耦接到管122。電源120能夠在約0.4MHz與約幾百MHz的頻率下產(chǎn)生RF電流。在一個實施例中，RF電源120包含能產(chǎn)生約30MHz至300MHz (如約40MHz、約60MHz或約180MHz)的VHF電流的VHF電源。在其他的實施例中，可以施加功率，使得在真空中所施加頻率下的自由空間波長的八分之一與腔室對角線相匹配。腔室對角線為橫跨矩形腔室從一個角落到另一個斜對面角落的距離。在表面清洗與鈍化的過程中，電源120可產(chǎn)生約50瓦至300瓦(W)的功率(10-70mW/cm2)用于等離子體處理c_Si表面。在沉積a-Si或nc-Si η型或ρ型層的過程中，電源120可產(chǎn)生約50W至600W(10-140mW/cm2)。
[0041]來自電源120的電流沿著管122的外表面流到背板126。RF電流具有“集膚效應(yīng)”在于該電流不完全穿透導(dǎo)電體，如管122與背板126。RF電流沿著導(dǎo)電物體的外側(cè)表面前進。然后RF電流沿著懸吊134向下前進到氣體分布噴灑頭128的前表面。在一個實施例中，懸吊134可以包含導(dǎo)電材料，如鋁。RF電流沿著箭頭“A”所指示的路徑流動。因此，RF電流沿著背板126的背表面、背板126的側(cè)表面、懸吊134的外側(cè)表面以及氣體分配噴灑頭128的底表面前進。
[0042]在圖2中圖示的實施例中，氣體管122被饋入背板126的大致中央處。因此，供應(yīng)給氣體管122的RF電流也在背板126的大致中央處被饋送到背板126。了解到，可移動RF電流耦合的位置，以適配使用者的需要。例如，可移動RF電流耦合的位置來補償RF電流返回或腔室不對稱。在其他的實施例中，可以在與氣體管122的位置不同的數(shù)個位置將RF電流耦接到背板126。
[0043]VHF接地組件142通常在基板支座108與腔室壁102之間提供低阻抗的RF電流返回路徑。典型地，處理腔室不完全對稱。例如，腔室的一側(cè)在腔室壁102中可具有端口(例如狹縫閥開口 106)，用于傳送基板進出處理腔室。腔室壁102是RF等離子體腔室中RF電路的一部分，在腔室一側(cè)中的傳送端口(或孔)在處理腔室中產(chǎn)生不對稱。這種不對稱可能會降低VHF接地均勻度，而可能導(dǎo)致較差的等離子體均勻度與降低的工藝性能。一般來說，使用非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)的工藝與現(xiàn)有的射頻等離子體增強化學(xué)氣相沉積(RF-PECVD)工藝相比需要額外的接地。
[0044]在圖2A和圖2B中的配置已被證明可有效且可靠地實施VHF-PECVD工藝。然而，為了讓RF接地片有效地工作，RF接地片的阻抗必須是低的。假使阻抗增加，則可能會在基板支座的不同區(qū)之間存在電位差，這可能會不利地影響沉積均勻性或者產(chǎn)生寄生等離子體。在基板傳送步驟的過程中，腔室組件的較長前進距離會需要更長的VHF接地片，這將增加VHF接地片的阻抗，并降低片的VHF接地能力。因此，在典型的RF-PECVD腔室中提供接地的現(xiàn)有手段往往不足以用于VHF-PECVD工藝。此外，無效的VHF接地允許等離子體前進到側(cè)邊并到基板支座下方，在這些區(qū)域中產(chǎn)生不必要的沉積，這使得清洗更加困難且更耗時。
[0045]如在圖2A中圖示的，基板支座108是在非基板處理位置而且不與VHF接地組件142接觸。VHF接地組件142位于一或多個接地靜止件141上，并在非基板處理期間由靜止件141支撐?；逯ё?08上具有基板110，并且基板支座108的頂表面外緣周圍具有一或多個承接凸緣109。當基板支座108位于基板處理位置時，承接凸緣109將會承接VHF接地組件142，以將VHF接地組件142剝離一或多個接地靜止件141。VHF接地組件142附接于腔室壁102并支撐遮蔽框架138，遮蔽框架138覆蓋基板支座108的整個邊緣。在一個實施例中，遮蔽框架138為約3英寸至約5英寸寬及約1/2英寸至約I英寸厚。
[0046]圖2B圖示一種配置，其中VHF接地組件被耦接到基板支座108以及設(shè)置于遮蔽框架138下方的承接塊140。第一 VHF接地組件142被耦接于基板支座108與具有附接裝置144的腔室壁102之間。第二 VHF接地組件147被耦接于承接塊140與具有附接裝置(未圖示)的腔室壁102之間。如圖2B中所圖示，基板支座108是在基板處理位置并且與承接塊140接觸。然而，如關(guān)于圖2A所描述的，當基板支座108是在基板處理位置時，承接塊140由接地靜止件143支撐。
[0047]圖2C圖示在圖2A的圓C中的元件放大圖。VHF接地組件142通過適用的手段如熔接、焊接、銅焊或通過附接裝置144(例如螺栓、螺釘?shù)?附接于腔室壁102。VHF接地組件142也包含一或多個低阻抗柔性簾149以及一或多個承接塊140，低阻抗柔性簾149附接于腔室壁102。該一或多個柔性簾149通過適用的手段(如熔接、焊接、銅焊或通過附接裝置144)附接于該一或多個承接塊140。
[0048]低阻抗柔性簾149應(yīng)由具有高導(dǎo)電性的柔性材料所制成，如鋁或銅片或箔。該一或多個承接塊140應(yīng)由低阻抗(或高導(dǎo)電性)塊體(如鋁塊)所制成。該一或多個承接塊140支撐遮蔽框架138并由(多個)承接凸緣109承接，以在基板處理過程(如沉積)中與基板支座108接觸，以提供RF返回路徑(參見以下圖2D)。每個承接塊140由至少一承接凸緣109承接。
[0049]圖2C圖示當基板支座108處于降低的位置時，在圖2A的圓C中的元件放大圖。圖2D圖示當基板支座108處于基板處理位置時，在圖2A的圓C中的元件放大圖。在處理過程中，基板支座108移到更靠近氣體分配噴灑頭128。承接凸緣109承接一或多個承接塊140，以提起VHF接地組件142離開該一或多個接地靜止件141，并造成基板支座108與VHF接地組件142之間的接觸。由于承接塊140被承接凸緣109稍微向上移動，簾149被推向腔室壁102。遮蔽框架138可在非意圖用于形成電連接的區(qū)域中被陽極化，而且遮蔽框架138的凹部139部分地覆蓋基板110的邊緣。遮蔽框架138被基板110的邊緣、配置來防止起弧的陶瓷鈕以及基板支座108上的承接塊140支撐。
[0050]在圖2C和圖2D中的簾149可連續(xù)延伸于遮蔽框架138或遮蔽框架138的部分周邊的周圍。在一個實施例中，單一的簾149連續(xù)延伸于基板支座108的大致全周邊的周圍(例如使得當基板支座108在基板處理位置時，VHF接地組件142可接觸基板支座108的邊緣)并連接到一或多個承接塊140?；蛘?，也可以將數(shù)個簾149定位于彼此鄰接以延伸于基板支座108的大致全周邊的周圍，其中當基板支座108在處理位置時，至少一簾可以被耦接到基板支座108的每個邊緣。該數(shù)個簾149連接到一或多個承接塊140。
[0051]圖2E與圖2F圖示用于圖2A、圖2B及圖3的處理腔室中的例示性柔性簾149。柔性簾149可包括一或多個層。在一個配置中，柔性簾149包括柔性層252，柔性層252設(shè)置在兩個導(dǎo)電層250、254之間。柔性層252可以包含聚合物，如聚酰胺(例如由杜邦公司制造的Kapton? )，并且可以具有約0.0005英寸至0.003英寸的厚度，諸如約0.001英寸。每個導(dǎo)電層250、254可包含金屬，如鋁，并且可以具有約0.0005英寸至0.003英寸的厚度，諸如約0.001英寸。
[0052]圖3為依據(jù)本發(fā)明的一個實施例于基板S的平面陣列或批次上實施一或多個薄膜太陽能電池制造工藝的處理腔室或PECVD設(shè)備200的示意剖面圖?？蛇m于實施本文中討論的一或多個工藝的合適的處理系統(tǒng)可包括處理平臺，如第3.5代(Gen3.5)或第5代(Gen5)處理平臺，可向位于美國加州圣克拉拉(Santa Clara, CA)的應(yīng)用材料公司(APPLIED MATERIALS?, Inc.)取得。在一個配置中，PECVD設(shè)備200適于在設(shè)置于載體201上的每個基板S上沉積一或多個層。設(shè)備200通常包括界定處理容積206的壁202、底部204、噴灑頭210以及基板支座230。經(jīng)由閥208進入處理容積206，使得該批基板S (例如設(shè)置在基板載體201上的數(shù)個基板S)可被傳送進出PECVD裝置200。基板支座230包括用于支撐基板S的基板接收表面232以及與升降系統(tǒng)236耦接以升高及降低基板支座230的桿234?？梢詫⒄诒慰蚣?33選擇性地放置于載體201的周圍，載體201上可以已經(jīng)形成有一或多個層。升舉銷238可移動地設(shè)置為穿過基板支座230，以移動載體201 (或無載體系統(tǒng)中的數(shù)個基板S)前往及離開基板接收表面232。基板支座230也可以包括加熱和/或冷卻元件239，以將基板支座230保持在所需的溫度。如關(guān)于圖2A至2F所詳細描述的，通過附接裝置144將一或多個VHF接地組件142耦接至該數(shù)個壁202、基板支座230和/或其他腔室組件。
[0053]噴灑頭210通過懸吊214耦接到背板212的周圍。氣源220被耦接到背板212，而經(jīng)由背板212及經(jīng)由噴灑頭210中的數(shù)個孔211提供氣體至基板接收表面232。真空泵209被耦接至PECVD設(shè)備200，以將處理容積206控制在所需的壓力下。RF電源222被耦接至背板212和/或至噴灑頭210，以提供RF功率至噴灑頭210、在噴灑頭210與基板支座230之間產(chǎn)生電場以及從噴灑頭210與基板支座230之間的氣體產(chǎn)生等離子體?？梢允褂酶鞣N的RF頻率，諸如介于約0.4MHz與約幾百MHz之間的頻率，包括約13.56MHz、約40MHz、約60MHz以及約180MHz的頻率。
[0054]遠端等離子體源224 (如感應(yīng)耦合遠端等離子體源)可被耦接于氣源220與背板212之間。在處理的批次基板之間，可提供清洗氣體至遠端等離子體源224，以產(chǎn)生可以被提供至清洗腔室組件的遠端等離子體。清洗氣體可以進一步被提供至噴灑頭210的RF電源222激發(fā)。適合的清洗氣體包括但不限于NF3、F2以及SF6。
[0055]圖4圖示依據(jù)本發(fā)明的一個實施例制造太陽能電池裝置400的方法。在本發(fā)明的實施例中，可在基板或晶圓上實施方法400的處理步驟，該基板或晶圓可包含玻璃或半導(dǎo)體材料，諸如η型或ρ型結(jié)晶娃(c-Si)晶圓?？梢詮耐ㄟ^丘克拉斯基(Czochralski, Cz)工藝生長的單晶或多晶硅錠切割出硅晶圓。可以例如用線鋸或內(nèi)徑(ID)鋸?fù)瓿删A切割，以產(chǎn)生具有約20 μ m至900 μ m的厚度以及約IOOmm至450mm的直徑的基板。在一個實施例中，基板具有約160 μ m至200 μ m的厚度以及約200mm至300mm的直徑。切割之后，可以拋光或處理(多個)基板的表面，以除去鋸損傷。在其他的實施例中，基板可以具有四邊形或其他的幾何形狀。這樣的基板可以從經(jīng)由替代的生長工藝(例如硅鑄造工藝)生長的單晶或多晶硅錠切割出。
[0056]可以選擇性地清洗基板的一個表面或兩個表面(步驟410)，以去除表面的雜質(zhì)與原生的氧化物。也可以構(gòu)造基板的一個表面或兩個表面(步驟410)，以產(chǎn)生粗糙的表面。在一個實施例中，構(gòu)造化(多個)基板表面可以通過使入射光折射、改變光的路徑來增強吸收。折射可能會增加光通過太陽能電池的路徑長度，如通過使光撞擊并反射離開太陽能電池內(nèi)額外的表面，而增加吸收的可能性。(多個)基板表面的選擇性清洗與構(gòu)造可以使用堿性或酸性的組合物來實施，諸如氫氧化鈉(NaOH)或氟化氫(HF)。
[0057]方法400的沉積工藝步驟可以使用在沉積過程中使用低處理溫度、低等離子體離子能量以及降低的基板表面離子轟擊程度的沉積技術(shù)。這樣的技術(shù)包括但不限于非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)、感應(yīng)耦合等離子體增強化學(xué)氣相沉積(ICP-PECVD)技術(shù)和/或無離子轟擊的沉積技術(shù)，如熱線化學(xué)氣相沉積(HWCVD)。使用低溫、低離子能量和/或低離子轟擊條件具有許多益處。舉例來說，通過降低處理溫度、等離子體離子能量以及對基板的離子轟擊來減少對一或多個形成的層的損傷可以改善表面鈍化特性并提高沉積層之間的界面品質(zhì)、增加少數(shù)載子的壽命、降低層與層之間的串聯(lián)電阻以及因此提高電池的性能與效率。此外，用VHF-PECVD技術(shù)沉積的半導(dǎo)體層可實現(xiàn)較高的摻雜效率、在形成的層之間具有較低的接觸電阻以及在明顯較高的沉積速率下具有優(yōu)異的鈍化，尤其是當沉積P+型層時。由于在VHF-PECVD處理的過程中形成了納米晶粒，故可以改善摻雜效率。再者，使用低離子轟擊/高等離子體密度VHF-PECVD技術(shù)使得在摻雜層中有提高的導(dǎo)電度與較寬的帶隙。
[0058]在層沉積之前，c-Si基板的一個表面或兩個表面可進行約O秒至60秒的等離子體處理(步驟412)。等離子體處理可以通過以氣源(諸如氫(H2)、氧(O2)，氮(N2)或氬(Ar)源)產(chǎn)生等離子體來完成。c-Si表面的等離子體處理可允許c-Si表面與隨后沉積在c-Si表面上的a-Si和/或nc-Si層之間的界面產(chǎn)生高品質(zhì)的鈍化。此外，等離子體處理c-Si表面可鈍化表面與界面缺陷，并且有助于進一步清洗基板表面，例如通過去除雜質(zhì)或原生氧化層。
[0059]在基板的等離子體處理(步驟412)之后，可以各種不同的方式依序進行后續(xù)的層沉積工藝。在圖4中圖不出兩個這樣的程序。在一個實施例中,沉積正面a-Si界面層于基板的頂表面上(步驟420)，以及沉積背面a-Si界面層于基板的底表面上(步驟422)。界面層可以作為c-Si層與n+/p+或P+/n+層之間的緩沖。此外，界面層可以改善異質(zhì)結(jié)電池層的鈍化，這些界面層設(shè)置于這些異質(zhì)結(jié)電池層上。
[0060]界面層可以包含厚度為約O到30nm的a_S1、SiOx, SiCx, AlOx層，包括厚度為約O到10nm?？梢栽谙嗨频某练e條件下沉積正面與背面界面層，并且正面與背面界面層可以具有相似的特性，或者可以在不同的沉積條件下沉積正面與背面界面層，并且正面與背面界面層可以具有不同的特性。在一個實施例中，在約100°C至300°C (如約120°C至250°C )的溫度下沉積界面層。在低溫下形成界面層可防止外延生長，外延生長會通過增加界面上的懸鍵密度而不利地影響界面特性。此外，低溫沉積可以減少界面層中及上方沉積有界面層的層中的損傷、摻雜劑重新分布以及缺陷密度。在另一個實施例中，可以在約0.1托至2.0托(如約0.2托至1.0托)的低壓下沉積界面層，以得到良好的大面積薄膜均勻度。
[0061]在本發(fā)明的另一個實施例中，可以使用減低的離子轟擊技術(shù)(如感應(yīng)耦合等離子體增強化學(xué)氣相沉積(ICP-PECVD))沉積界面層，如White等人的美國專利申請公開案第2007/0080141號中描述的ICP-PECVD技術(shù)，以引用方式將該公開案的全部內(nèi)容并入本文中。例如，可以經(jīng)由ICP-VHF-PECVD工藝來沉積層。與使用RF頻率小于約30MHz的ICP-PECVD工藝相反，ICP-VHF-PECVD工藝允許產(chǎn)生具有增加的離子密度與降低的離子能量的等離子體。結(jié)果，經(jīng)由ICP-VHF-PECVD沉積的層表現(xiàn)出減低的離子轟擊程度以及提高的摻雜效率。在又另一個實施例中，可以使用無離子轟擊技術(shù)(如熱線化學(xué)氣相沉積(HWCVD))來沉積界面層。在圖7中圖示具有本發(fā)明的各個態(tài)樣的HWCVD設(shè)備。
[0062]在沉積界面層的過程中，可以使用氫(H2)與硅烷(SiH4)氣體，并且具有H2 = SiH4比值在約O至30(如約O至10)范圍中的流速。功率可以通過RF源以約25瓦至250瓦(W)(如約50瓦至150瓦(W))的速率供應(yīng)。在一個實施例中，RF電源供應(yīng)頻率為約30MHz至180MHz (如約40MHz至60MHz，包括約40MHz至50MHz)的VHF功率給電容式耦合噴灑頭，該噴灑頭與基板表面約間隔520密爾至1000密爾(mil)。沉積可以在小于約2.5 A/s的速率發(fā)生。低離子能量、低溫沉積的工藝可以減少熱損傷并減輕熱效應(yīng)，如晶片彎曲。此外，由VHF-PECVD實現(xiàn)的較低離子能量與較高等離子體密度允許在大面積上均勻沉積小于IOnm的a-Si薄膜。
[0063]在沉積n+/p+或P./η.非晶硅/納米結(jié)晶硅(a-/nc_Si)層之前，可以選擇性地等離子體處理界面層的一者或兩者(步驟424、428)，并使用氫(H2)、氧(O2)、氮(N2)或氬(Ar)氣進行約O秒至30秒。在一個實施例中，可以約50W至300W的RF功率(10-70mW/cm2)、約
0.5托至2.0托的壓力、約600密爾至1000密爾之間距以及約120°C至250°C的溫度使用H2等離子體實施等離子體處理。據(jù)信界面層的等離子體處理可以使層致密化并使界面層得以減少摻雜劑或雜質(zhì)在層間(如在c-Si與n+/p+或p+/n+層之間)擴散。在其他的實施例中，界面層的等離子體處理可以降低一或多層的缺陷密度、增加表面/界面鈍化品質(zhì)以及延長載子壽命。
[0064]可以在背面界面層上沉積背面n+/p+硅層(步驟426)。接著，在選擇性地等離子體處理正面界面層(步驟428)之后，可以在正面界面層上沉積正面p+/n+硅層429。在其他的實施例中，可以在處理c-Si基板的背表面之前處理c-Si基板的正表面。在本實施例中，在基板的背表面上沉積界面層(步驟430)，然后等離子體處理背面界面層(步驟432)并在背面界面層上沉積背面n+/p+硅層(步驟434)。接著，在基板的正表面上沉積界面層(步驟436)，然后等離子體處理正面界面層(步驟438)并在正面界面層上沉積正面p+/n+娃層(步驟439) ο
[0065]正面與背面n+/p+硅層可以是高度摻雜的η型或P型非晶硅(a_Si)或納米結(jié)晶硅(nc-Si)層。在一個實施例中，正面與背面n+/p+娃層可以包含納米結(jié)晶娃(nc-Si), nc-Si是具有非晶相的硅的同素異形體形式，其中存在結(jié)晶硅的顆粒。正面與背面n+/p+納米結(jié)晶娃層可以具有約3nm至30nm的厚度，如約5nm至20nm。這些層可在約100°C至300°C (如約120°C至250°C)的溫度下沉積。在低溫下形成n+/p+硅層可以降低對下方界面層的損傷，并容許高品質(zhì)的、低電阻的界面隨界面層形成。此外，低溫可降低n+/p+層摻雜劑擴散通過界面并進入c-Si層。
[0066]沉積n+/p+納米結(jié)晶硅層的壓力可以高于沉積界面層的壓力。例如，可以在約0.5托至4托(如約I托至2托)的壓力下沉積n+/p+硅層。功率可以由RF源以約50瓦至1500瓦(W)(如約100瓦至500瓦(W))的速率供應(yīng)。在一個實施例中，RF電源供應(yīng)具有約30MHz至180MHz (如約40MHz至60MHz，包括約40MHz至50MHz)的頻率的VHF功率至噴灑頭，該噴灑頭與基板的表面間隔約520密爾至760密爾。沉積可以在小于約5 A/s的速率下發(fā)生，如小于約2.5 A/s。
[0067]沉積n+納米結(jié)晶硅層可以使用氫(H2)與硅烷(SiH4)氣體，并且具有H2: SiH4比值在約10至150 (如約25至90)范圍中的流速?？梢杂闪谆瘹?PH3)氣體(在H2中為0.5%)以每分鐘約30標準立方厘米至400標準立方厘米(sccm)的速率提供η型摻雜劑。沉積P+納米結(jié)晶硅層可以使用氫氣(H2)與硅烷(SiH4)氣體，并且具有H2 = SiH4比值在約10至150 (如約50至90)范圍中的流速。可以由乙硼烷(B2H6)和/或三甲基硼(TMB) (B(CH3)3)氣體(在H2中為0.5% )以每分鐘約30標準立方厘米至400標準立方厘米(sccm)的速率提供P型摻雜劑。
[0068]可以使用低度離子轟擊技術(shù)(如VHF-PECVD)沉積正面與背面n+/p+nc-Si層。沉積可發(fā)生于類似用于沉積界面層的VHF頻率，例如約40MHz至60MHz的頻率，如約40MHz至50MHz。使用VHF-PECVD可以使得正面與背面n+/p+nc-Si層有更高的摻雜效率，因而可以通過電荷感應(yīng)(場效應(yīng))鈍化而增加c-Si表面鈍化品質(zhì)。在另一個實施例中，可以使用RF-PECVD技術(shù)沉積正面與背面n+/p+nc-Si層，已將該RF-PECVD技術(shù)修改為使用較低的溫度與離子能量，如約120°C至250°C的溫度。在又另一個實施例中，可以用使用VHF頻率的ICP-PECVD技術(shù)沉積正面與背面n+/p+nc-Si層。
[0069]在其他的實施例中，正面與背面n+/p+硅層可以包含非晶硅(a-Si)，且對于p+型a-Si層厚度為約2nm至20nm (如約3nm至IOnm),對于n+型a_Si層厚度為約3nm至30nm (如約5nm至20nm)?？稍跍囟燃s100°C至300°C (如約120°C至250°C )以及壓力約0.1托至2托(如約0.5托至I托)下沉積正面與背面n+/p+非晶硅層。功率可以由RF源在約25瓦至300瓦(W)(如約50瓦至200瓦(W))的速率供應(yīng)。RF電源可供應(yīng)具有頻率為約30MHz至180MHz (如約40MHz至60MHz，包括約40MHz至50MHz)的VHF功率至噴灑頭，該噴灑頭與基板的表面間隔約520密爾至1000密爾。沉積可以在小于約5 A/s的速率下發(fā)生，如小于約 2.5 A/s,,
[0070]沉積η.非晶硅層可以使用氫(H2)與硅烷(SiH4)氣體，并且具有H2 = SiH4比值在約O至20(如約O至10)范圍中的流速?？梢杂闪谆瘹?PH3)氣體(在H2中為0.5% )以每分鐘約30標準立方厘米至1200標準立方厘米(sccm)的速率提供η型摻雜劑。沉積ρ+非晶硅層可以使用氫氣(H2)與硅烷(SiH4)氣體，并且具有H2 = SiH4比值在約O至20(如約O至10)范圍中的流速。可以由乙硼烷(B2H6)和/或三甲基硼(TMB) (B(CH3)3)氣體(在H2中為0.5% )以每分鐘約30標準立方厘米至1200標準立方厘米(sccm)的速率提供P型摻雜劑。
[0071]在沉積正面與背面n+/p+a-/nc-Si層之后，可沉積正面與背面透明導(dǎo)電氧化物(TCO)層(步驟450、452)。透明導(dǎo)電氧化物層可通過提供入射輻射可能通過的漸變折射率作為抗反射層。此外，透明導(dǎo)電氧化物層可導(dǎo)通異質(zhì)結(jié)電池產(chǎn)生的電流。因此，為了降低由于載子復(fù)合及串聯(lián)電阻造成的效率損失，每個透明導(dǎo)電氧化物層與下方的異質(zhì)結(jié)層具有低電阻率的接觸是重要的?？梢酝ㄟ^在n+/p+nc-Si層上沉積每個透明導(dǎo)電氧化物層來實現(xiàn)優(yōu)異的導(dǎo)電度，該n+/p+nc-Si層相對于n+/p+a-Si層具有高的導(dǎo)電度與載子遷移率，而該n+/p+a-Si層由于較低的摻雜效率與較高的吸收損失可能會遭受較低的導(dǎo)電度。另外，η+/P+a-Si層可以與低功函數(shù)(Φ)的透明導(dǎo)電氧化物層形成阻擋的接觸。[0072]可通過包括物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)或熱蒸發(fā)的技術(shù)來沉積這些透明導(dǎo)電氧化物層。在一個實施例中，可以通過濺射來沉積透明導(dǎo)電氧化物層，例如使用向美國加州圣克拉拉的應(yīng)用材料公司(APPLIED MATERIALS?, Inc.，Santa Clara, CA)取得的ATON系列濺射設(shè)備。在本發(fā)明的實施例中，透明導(dǎo)電氧化物層可以包含一或多種大帶隙的材料，如銦錫氧化物(ITO)、銦鎢氧化物(IWO)或氧化鋅(ZnO)，這些大帶隙的材料可以傳送入射輻射至設(shè)置于透明導(dǎo)電氧化物層下方的異質(zhì)結(jié)層。
[0073]最后，可以于透明導(dǎo)電氧化物層上形成正面與背面的導(dǎo)電層(步驟454、456)。導(dǎo)電層可以包含一或多種金屬，如銅(Cu)、銀(Ag)、金(Au)、錫(Sn)、鈷(Co)、錸(Rh)、鎳(Ni)、鋅(Zn)、鉛(Pb)、鈀(Pd)、鑰(Mo)以及鋁(Al)或其他金屬。導(dǎo)電層可以具有約IOnm至5000nm的厚度，如約IOOnm至500nm，并且可以是連續(xù)的或不連續(xù)的層。例如，導(dǎo)電層可以是提供與透明導(dǎo)電氧化物層歐姆接觸的不連續(xù)層，同時仍然允許入射輻射到達異質(zhì)結(jié)太陽能電池的下方層。在另一個實施例中，導(dǎo)電層可以是連續(xù)的毯覆層?？梢允褂梦锢須庀喑练e(PVD)、化學(xué)氣相沉積(CVD)、熱蒸發(fā)、網(wǎng)印、電鍍或是剝離金屬化工藝來形成導(dǎo)電層。在一個實施例中，可以通過網(wǎng)印形成導(dǎo)電層，例如，使用可向美國加州圣克拉拉的應(yīng)用材料公司(APPLIED MATERIALS?, Inc., Santa Clara, CA)取得的 Baccini Soft Line 設(shè)備。網(wǎng)印的導(dǎo)電層可以比使用PVD或CVD工藝沉積的導(dǎo)電層更厚。例如，網(wǎng)印的導(dǎo)電層可以具有約10 μ m至50 μ m的厚度，如約10 μ m至20 μ m。
[0074]在沉積工藝完成之后，異質(zhì)結(jié)電池可在低溫退火(步驟458)，例如在約120°C至230°C的溫度，如約180°C至210°C的溫度。在一個實施例中，該低溫退火可以在N2環(huán)境中進行約5分鐘至2小時。在另一個實施例中，可以在N2環(huán)境中進行約30分鐘的低溫退火。在步驟460與462中，可以接著進行異質(zhì)結(jié)電池的測試、分類以及層壓/封裝。
[0075]本發(fā)明的實施例包括各種沉積工藝的程序。在一個實施例中，首先在C-Si層上沉積正面與背面本質(zhì)界面層。在等離子體處理正面與背面界面層之后，將背面n+型nc-Si層沉積于背面界面層上，并將正面P+型nc-Si層沉積于正面界面層上。然后將正面與背面透明導(dǎo)電氧化物層沉積于正面P+型nc-Si層與背面n+型nc-Si層上，以及將正面與背面導(dǎo)電層沉積于正面與背面透明導(dǎo)電氧化物層上。然后在低溫下將由此產(chǎn)生的異質(zhì)結(jié)電池進行退火。
[0076]在另一個實施例中，首先在C-Si層的背面表面上沉積本質(zhì)a-Si界面層。在等離子體處理背面界面層之后，將背面n+型nc-Si層沉積于背面界面層上。然后沉積本質(zhì)界面層于c-Si層的正面表面上。在等離子體處理正面界面層之后，將正面P+型nc-Si層沉積于正面界面層上。之后在正面P+型nc-Si層與背面n+型nc-Si層上沉積正面與背面透明導(dǎo)電氧化物層，以及在正面與背面透明導(dǎo)電氧化物層上沉積正面與背面導(dǎo)電層。然后在低溫下將產(chǎn)生的異質(zhì)結(jié)電池進行退火。
[0077]圖5圖示依據(jù)本發(fā)明的一個實施例的制造太陽能電池裝置500的方法，太陽能電池裝置500具有漸變的非晶硅/納米結(jié)晶硅(a/nc-Si)層?？梢栽诨寤蚓A上實施方法500的處理步驟，該基板或晶圓可包含玻璃或半導(dǎo)體材料，如η型或ρ型結(jié)晶硅(c-Si)晶圓，如關(guān)于圖4的方法所討論的。
[0078]有利的是，本文中揭示的VHF-PECVD工藝致使納米晶粒形成，因而產(chǎn)生比經(jīng)由現(xiàn)有的RF-PECVD工藝沉積的非晶層更高的摻雜效率。因此，可以使用在圖5中揭示的方法來沉積具有漸變的摻雜濃度的a/nc-Si層，該漸變的摻雜濃度從無摻雜(1-a-Si)或微摻雜(p/n-a-Si)變化為中度摻雜(p+/n+-a-Si)再到重摻雜(p++/n++-a/nc-Si)。
[0079]可以選擇性地清洗與構(gòu)造基板的一個表面或兩個表面(步驟510)來產(chǎn)生粗糙的表面。在層沉積之前，c-Si基板的一個表面或兩個表面可以進行約O秒至60秒的等離子體處理(步驟512)。在基板的等離子體處理(步驟512)之后，可在基板的頂表面上沉積漸變的 a/nc-Si (p/n)層(步驟 520)。
[0080]沉積漸變的a/nc-Si (p/n)層的工藝可以包括以時間為函數(shù)改變半導(dǎo)體前體對摻雜劑前體的比率。舉例來說，當沉積漸變的P型a/nc-Si層時，可以從每分鐘約O標準立方厘米(sccm)逐漸增加乙硼燒(B2H6)對娃燒(SiH4)的比例到約30sccm至1200sccm,使得摻雜濃度隨著層的剖面而變化。其他的摻雜劑前體可以包括例如磷化氫(PH3)、砷化三氫(AsH3)、三甲基硼(TMB) (B(CH3)3)氣體以及三氟化硼(BF3)。
[0081]在一個實施例中，可以用硅烷氣體結(jié)合具有相對低(或零)的流速的摻雜劑氣體實施初始層的沉積。當層沉積進行時，可以增加摻雜劑氣體的流速和/或減少硅烷的流速，使得摻雜劑前體相對于半導(dǎo)體前體的整體比率增加。通過改變摻雜劑前體的流速相對于半導(dǎo)體前體的流速，可以在例如厚度約Inm至30nm的層中實現(xiàn)具有從無摻雜(本質(zhì))或微摻雜(約IO16CnT3)到重摻雜(約IO21CnT3)的分布的層。
[0082]用于以VHF-PECVD沉積漸變的半導(dǎo)體層的工藝參數(shù)可以包括約50W至600W (IOmW/cm2至140mW/cm2)的功率水平、約0.2托至4.0托的壓力、約600密爾至1000密爾的間隔以及約120°C至250V的溫度。在其他的實施例中，可以使用約50W至300W(10mff/cm2至70mW/cm2)或IOOW至180W(20mW/cm2至40mW/cm2)的功率水平、約0.5托至1.5托或約0.75托的壓力以及約600密爾至850密爾的間隔。再者，通過保持小于約2.5 A/s的沉積速率，可以實現(xiàn)優(yōu)異的層均勻度、厚度控制以及工藝可重復(fù)性。前體的流速可以與關(guān)于圖4的方法400所描述的那些相同。
[0083]在沉積正面與背面n/p a-/nc_Si層之后，可以沉積正面與背面透明導(dǎo)電氧化物(TCO)層(步驟530)。最后，可以在透明導(dǎo)電氧化物層上形成正面與背面導(dǎo)電層(步驟540)。在沉積工藝完成之后，可以對異質(zhì)結(jié)電池進行低溫退火(步驟550)?？梢允褂门c關(guān)于圖4的方法400所描述的相同的方式進行TCO層與導(dǎo)電層的沉積以及退火步驟。最后，在步驟460與462中，可以接著進行異質(zhì)結(jié)電池的測試、分類以及層壓/封裝。
[0084]圖6為依據(jù)本發(fā)明的一個實施例的硅異質(zhì)結(jié)(HJ)太陽能電池設(shè)計的示意剖面圖。異質(zhì)結(jié)電池包括有構(gòu)造的η型c-Si基板，該c-Si基板上已經(jīng)沉積硅薄膜、透明導(dǎo)電氧化物以及金屬層。
[0085]本發(fā)明的實施例包括方法，其中在層沉積與裝置制造過程中在數(shù)個處理腔室(如RF-PECVD、VHF-PECVD、ICP-PECVD、HWCVD、濺射和/或網(wǎng)印或電鍍腔室)之間傳送基板、晶圓或批次基板/晶圓。亦包括在本發(fā)明范圍內(nèi)的是允許完整或部分處理在晶圓、基板、批次基板或批次晶圓上的太陽能電池裝置或硅異質(zhì)結(jié)太陽能電池裝置的腔室配置。這種腔室配置可允許在腔室之間傳送基板、晶圓或批次基板/晶圓，同時保持真空條件。
[0086]圖7是依據(jù)本發(fā)明的一個實施例的熱線化學(xué)氣相沉積(HWCVD)設(shè)備的示意剖面圖。HWCVD設(shè)備包含處理腔室780，處理腔室780具有處理區(qū)域798以及一或多個氣源785、797。設(shè)置在處理區(qū)域798中的是具有流體氣室787及一或多個孔788的氣體輸送裝置789，孔788形成于氣體輸送裝置789的側(cè)邊791。設(shè)置于氣體輸送裝置789下方的是燈絲796與多孔屏蔽794。
[0087]在操作中，裝置基板760可以被暴露于活化的處理氣體“B”，處理氣體“B”被輸送通過處理腔室780的處理區(qū)域798。一般來說，活化的處理氣體可以包括可與裝置基板760上發(fā)現(xiàn)的一或多個材料成分反應(yīng)的高能氣體離子、基團和/或中性粒子。在一個實施例中，通過輸送熱能、RF能量和/或微波能量至處理氣體來形成活化的處理氣體。由于裝置基板760的電偏壓或接地而導(dǎo)致離子轟擊沉積的基板表面的動作，或是將基板表面暴露于高能中性粒子，會造成薄且柔性的裝置基板損傷，故通常需要形成氣體基團，而不是用于在裝置基板760上沉積高品質(zhì)、低損傷層的氣體離子或高能中性粒子。
[0088]可以將活化氣體傳送到裝置基板760，同時加熱裝置基板760到理想的處理溫度，而且將裝置基板760周圍的處理環(huán)境保持在理想的處理壓力。在一個實施例中，活化處理氣體包括含氫氣體，如硅烷(SiH4)、磷化氫(PH3),乙硼烷(B2H6)或三甲基硼(TMB) (B(CH3)3)氣體。在一個實例中，活化處理氣體包括含氫氣體及惰性載氣(如氬氣、氦氣)。在另一個實例中，將裝置基板760保持在約25°C與約250°C之間的處理溫度，以及將處理區(qū)域798中的壓力保持在約I毫托與760托之間的范圍中。在另一個實例中，將裝置基板760保持在約110°C與大約230°C之間的處理溫度，同時將處理區(qū)域798保持在約90毫托的工藝壓力。在一個配置中，通過輸送來自氣源785或797中的一個的一或多種氣體來控制設(shè)置于處理區(qū)域798中的氣體的組成，并通過排氣泵766 (例如真空泵、機械泵、洗滌器)去除氣體，氣源785或797與排氣泵766皆耦接到處理區(qū)域798。
[0089]在圖7中圖示的實施例中，活化處理氣體可以通過使處理氣體流過氣體輸送裝置789 (例如噴灑頭型氣體分配裝置)然后越過一或多個加熱燈絲796而形成，加熱燈絲796被加熱到理想的溫度以使處理氣體成為被活化。據(jù)信這種類型的熱活化工藝具有優(yōu)于其他氣體活化技術(shù)的優(yōu)點，因為該熱活化工藝較不復(fù)雜、整體的腔室硬件成本低、具有高的活化物種產(chǎn)率(例如高的活化物種對非活化物種比率)以及不太會形成可能造成裝置基板760的層損傷的氣體離子或高能的中性粒子。在一個配置中，將處理氣體從處理氣源785輸送到形成于氣體輸送裝置789中的流體氣室787，然后通過形成于氣體輸送裝置789的側(cè)邊791中的一或多個孔788。離開一或多個孔788的處理氣體之后流過一或多個燈絲796 (例如8個至12個電線)，將燈絲796定位于距離側(cè)邊791 —段距離(例如10_22mm)，以形成活化氣體“B”，活化氣體“B”被輸送到裝置基板760的表面760A。處理氣體因而通過與燈絲796的相互作用而被活化，燈絲796如鎢絲，通過從交流電源或直流電源795輸送介于約2100瓦(W)與約3600瓦(W)之間的功率而將燈絲796加熱到介于約1700°C與約2200°C之間的溫度。
[0090]在處理腔室780的一個配置中，選擇性的多孔屏蔽794位于氣體輸送裝置789的側(cè)邊791與裝置基板760之間，以減少從燈絲796到裝置基板760的熱通量。選擇性的多孔屏蔽794可以被熱耦接到腔室壁782和/或到外部的散熱件(未圖示)，以控制和/或減少多孔屏蔽794與裝置基板760之間的熱傳遞量。選擇性的多孔屏蔽794可以包含具有數(shù)個形成在多孔屏蔽794中的孔或孔隙的金屬、陶瓷或玻璃材料，以允許活化的處理氣體從氣體輸送裝置789流到裝置基板760。
[0091]在一個配置中，裝置基板760設(shè)置于溫控基板支座792的表面792A上，以確保實現(xiàn)所需的基板處理溫度。溫控基板支座792可以具有一或多個流體類型的熱交換裝置，如溫控元件，溫控元件適于調(diào)節(jié)裝置基板760的溫度。通過將裝置基板760定位于距離一或多個燈絲796 —段所需的距離和/或使用基板溫控裝置(例如參照符號792)，可以控制裝置基板760的溫度，以增強沉積層的性質(zhì)而且也不會降低有時脆弱的裝置基板760的性質(zhì)。因此，通過使用已通過一或多個加熱燈絲796 (位于低于大氣壓的壓力環(huán)境)輸送到基板760表面的還原氣體，可以直接將異質(zhì)結(jié)層形成在裝置基板760上。在一些配置中，通過使用一或多個加熱燈絲796、氣體輸送裝置789與溫控基板支座792和/或選擇性的多孔屏蔽794，可以沉積高品質(zhì)的層，高品質(zhì)的層具有低的缺陷密度與優(yōu)越的界面鈍化特性。
[0092]圖8A圖示用于制造結(jié)晶硅(c-Si)與非晶硅(a-Si)異質(zhì)結(jié)(HJ)層的射頻等離子體增強化學(xué)氣相沉積(RF-PECVD)與非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)工藝。圖SB通過顯示表面復(fù)合速度(SRV)特性作為沉積溫度的函數(shù)圖示在a-Si鈍化性能上的改良。結(jié)果指出沉積速率的降低可以有更好的厚度控制與工藝可重復(fù)性。
[0093]圖9A與9B圖示以射頻等離子體增強化學(xué)氣相沉積(RF-PECVD)與非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)工藝沉積的非晶硅(a-Si)層的均勻度。結(jié)果指出VHF-PECVD沉積的均勻度與RF-PECVD沉積的均勻度相符。此外，進行VHF-PECVD沉積只有小的硬件修改，例如修改設(shè)備接地。
[0094]圖1OA與IOB圖不對于具有不同層與沉積特性的異質(zhì)結(jié)電池,少數(shù)載子壽命為載子密度的函數(shù)。結(jié)果指出，非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)所沉積的ρ層可增強下方界面層(i層)的鈍化效果。對于此增強的一個可能的解釋是:以VHF-PECVD沉積的高摻雜效率P層產(chǎn)生了 P層/i層和/或i層/c-Si層界面的電荷感應(yīng)(場效應(yīng))鈍化。與大于Ims的RF沉積ρ層的載子壽命相比，通過增強鈍化實現(xiàn)了大于1.5ms (僅i層)與2ms (VHF改良的ρ層)的載子壽命。
[0095]圖1lA和IlB圖示有與無在l_3Q-cm η型丘克拉斯基(Cz)構(gòu)造的晶圓上以非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)沉積的界面層(i層)的硅異質(zhì)結(jié)(HJ)電池的偽光電流-電壓(1-V)曲線。結(jié)果指出，可以在無i層存在下實現(xiàn)大于670mV的隱含開路電壓(V。。)與大于640mV的實際V。。，同時可以5nm的i層實現(xiàn)大于730mV的隱含V。。、大于720mV的實際V。。以及82%的偽填充因子(pFF)。此外，以全尺寸5英寸與6英寸n_Cz構(gòu)造的晶圓(160μπι)實現(xiàn)了約為20%至21%的異質(zhì)結(jié)電池效率，并在厚度約20μπι至40μπι的超薄n-Cz構(gòu)造晶圓上實現(xiàn)約14.5%至15%的異質(zhì)結(jié)電池效率。
[0096]圖12A至12D圖示硅異質(zhì)結(jié)太陽能電池的電池效率、填充因子、開路電壓以及電流密度，這些硅異質(zhì)結(jié)太陽能電池具有由射頻等離子體增強化學(xué)氣相沉積(RF-PECVD)與非常高頻等離子體增強化學(xué)氣相沉積(VHF-PECVD)工藝沉積的i/p層。結(jié)果指出，由VHF-PECVD工藝形成的i/p層表現(xiàn)出明顯改善的填充因子、開路電壓以及電流密度，從而增加約I %的效率。據(jù)信增加的效率是由于在VHF-PECVD沉積的層中增加的摻雜效率所致，從而在透明導(dǎo)電氧化物(TCO)接觸產(chǎn)生較低的串聯(lián)電阻。
[0097]圖13A至13C圖示硅異質(zhì)結(jié)太陽能電池的填充因子、電阻率以及電池效率，這些硅異質(zhì)結(jié)太陽能電池具有由RF-PECVD與VHF-PECVD工藝沉積的ρ層。結(jié)果指出，由VHF-PECVD工藝形成的P層通過降低硅/透明導(dǎo)電氧化物(Si/TCO)接觸的串聯(lián)電阻表現(xiàn)出明顯改善的填充因子。此外，圖13C指出，VHF-PECVD形成的ρ層改善了約1%與1.8%的電池效率。[0098]圖14A與14B圖示硅異質(zhì)結(jié)太陽能電池的電流密度與電池效率，這些硅異質(zhì)結(jié)太陽能電池具有由圖4的方法400所形成的ρ型層。具體而言，由VHF-PECVD致能的低溫(低T)沉積工藝產(chǎn)生的沉積層顯示出低程度的等離子體、電荷以及熱損傷、表現(xiàn)出優(yōu)異的透明度、提高的摻雜效率以及增加的整體異質(zhì)結(jié)電池效率。
[0099]雖然前述針對本發(fā)明的實施例，但在不偏離本發(fā)明的基本范圍下仍可以設(shè)計本發(fā)明的其他與進一步的實施例，而且本發(fā)明的范圍由權(quán)利要求書所決定。
【權(quán)利要求】
1.一種在等離子體增強化學(xué)氣相沉積(PECVD)設(shè)備內(nèi)制造半導(dǎo)體層的方法，所述方法包含以下步驟: 于所述PECVD設(shè)備中定位一或多個基板，所述PECVD設(shè)備包含: 數(shù)個壁，界定處理區(qū)域； 基板支座； 遮蔽框架，位于所述基板支座上方； 氣體分配噴灑頭，位于所述基板支座上方且與所述處理區(qū)域流體連接； 氣源，與所述氣體分配噴灑頭及所述處理區(qū)域流體連接； 射頻電源，耦接至所述氣體分配噴灑頭；以及 一或多個VHF接地片，電耦接至所述數(shù)個壁中的至少一個，其中所述一或多個VHF接地片于所述數(shù)個壁中的至少一個以及遮蔽框架或基板支座的至少一個之間提供低阻抗電流路徑； 由所述氣源透過所述氣體分配噴灑頭輸送半導(dǎo)體前體氣體至所述處理區(qū)域； 由所述氣源透過所述氣體分配噴灑頭輸送摻雜劑前體氣體至所述處理區(qū)域；以及輸送非常高頻(VHF )功率至所述氣體分配噴灑頭，以從所述半導(dǎo)體前體氣體與所述摻雜劑前體氣體產(chǎn)生等離子體，而于所述一或多個基板上形成第一層。
2.如權(quán)利要求1所述的方法，其中所述VHF電流具有約20兆赫(MHz)至約180MHz的頻率。
3.如權(quán)利要求1所述的方法，其中所述VHF電流具有約40MHz至約60MHz的頻率。
4.如權(quán)利要求1所述的方法，其中所述一或多個VHF接地片與所述遮蔽框架電耦接。
5.如權(quán)利要求1所述的方法，其中所述一或多個VHF接地片與一或多個承接塊電耦接。
6.如權(quán)利要求1所述的方法，其中沉積所述第一層包含通過變化所述半導(dǎo)體前體氣體對所述摻雜劑前體氣體的比率而沉積漸變的半導(dǎo)體層。
7.如權(quán)利要求1所述的方法，其中所述摻雜劑前體氣體選自由磷化氫(PH3)、砷化三氫(AsH3)、乙硼烷(B2H6)、三甲基硼(TMB) (B(CH3)3)氣體以及三氟化硼(BF3)所組成的群組。
8.如權(quán)利要求1所述的方法，其中所述一或多個VHF接地片包含第一柔性層，所述第一柔性層位于兩個導(dǎo)電層之間。
9.一種制造半導(dǎo)體層的方法，所述方法包含以下步驟: 定位一或多個基板于基板支座上，所述基板支座設(shè)置于等離子體增強化學(xué)氣相沉積(PECVD)設(shè)備中的處理區(qū)域中； 輸送含半導(dǎo)體前體氣體及摻雜劑前體氣體進入所述處理區(qū)域； 于所述處理區(qū)域中產(chǎn)生含有所述半導(dǎo)體前體氣體及所述摻雜劑前體氣體的非常高頻(VHF)等離子體，其中當產(chǎn)生所述VHF等離子體時，所述PECVD設(shè)備的一或多個壁以及所述遮蔽框架和所述基板支座的至少一個之間的低阻抗電流路徑容許電流于所述PECVD設(shè)備的一或多個壁以及所述遮蔽框架和所述基板支座的至少一個之間流動；以及 變化所述半導(dǎo)體前體氣體對所述摻雜劑前體氣體的比率，以于所述一或多個基板上形成漸變的半導(dǎo)體層。
10.如權(quán)利要求9所述的方法，其中所述VHF電流具有從約20兆赫(MHz)至約180MHz的頻率。
11.如權(quán)利要求9所述的方法，其中所述VHF電流具有從約40MHz至約60MHz的頻率。
12.如權(quán)利要求9所述的方法，其中所述摻雜劑前體氣體選自由磷化氫(PH3)、砷化三氫(AsH3)、乙硼烷(B2H6)、三甲基硼(TMB) (B(CH3)3)氣體以及三氟化硼(BF3)所組成的群組。
13.如權(quán)利要求9所述的方法，其中所述低阻抗電流路徑設(shè)有一或多個VHF接地片，所述一或多個VHF接地片與所述PECVD設(shè)備的所述一或多個壁電耦接。
14.如權(quán)利要求13所述的方法，其中所述一或多個VHF接地片與所述遮蔽框架或所述基板支座中的至少一個電耦接。
15.如權(quán)利要求13所述的方法，其中所述一或多個VHF接地片包含第一柔性層，所述第一柔性層位于兩個導(dǎo)電層之間。
【文檔編號】H01L31/18GK103959484SQ201280054453
【公開日】2014年7月30日 申請日期:2012年10月19日 優(yōu)先權(quán)日:2011年10月21日
【發(fā)明者】S·盛, L·張, Z·袁, R·王, A·佐 申請人:應(yīng)用材料公司