場效應晶體管及其制造方法
【專利摘要】根據(jù)該GaN類HFET，形成柵極絕緣膜(17)的半絕緣膜的電阻率ρ為3.9×109Ωcm，該電阻率ρ的值是電流密度為6.25×10-4(A/cm2)時的值。通過具有電阻率ρ＝3.9×109Ωcm的半絕緣膜構(gòu)成的柵極絕緣膜(17)，能夠得到1000V的耐受電壓。如圖所示，在柵極絕緣膜的電阻率超過1×1011Ωcm時耐受電壓急劇降低，在柵極絕緣膜的電阻率低于1×107Ωcm時，柵極泄漏電流增大。
【專利說明】場效應晶體管及其制造方法
【技術(shù)領域】
[0001]本發(fā)明涉及例如MIS (金屬/絕緣體/半導體)結(jié)構(gòu)的HFET (異質(zhì)結(jié)FET)的場效應晶體管及其制造方法。
【背景技術(shù)】
[0002]目前，在專利文獻I (日本特開2009 — 76673號公報)中，作為MIS結(jié)構(gòu)的HFET場效應晶體管，公開有GaN類M0SFET。該GaN類MOSFET在硅基板上經(jīng)由AlN緩沖層形成p型GaN層，在該P型GaN層上經(jīng)由柵極絕緣膜形成柵極電極。在該GaN類MOSFET上，采用電阻率為IO12Qcm以上、非常高的SiO2膜作為柵極絕緣膜。
[0003]現(xiàn)有技術(shù)文件
[0004]專利文獻1:(日本)特開2009 — 76673號公報
【發(fā)明內(nèi)容】

[0005]發(fā)明要解決的技術(shù)問題
[0006]然而，在上述現(xiàn)有的GaN類MOSFET中，雖然使用電阻率非常高的SiO2膜作為柵極絕緣膜，但是耐受電壓不夠高，例如為100V左右。
[0007]因此，本發(fā)明的課題在于提供能夠進一步提高耐受電壓的場效應晶體管及其制造方法。
[0008]用于解決技術(shù)問題的技術(shù)方案
[0009]本發(fā)明的
【發(fā)明者】們發(fā)現(xiàn)，關(guān)于柵極絕緣膜，與目前的電阻率越高、耐受電壓就越高這樣的現(xiàn)有常識相反，通過使用電阻率為IO11Qcm以下的半絕緣膜，與采用電阻率為IO12 Ω cm以上的SiO2膜的情況相比，耐受電壓將格外提高。
[0010]雖然降低柵極絕緣膜的電阻率，但耐受電壓反而提高的現(xiàn)象與通常的思維相反，是意料之外的現(xiàn)象，但是本發(fā)明的
【發(fā)明者】們通過實驗已經(jīng)判明，作為柵極絕緣膜，通過使用電阻率為IO11Qcm以下的半絕緣膜，耐受電壓將大幅度提高。
[0011]本發(fā)明根據(jù)本發(fā)明的
【發(fā)明者】們基于實驗的發(fā)現(xiàn)，提出:通過使上述柵極絕緣膜為電阻率為IXlO11Qcm以下的半絕緣膜，耐受電壓將大幅度提高。
[0012]即本發(fā)明的場效應晶體管的特征在于，具有:
[0013]氮化物半導體層；
[0014]源極電極及漏極電極，該源極電極及漏極電極至少有一部分形成在上述氮化物半導體層上或上述氮化物半導體層內(nèi)，并且配置成彼此隔開間隔；
[0015]柵極電極，形成在上述氮化物半導體層上且配置在上述源極電極與上述漏極電極之間；
[0016]柵極絕緣膜，形成在上述柵極電極與上述氮化物半導體層之間；
[0017]上述柵極絕緣膜是電阻率為IO7 Ω cm至IO11 Ω cm的半絕緣膜。
[0018]根據(jù)本發(fā)明的場效應晶體管，可以判明:利用形成柵極絕緣膜的半絕緣膜的電阻率為IO11 Ω Cm以下的構(gòu)成，如圖3所示的特性J那樣，與柵極絕緣膜的電阻率超過IO11 Ω cm的情況相比，能夠顯著地提高耐受電壓。
[0019]另外，在圖3中，縱軸的耐受電壓(V)為在常溫(25°C )下，向源極電極施加0V、向柵極電極施加一 IOV的條件下，在被擊穿之前以50V的間隔增加漏極電極-源極電極間的電壓Vds的、擊穿前的電壓Vds(V)。另外，在本發(fā)明中，形成柵極絕緣膜的半絕緣膜的電阻率(IO7 Qcm~IO11 Qcm)的值為將該半絕緣膜夾在兩個電極間所測得的值，是在該電極間導通的電流密度為6.25 X IO^4 (A/cm2)時的值。
[0020]另外，已經(jīng)判明:利用形成上述柵極絕緣膜的半絕緣膜的電阻率為IO7Qcm以上這樣的構(gòu)成，與上述柵極絕緣膜的電阻率不足IO7Qcm的情況相比，能夠降低柵極泄漏電流。
[0021]另外，上述柵極泄漏電流為在常溫(25°C )下，向源極電極施加0V、向漏極電極施加600V、向柵極電極施加一 IOV的條件下測量的柵極泄漏電流的值。
[0022]另外，在一實施方式中，上述氮化物半導體層為GaN類半導體層。
[0023]根據(jù)該實施方式，利用上述GaN類半導體層，與砷化鎵(GaAs)類材料相比，帶隙能量增大，而且耐熱性良好，能夠在高溫下進行動作。
[0024]此外，在一實施方式中，在上述源極電極與上述漏極電極之間還具有形成在上述氮化物半導體層上且用來抑制電流崩塌的絕緣膜。 [0025]根據(jù)該實施方式，利用上述絕緣膜，能夠抑制電流崩塌。所謂的上述電流崩塌，是指在GaN類半導體元件中尤其成為問題的、與在低電壓動作下的晶體管的導通電阻相比、在高電壓動作下的晶體管的導通電阻明顯增大的現(xiàn)象。
[0026]另外，本發(fā)明的場效應晶體管的制造方法的特征在于，形成源極電極及漏極電極，上述源極電極及漏極電極至少有一部分形成在氮化物半導體層上或上述氮化物半導體層內(nèi)，配置成彼此隔開間隔；
[0027]在上述氮化物半導體層上且在上述源極電極與上述漏極電極之間，以電阻率為
IO7Ω cm至IO11 Ω cm的半絕緣膜形成柵極絕緣膜；
[0028]在上述柵極絕緣膜上形成柵極電極。
[0029]根據(jù)本發(fā)明的場效應晶體管的制造方法，因為以電阻率為IO7 Ω cm至IO11 Ω cm的半絕緣膜形成柵極絕緣膜，所以，與柵極絕緣膜的電阻率超過IO11 Ω Cm的情況相比，能夠顯著地提高耐受電壓，并且與上述柵極絕緣膜的電阻率不足IO7 Ω cm的情況相比，能夠降低柵極泄漏電流。
[0030]此外，一實施方式的場效應晶體管的制造方法的特征在于，在氮化物半導體層上形成用來抑制電流崩塌的第一絕緣膜；
[0031]通過蝕刻除去上述第一絕緣膜中預先確定的區(qū)域，使上述氮化物半導體層的預先確定的區(qū)域露出；
[0032]在上述第一絕緣膜上及從上述第一絕緣膜露出的上述氮化物半導體層上形成第
二絕緣膜；
[0033]通過蝕刻除去上述第二絕緣膜中預先確定的區(qū)域，使上述氮化物半導體層的上述預先確定的區(qū)域露出；
[0034]在上述第二絕緣膜上以及從上述第二絕緣膜露出的上述氮化物半導體層的上述預先確定的區(qū)域上形成電阻率為IO7 Qcm至IOllQcm的半絕緣膜構(gòu)成的柵極絕緣膜；
[0035]在上述柵極絕緣膜上對柵極金屬進行蒸鍍，形成柵極電極。
[0036]根據(jù)本發(fā)明的場效應晶體管的制造方法，在依次形成上述第一、第二絕緣膜并進行蝕刻加工后，形成上述柵極絕緣膜。因此，為了在上述第二絕緣膜上形成用于柵極電極的開口部而對上述第二絕緣膜進行蝕刻加工的工序是在形成上述柵極絕緣膜前進行的。由此，不必在上述柵極絕緣膜形成后進行蝕刻加工上述第二絕緣膜的工序，因而能夠避免因上述第二絕緣膜的蝕刻加工而導致上述柵極絕緣膜的膜厚不均。因為柵極絕緣膜的膜厚是規(guī)定閾值的極重要的因素，所以，強烈要求抑制柵極絕緣膜的膜厚不均。
[0037]根據(jù)本發(fā)明的場效應晶體管的制造方法，能夠精確地設定柵極絕緣膜的膜厚，能夠得到穩(wěn)定的閾值電壓。
[0038]另外，根據(jù)本發(fā)明的場效應晶體管的制造方法，因為形成電阻率為IO7Qcm至IO11 Qcm的半絕緣膜構(gòu)成的柵極絕緣膜，所以，如前上述，與柵極絕緣膜的電阻率超過IO11 Ω cm的情況相比，能夠顯著地提高耐受電壓，并且能夠降低柵極泄漏電流。
[0039]此外，利用上述第一絕緣膜，能夠抑制電流崩塌。所謂的上述電流崩塌，是指在GaN類半導體元件中尤其成為問題的、與在低電壓動作下的晶體管的導通電阻相比、在高電壓動作下的晶體管的導通電阻顯著增大的現(xiàn)象。上述第一絕緣膜例如由富含Si的SiN膜構(gòu)成。富含Si的SiN膜是指與化學計量的氮化硅膜相比、硅Si的比率較大的SiN膜。另外，利用在上述第一絕緣膜上形成的第二絕緣膜，能夠進一步降低柵極泄漏電流。該第二絕緣膜例如由化學計量的氮化硅膜制作而成。
[0040]根據(jù)本發(fā)明的場效應晶體管，已經(jīng)判明:通過使形成柵極絕緣膜的半絕緣膜的電阻率為IO11 Ω Cm以下這樣的結(jié)構(gòu)，與柵極絕緣膜的電阻率超過IO11 Ω cm的情況相比，能夠顯著地提高耐受電壓。
【專利附圖】

【附圖說明】
[0041]圖1是表不本發(fā)明場效應晶體管的第一實施方式的GaN類HFET的剖面圖；
[0042]圖2A是說明上述第一實施方式的GaN類HFET的制造工序的剖面圖；
[0043]圖2B是說明圖2A的工序的后續(xù)工序的剖面圖；
[0044]圖2C是說明圖2B的工序的后續(xù)工序的剖面圖；
[0045]圖3是表示柵極絕緣膜的電阻率與耐受電壓的關(guān)系的特性圖；
[0046]圖4是表示特性Kl與特性K2的1-V特性圖，其中特性Kl表示施加于形成上述第一實施方式所具有的柵極絕緣膜的半絕緣膜的電場強度改變時的電流密度變化特性，特性K2表示上述所施加的電場強度改變時的電阻率的變化特性；
[0047]圖5是表示特性KlOl及特性K102的I 一 V特性圖，特性KlOl表示施加于高絕緣性膜(SiO2)的電場強度改變時的電流密度的變化特性，特性K102表示上述電場強度改變時的電阻率的變化特性；
[0048]圖6是表示本發(fā)明場效應晶體管的第二實施方式的GaN類HFET的剖面圖；
[0049]圖7A是說明上述第一實施方式的GaN類HFET的制造工序的剖面圖；
[0050]圖7B是說明圖7A的工序的后續(xù)工序的剖面圖；
[0051]圖7C是說明圖7B的工序的后續(xù)工序的剖面圖；[0052]圖7D是說明圖7C的工序的后續(xù)工序的剖面圖。
【具體實施方式】
[0053]下面利用圖示的實施方式詳細說明本發(fā)明。
[0054](第一實施方式)
[0055]圖1是表示本發(fā)明場效應晶體管的第一實施方式即常開式GaN類HFET (異質(zhì)結(jié)場效應晶體管)的剖面圖。
[0056]如圖1所示，該第一實施方式的GaN類HFET在Si基板(未圖示)上依次形成有無摻雜GaN層11和無摻雜AlGaN層12。在該無摻雜GaN層11與無摻雜AlGaN層12的界面上產(chǎn)生2DEG (二維電子氣)19，由該無摻雜GaN層11和無摻雜AlGaN層12構(gòu)成氮化物半導體層積體。另外，上述基板不限于Si基板，可以使用藍寶石基板或SiC基板，也可以在藍寶石基板或SiC基板上使氮化物半導體層生長，或者像在GaN基板上使AlGaN層生長等那樣，在由氮化物半導體形成的基板上使氮化物半導體層生長。另外，也可以在基板與各層間適當形成緩沖層。此外，也可以在上述無摻雜GaN層11與無摻雜AlGaN層12之間形成層厚為Inm的AlN層。
[0057]在上述無摻雜AlGaN層12上隔著預先設定的間隔形成有源極電極13和漏極電極14，在上述無摻雜AlGaN層12上的源極電極13與漏極電極14之間且源極電極13側(cè)形成有柵極電極15。在此，上述無摻雜AlGaN層12的厚度例如為10nm，通過對源極電極13和漏極電極14進行退火而能夠?qū)崿F(xiàn)歐姆接觸。需要說明的是，也可以上述無摻雜AlGaN層12的厚度例如為30nm，通過在無摻雜AlGaN層12的歐姆接觸部分預先摻雜Si而使之η型化來實現(xiàn)電極的歐姆接觸。另外，也可以在無摻雜AlGaN層12的源極電極和漏極電極下預先形成凹槽，通過對源極電極和漏極電極進行蒸鍍、退火來實現(xiàn)歐姆接觸。
[0058]如圖1所示，在上述柵極電極15與無摻雜AlGaN層12之間形成有柵極絕緣膜17，作為一例，該柵極絕緣膜17由作為半絕緣膜的富含Si的氮化硅膜制作而成。該富含Si的氮化硅膜是指與S1:N = 0.75:1的化學計量的氮化硅膜相比硅Si的比率較大的SiN膜，例如Si與N的組成比為S1:N = 1.1~1.9:1。另外，作為優(yōu)選的一例，Si與N的組成比為S1:N = 1.3 ~1.5:1。
[0059]另外，在柵極絕緣膜17與源極電極13之間的無摻雜AlGaN層12上以及柵極絕緣膜17與漏極電極14之間的無摻雜AlGaN層12上形成有保護膜18，該保護膜18是用來抑制電流崩塌的絕緣膜，作為一例，由富含Si的氮化硅膜制作而成。
[0060]此外，在柵極絕緣膜17與源極電極13之間的保護膜18上以及柵極絕緣膜17與漏極電極14之間的保護膜18上形成有處理(:/ π ★> )絕緣膜20。作為一例，該處理絕緣膜20由S1:N = 0.75:1的化學計量的氮化娃膜制作而成。
[0061]在該第一實施方式中，作為一例，上述柵極絕緣膜17的膜厚為20nm，上述保護膜18的膜厚為30nm，處理絕緣膜20的膜厚為150nm。
[0062]接著，依次參照圖2A~圖2C，說明上述GaN類HFET的制造方法。
[0063]首先，如圖2A所示，利用MOCVD (有機金屬氣相沉積)法，在未圖示的Si基板上依次形成無摻雜GaN層11和無摻雜AlGaN層12。該無摻雜GaN層11與無摻雜AlGaN層12構(gòu)成氮化物半導體層積體。[0064]然后，如圖2A所示，利用等離子體CVD法，在上述無摻雜AlGaN層12上形成成為保護膜18的氮化娃膜28。作為一例,成為該保護膜18的氮化娃膜28的生長溫度為225°C,但也可以在200°C?400°C的范圍內(nèi)進行設定。另外，作為一例，成為上述保護膜18的氮化娃膜28的膜厚為30nm,但也可以在20nm?250nm的范圍內(nèi)進行設定。
[0065]另外，作為一例，利用上述等離子體CVD法形成氮化硅膜28時的氣體流量比為N2/NH3/SiH4 = 300sccm/40sccm/35sccm。由此,能夠形成與化學計量的氮化娃膜相比娃Si的比率較大的氮化硅膜28。利用該氮化硅膜28，與化學計量的氮化硅膜相比，能夠進一步抑制電流崩塌。此外，例如如果成為保護膜18的氮化硅膜28的Si與N的組成比為S1:N =1.1?1.9:1，則比S1:N = 0.75:1的化學計量的氮化硅膜對電流崩塌的抑制更有效。該電流崩塌是指在GaN類半導體元件中表現(xiàn)尤其明顯的、與在低電壓動作下的晶體管的導通電阻相比、在高電壓動作下的晶體管的導通電阻明顯增大的現(xiàn)象。
[0066]接著，在成為上述保護膜18的氮化硅膜28上形成光致抗蝕層(未圖示)，通過曝光、顯影，除去應該形成源極電極13、漏極電極14的區(qū)域的上述光致抗蝕層及應該形成柵極絕緣膜17的區(qū)域的上述光致抗蝕層，將該光致抗蝕層作為掩模，進行干式蝕刻。由此，如圖2A所示，除去成為上述保護膜18的氮化硅膜28中應該形成源極電極13、漏極電極14的區(qū)域及應該形成柵極絕緣膜17的區(qū)域，在該區(qū)域上露出無摻雜AlGaN層12。
[0067]然后，對成為上述保護膜18的氮化硅膜28進行熱處理，該熱處理例如在溫度為500°C下進行30分鐘。需要說明的是，作為一例，上述熱處理的溫度也可以在500°C?700°C的范圍內(nèi)進行設定。
[0068]之后，如圖2B所示，利用等離子體CVD (化學氣相沉積)法，在上述保護膜18上形成成為柵極絕緣膜17的、作為半絕緣膜的氮化硅膜27。成為該柵極絕緣膜17的氮化硅膜27比化學計量的氮化硅膜增大了硅Si的比率。
[0069]在此，作為形成成為上述柵極絕緣膜17的氮化硅膜27時的等離子體CVD的成膜條件，作為一例，RF功率為50 (W)，SiH4與NH3的流量比(SiH4/NH3)為0.92，壓力為0.7Torr，基板溫度為225°C。
[0070]接著，如圖2B所示，通過使用抗蝕劑的構(gòu)圖，使覆蓋露出在上述氮化硅膜27中的開口 22的AlGaN層12以及上述開口 22周緣的保護膜18的部分殘留，形成柵極絕緣膜17。
[0071]然后，如圖2C所示，利用等離子體CVD法，在形成成為處理絕緣膜20的化學計量的氮化硅膜29后，通過光刻與蝕刻，在形成柵極電極15的部分形成開口 21。
[0072]之后，整面濺射TiN，通過光刻在應該形成柵極電極15的電極形成區(qū)域形成抗蝕圖案(未圖示)，將該抗蝕圖案作為掩模，進行干式蝕刻或濕式蝕刻，除去上述電極形成區(qū)域以外其他區(qū)域的TiN膜，如圖2C所示，形成由TiN電極形成的柵極電極15。柵極絕緣膜17位于該柵極電極15的正下方。
[0073]接著，如圖2C所示，通過光刻和蝕刻，在形成源極電極13、漏極電極14的部分的氮化硅膜29上形成開口 31，32。
[0074]然后，通過光刻，形成應該形成源極電極13、漏極電極14的區(qū)域(在上述開口31，32上露出的AlGaN層12的區(qū)域)開口了的光致抗蝕層(未圖示)，在該光致抗蝕層上依次蒸鍍Ti, Al,通過剝離,如圖1所示,在上述露出的AlGaN層12上形成由Ti/Al電極形成的源極電極13、漏極電極14。上述Ti/Al電極為Ti層、Al層依次層積的層積結(jié)構(gòu)的電極。接著，對上述源極電極13、漏極電極14進行熱處理，使之成為歐姆電極。作為一例，該熱處理(歐姆退火)的條件為在500°C下進行30分鐘，但上述熱處理的條件不限于此，例如可以在400°C~600°C的范圍內(nèi)設定上述熱處理溫度。
[0075]根據(jù)按照上述方式制作的上述第一實施方式的GaN類HFET，形成柵極絕緣膜15的半絕緣膜的電阻率P為3.9 X 109Qcm。上述電阻率P的值(3.9 X IO9 Qcm)是將上述半絕緣膜夾在兩個電極之間所測得的值，是在該電極間導通的電流密度為6.25X10 —4(A/cm2)時的值。
[0076]在該第一實施方式中，如圖3所示，通過具有由電阻率P = 3.9X IO9Qcm的半絕緣膜形成的柵極絕緣膜15，可以得到1000V的耐受電壓。需要說明的是，圖3的橫軸為電阻率(Qcm)，橫軸刻度 1.E+06U.E+07U.E+08U.Ε+09、...、1.Ε+13 分別表示 IO6UO7(Qcm)、
IO8( Ω cm)、IO9 ( Ω cm)、…IO13 ( Ω cm)。另外，在圖3中，縱軸的耐受電壓(V)為在常溫(25°C )下，向源極電極施加0V、向柵極電極施加一 IOV的條件下，在被絕緣擊穿之前以50V的間隔增加漏極電極一源極電極間的電壓Vds的、被絕緣擊穿之前的電壓Vds(V)。
[0077]由圖3可知，在柵極絕緣膜的電阻率超過I X IO11 Ω cm時，耐受電壓急劇減小。另外，已經(jīng)判明:在柵極絕緣膜的電阻率低于IXlO7Qcm時，柵極泄漏電流增大。該柵極泄漏電流是在常溫(25°C )下，向源極電極施加0V、向漏極電極施加600V、向柵極電極施加一IOV的條件下所測量的柵極泄漏電流的值。 [0078]另外，在圖3中，方塊P表示在形成柵極絕緣膜17的半絕緣膜的電阻率P約為I X 101° ( Ω Cm)的情況下，在680°C下對該半絕緣膜進行一小時的退火情況下的耐受電壓與電阻率。如方塊P所示，通過對柵極絕緣膜17進行退火^80°C、一小時)，與未進行退火情況下的耐受電壓800V相比，即使在相同電阻率條件下也能夠?qū)⒛褪茈妷禾岣?00V以上。
[0079]接著，參照圖4，說明上述電阻率P =3.9X109Qcm的半絕緣膜的I—V特性K1。
[0080]該半絕緣膜的I 一 V特性Kl是表示在將上述半絕緣膜夾在兩個電極間并改變施加于上述半絕緣膜的電場強度時、在上述兩個電極間導通的電流密度的變化曲線。需要說明的是，圖4左側(cè)縱軸為電流密度(A/cm2)，縱軸刻度1.E-09U.Ε_08、1.Ε_07、1.Ε-06、…、
1.Ε+01 分別表不 10 9 (A/cm2)、10 8 (A/cm2)、10 7 (A/cm2)、10 6 (A/cm2)、...10+1 (A/cm2)。
[0081]在上述半絕緣膜中，如I 一 V特性Kl所示，在電場強度為5~15(MV/cm)的范圍內(nèi)，電流密度基本與電場強度的增大成正比地增加，但是即使電場強度超過15(MV/cm)，也不至于絕緣擊穿。
[0082]另外，圖4的特性K2表示隨著橫軸的所施加的電場強度的變化，由右側(cè)的縱軸所表示的電阻率(Ω cm)如何改變。需要說明的是，圖4右側(cè)的縱軸刻度1.E+05U.E+06、1.E+07U.Ε+08、...、1.Ε+15 分別表示 IO5 ( Ω cm)、IO6 ( Ω cm)、IO7 ( Ω cm)、IO8 ( Ω cm)、...1O15 ( Ω cm)。該特性K2的電阻率(Ω cm)為上述I — V特性Kl的電場強度除以電流密度所得到的值。由圖可知，對于上述半絕緣膜而言，通過使所施加的電場強度增加，上述特性K2的電阻率降低。
[0083]接著，參照圖5，說明高絕緣性膜(SiO2)的I — V特性KlOI。該高絕緣性膜(SiO2)的I 一 V特性KlOl是表示在將上述高絕緣性膜(SiO2)夾在兩個電極間并改變施加于上述高絕緣性膜(SiO2)的電場強度時，在上述兩個電極間導通的電流的密度變化的曲線。需要說明的是，圖5左側(cè)的縱軸為電流密度(A/cm2)，縱軸刻度1.E- 09、1.E — 08、1.E — 07、1.E — 06、…、1.E+01 分別表示 I(T9(A/cm2)、1(T8(A/cm2)、1(T7 (A/cm2)、1(T6 (A/cm2)、…10+1 (A/cm2) ο
[0084]在該高絕緣性膜(SiO2)中，如I — V特性KlOl所示，在所施加的電場強度超過8 (MV/cm)時，電流密度急劇增加，在施加的電場強度超過10 (MV/cm)時，被絕緣擊穿。另一方面，圖5的特性K102表不隨著橫軸的電場強度的變化，由右側(cè)的縱軸所表不的電阻率(Qcm)如何改變。該特性K102的電阻率(Qcm)為上述I — V特性KlOl的電場強度除以電流密度得到的值。需要說明的是，圖5右側(cè)的縱軸刻度1.E+05U.E+06U.E+07U.E+08、…、
1.E+15 分別表示 IO5 ( Ω cm)、IO6 ( Ω cm)、IO7 ( Ω cm)、IO8 ( Ω cm),...1O15 ( Ω cm)。該高絕緣性膜(SiO2)在所施加的電場強度不超過8 (MV/cm)時，電阻率沒有較大的變化，在所施加的電場強度超過8 (MV/cm)時，電阻率急劇降低，在所施加的電場強度超過10 (MV/cm)，被絕緣擊穿。
[0085]這樣，針對如圖5的特性KlOl所示，高絕緣性膜(SiO2)在施加的電場強度超過10 (MV/cm)時會被絕緣擊穿的情況，在本實施方式中，在作為柵極絕緣膜15而采用的上述半絕緣膜(電阻率P = 3.9X IO9 Qcm)中，如圖4的特性Kl所示，表示電流密度與所施加的電場強度的增大成比例地增加的I 一 V特性，即使所施加的電場強度超過15(MV/cm)也不至于被絕緣擊穿。
[0086]即，已經(jīng)判明:通過像本實施方式的GaN類HFET那樣，采用電流密度為 6.25 X IO^4 (A/cm2)時、電阻率為3.9 X IO9 Ω cm的半絕緣膜作為柵極絕緣膜15，與采用電阻率超過IXlO12(Qcm)的高絕緣性膜(SiO2)作為柵極絕緣膜的情況相比，能夠顯著地提高耐受電壓。
[0087]另外，如前述的圖3所示，通過將作為上述柵極絕緣膜的半絕緣膜的電阻率設定在IO7 Ω Cm~IO11 Ω Cm的范圍內(nèi)，與柵極絕緣膜的電阻率超過IO11 Ω cm的情況相比，能夠顯著地提高耐受電壓，并且與柵極絕緣膜的電阻率不足IO7 Ω cm的情況相比，能夠降低柵極泄漏電流。
[0088](第二實施方式)
[0089]圖6是表示本發(fā)明場效應晶體管的第二實施方式的常開式GaN類HFET (異質(zhì)結(jié)場效應晶體管)的剖面圖。
[0090]如圖6所示，該第二實施方式的GaN類HFET在Si基板(未圖示)上依次形成無摻雜GaN層51和無摻雜AlGaN層52。在該無摻雜GaN層51與無摻雜AlGaN層52的界面上產(chǎn)生2DEG (二維電子氣)59。由該無摻雜GaN層51與無摻雜AlGaN層52構(gòu)成氮化物半導體層積體。
[0091]在上述無摻雜AlGaN層52上隔著預先確定的間隔形成源極電極53和漏極電極54。在上述無摻雜AlGaN層52上的源極電極53與漏極電極54之間且源極電極53側(cè)形成柵極電極55。在此，上述無摻雜AlGaN層52的厚度例如為10nm，通過對源極電極53和漏極電極54進行退火，能夠形成歐姆接觸。另外，也可以上述無摻雜AlGaN層52的厚度例如為30nm，通過在無摻雜AlGaN層52的歐姆接觸部分預先摻雜Si并使之η型化來實現(xiàn)電極的歐姆接觸。另外，也可以在無摻雜AlGaN層52的源極電極與漏極電極下預先形成凹槽，通過對源極電極及漏極電極進行蒸鍍、退火來實現(xiàn)歐姆接觸。
[0092]如圖6所示，在該第二實施方式中，在上述柵極電極55與無摻雜AlGaN層52之間形成有柵極絕緣膜57。另外，在由上述柵極電極55與上述無摻雜AlGaN層52夾著且上述柵極絕緣膜57與上述源極電極53之間及上述柵極絕緣膜57與漏極電極54之間，在上述無摻雜AlGaN層52上形成有作為第一絕緣膜的保護膜58。作為一例，該保護膜58由富含Si的氮化硅膜制作，是用來抑制電流崩塌的絕緣膜。該富含Si的氮化硅膜是指與化學計量的氮化硅膜相比、硅Si的比率較大的SiN膜，例如Si與N的組成比為S1:N = 1.1?1.9:1。此外，在優(yōu)選的一例中，Si與N的組成比為S1:N = 1.3?1.5:1。
[0093]另外，在該第二實施方式中，在上述保護膜58上形成有作為第二絕緣膜的處理絕緣膜60，在該處理絕緣膜60上形成有上述柵極絕緣膜57及上述柵極電極55。另外，在上述柵極電極55及柵極絕緣膜57上形成有層間絕緣膜61。此外，在源極電極53及漏極電極54上形成有供電用金屬81，82。
[0094]在該第二實施方式中，作為一例，上述柵極絕緣膜57的膜厚為20nm，上述保護膜58的膜厚為30nm，處理絕緣膜60的膜厚為150nm。
[0095]接著，依次參照圖7A?圖7D，說明上述GaN類HFET的制造方法。
[0096]首先，如圖7A所示，利用MOCVD (有機金屬氣相沉積)法，在未圖示的Si基板上依次形成無摻雜GaN層51和無摻雜AlGaN層52，由該無摻雜GaN層51和無摻雜AlGaN層52構(gòu)成化合物半導體層積體。需要說明的是，上述基板不限于Si基板，可以使用藍寶石基板或SiC基板，也可以在藍寶石基板或SiC基板上使氮化物半導體層生長、或者像在GaN基板上使AlGaN層生長等那樣，在由氮化物半導體形成的基板上使氮化物半導體層生長。另外，也可以在基板與各層間適當?shù)匦纬删彌_層。
[0097]然后，如圖7A所示，利用等離子體CVD法，在上述無摻雜AlGaN層52上形成氮化硅膜68，該氮化硅膜67成為作為第一絕緣膜的保護膜58。作為一例，成為該保護膜58的氮化硅膜68的生長溫度為225°C，但也可以在200°C?400°C的范圍內(nèi)進行設定。另外，作為一例，成為上述保護膜58的氮化硅膜68的厚度為30nm，但也可以在20nm?250nm的范圍內(nèi)進行設定。
[0098]另外，作為一例，利用上述等離子體CVD法形成氮化硅膜68時的氣體流量比為N2/NH3/SiH4 = 300sccm/40sccm/35sccm。由此,能夠形成與化學計量的氮化娃膜相比娃Si的比率較大的氮化硅膜68。利用該氮化硅膜68，與化學計量的氮化硅膜相比，能夠進一步抑制電流崩塌。此外，例如如果使成為作為第一絕緣膜的保護膜58的氮化硅膜68的Si與N的組成比S1:N = 1.1?1.9:1,則比S1:N = 0.75:1的化學計量的氮化娃膜對電流崩塌的抑制更有效。該電流崩塌是指在GaN類半導體元件中表現(xiàn)尤為明顯的、與在低電壓動作下的晶體管的導通電阻相比、在高電壓動作下的晶體管的導通電阻顯著增大的現(xiàn)象。
[0099]接著，在成為上述保護膜58的氮化硅膜68上形成光致抗蝕層(未圖示)，通過曝光、顯影，除去應該形成源極電極53、漏極電極54的區(qū)域上的上述光致抗蝕層、以及應該形成柵極絕緣膜57的區(qū)域上的上述光致抗蝕層，將該光致抗蝕層作為掩模，進行干式蝕刻。由此，如圖7A所示，從成為作為上述第一絕緣膜的保護膜58的氮化硅膜68露出應該形成源極電極53、漏極電極54的區(qū)域以及應該形成柵極絕緣膜57的區(qū)域的無摻雜AlGaN層52。
[0100]接著，對成為作為上述第一絕緣膜的保護膜58的氮化硅膜68進行熱處理。該熱處理例如在溫度為500°C下進行30分鐘。需要說明的是，作為一例，上述熱處理的溫度可以在500°C?700°C的范圍內(nèi)進行設定。[0101]之后，如圖7B所示，利用等離子體CVD (化學氣相沉積)法，在從上述保護膜58露出的AlGaN層52上形成氮化硅膜70，氮化硅膜70成為作為第二絕緣膜的處理絕緣膜60。成為該處理絕緣膜60的氮化硅膜70為化學計量的氮化硅膜。然后，通過光刻，由光致抗蝕層形成掩模，通過濕式蝕刻各向同性地對成為作為上述第二絕緣膜的處理絕緣膜60的氮化硅膜70進行蝕刻。由此，如圖7B所示，除去上述氮化硅膜70中應該形成柵極電極55、柵極絕緣膜57的區(qū)域，朝向AlGaN層52形成前端變細的形狀的開口部77。
[0102]接著，如圖7C所示，利用等離子體CVD (化學氣相沉積)法，在作為上述第二絕緣膜的處理絕緣膜60上以及處理絕緣膜60的開口部77所露出的AlGaN層52上形成成為柵極絕緣膜57的、作為半絕緣膜的氮化硅膜。作為該柵極絕緣膜57的氮化硅膜與化學計量的氮化硅膜相比，增大了硅Si的比率。
[0103]在此，作為形成成為上述柵極絕緣膜57的氮化硅膜時的等離子體CVD的成膜條件，作為一例，使RF功率為50 (W)，使SiH4與NH3的流量比(SiH4/NH3)為0.92，使壓力為
0.7Torr,使基板溫度為225°C。
[0104]之后，整面濺射Tin，通過光刻在應該形成柵極電極55的電極形成區(qū)域形成抗蝕圖案(未圖示)，將該抗蝕圖案作為掩模，進行干式蝕刻或濕式蝕刻，除去上述電極形成區(qū)域以外其他區(qū)域的TiN膜，如圖7D所示，由TiN電極形成柵極電極55。成為柵極絕緣膜57的氮化娃膜67位于該柵極電極55的正下方。
[0105]接著，在上述柵極電極55上形成抗蝕圖案(未圖示)，將該抗蝕圖案作為掩模，對上述柵極電極55下以外的區(qū)域的氮化硅膜67進行蝕刻，作為柵極絕緣膜57。
[0106]然后，通過光刻形成應該形成源極電極53、漏極電極54的區(qū)域開口 了的抗蝕圖案(未圖示)，將該抗蝕圖案作為掩模，對上述氮化硅膜70進行蝕刻，作為處理絕緣膜60。
[0107]接著，通過光刻，形成應該形成源極電極53、漏極電極54的區(qū)域(露出的AlGaN層52的區(qū)域)開口了的光致抗蝕層(未圖示)，在該光致抗蝕層上依次蒸鍍Ti，Al，通過剝離，如圖6所示，在上述露出的AlGaN層52上形成由Ti/Al電極形成的源極電極53、漏極電極54。上述Ti/Al電極是Ti層、Al層依次層積的層積結(jié)構(gòu)的電極。然后，對上述源極電極53、漏極電極54進行熱處理，形成歐姆電極。作為一例，該熱處理(歐姆退火)的條件為在500°C下進行30分鐘，但上述熱處理的條件不限于此，例如可以在400°C?600°C的范圍內(nèi)設定上述熱處理溫度。
[0108]然后，通過等離子體CVD法，形成成為層間絕緣膜61的化學計量的氮化硅膜，通過CMP (化學機械拋光)法等方法使之平坦化。接著，形成源極電極53、漏極電極54上的區(qū)域開口了的光致抗蝕層(未圖示)，在該光致抗蝕層上依次蒸鍍供電金屬，形成供電金屬81，82。作為上述供電金屬，例如可以使用Al、Cu等。
[0109]根據(jù)按照上述方式制作的上述第二實施方式的GaN類HFET，形成柵極絕緣膜57的半絕緣膜的電阻率P為3.9 X IO9 Ω cm。上述電阻率P的值(3.9 X IO9 Qcm)是將上述半絕緣膜夾在兩個電極間而測得的值，是在該電極間導通的電流密度為6.25X IO-4(A/cm2)時的值。該半絕緣膜的I 一 V特性與前述的圖4所示的I 一 V特性Kl相同。
[0110]在該第二實施方式中，通過具有電阻率P = 3.9X109Qcm的半絕緣膜形成的柵極絕緣膜57，如圖3所示，能夠得到1000V的耐受電壓。
[0111]即根據(jù)該第二實施方式，形成柵極絕緣膜57的半絕緣膜的電阻率為3.9X IO9Qcm,上述半絕緣膜的電阻率在IO7Qcm以上且IO11Qcm以下，因此，如前上述，與柵極絕緣膜的電阻率超過IO11Qcm的情況相比，能夠顯著地提高耐受電壓，并且與柵極絕緣膜的電阻率低于IO7Qcm的情況相比，能夠降低柵極泄漏電流。
[0112]另外，根據(jù)依次參照圖7A~圖7D而說明的上述第二實施方式GaN類HFET的制造方法，如圖7A~圖7C所示，依次形成作為上述第一絕緣膜的保護膜58和作為上述第二絕緣膜的處理絕緣膜60，在進行蝕刻加工后，形成上述柵極絕緣膜57。因此，因為在AlGaN層52露出的狀態(tài)下層積柵極絕緣膜57，之后沒有蝕刻工序，所以，柵極電極55下的柵極絕緣膜57的厚度只由利用等離子體CVD法形成的柵極絕緣膜57的層積膜厚決定。
[0113]由此，能夠避免因蝕刻加工而導致上述柵極絕緣膜57的膜厚不均。因此，能夠得到穩(wěn)定的閾值電壓。
[0114]另外，利用由上述富含硅的氮化硅膜制作的保護膜58，能夠抑制電流崩塌，并且利用由上述化學計量的氮化硅膜制作的處理絕緣膜60，能夠進一步降低柵極泄漏電流。
[0115]另外，在上述第一、第二實施方式中，雖然使形成柵極絕緣膜的半絕緣膜為硅Si的比率比化學計量的氮化硅膜大的SiN膜，但也可以為SiON膜。另外，在上述第一、第二實施方式中，通過在形成柵極絕緣膜后對柵極絕緣膜進行退火，能夠進一步提高耐受電壓。
[0116]另外，在上述第一、第二實施方式中，雖然由GaN層和AlGaN層構(gòu)成該GaN類半導體層積體，但也可以為含有由AlxInyGa1IyN(X≥0、y≥0、0 ( x+y < I)所表示的GaN類半導體層的結(jié)構(gòu)。即，上述GaN類半導體層積體可以為含有AlGaN、GaN、InGaN等的結(jié)構(gòu)。此外，在上述實施方式中，雖然針對常開式HFET進行了說明，但常閉式也能夠得到相同的效果O
[0117]此外，在上述第一、第二實施方式中，雖然使用Si基板作為基板，但也可以使用藍寶石基板或SiC基板。而且，也可以像在上述GaN基板上使AlGaN層生長等那樣，在由氮化物半導體形成的基板上使氮化物半導體層生長。此外，也可以在基板與各層間適當?shù)匦纬删彌_層。另外，也可以在GaN層11，51與AlGaN層12，52之間形成例如膜厚為Inm左右的由AlN制作的異質(zhì)結(jié)改良層。此外，也可以在上述AlGaN層12，52上形成GaN覆蓋層。而且，在上述實施方式中，雖然由TiN制作柵極電極15，55，但也可以由WN進行制作。此外，也可以由Pt/Au或Ni/Au制作柵極電極15，55。另外，作為上述柵極材料，在與上述氮化物半導體接合的情況下，也可以使用成為肖特基結(jié)的材料。
[0118]另外，在上述第一、第二實施方式中，雖然作為上述歐姆電極的源極電極13，53和漏極電極14，54為Ti層、Al層依次層積而成的Ti/Al電極，但是也可以是Ti層、Al層、TiN層依次層積而成的Ti/Al/TiN電極。另外，也可以使用AlSi層或AlCu層來代替上述Al層。此外，作為源極電極、漏極電極，可以為Hf/Al電極。作為源極電極、漏極電極，可以是在Ti/Al或Hf/Al上層積Ni/Au的電極，也可以是在Ti/Al或Hf/Al上層積Pt/Au的電極，還可以是在Ti/Al或Hf/Al上層積Au的電極。
[0119]雖然針對本發(fā)明的【具體實施方式】進行了說明，但本發(fā)明不限于上述實施方式，能夠在本發(fā)明的范圍內(nèi)進行各種變更來實施。
[0120]附圖標記說明
[0121 ] 11,51 無慘雜 GaN 層
[0122]12，52 無摻雜 AlGaN 層[0123]13,53源極電極
[0124]14,54漏極電極
[0125]15，55柵極電極
[0126]17，57柵極絕緣膜
[0127]18，58 保護膜
[0128]19，59 二維電子氣
[0129]20,60處理絕緣膜
[0130]22, 62, 77 開口部
[0131]27，28，68，70 氮化硅膜
[0132]61層間絕緣膜。
【權(quán)利要求】
1.一種場效應晶體管，其特征在于，具有: 氮化物半導體層(12，52)； 源極電極(13，53)及漏極電極(14，54)，上述源極電極(13，53)與上述漏極電極(14，54)至少有一部分形成在上述氮化物半導體層(12，52)上或上述氮化物半導體層(12，52)內(nèi)，并且配置成彼此隔開間隔； 柵極電極(15，55)，形成在上述氮化物半導體層(12，52)上且配置在上述源極電極(13，53)與上述漏極電極(14，54)之間； 柵極絕緣膜(17，57)，形成于上述柵極電極(15，55)與上述氮化物半導體層(12，52)之間； 上述柵極絕緣膜(17，57)是電阻率為IO7 Qcm至IO11 Qcm的半絕緣膜。
2.如權(quán)利要求1上述的場效應晶體管，其特征在于，上述氮化物半導體層(12，52)為GaN類半導體層(12，52)。
3.如權(quán)利要求1或2上述的場效應晶體管，其特征在于，在上述源極電極(13，53)與上述漏極電極(14，54)之間還具有形成在所述氮化物半導體層(12，52)上且用來抑制電流崩塌的絕緣膜(18，58)。
4.一種場效應晶體管的 制造方法，其特征在于，形成源極電極(13)及漏極電極(14)，上述源極電極(13)與上述漏極電極(14)至少有一部分形成在氮化物半導體層(12)上或上述氮化物半導體層(12)內(nèi)，并且上述源極電極(13)與上述漏極電極(14)彼此隔開間隔; 在上述氮化物半導體層(12)上且在上述源極電極(13)與上述漏極電極(14)之間，以電阻率為IO7 Qcm至IO11 Qcm的半絕緣膜形成柵極絕緣膜(17)； 在上述柵極絕緣膜(17)上形成柵極電極(15)。
5.一種場效應晶體管的制造方法，其特征在于，在氮化物半導體層(52)上形成用來抑制電流崩塌的第一絕緣膜(68)； 通過蝕刻除去上述第一絕緣膜(68)中預先確定的區(qū)域，使上述氮化物半導體層(52)的預先確定的區(qū)域露出； 在上述第一絕緣膜(68)上和從上述第一絕緣膜(68)露出的上述氮化物半導體層(52)上形成第二絕緣膜(70)； 通過蝕刻除去上述第二絕緣膜(70)中預先確定的區(qū)域，使上述氮化物半導體層(52)的上述預先確定的區(qū)域露出； 在上述第二絕緣膜(70)上和從上述第二絕緣膜(70)露出的上述氮化物半導體層(52)的上述預先確定的區(qū)域上形成由電阻率為IO7 Qcm至IO11 Qcm的半絕緣膜形成的柵極絕緣膜(57)； 在上述柵極絕緣膜(57)上對柵極金屬進行蒸鍍而形成柵極電極(55)。
【文檔編號】H01L29/78GK103930978SQ201280055638
【公開日】2014年7月16日 申請日期:2012年10月5日 優(yōu)先權(quán)日:2011年11月14日
【發(fā)明者】永久哲三, 吐田真一 申請人:夏普株式會社