專利名稱：納米線浮柵晶體管的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及晶體管，更具體地說(shuō)，涉及具有浮柵的晶體管和利用浮柵晶體管的存儲(chǔ)器件。
背景技術(shù)：
自二十世紀(jì)五十年代初普及以來(lái)，晶體管便領(lǐng)導(dǎo)了電子革命。晶體管持續(xù)作為構(gòu)造更小、更快、更能量有效的器件的革新的焦點(diǎn)。晶體管普遍用于處理器、存儲(chǔ)器件和許多其他類型的電路。存儲(chǔ)器件通常涉及用于控制在諸如電容器的部件、相變材料或其他材料中的數(shù)據(jù)存儲(chǔ)的晶體管的使用。還已利用晶體管的在晶體管中存儲(chǔ)數(shù)據(jù)的特征而構(gòu)造了存儲(chǔ)器件。

發(fā)明內(nèi)容
本發(fā)明的一個(gè)示例性實(shí)施例是一種浮柵晶體管。所述浮柵晶體管包括基本上為圓柱形形式的一條或多條柵控線(gated wire)。所述浮柵晶體管包括至少部分地覆蓋所述柵控線的第一柵極介電層。所述浮柵晶體管還包括間斷地設(shè)置在所述第一柵極介電層上的多個(gè)柵極晶體。所述浮柵晶體管還包括覆蓋所述柵極晶體和所述第一柵極介電層的第二柵極介電層。本發(fā)明的另一示例性實(shí)施例是制造器件的方法。所述方法包括形成基本上為圓柱形形式的一條或多條柵控線。所述方法還包括形成至少部分地覆蓋所述柵控線的第一柵極介電層。所述方法還包括形成間斷地設(shè)置在所述第一柵極介電層上的多個(gè)柵極晶體。所述方法還還包括形成覆蓋所述柵極晶體和所述第一柵極介電層的第二柵極介電層。本發(fā)明的又一示例性實(shí)施例是一種存儲(chǔ)單元(memory cell)。所述存儲(chǔ)單元包括基本上為圓柱形形式的一條或多條柵控線。所述存儲(chǔ)單元還包括至少部分地覆蓋所述柵控線的第一柵極介電層。所述存儲(chǔ)單元還包括間斷地設(shè)置在所述第一柵極介電層上的多個(gè)柵極晶體。所述存儲(chǔ)單元還包括覆蓋所述柵極晶體和所述第一柵極介電層的第二柵極介電層。


在本說(shuō)明書(shū)結(jié)尾的權(quán)利要求書(shū)中特別地指出并明確地要求保護(hù)被視為本發(fā)明的主題。通過(guò)下面結(jié)合附圖進(jìn)行的詳細(xì)描述，本發(fā)明的上述和其他目標(biāo)、特征和優(yōu)點(diǎn)將變得顯而易見(jiàn)。在附圖中:圖1示出浮柵晶體管的示例性實(shí)施例的橫截面；圖2示出制造器件的方法202的示例性實(shí)施例；圖3A示出根據(jù)本發(fā)明的實(shí)施例在半導(dǎo)體層中納米線、源極襯墊(source pad)和漏極襯墊(drain pad)的形成；圖3B示出圖3A的俯視圖4A示出根據(jù)本發(fā)明的實(shí)施例的一條或多條柵控線的形成；圖4B示出圖4A的俯視圖；圖5A沿圖3B所示的直線A1-A2示出至少部分地覆蓋所述一條或多條柵控線的第一柵極介電層的形成；圖5B示出圖5A的橫截面；圖6A沿圖3B所示的直線A1-A2示出在第一柵極介電層的暴露表面上的多個(gè)柵極晶體的形成；圖6B示出圖6A的橫截面；圖7A示出根據(jù)本發(fā)明的實(shí)施例的第二柵極介電層的形成；圖7B示出圖7A的橫截面；圖8A示出根據(jù)本發(fā)明的實(shí)施例的柵極導(dǎo)體層的形成；圖8B示出圖8A的橫截面；圖9A示出根據(jù)本發(fā)明的實(shí)施例的一個(gè)或多個(gè)柵極側(cè)壁間隔物(spacer)的形成；以及圖9B示出圖9A的俯視圖。
具體實(shí)施例方式將參考本發(fā)明的實(shí)施例描述本發(fā)明。在本發(fā)明的整個(gè)說(shuō)明書(shū)中，參考圖1-9B。如下面詳細(xì)描述的，本發(fā)明的實(shí)施例包括浮柵晶體管、存儲(chǔ)單元和制造器件的方法。圖1示出浮柵晶體管102的示例性實(shí)施例的橫截面。在一個(gè)實(shí)施例中，浮柵晶體管102為存儲(chǔ)單元。浮柵晶體管102可以包括基本上為圓柱形形式的一條或多條柵控線104。在一個(gè)實(shí)施例中，每條柵控線104的直徑小于20納米。參考圖1，柵控線的直徑是在沿著進(jìn)入頁(yè)面的方向截取的柵控線104的橫截面上測(cè)出的。浮柵晶體管102可以包括至少部分地覆蓋柵控線104的第一柵極介電層106。浮柵晶體管102可以包括多個(gè)間斷地設(shè)置在第一柵極介電層106上的柵極晶體108。在一個(gè)實(shí)施例中，柵極晶體108為導(dǎo)電性的。在另一實(shí)施例中，柵極晶體108為半導(dǎo)體。例如，柵極晶體108可以為多晶硅。柵極晶體108還可以被配置為在沒(méi)有施加的電場(chǎng)時(shí)存儲(chǔ)電荷。在一個(gè)實(shí)施例中，浮柵晶體管102包括覆蓋柵極晶體108和第一柵極介電層106的第二柵極介電層110。浮柵晶體管102可以包括半導(dǎo)體層112，該半導(dǎo)體層112帶有(carry)柵控線104。在一個(gè)實(shí)施例中，半導(dǎo)體層112包括源極襯墊114和漏極襯墊116。應(yīng)注意,源極襯墊114的位置可以與漏極襯墊116的位置互換。因此，在某些實(shí)施例中，源極襯墊114和漏極襯墊116的位置與根據(jù)圖1所示的位置相反。柵控線104可以被制造在源極襯墊114和漏極襯墊116之間。還應(yīng)注意，本文中的若干個(gè)圖示出了將源極襯墊114和漏極襯墊116與柵控線104隔開(kāi)的虛線。這些虛線不指示單獨(dú)的層，而是闡明一個(gè)共同的層(即，半導(dǎo)體層112)的不同部分。浮柵晶體管102可以包括位于漏極襯墊116上方的漏極硅化物層118和位于源極襯墊114上方的源極硅化物層120。浮柵晶體管102可以包括位于半導(dǎo)體層112下方的絕緣體層122。絕緣體層122可以具有位于柵控線104下方的凹陷區(qū)124。在一個(gè)實(shí)施例中，凹陷區(qū)124被第一柵極介電層106覆蓋。浮柵晶體管102可以包括位于絕緣體層122下方的襯底126。浮柵晶體管102可以包括與第二柵極介電層110電稱合(electrically couple)的柵極導(dǎo)體層128。浮柵晶體管102可以包括平面化的介電層130以及位于平面化的介電層130與柵極導(dǎo)體層128之間的一個(gè)或多個(gè)柵極側(cè)壁間隔物132。浮柵晶體管102可以包括接觸過(guò)孔134，接觸過(guò)孔134被配置為將源極硅化物層120和漏極硅化物層118電連接到外部電路。在圖3-20及其附帶說(shuō)明中詳細(xì)解釋浮柵存儲(chǔ)單元。圖2示出制造器件的方法202的示例性實(shí)施例。在一個(gè)實(shí)施例中，方法202包括形成絕緣體層的絕緣體層形成步驟204。絕緣體層可以形成在襯底層上。在一個(gè)實(shí)施例中，方法202包括在絕緣體層上方形成半導(dǎo)體層的半導(dǎo)體層形成步驟206。在一個(gè)實(shí)施例中，半導(dǎo)體層形成步驟206包括形成源極襯墊和漏極襯墊。在方法202的一個(gè)實(shí)施例中，絕緣體層形成步驟204不在半導(dǎo)體層形成步驟206之前進(jìn)行，而是，半導(dǎo)體層形成步驟206包括在絕緣體晶片上的預(yù)制半導(dǎo)體的半導(dǎo)體層中形成源極襯墊和漏極襯墊。在一個(gè)實(shí)施例中，所述方法包括在源極襯墊和漏極襯墊之間的半導(dǎo)體層中構(gòu)圖一條或多條納米線的線構(gòu)圖步驟207。方法202可以包括在絕緣體層中形成凹陷區(qū)以使所述納米線懸浮(suspend)的凹陷區(qū)形成步驟208。方法202可以包括形成基本上為圓柱形形式的一條或多條柵控線的柵控線形成步驟210。在一個(gè)實(shí)施例中，所述至少一條柵控線的直徑小于20納米。柵控線可以在半導(dǎo)體層的一部分中形成，例如，由所述納米線形成。柵控線可形成在凹陷區(qū)上方。柵控線可以被制造在源極襯墊和漏極襯墊之間。方法202可以包括形成至少部分地覆蓋柵控線的第一柵極介電層的第一柵極介電層形成步驟212。在一個(gè)實(shí)施例中，第一柵極介電層形成步驟212包括用第一柵極介電層覆蓋凹陷區(qū)。方法202可以包括形成間斷地設(shè)置在所述第一柵極介電層上的多個(gè)柵極晶體的柵極晶體形成步驟214。在一個(gè)實(shí)施例中，柵極晶體為非電絕緣的。柵極晶體可被配置為在沒(méi)有施加的電場(chǎng)時(shí)存儲(chǔ)電荷。例如，柵極晶體可以為多晶硅。所述方法可以包括形成覆蓋柵極晶體和所述第一柵極介電層的第二柵極介電層的第二柵極介電層形成步驟216。在一個(gè)實(shí)施例中，方法202包括形成與第二柵極介電層電耦合的柵極導(dǎo)體層的柵極導(dǎo)體層形成步驟218。方法202可以包括形成位于平面化的介電層與柵極導(dǎo)體層之間的一個(gè)或多個(gè)柵極側(cè)壁間隔物的柵極側(cè)壁形成步驟220。注意，在某些實(shí)施例中，平面化的介電層在柵極側(cè)壁間隔物之后形成。在這種情況下，柵極側(cè)壁間隔物的位置可被設(shè)置為使得當(dāng)形成平面化的介電層時(shí)，柵極側(cè)壁間隔物位于平面化的介電層與柵極導(dǎo)體層之間。在一個(gè)實(shí)施例中，方法202包括在漏極襯墊上方形成漏極硅化物層且在源極襯墊上方形成源極硅化物層的硅化物層形成步驟222。方法202可以包括形成平面化的介電層的平面化步驟224。通過(guò)圖3-20及其附帶說(shuō)明詳細(xì)地解釋方法202及其所有步驟。圖3A和3B示出在半導(dǎo)體層112中納米線302、源極襯墊114和漏極襯墊116的形成。圖3A示出沿圖3B所示的直線A1-A2的橫截面，圖3B示出納米線302、源極襯墊114和漏極襯墊116的俯視圖。半導(dǎo)體層112可以形成在絕緣體層122上方。絕緣體層122可以形成在襯底126上方。在一個(gè)實(shí)施例中，納米線302具有矩形橫截面。納米線302可以將源極襯墊114連接到漏極襯墊116。納米線302的數(shù)目可以取決于器件的設(shè)計(jì)要求。例如，矩形納米線302的典型數(shù)目可以是15，但是某些實(shí)施例可以僅包括一條納米線302。在一個(gè)實(shí)施例中，納米線302、源極襯墊114和漏極襯墊116由在絕緣體晶片上預(yù)制的半導(dǎo)體形成。例如，可使用絕緣體上硅(SOI)襯底作為用于制造器件的起始晶片，該SOI襯底包括作為襯底126的硅晶片、作為絕緣體層122的掩埋氧化物、以及作為半導(dǎo)體層112的硅層。在一個(gè)實(shí)施例中，在半導(dǎo)體層112中對(duì)納米線302進(jìn)行構(gòu)圖，然后，使納米線302下方的絕緣體層122凹陷，留下凹陷區(qū)124。絕緣體層122中的凹陷區(qū)124可以通過(guò)使用例如稀釋的氫氟酸的濕法蝕刻而形成。圖4A-B示出一條或多條柵控線104的形成。圖4A示出在形成柵控線104之后沿圖3B中所示的直線A1-A2的橫截面。圖4B示出柵控線104的俯視圖。柵控線104可通過(guò)退火處理形成。在一個(gè)實(shí)施例中，柵控線104通過(guò)在大約850°C的溫度下在氫氣中將納米線302退火大約十分鐘而形成。在2011年2月8日授權(quán)的序列號(hào)為7，884，004的美國(guó)專利中描述了典型地使用的氫氣退火處理，通過(guò)引用將該專利的全部?jī)?nèi)容并入本文中。在一個(gè)實(shí)施例中，在退火處理之前對(duì)納米線302的表面進(jìn)行清潔。所述退火處理可被配置為使納米線中的硅或其他元素重新分布，從而使納米線變細(xì)并形成為圓柱形。在一個(gè)實(shí)施例中，每個(gè)柵控線104具有垂直于柵控線104的長(zhǎng)度的圓形或橢圓形橫截面。例如，依賴于形成柵控線104的納米線302的橫截面的縱橫比，柵控線104的橫截面可以是圓形或橢圓形。在一個(gè)實(shí)施例中，柵控線104的直徑小于20納米。柵控線104的直徑可取決于最終器件的設(shè)計(jì)目的，因此在某些實(shí)施例中，可以大于或小于20納米。例如，某些器件的柵控線104的直徑可介于5和10納米之間。圖5A和5B示出形成至少部分地覆蓋柵控線104的第一柵極介電層106的形成。圖5A示出在形成第一柵極介電層106之后沿圖3B所示的直線A1-A2的橫截面。圖5B示出在形成第一柵極介電層106之后沿圖4B中的直線B1-B2的橫截面。在一個(gè)實(shí)施例中，第一柵極介電層106是薄二氧化硅層，該薄二氧化硅層被具有高介電常數(shù)的材料(例如氧化鉿)覆蓋。第一柵極介電層106可通過(guò)保形(conformal)沉積技術(shù)形成。在一個(gè)實(shí)施例中，保形沉積技術(shù)包括生長(zhǎng)熱氧化物。在另一實(shí)施例中，保形沉積技術(shù)包括原子層沉積。第一柵極介電層106可以形成在柵控線104的暴露表面上。在一個(gè)實(shí)施例中，第一柵極介電層106形成在凹陷區(qū)124中的絕緣體層122的暴露表面上和半導(dǎo)體層112的暴露表面上。圖6A和6B不出在第一柵極介電層106的暴露表面上多個(gè)柵極晶體108的形成。圖6A示出在形成柵極晶體108之后沿圖3B所示的直線A1-A2的橫截面。圖6B示出在形成柵極晶體108之后沿圖4B所示的直線B1-B2的橫截面。在一個(gè)實(shí)施例中，柵極晶體108間斷地設(shè)置在第一柵極介電層106上。柵極晶體108可以挨得很近，但是一般不會(huì)觸碰其他柵極晶體108。柵極晶體之間的間隔可以由器件設(shè)計(jì)要求確定。在一個(gè)實(shí)施例中，柵極晶體間隔一般小于10納米，更典型地為約2至5nm。柵極晶體108可由多晶硅或鍺微晶制成。柵極晶體108可由其他導(dǎo)電或半導(dǎo)體材料制成。柵極晶體108可通過(guò)化學(xué)氣相沉積技術(shù)形成。替代地，柵極晶體108可通過(guò)首先形成膠體(colloid)并將該膠體噴射到第一柵極介電層106上而形成。柵極晶體108可以是大小在幾納米范圍內(nèi)的微晶。在一個(gè)實(shí)施例中，每個(gè)柵極晶體108基本上為金字塔形。在另一實(shí)施例中，每個(gè)柵極晶體108基本上為圓拱形(dome-shaped)。確切的形狀可以取決于用于形成柵極晶體108的材料。
圖7A和7B示出第二柵極介電層110的形成。圖7A示出在形成第二柵極介電層110之后沿圖3B所示的直線A1-A2的橫截面。圖7B示出在形成第二柵極介電層110之后沿圖4B所示的直線B1-B2的橫截面。第二柵極介電層110可以覆蓋柵極晶體108和第一柵極介電層106。在一個(gè)實(shí)施例中，第二柵極介電層110是通過(guò)諸如原子層沉積的適當(dāng)保形沉積技術(shù)而形成的。因此，第二柵極介電層110可以與柵極晶體108和第一柵極介電層保持一致。圖8A和8B示出柵極導(dǎo)體層128的形成。圖8A示出在形成柵極導(dǎo)體層128之后沿圖3B所示的直線A1-A2的橫截面。圖SB示出沿圖8A所示的直線B1-B2的橫截面。在一個(gè)實(shí)施例中，柵極導(dǎo)體層128被電耦合到第二柵極介電層110。例如，柵極導(dǎo)體層128可由導(dǎo)電材料制成并且可以接觸第二柵極介電層110。柵極導(dǎo)體層128可以在柵控線104的長(zhǎng)度的至少一部分內(nèi)包圍第二柵極介電層110。典型地，柵極導(dǎo)體層128將形成全環(huán)柵(gate-all-around)結(jié)構(gòu)，該全環(huán)柵結(jié)構(gòu)控制浮柵晶體管或存儲(chǔ)器件的狀態(tài)。依賴于施加的柵極電壓，柵極晶體108可以加載有電荷或耗盡電荷。為柵極晶體108加載電荷會(huì)改變器件的閾值電壓，因此器件可以具有兩種狀態(tài)(“0”和“I”)。由于柵極晶體108被電隔離，因此，柵極晶體108中的電荷典型地保持?jǐn)?shù)年。圖9A和9B示出一個(gè)或多個(gè)柵極側(cè)壁間隔物132的形成。圖9A示出在形成柵極側(cè)壁間隔物132之后沿圖3B所示的直線A1-A2的橫截面。圖9B示出俯視圖。柵極側(cè)壁間隔物132可沿柵極導(dǎo)體層128的側(cè)面形成。例如，側(cè)壁間隔物132可由氮化硅形成。在一個(gè)實(shí)施例中，去除第一柵極介電層106、多個(gè)柵極晶體108和第二柵極介電層110的部分，以露出源極襯墊114和漏極襯墊116。在一個(gè)實(shí)施例中，還可以使柵控線104中的靠近源極襯墊114和漏極襯墊116的部分露出。返回參考圖1，示出了浮柵晶體管和/或存儲(chǔ)元件的實(shí)施例的形成。按順序在圖9A和9B之后，圖1示出了源極硅化物層120、漏極硅化物層118、平面化的介電層130和過(guò)孔接觸134的形成。圖1示出沿圖3B中的直線A1-A2的橫截面。源極硅化物層120和漏極硅化物層118可由硅化鎳(NiSi)形成，但是可以使用其他硅化物形成金屬，例如Pt、Ti和Co。在一個(gè)實(shí)施例中，源極硅化物層120和漏極硅化物層118是通過(guò)在源極襯墊114和漏極襯墊116上方沉積鎳層、使鎳與源極襯墊114和漏極襯墊116中的硅發(fā)生反應(yīng)、并去除多余的鎳以露出源極硅化物層120和漏極硅化物層118而形成的。在形成源極硅化物層120和漏極硅化物層118之后，可在源極硅化物層120和漏極硅化物層118上方形成平面化的介電層130。在一個(gè)實(shí)施例中，平面化的介電層130的頂部與柵極側(cè)壁間隔物132和柵極導(dǎo)體層128的頂部在同一平面內(nèi)(planarize)。此外，可以在平面化的介電層130中形成接觸過(guò)孔134。在一個(gè)實(shí)施例中，接觸過(guò)孔134被配置為將源極硅化物層120和漏極硅化物層118電連接到外部電路。盡管已描述了本發(fā)明的優(yōu)選實(shí)施例，但是將理解，本領(lǐng)域的技術(shù)人員現(xiàn)在和將來(lái)都可以做出落在下面的權(quán)利要求的范圍內(nèi)的各種改進(jìn)和增強(qiáng)。這些權(quán)利要求應(yīng)該被解釋為對(duì)首次描述的發(fā)明主張適當(dāng)?shù)谋Ｗo(hù)。
權(quán)利要求
1.一種浮柵晶體管，包括: 至少一條柵控線，其基本上為圓柱形形式； 第一柵極介電層，其至少部分地覆蓋所述至少一條柵控線； 多個(gè)柵極晶體，其被間斷地設(shè)置在所述第一柵極介電層上；以及 第二柵極介電層，其覆蓋所述多個(gè)柵極晶體和所述第一柵極介電層。
2.根據(jù)權(quán)利要求1的浮柵晶體管，其中所述多個(gè)柵極晶體為非電絕緣的。
3.根據(jù)權(quán)利要求1的浮柵晶體管，其中所述多個(gè)柵極晶體為多晶硅。
4.根據(jù)權(quán)利要求1的浮柵晶體管，其中所述多個(gè)柵極晶體被配置為在沒(méi)有施加的電場(chǎng)時(shí)存儲(chǔ)電荷。
5.根據(jù)權(quán)利要求1的浮柵晶體管，還包括: 半導(dǎo)體層，其帶有所述至少一條柵控線；以及 位于所述半導(dǎo)體層下方的絕緣體層，所述絕緣體層具有位于所述至少一條柵控線下方的凹陷區(qū)。
6.根據(jù)權(quán)利要求5的浮柵晶體管，其中所述凹陷區(qū)被所述第一柵極介電層覆蓋。
7.根據(jù)權(quán)利要求5的浮柵晶體管， 其中，所述半導(dǎo)體層包括源極襯墊和漏極襯墊；且 其中，所述至少一條 柵控線被制造在所述源極襯墊和所述漏極襯墊之間。
8.根據(jù)權(quán)利要求7的浮柵晶體管，還包括: 位于所述漏極襯墊上方的漏極硅化物層；以及 位于所述源極襯墊上方的源極硅化物層。
9.根據(jù)權(quán)利要求1的浮柵晶體管，還包括: 柵極導(dǎo)體層，其與所述第二柵極介電層電耦合。
10.根據(jù)權(quán)利要求9的浮柵晶體管，還包括: 平面化的介電層；以及 至少一個(gè)柵極側(cè)壁間隔物，其位于所述平面化的介電層與所述柵極導(dǎo)體層之間。
11.根據(jù)權(quán)利要求1的浮柵晶體管，其中所述至少一條柵控線的直徑小于20納米。
12.一種制造浮柵晶體管的方法，包括: 形成基本上為圓柱形形式的至少一條柵控線； 形成至少部分地覆蓋所述至少一條柵控線的第一柵極介電層； 形成間斷地設(shè)置在所述第一柵極介電層上的多個(gè)柵極晶體；以及 形成覆蓋所述多個(gè)柵極晶體和所述第一柵極介電層的第二柵極介電層。
13.根據(jù)權(quán)利要求12的方法，其中所述多個(gè)柵極晶體為非電絕緣的。
14.根據(jù)權(quán)利要求12的方法，其中所述多個(gè)柵極晶體被配置為在沒(méi)有施加的電場(chǎng)時(shí)存儲(chǔ)電荷。
15.根據(jù)權(quán)利要求12的方法，還包括: 形成絕緣體層； 在所述絕緣體層中形成凹陷區(qū)，其中在所述凹陷區(qū)上方形成所述至少一條柵控線；以及 在所述絕緣體層上方形成半導(dǎo)體層，其中在所述半導(dǎo)體層的一部分中形成所述至少一條柵控線。
16.根據(jù)權(quán)利要求15的方法，其中形成所述第一柵極介電層包括用所述第一柵極介電層覆蓋所述凹陷區(qū)。
17.根據(jù)權(quán)利要求15的方法，其中形成所述半導(dǎo)體層包括形成源極襯墊和漏極襯墊，所述至少一條柵控線被制造在所述源極襯墊和所述漏極襯墊之間。
18.根據(jù)權(quán)利要求17的方法，還包括: 在所述漏極襯墊上方形成漏極硅化物層；以及 在所述源極襯墊上方形成源極硅化物層。
19.根據(jù)權(quán)利要求12的方法，還包括形成與所述第二柵極介電層電耦合的柵極導(dǎo)體層。
20.根據(jù)權(quán)利要求19的方法，還包括: 形成平面化的介電層；以及 形成位于所述平面化的介電層與所述柵極導(dǎo)體層之間的至少一個(gè)柵極側(cè)壁間隔物。
21.根據(jù)權(quán)利要求12的方法，其中所述至少一條柵控線的直徑小于20納米。
22.—種存儲(chǔ)單元,包括: 至少一條柵控線，其基本上為圓柱形形式； 第一柵極介電層，其至少部分地覆蓋所述至少一條柵控線； 多個(gè)柵極晶體，其被間斷地設(shè)置在所述第一柵極介電層上；以及 第二柵極介電層，其覆蓋所述多個(gè)柵極晶體和所述第一柵極介電層。
23.根據(jù)權(quán)利要求22的存儲(chǔ)單元，其中所述多個(gè)柵極晶體被配置為在沒(méi)有施加的電場(chǎng)時(shí)存儲(chǔ)電荷。
24.根據(jù)權(quán)利要求22的存儲(chǔ)單元，還包括: 半導(dǎo)體層，其帶有所述至少一條柵控線； 位于所述半導(dǎo)體層下方的絕緣體層，所述絕緣體層具有位于所述至少一條柵控線下方的凹陷區(qū)，其中所述凹陷區(qū)被所述第一柵極介電層覆蓋；以及柵極導(dǎo)體層，其包圍所述第二柵極介電層。
25.根據(jù)權(quán)利要求22的存儲(chǔ)單元，其中所述至少一條柵控線中的每一條柵控線的直徑小于20納米。
全文摘要
本發(fā)明涉及浮柵晶體管、存儲(chǔ)單元以及制造器件的方法。所述浮柵晶體管包括基本上為圓柱形形式的一條或多條柵控線。所述浮柵晶體管包括至少部分地覆蓋所述柵控線的第一柵極介電層。所述浮柵晶體管還包括間斷地設(shè)置在所述第一柵極介電層上的多個(gè)柵極晶體。所述浮柵晶體管還包括覆蓋所述多個(gè)柵極晶體和所述第一柵極介電層的第二柵極介電層。
文檔編號(hào)H01L29/788GK103199115SQ20131000219
公開(kāi)日2013年7月10日 申請(qǐng)日期2013年1月4日 優(yōu)先權(quán)日2012年1月5日
發(fā)明者S·邦薩倫提普, G·M·科昂, A·馬宗達(dá), J·W·斯雷特 申請(qǐng)人:國(guó)際商業(yè)機(jī)器公司