半導(dǎo)體結(jié)構(gòu)的形成方法和半導(dǎo)體結(jié)構(gòu)的制作方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體結(jié)構(gòu)的形成方法和半導(dǎo)體結(jié)構(gòu)。其中，半導(dǎo)體結(jié)構(gòu)的形成方法，包括：在襯底內(nèi)形成凹槽，凹槽將襯底分為第一和第二有源區(qū)；在凹槽側(cè)壁形成側(cè)墻；在第一有源區(qū)內(nèi)形成第一阱區(qū)，在第二有源區(qū)內(nèi)形成第二阱區(qū)，第一阱區(qū)和第二阱區(qū)的連接處形成耗盡區(qū)；形成側(cè)墻后，在凹槽底部的第一阱區(qū)中進(jìn)行第一離子注入，在凹槽底部的第二阱區(qū)中進(jìn)行第二離子注入，第一離子注入的類型與第一阱區(qū)的類型相同，第二離子注入的類型與第二阱區(qū)的類型相同；離子注入后，在所述凹槽內(nèi)填充介質(zhì)層形成隔離結(jié)構(gòu)。用本發(fā)明的方法可以縮小隔離結(jié)構(gòu)尺寸，進(jìn)而減小隔離結(jié)構(gòu)在芯片上的占用面積；還可以較容易地觸發(fā)靜電防護(hù)電路，以保護(hù)半導(dǎo)體器件不受破壞。
【專利說明】半導(dǎo)體結(jié)構(gòu)的形成方法和半導(dǎo)體結(jié)構(gòu)
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造技術(shù)，特別涉及一種半導(dǎo)體結(jié)構(gòu)的形成方法和半導(dǎo)體結(jié)構(gòu)。
【背景技術(shù)】
[0002]隨著半導(dǎo)體技術(shù)的不斷發(fā)展，芯片上的半導(dǎo)體器件的尺寸在不斷地縮小。相應(yīng)的，將半導(dǎo)體器件進(jìn)行隔離的隔離結(jié)構(gòu)需要不斷的縮小。專利號為US6171910B1的美國專利文獻(xiàn)公開了一種縮小半導(dǎo)體器件尺寸的方法。
[0003]參考圖1至圖3，現(xiàn)有的半導(dǎo)體結(jié)構(gòu)之間的淺溝槽隔離結(jié)構(gòu)的制作方法如下:
[0004]參考圖1，提供半導(dǎo)體襯底100，在所述半導(dǎo)體襯底上形成凹槽102。
[0005]參考圖2，在所述凹槽102內(nèi)和襯底100表面形成介質(zhì)層，去除高于凹槽102表面的介質(zhì)層，形成淺溝槽隔離結(jié)構(gòu)(STI) 104。形成淺溝槽隔離結(jié)構(gòu)104后，在所述淺溝槽隔離結(jié)構(gòu)104的兩側(cè)的襯底內(nèi)分別進(jìn)行離子注入，形成N阱區(qū)105和P阱區(qū)106。
[0006]參考圖3，形成N阱區(qū)105和P阱區(qū)106后，在N阱區(qū)105形成PMOS晶體管107，其中，PMOS晶體管中形成有P型的源極108和漏極109。在P阱區(qū)106形成NMOS晶體管110，其中，NMOS晶體管中形成有N型的源極111和漏極112。
[0007]現(xiàn)有技術(shù)中的淺溝槽隔離結(jié)構(gòu)無法繼續(xù)縮小，占用芯片的面積較大。
【發(fā)明內(nèi)容】
[0008]本發(fā)明解決的問題是現(xiàn)有技術(shù)中的淺溝槽隔離結(jié)構(gòu)無法繼續(xù)縮小，占用芯片的面積較大。
[0009]為解決上述問題，本發(fā)明提供了一種半導(dǎo)體結(jié)構(gòu)的形成方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成凹槽，所述凹槽將半導(dǎo)體襯底分為第一有源區(qū)和第二有源區(qū)；
[0010]在所述凹槽側(cè)壁形成側(cè)墻；
[0011]在所述第一有源區(qū)內(nèi)形成第一阱區(qū)，在所述第二有源區(qū)內(nèi)形成第二阱區(qū)，所述第一阱區(qū)和第二阱區(qū)的連接處形成耗盡區(qū)；
[0012]形成側(cè)墻后，在所述凹槽底部的第一阱區(qū)中進(jìn)行第一離子注入，在所述凹槽底部的第二阱區(qū)中進(jìn)行第二離子注入，第一離子注入的類型與第一阱區(qū)的類型相同，第二離子注入的類型與第二阱區(qū)的類型相同；
[0013]離子注入后，在所述凹槽內(nèi)填充介質(zhì)層形成隔離結(jié)構(gòu)。
[0014]可選的，所述在所述凹槽底部的第一阱區(qū)中進(jìn)行第一離子注入包括:
[0015]在所述襯底和凹槽形成的表面上形成圖形化的第一掩膜層，定義第一離子注入的區(qū)域；
[0016]以所述圖形化的第一掩膜層為掩膜，進(jìn)行第一離子注入；
[0017]第一離子注入后，去除圖形化的第一掩膜層。[0018]可選的，所述在所述凹槽底部的第二阱區(qū)中進(jìn)行第二離子注入包括:
[0019]在所述襯底和凹槽形成的表面上形成圖形化的第二掩膜層，定義第二離子注入的區(qū)域；
[0020]以所述圖形化的第二掩膜層為掩膜，進(jìn)行第二離子注入；
[0021]第二離子注入后，去除圖形化的第二掩膜層。
[0022]可選的，所述第一離子注入的濃度小于所述隔離結(jié)構(gòu)發(fā)生擊穿時的離子注入濃度。
[0023]可選的，所述第一離子注入的濃度小于lX1014atom/cm2。
[0024]可選的，所述第二離子注入的濃度小于所述隔離結(jié)構(gòu)發(fā)生擊穿時的離子注入濃度。
[0025]可選的，所述第二離子注入的濃度小于lX1014atom/cm2。
[0026]可選的，所述側(cè)墻的材料為氧化硅或氮化硅。
[0027]可選的，所述側(cè)墻的形成方法包括:
[0028]在所述凹槽表面沉積側(cè)墻的材料層；
[0029]對所述側(cè)墻的材料層進(jìn)行回刻。
[0030]可選的，離子注入后，在所述凹槽內(nèi)填充介質(zhì)層形成隔離結(jié)構(gòu)之前還包括步驟:去除所述側(cè)墻。
[0031]可選的，去除所述側(cè)墻的方法為濕法腐蝕。
[0032]可選的，在所述半導(dǎo)體襯底上形成凹槽的步驟之前還包括步驟:在所述襯底上形成墊氧層，在所述墊氧層上形成阻擋層。
[0033]可選的，所述墊氧層的材料為氧化硅，所述阻擋層的材料為氮化硅。
[0034]可選的，在所述凹槽側(cè)壁形成側(cè)墻前還包括步驟:在所述凹槽表面形成氧化硅層。
[0035]可選的，所述氧化硅層的形成方法為熱氧化。
[0036]可選的，所述介質(zhì)層的材料為氧化硅。
[0037]可選的，所述在所述半導(dǎo)體襯底上形成凹槽的方法包括:
[0038]在所述半導(dǎo)體襯底上形成圖形化的第三掩膜層，定義凹槽的位置；
[0039]以所述圖形化的第三掩膜層為掩膜對半導(dǎo)體襯底進(jìn)行刻蝕。
[0040]本發(fā)明還提供一種半導(dǎo)體結(jié)構(gòu)，包括:
[0041]具有凹槽的半導(dǎo)體襯底，所述凹槽的一側(cè)半導(dǎo)體襯底為第一有源區(qū)，所述凹槽的另一側(cè)半導(dǎo)體襯底為第二有源區(qū)；
[0042]位于凹槽側(cè)壁的側(cè)墻；
[0043]位于第一有源區(qū)內(nèi)的第一阱區(qū)，位于第二有源區(qū)內(nèi)的第二阱區(qū)，所述第一阱區(qū)與所述第二阱區(qū)在所述凹槽底部的連接處形成耗盡區(qū)；
[0044]所述凹槽底部的第一阱區(qū)的離子濃度大于第一阱區(qū)其它位置的濃度，所述凹槽底部的第二阱區(qū)的離子濃度大于第二阱區(qū)其它位置的濃度；
[0045]填充所述凹槽的介質(zhì)層。
[0046]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0047]在所述凹槽底部的第一阱區(qū)中進(jìn)行第一離子注入，在所述凹槽底部的第二阱區(qū)中進(jìn)行第二離子注入，第一離子注入的類型與第一阱區(qū)的類型相同，第二離子注入的類型與第二阱區(qū)的類型相同，以使凹槽底部第一阱區(qū)和第二阱區(qū)的離子濃度都有所增高，從而使得第一阱區(qū)和第二阱區(qū)在凹槽底部形成的耗盡區(qū)的寬度減小。離子注入后，在所述凹槽內(nèi)填充介質(zhì)層形成隔離結(jié)構(gòu)。然后，在所述隔離結(jié)構(gòu)的兩側(cè)形成漏極和源極，其中，漏極為在第一阱區(qū)內(nèi)形成的與該隔離結(jié)構(gòu)相鄰的晶體管的漏極，所述源極為在第二阱區(qū)內(nèi)與該隔離結(jié)構(gòu)相鄰的晶體管的源極。當(dāng)縮小該隔離結(jié)構(gòu)的尺寸時，該隔離結(jié)構(gòu)兩側(cè)的漏極和源極之間的距離也會相應(yīng)縮小，但是，在縮小該隔離結(jié)構(gòu)尺寸的情況下，即使對源極或漏極施加電壓，也不會發(fā)生源極、漏極與同類型阱區(qū)之間的穿通(punchthrough)，即，在第一阱區(qū)的漏極不會與第二阱區(qū)之間發(fā)生穿通，在第二阱區(qū)的源極不會與第一阱區(qū)之間發(fā)生穿通。因此，當(dāng)對所述凹槽底部進(jìn)行上述離子注入時，可以縮小該隔離結(jié)構(gòu)的尺寸，進(jìn)而減小該隔離結(jié)構(gòu)在芯片上的占用面積。并且，本發(fā)明在所述凹槽側(cè)壁形成側(cè)墻，防止在凹槽側(cè)壁處的半導(dǎo)體襯底被離子注入，尤其可以防止后續(xù)形成PMOS晶體管或者NMOS晶體管中的柵極附近被離子注入。當(dāng)在凹槽側(cè)壁處的半導(dǎo)體襯底不被離子注入時，可以增加后續(xù)形成的隔離結(jié)構(gòu)的擊穿電壓(BreakdownVoltage),從而可以提高后續(xù)形成的隔離結(jié)構(gòu)的隔離效果。當(dāng)后續(xù)形成PMOS晶體管或者NMOS晶體管中的柵極附近不被離子注入時，可以使得半導(dǎo)體器件的閾值電壓(VT)減小，飽和電流(Idsat)增加，從而減小需要開啟半導(dǎo)體器件能量，相當(dāng)于減小能耗，因此，可以避免發(fā)生窄器件效應(yīng)(Narrow WidthEffect)。
[0048]更進(jìn)一步的，在所述凹槽底部進(jìn)行上述離子注入，以使第一阱區(qū)和第二阱區(qū)的濃度都有所增加，可以減小靜電放電防護(hù)電路的觸發(fā)電壓(TriggerVoltage)，當(dāng)有靜電放電現(xiàn)象發(fā)生時，本發(fā)明可以更容易觸發(fā)靜電防護(hù)電路，以保護(hù)半導(dǎo)體器件不受破壞或損毀。
【專利附圖】
【附圖說明】
[0049]圖1至圖3是現(xiàn)有技術(shù)的半導(dǎo)體結(jié)構(gòu)之間的淺溝槽隔離結(jié)構(gòu)的制作方法的剖面結(jié)構(gòu)示意圖；
[0050]圖4是本發(fā)明實施例的半導(dǎo)體結(jié)構(gòu)的形成方法的流程示意圖；
[0051]圖5至圖10是本發(fā)明實施例的半導(dǎo)體結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。
【具體實施方式】
[0052]發(fā)明人發(fā)現(xiàn)和分析，現(xiàn)有技術(shù)中的淺溝槽隔離結(jié)構(gòu)無法繼續(xù)縮小，占用芯片的面積較大的原因為:
[0053]參考圖3，現(xiàn)有技術(shù)中，P阱區(qū)106的空穴會擴(kuò)散到N阱區(qū)105，N阱區(qū)105的電子會擴(kuò)散到P阱區(qū)106，因此，擴(kuò)散到N阱區(qū)105的空穴和擴(kuò)散到P阱區(qū)106的電子會在淺溝槽隔離結(jié)構(gòu)104底部復(fù)合形成耗盡區(qū)。當(dāng)器件工作時需要向PMOS晶體管、NMOS晶體管的源極和漏極施加電壓，耗盡區(qū)的寬度會在施加電壓的作用下增加，如果此時縮小淺溝槽隔離結(jié)構(gòu)104的尺寸，則相當(dāng)于縮小NMOS晶體管的漏極112和PMOS晶體管源極108之間的距離，寬度增加的耗盡區(qū)很容易進(jìn)入NMOS晶體管的漏極112和PMOS晶體管源極108，造成源極108、漏極112與同類型摻雜的阱區(qū)之間的穿通(punchthrough)，使得半導(dǎo)體器件無法工作。具體為，寬度增加的耗盡區(qū)中的電子進(jìn)入到NMOS晶體管中的漏極112，使得NMOS晶體管的漏極112與N阱區(qū)105之間發(fā)生穿通。寬度增加的耗盡區(qū)中的空穴進(jìn)入到PMOS晶體管中的源極108，使得PMOS晶體管的源極108與P阱區(qū)106之間發(fā)生穿通。因此，淺溝槽隔離結(jié)構(gòu)的尺寸無法繼續(xù)縮小，在芯片中占用的面積較大。
[0054]為此，發(fā)明人經(jīng)過研究，提出了一種半導(dǎo)體結(jié)構(gòu)的形成方法，圖4是本發(fā)明實施例的半導(dǎo)體結(jié)構(gòu)的形成方法的流程示意圖。圖5至圖8是本發(fā)明實施例的半導(dǎo)體結(jié)構(gòu)的形成過程的剖面結(jié)構(gòu)示意圖。下面將圖5至圖8與圖4結(jié)合起來對本發(fā)明半導(dǎo)體結(jié)構(gòu)的形成方法進(jìn)行詳細(xì)說明。
[0055]首先參考圖5，執(zhí)行圖4中的步驟S11，提供半導(dǎo)體襯底200，在所述半導(dǎo)體襯底上形成凹槽201，所述凹槽201將半導(dǎo)體襯底分為第一有源區(qū)I和第二有源區(qū)Π。
[0056]襯底200材料可以是硅襯底、鍺硅襯底、II1-V族元素化合物襯底、碳化硅襯底或其疊層結(jié)構(gòu)，或絕緣體上硅結(jié)構(gòu)，或金剛石襯底，或本領(lǐng)域技術(shù)人員公知的其他半導(dǎo)體材料襯底。
[0057]本實施例中，半導(dǎo)體200上還形成有墊氧層202，在墊氧層202上形成阻擋層203。阻擋層203的作用為對半導(dǎo)體襯底表面進(jìn)行保護(hù)。所述阻擋層203的材料為氮化硅，形成方法為化學(xué)氣相沉積。墊氧層202的作用是為了防止阻擋層203和半導(dǎo)體襯底200之間由于熱膨脹系數(shù)不同而產(chǎn)生的應(yīng)力破壞。墊氧層202的材料為氧化娃,形成方法為化學(xué)氣相沉積。
[0058]形成阻擋層203后，在所述阻擋層203的表面形成圖案化的掩膜層(圖未示)，以所述圖案化的掩膜層為掩膜，依次對阻擋層203、墊氧層202和襯底200進(jìn)行刻蝕，在襯底200內(nèi)形成凹槽201。所述凹槽201將半導(dǎo)體襯底分為第一有源區(qū)I和第二有源區(qū)Π。
[0059]形成凹槽201后，在所述凹槽201表面形成氧化硅層213，所述氧化硅層213的形成方法為熱氧化。凹槽201表面形成氧化硅層213的作用為:首先，經(jīng)過刻蝕工藝形成凹槽201的過程中，凹槽201表面的硅有損傷，通過熱氧化工藝可以將表面有損傷的硅變成氧化硅，以使后續(xù)形成的淺溝槽隔離結(jié)構(gòu)的隔離效果更好。再者，經(jīng)過刻蝕工藝形成的凹槽底部邊角處的角度比較尖銳，容易將電荷聚集到尖端，形成尖端放電，從而在后續(xù)淺溝槽隔離結(jié)構(gòu)處產(chǎn)生擊穿電壓，因此，在所述凹槽的表面形成氧化硅層，可以使得凹槽底部的邊角處變圓滑，減小尖端放電現(xiàn)象的發(fā)生。
[0060]當(dāng)然，在其他實施例中，也可以不在凹槽201的表面形成氧化硅層213。
[0061]接著，參考圖6，執(zhí)行圖4中的步驟S12，在所述凹槽201側(cè)壁形成側(cè)墻214。
[0062]其中，側(cè)墻214的材料可以為氧化硅或氮化硅。側(cè)墻214的形成方法為:先在所述凹槽201的氧化硅層213表面采用化學(xué)氣相沉積的方法形成側(cè)墻的材料層，然后將側(cè)墻的材料層進(jìn)行回刻，形成側(cè)墻214。本實施例中，側(cè)墻214的材料為氧化硅。采用正硅酸乙酯(TEOS)和臭氧(O3)反應(yīng)沉積氧化硅。之所以采用正硅酸乙酯(TEOS)和臭氧(O3)反應(yīng)沉積氧化硅，是因為:一方面，采用正硅酸乙酯(TEOS)和臭氧(O3)反應(yīng)沉積氧化硅具有良好的填充能力，適合填充高的深寬比的槽，另一方面，采用正硅酸乙酯(TEOS)和臭氧(O3)利用熱化學(xué)氣相沉積工藝來沉積氧化硅，不會像等離子體減壓化學(xué)氣相沉積(HDPCVD) —樣容易對半導(dǎo)體襯底的邊角造成損傷。再者，采用正硅酸乙酯(TEOS)和臭氧(O3)形成的側(cè)墻214在后續(xù)工藝中容易被去除。
[0063]在后續(xù)的離子注入的步驟中，側(cè)墻214可以保護(hù)凹槽201側(cè)壁不被離子注入，還可以保護(hù)后續(xù)形成PMOS晶體管或者NMOS晶體管中的柵極附近不被離子注入。
[0064]接著，繼續(xù)參考圖6，執(zhí)行圖4中的步驟S13，在所述第一有源區(qū)I內(nèi)形成第一阱區(qū)204，在所述第二有源區(qū)Π內(nèi)形成第二阱區(qū)205，所述第一阱區(qū)204和第二阱區(qū)205的連接處形成耗盡區(qū)。
[0065]當(dāng)?shù)谝挥性磪^(qū)I內(nèi)的晶體管為NMOS晶體管時，在第一有源區(qū)I摻雜三價摻雜劑形成P阱區(qū)，其中，三價摻雜劑為硼離子；當(dāng)?shù)谝挥性磪^(qū)I內(nèi)的晶體管為PMOS晶體管時，在第一有源區(qū)區(qū)I摻雜五價摻雜劑形成N阱區(qū)，其中，五價摻雜劑為磷離子、砷離子或銻離子。在第一有源區(qū)I內(nèi)形成第一阱區(qū)204的方法為本領(lǐng)域技術(shù)人員熟知技術(shù)，在此不再贅述。當(dāng)?shù)谝挥性磪^(qū)I內(nèi)的晶體管為NMOS晶體管，在第一有源區(qū)I摻雜三價摻雜劑形成P阱區(qū)時，則在第二有源區(qū)Π摻雜五價摻雜劑形成N阱區(qū)；當(dāng)?shù)谝挥性磪^(qū)I內(nèi)的晶體管為PMOS晶體管，在第一有源區(qū)I摻雜五價摻雜劑形成N阱區(qū)時，則在第二有源區(qū)Π摻雜三價摻雜劑形成P阱區(qū)。在第二有源區(qū)Π內(nèi)形成第二阱區(qū)205的方法為本領(lǐng)域技術(shù)人員熟知技術(shù)，在此不再贅述。本實施例中，第一有源區(qū)I內(nèi)的晶體管為NMOS晶體管，是在第一有源區(qū)I摻雜三價摻雜劑形成P阱區(qū)，在第二有源區(qū)Π摻雜五價摻雜劑形成N阱區(qū)。形成N阱區(qū)后，所述N阱區(qū)與在第一有源區(qū)I形成的P阱區(qū)的連接處形成耗盡區(qū)。
[0066]在其它實施例中，也可以在第一有源區(qū)I摻雜五價摻雜劑形成N阱區(qū)，在第二有源區(qū)Π內(nèi)摻雜三價摻雜劑形成P阱區(qū)也能實施本發(fā)明。
[0067]接著，參考圖7和圖8，執(zhí)行圖4中的步驟S14，形成側(cè)墻214后，在所述凹槽201底部的第一阱區(qū)204中進(jìn)行第一離子注入，在所述凹槽201底部的第二阱區(qū)205中進(jìn)行第二離子注入，第一離子注入的類型與第一阱區(qū)204的類型相同，第二離子注入的類型與第二阱區(qū)205的類型相同。
[0068]具體為:參考圖7，在所述襯底200和凹槽201形成的表面上形成圖形化的第一掩膜層207，定義第一離子注入的區(qū)域，然后，以所述圖形化的第一掩膜層為掩膜，進(jìn)行第一離子注入。第一離子注入的類型與第一阱區(qū)204的類型相同。
[0069]其中，第一掩膜層207可以為光刻膠、氧化硅、氮氧化硅、氮化鉭或氮化鈦。本實施例較佳選用光刻膠。
[0070]本實施例中，第一阱區(qū)204為P阱區(qū)。對凹槽底部的P阱區(qū)進(jìn)行第一離子注入，形成P+區(qū)域208，注入的離子為磷離子、砷離子或銻離子。所述磷離子注入的劑量小于IX 1014atom/cm2，磷離子注入的能量小于lOOOKev。所述磷離子注入時的射頻電壓和磷離子注入的時間根據(jù)離子注入工藝時使用的濺射機(jī)臺而定，因此，磷離子注入時的射頻電壓和磷離子注入的時間根據(jù)具體離子注入工藝的不同而不同。
[0071]形成P+區(qū)域208后，去除第一掩膜層207，去除第一掩膜層207的方法為灰化。
[0072]接著，參考圖8，在所述襯底200和凹槽201形成的表面上形成圖形化的第二掩膜層209，定義第二離子注入的區(qū)域，然后，以所述圖形化的第二掩膜層209為掩膜，進(jìn)行第二離子注入。第二離子注入的類型與第二阱區(qū)205的類型相同。
[0073]其中，第二掩膜層209可以為光刻膠、氧化硅、氮氧化硅、氮化鉭或氮化鈦。本實施例較佳選用光刻膠。
[0074]本實施例中，第二阱區(qū)205為N阱區(qū)。對凹槽底部的N阱區(qū)進(jìn)行第二離子注入，形成N+區(qū)域210，注入的離子為硼離子。所述硼離子注入的劑量小于lX1014atom/cm2，硼離子注入的能量小于lOOOKev。所述硼離子注入時的射頻電壓和硼離子注入的時間根據(jù)離子注入工藝時使用的濺射機(jī)臺而定，因此，硼離子注入時的射頻電壓和硼離子注入的時間根據(jù)具體離子注入工藝的不同而不同。
[0075]形成N+區(qū)域210后，去除第二掩膜層209，去除第二掩膜層209的方法為灰化。
[0076]本實施例中，對凹槽201底部進(jìn)行第一離子注入和第二離子注入后，在P阱區(qū)形成P+區(qū)域208，在N阱區(qū)形成N+區(qū)域210。P+區(qū)域208和N+區(qū)域210的形成增加了凹槽201底部的耗盡區(qū)中離子和空穴的濃度，使得耗盡區(qū)的寬度變窄。因此在襯底中形成的凹槽的寬度可以相應(yīng)縮小，后續(xù)在P阱區(qū)內(nèi)形成的NMOS晶體管的漏極和在N阱區(qū)內(nèi)形成的PMOS晶體管源極之間的距離也相應(yīng)縮小，而且不會發(fā)生源極或漏極與同類型摻雜的阱區(qū)之間的穿通(Punchthrough)，即，不會發(fā)生后續(xù)形成的NMOS晶體管的漏極與N阱區(qū)之間的穿通，后續(xù)形成的PMOS晶體管中的源極與P阱區(qū)之間的穿通。
[0077]需要說明的是，P+區(qū)域208中磷離子的注入劑量小于lX1014atom/cm2，其中I X 1014atom/cm2為后續(xù)在P阱區(qū)形成NMOS晶體管中的漏極或源極的濃度。N+區(qū)域210中硼離子的注入劑量小于I X 1014atom/cm2，其中I X 1014atom/cm2是后續(xù)在P阱區(qū)形成NMOS晶體管中的漏極或源極的濃度。I X 1014atom/cm2也為隔離結(jié)構(gòu)發(fā)生擊穿時的離子注入濃度。P+區(qū)域中磷離子的注入劑量和N+區(qū)域中硼離子的注入劑量之所以小于lX1014atom/cm2。是因為，如果離子注入的劑量太大，后續(xù)形成的隔離結(jié)構(gòu)容易被擊穿，起不到隔離作用，使得半導(dǎo)體器件無法工作。
[0078]需要繼續(xù)說明的是，如果不在步驟S12中的所述凹槽側(cè)壁形成側(cè)墻214，則在凹槽201的側(cè)壁也會被離子注入，尤其在后續(xù)形成PMOS晶體管或者NMOS晶體管中的柵極附件被注入。當(dāng)在凹槽201的側(cè)壁被離子注入時，使得后續(xù)形成的隔離結(jié)構(gòu)的擊穿電壓(Breakdown Voltage)變小，從而使得后續(xù)形成的隔離結(jié)構(gòu)的隔離效果不好,很容易被擊穿。當(dāng)在后續(xù)形成PMOS晶體管或者NMOS晶體管中的柵極附近被注入時，會使得半導(dǎo)體器件的閾值電壓(VT)增加，飽和電流(Idsat)變小，從而使得需要開啟半導(dǎo)體器件能量變大，相當(dāng)于增加能耗，因此，容易發(fā)生窄器件效應(yīng)(Narrow Width Effect)。上述兩種現(xiàn)象尤其在凹槽尺寸減小的情況下更加明顯。
[0079]在其他實施例中，也可以先對凹槽201底部的第二阱區(qū)205進(jìn)行離子注入，然后再對凹槽201底部的第一阱區(qū)204進(jìn)行離子注入。
[0080]參考圖8和圖9，離子注入后，去除所述側(cè)墻214。
[0081]去除側(cè)墻214的方法為濕法腐蝕，屬于本領(lǐng)域技術(shù)人員的熟知技術(shù)，在此不再贅述。
[0082]在其它實施例中也可以對側(cè)墻214不進(jìn)行去除。
[0083]接著，繼續(xù)參考圖9和圖10，執(zhí)行圖4中的步驟S15，去除所述側(cè)墻214后，在所述凹槽201內(nèi)填充介質(zhì)層211形成隔離結(jié)構(gòu)212。
[0084]其中，介質(zhì)層211的材料為氧化硅。本實施例中，采用化學(xué)氣相沉積的方法在所述凹槽201內(nèi)和阻擋層203的表面形成氧化硅，例如，采用正硅酸乙酯(TEOS)和臭氧(O3)反應(yīng)沉積氧化硅(請參考步驟S12)，然后采用化學(xué)機(jī)械拋光的方法去除阻擋層203表面的氧化硅層，形成隔離結(jié)構(gòu)212，本實施例的隔離結(jié)構(gòu)212為淺溝槽隔離(STI)結(jié)構(gòu)。其中，阻擋層203為化學(xué)機(jī)械拋光的停止層，保護(hù)襯底不受損傷。
[0085]在其他實施例中，也可以在凹槽201內(nèi)采用熱生長的方法形成氧化硅。形成的隔離結(jié)構(gòu)212為局部場氧化隔離(LOCOS)結(jié)構(gòu)。[0086]后續(xù)形成的半導(dǎo)體器件的工藝為本領(lǐng)域技術(shù)人員熟知領(lǐng)域。
[0087]需要說明的是，本實施例中，在所述淺溝槽隔離結(jié)構(gòu)下面形成P+區(qū)域208和N+區(qū)域210，還可以使得靜電放電防護(hù)電路更容易觸發(fā)，進(jìn)而保護(hù)半導(dǎo)體器件正常工作。
[0088]具體為,靜電放電(electrostatic discharge, ESD)是指在短瞬間大量流至半導(dǎo)體器件的電流。此大電流的來源有很多種。例如，人體和機(jī)器放電，分別稱為人體放電模型(Human Body Model,HBM)和機(jī)器放電模型(machinemodel,MM)。半導(dǎo)體器件容易受到靜電放電的影響而遭破壞或損毀。尤其是當(dāng)半導(dǎo)體器件尺寸減小至深次微米的范圍時，靜電放電更容易損壞半導(dǎo)體器件。
[0089]本實施例中，在淺溝槽隔離結(jié)構(gòu)下面形成P+區(qū)域208和N+區(qū)域210，以使P阱區(qū)和N阱區(qū)的濃度都有所增加，從而減小靜電放電防護(hù)電路的觸發(fā)電壓(Trigger Voltage)，當(dāng)有靜電放電現(xiàn)象發(fā)生時，本發(fā)明可以更容易開啟靜電防護(hù)電路，以保護(hù)半導(dǎo)體器件不受破壞或損毀。
[0090]參考圖10，本發(fā)明還提供了一種半導(dǎo)體結(jié)構(gòu)，包括:
[0091]具有凹槽201的半導(dǎo)體襯底200 (參考圖5)，所述凹槽201的一側(cè)半導(dǎo)體襯底為第一有源區(qū)I，所述凹槽的另一側(cè)半導(dǎo)體襯底為第二有源區(qū)Π ；
[0092]位于凹槽201側(cè)壁的側(cè)墻214 ；
[0093]位于第一有源區(qū)內(nèi)I的第一阱區(qū)204，位于第二有源區(qū)Π內(nèi)的第二阱區(qū)205，所述第一阱區(qū)204與所述第二阱區(qū)205在所述凹槽底部的連接處形成耗盡區(qū)；
[0094]所述凹槽201底部的第一阱區(qū)204的離子濃度大于第一阱區(qū)204其它位置的濃度，所述凹槽201底部的第二阱區(qū)205的離子濃度大于第二阱區(qū)205其它位置的濃度；
[0095]填充所述凹槽的介質(zhì)層212。
[0096]本發(fā)明雖然已以較佳實施例公開如上，但其并不是用來限定本發(fā)明，任何本領(lǐng)域技術(shù)人員在不脫離本發(fā)明的精神和范圍內(nèi)，都可以利用上述揭示的方法和技術(shù)內(nèi)容對本發(fā)明技術(shù)方案做出可能的變動和修改，因此，凡是未脫離本發(fā)明技術(shù)方案的內(nèi)容，依據(jù)本發(fā)明的技術(shù)實質(zhì)對以上實施例所作的任何簡單修改、等同變化及修飾，均屬于本發(fā)明技術(shù)方案的保護(hù)范圍。
【權(quán)利要求】
1. 一種半導(dǎo)體結(jié)構(gòu)的形成方法，其特征在于，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底內(nèi)形成凹槽，所述凹槽將半導(dǎo)體襯底分為第一有源區(qū)和第二有源區(qū)； 在所述凹槽側(cè)壁形成側(cè)墻； 在所述第一有源區(qū)內(nèi)形成第一阱區(qū)，在所述第二有源區(qū)內(nèi)形成第二阱區(qū)，所述第一阱區(qū)和第二阱區(qū)的連接處形成耗盡區(qū)； 形成側(cè)墻后，在所述凹槽底部的第一阱區(qū)中進(jìn)行第一離子注入，在所述凹槽底部的第二阱區(qū)中進(jìn)行第二離子注入，第一離子注入的類型與第一阱區(qū)的類型相同，第二離子注入的類型與第二阱區(qū)的類型相同； 離子注入后，在所述凹槽內(nèi)填充介質(zhì)層形成隔離結(jié)構(gòu)。
2.如權(quán)利要求1所述的形成方法，其特征在于，所述在所述凹槽底部的第一阱區(qū)中進(jìn)行第一離子注入包括: 在所述襯底和凹槽形成的表面上形成圖形化的第一掩膜層，定義第一離子注入的區(qū)域； 以所述圖形化的第一掩膜層為掩膜，進(jìn)行第一離子注入； 第一離子注入后，去除圖形化的第一掩膜層。
3.如權(quán)利要求1所述的形成方法，其特征在于，所述在所述凹槽底部的第二阱區(qū)中進(jìn)行第二離子注入包括: 在所述襯底和凹槽形成的表面上形成圖形化的第二掩膜層，定義第二離子注入的區(qū)域； 以所述圖形化的第二掩膜層為掩膜，進(jìn)行第二離子注入； 第二離子注入后，去除圖形化的第二掩膜層。
4.如權(quán)利要求2所述的形成方法，其特征在于，所述第一離子注入的濃度小于所述隔離結(jié)構(gòu)發(fā)生擊穿時的離子注入濃度。
5.如權(quán)利要求4所述的形成方法，其特征在于，所述第一離子注入的濃度小于I X 1014atom/cm2。
6.如權(quán)利要求3所述的形成方法，其特征在于，所述第二離子注入的濃度小于所述隔離結(jié)構(gòu)發(fā)生擊穿時的離子注入濃度。
7.如權(quán)利要求6所述的形成方法，其特征在于，所述第二離子注入的濃度小于I X 1014atom/cm2。
8.如權(quán)利要求1所述的形成方法，其特征在于，所述側(cè)墻的材料為氧化硅或氮化硅。
9.如權(quán)利要求8所述的形成方法，其特征在于，所述側(cè)墻的形成方法包括: 在所述凹槽表面沉積側(cè)墻的材料層； 對所述側(cè)墻的材料層進(jìn)行回刻。
10.如權(quán)利要求1所述的形成方法，其特征在于，離子注入后，在所述凹槽內(nèi)填充介質(zhì)層形成隔離結(jié)構(gòu)之前還包括步驟:去除所述側(cè)墻。
11.如權(quán)利要求10所述的形成方法，其特征在于，去除所述側(cè)墻的方法為濕法腐蝕。
12.如權(quán)利要求1所述的形成方法，其特征在于，在所述半導(dǎo)體襯底上形成凹槽的步驟之前還包括步驟:在所述襯底上形成墊氧層，在所述墊氧層上形成阻擋層。
13.如權(quán)利要求12所述的形成方法，其特征在于，所述墊氧層的材料為氧化硅，所述阻擋層的材料為氮化娃。
14.如權(quán)利要求1所述的形成方法，其特征在于，在所述凹槽側(cè)壁形成側(cè)墻前還包括步驟:在所述凹槽表面形成氧化硅層。
15.如權(quán)利要求14所述的形成方法，其特征在于，所述氧化硅層的形成方法為熱氧化。
16.如權(quán)利要求1所述的形成方法，其特征在于，所述介質(zhì)層的材料為氧化硅。
17.如權(quán)利要求1所述的形成方法，其特征在于，所述在所述半導(dǎo)體襯底上形成凹槽的方法包括: 在所述半導(dǎo)體襯底上形成圖形化的第三掩膜層，定義凹槽的位置； 以所述圖形化的第三掩膜層為掩膜對半導(dǎo)體襯底進(jìn)行刻蝕。
18.一種半導(dǎo)體結(jié)構(gòu)，其特征在于，包括: 具有凹槽的半導(dǎo)體襯底，所述凹槽的一側(cè)半導(dǎo)體襯底為第一有源區(qū)，所述凹槽的另一側(cè)半導(dǎo)體襯底為第二有源區(qū)； 位于凹槽側(cè)壁的側(cè)墻； 位于第一有源區(qū)內(nèi)的第一阱區(qū)，位于第二有源區(qū)內(nèi)的第二阱區(qū)，所述第一阱區(qū)與所述第二阱區(qū)在所述凹槽底部的 連接處形成耗盡區(qū)； 所述凹槽底部的第一阱區(qū)的離子濃度大于第一阱區(qū)其它位置的濃度，所述凹槽底部的第二阱區(qū)的離子濃度大于第二阱區(qū)其它位置的濃度； 填充所述凹槽的介質(zhì)層。
【文檔編號】H01L21/8238GK103928383SQ201310009786
【公開日】2014年7月16日 申請日期:2013年1月10日 優(yōu)先權(quán)日:2013年1月10日
【發(fā)明者】邱慈云, 俞謙榮, 蔡建祥, 蒲賢勇 申請人:中芯國際集成電路制造(上海)有限公司