專利名稱：內(nèi)嵌封裝體的封裝模塊及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明是關(guān)于一種封裝模塊與封裝體及其兩者的制造方法，尤指一種經(jīng)測試后確認功能良好的封裝體(known good die package)、內(nèi)嵌該封裝體的封裝模塊、以及其兩者的制造方法。
背景技術(shù)：
隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，電子產(chǎn)品在型態(tài)上趨于輕薄短小，在功能上則逐漸邁入高功能、高性能、高速度化的研發(fā)方向。為了滿足半導(dǎo)體裝置的高積集度(Integration)以及微型化(Miniaturization)需求,其中所埋設(shè)的半導(dǎo)體芯片體積也隨之微型化，因此半導(dǎo)體芯片上用于與外部電性連接的電極墊面積也同樣縮小，此狀況便增加半導(dǎo)體芯片電性連接與封裝時的困難度。上述半導(dǎo)體芯片電性連接與封裝，通常是芯片載板制造業(yè)者將適用于半導(dǎo)體芯片的載板(如基板或?qū)Ь€架)交給半導(dǎo)體封裝業(yè)者后，半導(dǎo)體封裝業(yè)者將半導(dǎo)體芯片背面黏貼于封裝基板頂面進行打線接合(wirebonding)，或者將半導(dǎo)體芯片主動面以覆晶接合(Flip chip)方式與封裝基板接合，再于基板的背面植上焊料球與其它電子裝置或被動元件進行電性連接。然而，若上述封裝過程中，欲將數(shù)個尺寸大小差距很大的半導(dǎo)體芯片進行封裝時，則會因制程上難以一致控制而造成封裝良率降低；抑或，因微型半導(dǎo)體芯片的封裝不良、芯片載板內(nèi)含短路或斷路或者微型半導(dǎo)體芯片與載板電性連接不佳，而造成整體封裝模塊電性失效。據(jù)此，若可以發(fā)展出一種封裝技術(shù)，能夠先行將微型半導(dǎo)體芯片封裝，并經(jīng)測試確定其為良品晶粒封裝體(Known good die package)之后,再進一步將此封裝體推疊于較大型的另一半導(dǎo)體芯片形成封裝模塊，將可以確保所制得的封裝模塊的良率與效能，同時亦可避免因微型芯片封裝體內(nèi)部路短路、斷路或電性連接不良而造成整體封裝模塊無法作動。

發(fā)明內(nèi)容
本發(fā)明的主要目的是在提供一種封裝體及其制造方法，其中針對微型芯片進行封裝，使用金屬箔、離型膜與載板做為臨時性基板，過程中先形成線路層后移除離型膜與載板，但可保留該金屬箔并規(guī)劃其形成另一線路層，如此可以無需如同現(xiàn)有使用芯片載板，便可透過簡單且低成本的制程完成封裝，且所得的封裝體可先行經(jīng)過測試確定其具有良好的效能，一旦進一步用于封裝模塊時，便可排除該封裝體有問題的可能性。為達上述目的，本發(fā)明的一態(tài)樣提供一種封裝體，具有一第一表面與一相對的該第二表面，且包括:一介電層，其一側(cè)具有一芯片設(shè)置區(qū)；一第一線路層，設(shè)置于該介電層具有該芯片設(shè)置區(qū)的該側(cè)，且具有一第一電性連接墊與一導(dǎo)電盲孔，其中，該導(dǎo)電盲孔貫穿該介電層并電性連接該第二線路層；一第二線路層，設(shè)置于該介電層的相反側(cè)，且具有一第二電性連接墊；至少一第一半導(dǎo)體芯片，設(shè)置于該芯片設(shè)置區(qū)，且具有一第一主動面、一第一被動面、以及一位于該第一主動面的第一電極墊，其中，該第一電極墊電性連接該第一電性連接墊，且該第一被動面面向該第一表面；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一線路層以及該第一電性連接墊與該第一電極墊兩者之間的電性連接。本發(fā)明上述封裝體，可以使用下述方法進行制造，該方法可以包括以下步驟:提供一載板，其中，該載板表面具有一離型膜；于該離型膜表面形成一導(dǎo)電層；于該導(dǎo)電層表面形成一圖案化的介電層，其中，該介電層具有一盲孔；于該介電層上形成一圖案化的阻層，其中，該阻層具有一開口區(qū)，對應(yīng)并顯露該盲孔；于該開口區(qū)及該盲孔內(nèi)形成一第一線路層，其中，該第一線路層具有一第一電性連接墊與一導(dǎo)電盲孔；移除該阻層，以顯露一芯片設(shè)置區(qū)；于該芯片設(shè)置區(qū)上放置至少一第一半導(dǎo)體芯片，其中，該第一半導(dǎo)體芯片具有一第一主動面、一第一被動面、以及一位于該第一主動面的第一電極墊，且該第一半導(dǎo)體芯片的該第一被動面朝向該芯片設(shè)置區(qū)；電性連接該第一電極墊與該第一電性連接墊；以一第一封裝材料模封該第一半導(dǎo)體芯片、該第一線路層以及該第一電性連接墊與該第一電極墊兩者之間的電性連接；移除該載板以及該離型膜，以顯露該導(dǎo)電層；以及圖案化該導(dǎo)電層，以形成一第二線路層，其中，該第二線路層具有一第二電性連接墊。相較于現(xiàn)有技術(shù)，本發(fā)明于載板表面依次貼覆離型膜與金屬箔，做為臨時性的支持板，以方便封裝過程中利用介電材料結(jié)合黃光制程與電鍍制程，形成線路層及電性連接相鄰兩層線路層的導(dǎo)電盲孔。最后，即便離型膜與載板移除后，金屬箔仍可保留而進一步形成另一線路層，因此若有需要線路交錯配置時，則可以直接利用其中的線路層達到此目的，故此時線路層即成為一重新分配層(redistribution layer),若有需要亦可幫助封裝體的電性連接墊集中于單側(cè)，而方便封裝體與其它元件電性連接。此外，上述線路層可利用多次電鍍形成多層金屬結(jié)構(gòu)，例如銅/鎳/金的三層金屬結(jié)構(gòu)，此多層金屬結(jié)構(gòu)除了具有較高的強度之外，也有利于與半導(dǎo)體芯片以及其它元件電性連接。于本發(fā)明一較佳具體實例中，上述封裝體的制造方法還包括以下步驟:在該阻層形成于該介電層上之前，于該介電層表面及該盲孔內(nèi)壁形成一晶種層，并再移除該阻層之后，根據(jù)該第一線路層圖案化該晶種層，以顯露該芯片設(shè)置區(qū)。換言之，即是所制成的封裝體會包括一圖案化的晶種層，該晶種層設(shè)置于該介電層與該第一線路層以及該第一線路層與該第二線路層之間，且該晶種層的圖案同于該第一線路層。另外，上述封裝體的制造方法亦再包括以下步驟:在第一半導(dǎo)體芯片放置于該芯片設(shè)置區(qū)上之前，形成一第一黏著膜于該第一被動面；以及于該第二電性連接墊的表面形成一金屬接著層。換言之，上述封裝體中，于該第一半導(dǎo)體芯片與該介電層之間設(shè)置一第一黏著膜。本發(fā)明的另一目的是在提供一種封裝模塊及其制造方法，其可先行依芯片尺寸大小做一分類規(guī)劃，將尺寸類似的芯片先行設(shè)計整合進行封裝，以降低因尺寸差異過大所可能衍生的封裝難度上升而導(dǎo)致良率下降，其中利用經(jīng)測試且功能良好的上述封裝體續(xù)行封裝，透過堆棧封裝體與芯片的方式制出良率佳且效能高的封裝模塊，其亦即成為內(nèi)嵌有封裝體的封裝模塊(package in package)。為達成上述目的，本發(fā)明的另一態(tài)樣提供一種封裝模塊，包括:一封裝基板，具有一第三電性連接墊；一第二半導(dǎo)體芯片，具有一第二主動面、一第二被動面、以及一位于該第二主動面的第二電極墊，且設(shè)置于該封裝基板具有該第三電性連接墊的表面；一封裝體，具有一第一表面與一相對該第一表面且面對該第二主動面的該第二表面，且該封裝體包括:一介電層，其一側(cè)具有一芯片設(shè)置區(qū)；一第一線路層，設(shè)置于該介電層具有該芯片設(shè)置區(qū)的該側(cè)，且具有一第一電性連接墊與一導(dǎo)電盲孔，其中，該導(dǎo)電盲孔貫穿該介電層并電性連接該第二線路層；一第二線路層，設(shè)置于該介電層的相反側(cè)，且具有一第二電性連接墊；一第一半導(dǎo)體芯片，設(shè)置于該芯片設(shè)置區(qū)，且具有一第一主動面、一第一被動面、以及一位于該第一主動面的第一電極墊，其中，該第一電極墊電性連接該第一電性連接墊，且該第一被動面面向該第一表面；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一線路層以及該第一電性連接墊與該第一電極墊兩者之間的電性連接，其中，該第二電性連接墊電性連接該第三電性連接墊以及該第二電極墊；以及一第二封裝材料，模封該封裝體、該第二電性連接墊、該第二半導(dǎo)體芯片、該第二電極墊、該第三電性連接墊、該第二電性連接墊與該第三電性連接墊兩者之間的電性連接以及該第二電性連接墊與該第二電極墊兩者之間的電性連接。本發(fā)明上述封裝模塊，可以使用下述方法進行制造，該方法可以包括以下步驟:提供一封裝基板，其中，該封裝基板具有一第三電性連接墊；于該封裝基板具有該第三電性連接墊的表面，堆棧設(shè)置一第二半導(dǎo)體芯片，其中，該第二半導(dǎo)體芯片具有一第二主動面、一第二被動面、以及一位于該第二主動面的第二電極墊，且該第二被動面是面向該封裝基板；于該第二主動面上堆棧設(shè)置一封裝體，其中，該封裝體具有一第一表面與一相對該第一表面且面對該第二主動面的該第二表面，且該封裝體包括:一介電層，其一側(cè)具有一芯片設(shè)置區(qū)；一第一線路層，設(shè)置于該介電層具有該芯片設(shè)置區(qū)的該側(cè)，且具有一第一電性連接墊與一導(dǎo)電盲孔，其中，該導(dǎo)電盲孔貫穿該介電層并電性連接該第二線路層；一第二線路層，設(shè)置于該介電層的相反側(cè)，且具有一第二電性連接墊；一第一半導(dǎo)體芯片，設(shè)置于該芯片設(shè)置區(qū)，且具有一第一主動面、一第一被動面、以及一位于該第一主動面的第一電極墊，其中，該第一電極墊電性連接該第一電性連接墊，且該第一被動面面向該第一表面；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一線路層以及該第一電性連接墊與該第一電極墊兩者之間的電性連接；電性連接該第二電性連接墊與該第三電性連接墊以及該第二電性連接墊與該第二電極墊；以及以一第二封裝材料模封該封裝體、該第二電性連接墊、該第二半導(dǎo)體芯片、該第二電極墊、該第三電性連接墊、該第二電性連接墊與該第三電性連接墊兩者之間的電性連接以及該第二電性連接墊與該第二電極墊兩者之間的電性連接。于本發(fā)明上述的封裝模塊與其制造方法中，所使用的封裝體是前文所述的本發(fā)明封裝體，因此亦具有類似的優(yōu)勢與功效。除此之外，本發(fā)明封裝模塊可保護僅由第一封裝材料膜封的第一半導(dǎo)體芯片，避免空氣濕度、不當應(yīng)力等外界因素造成芯片或者電性連接腐蝕失效，也可以提升封裝體的結(jié)構(gòu)強度，避免封裝體因第一封裝材料強度不足而造成其中電性連接受損。于上述封裝模塊的制造方法中，在該第二半導(dǎo)體芯片堆棧設(shè)置于該封裝基板上之前、以及在該封裝體堆棧設(shè)置于該第二主動面上之前，可以包括以下步驟:于該第二被動面、以及該第二表面分別形成一第三黏著膜以及一第二黏著膜。換言之，亦將于該第二半導(dǎo)體芯片與該封裝基板之間以及于該封裝體與該第二半導(dǎo)體芯片之間，分別設(shè)置一第三黏著膜與一第二黏著膜，以確定各元件設(shè)置于預(yù)定位置。此外，上述的電性連接沒有特別限制，可為打線接合或覆晶接合。于本發(fā)明一較佳具體實例中，該第一電性連接墊與該第二電性連接墊兩者之間的電性連接以及該第一電性連接墊與該第二電極墊兩者之間的電性連接為打線接合。


圖1A至圖1N是本發(fā)明實施例一制造封裝體的流程示意圖。圖2A至圖2C是本發(fā)明實施例二制造封裝模塊的流程示意圖。主要元件符號說明芯片設(shè)置區(qū)Z第一半導(dǎo)體芯片16封裝體I第一主動面16a第一表面Ia第一被動面16b第二表面Ib第一黏著膜160載板9第一電極墊161離型膜10線路 17、31、32第二線路層11’ 第一封裝材料18導(dǎo)電層11金屬接著層 19第二電性連接墊113第二半導(dǎo)體芯片20介電層12第二主動面20a盲孔120第二被動面20b晶種層13第二電極墊201阻層14第三黏著膜21開口區(qū)141第二黏著膜22第一線路層15封裝基板30導(dǎo)電盲孔152第二電性連接墊301第一電性連接墊153第二封裝材料3具體實施例方式以下通過特定的具體實施例說明本發(fā)明的實施方式，熟習(xí)此技藝的人士可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點與功效。本發(fā)明亦可通過其它不同的具體實施例加以施行或應(yīng)用，本說明書中的各項細節(jié)亦可基于不同觀點與應(yīng)用，在不悖離本發(fā)明的精神下進行各種修飾與變更。本發(fā)明的實施例中所述圖式均為簡化的示意圖。但所述圖標僅顯示與本發(fā)明有關(guān)的元件，其所顯示的元件非為實際實施時的態(tài)樣，其實際實施時的元件數(shù)目、形狀等比例為一選擇性的設(shè)計，且其元件布局型態(tài)可能更復(fù)雜。實施例一參考圖1A至圖1N，其是本實施例制造封裝體的流程示意圖。首先，如圖1A所示，提供一載板9，且于該載板9表面貼附一離型膜10。此離型膜10與該載板9的材料沒有特別限制，可以使用本發(fā)明常用的材料。接著，如圖1B所示，于該離型膜10表面貼附一導(dǎo)電層11。于本實施例中，使用厚度約為18 μ m的金屬銅箔做為該導(dǎo)電層11。
如圖1C所示，于該導(dǎo)電層11表面形成一圖案化的介電層12，該介電層12的材料沒有特別限制，可使用本領(lǐng)域常用的介電材料。接著，利用激光熔蝕(laser ablation)等方法于介電層12開設(shè)出多個盲孔120。接著,如圖1E所不,于該介電層12表面及該盲孔120內(nèi)壁形成一晶種層13，該晶種層13的材料沒有特別限制，只要能夠達到導(dǎo)通電流的效果即可。然后,如圖1F所示,于該晶種層13表面,利用黃光制程(photolithography)形成一圖案化的阻層14，該阻層14具有一開口區(qū)141，對應(yīng)并完全顯露該盲孔120。于此，該阻層14所使用的材料沒有特別限制，可以使用本領(lǐng)域常用的光阻材料。接著，如圖1G所示，于該開口區(qū)141及該盲孔120內(nèi)電鍍形成一第一線路層15，其中，該第一線路層15具有一第一電性連接墊153與一導(dǎo)電盲孔152。此步驟中，可以利用多次電鍍形成多層金屬層結(jié)構(gòu)的第一線路層15,且各層的金屬材料可不同。于本實施例中，第一線路層15是一具有金層/鎳層/銅層的三層結(jié)構(gòu)的線路層且其中的銅層為接觸晶種層13的底層，如此可以方便后續(xù)進行打線接合或其它類似方式的電性連接，亦可以增加線路層的強度。如圖1H所示，移除該阻層14，并利用蝕刻移除未被該第一線路層15所覆蓋的該晶種層13，以顯露該芯片設(shè)置區(qū)Z。接著，如圖1I所示，準備至少一第一半導(dǎo)體芯片16，該第一半導(dǎo)體芯片16具有一第一主動面16a、一第一被動面16b、以及一位于該第一主動面16a的第一電極墊161。于第一半導(dǎo)體芯片16的第一被動面16b貼附一第一黏著膜160，再通過此第一黏著膜160,使該第一半導(dǎo)體芯片16放置于該芯片設(shè)置區(qū)Z。此亦表不該第一半導(dǎo)體芯片16是以該第一被動面16b設(shè)置于該芯片設(shè)置區(qū)Z。此外，該第一黏著膜160的材料沒有特別限制，只要能夠?qū)⒃摰谝话雽?dǎo)體芯片16設(shè)置于該芯片設(shè)置區(qū)Z即可。而后，如圖1J所示，使用線路17打線接合該第一電極墊161與該第一電性連接墊153。接著，如圖1K所示，以一第一封裝材料18模封該第一半導(dǎo)體芯片16、該第一線路層15以及該第一電性連接墊153與該第一電極墊161兩者之間的電性連接。如圖1L所示，移除該載板9以及該離型膜10，以顯露該導(dǎo)電層11。接著，如圖1M所示，圖案化該導(dǎo)電層11，以形成一第二線路層11’，其中，該第二線路層11’具有一第二電性連接墊113。最后，如圖1N所示，于該第二電性連接墊113的表面形成一金屬接著層19。該金屬接著層19可為單層或多層金屬結(jié)構(gòu)，且其材料可依需要而定，若后續(xù)該第二電性連接墊113是用于打線接合,則可形成鎳/金雙層結(jié)構(gòu)或化鎳鈕金(electroless nickel/electroless palladium/immersion gold, ENEPIG)多層結(jié)構(gòu)做為該金屬接著層 19。據(jù)此，所形成的封裝體1，具有一第一表面Ia與一相對的該第二表面lb，且包括:一介電層12,其一側(cè)具有一芯片設(shè)置區(qū)Z ;—第一線路層15,設(shè)置于該介電層12具有該芯片設(shè)置區(qū)Z的該側(cè),且具有一第一電性連接墊153與一導(dǎo)電盲孔152,其中，該導(dǎo)電盲孔152貫穿該介電層12并電性連接該第二線路層11’ ；一第二線路層11’，設(shè)置于該介電層12的相反側(cè)，且具有一第二電性連接墊113;—第一半導(dǎo)體芯片16，設(shè)置于該芯片設(shè)置區(qū)Z，且具有一第一主動面16a、一第一被動面16b、以及一位于該第一主動面16a的第一電極墊161,其中，該第一電極墊161電性連接該第一電性連接墊153，且該第一被動面16b面向該第一表面Ia 第一封裝材料18,模封該第一半導(dǎo)體芯片16、該第一線路層15以及該第一電性連接墊153與該第一電極墊161兩者之間的電性連接；一圖案化的晶種層13，設(shè)置于該介電層12與該第一線路層15以及該第一線路層與該第二線路層11’之間，其中，該晶種層13的圖案同于該第一線路層15 ;—第一黏著膜160,設(shè)置于該第一半導(dǎo)體芯片16與該介電層12之間；以及一金屬接著層19，設(shè)置于該第二電性連接墊113表面。實施例二參考圖2A至圖2C，其是本實施例制造封裝模塊的流程示意圖。首先，如圖2A所示，提供一封裝基板30以及一第二半導(dǎo)體芯片20，其中，該封裝基板30具有一第二電性連接墊301，該第二半導(dǎo)體芯片20具有一第二主動面20a、一第二被動面20b、以及一位于該第二主動面20a的第二電極墊201。于該第二半導(dǎo)體芯片20的第二被動面20b，貼附一第三黏著膜21。接著，如圖2B所示，通過該第三黏著膜21將該第二半導(dǎo)體芯片20設(shè)置于該封裝基板30具有該第二電性連接墊301的表面。此外，再使用一第二黏著膜22貼附于實施例一制得的封裝體I的第二表面Ib以及該第二半導(dǎo)體芯片20的該第二主動面20a之間。最后，如圖2C所示，以線路31與32分別打線接合該第二電性連接墊113與該第三電性連接墊301以及該第二電性連接墊113與該第二電極墊201，并以一第二封裝材料33模封該封裝體1、該第二電性連接墊113、該第二半導(dǎo)體芯片20、該第二電極墊201、該第三電性連接墊301、該第二電性連接墊113與該第三電性連接墊301兩者之間的電性連接以及該第二電性連接墊113與該第二電極墊201兩者之間的電性連接。據(jù)此，所制得的封裝模塊包括:一封裝基板30，具有一第三電性連接墊301 ;—第二半導(dǎo)體芯片20,具有一第二主動面20a、一第二被動面20b、以及一位于該第二主動面20a的第二電極墊201，且設(shè)置于該封裝基板30具有該第三電性連接墊301的表面；一封裝體1，具有一第一表面Ia與一相對的該第二表面lb，且包括:一介電層12，其一側(cè)具有一芯片設(shè)置區(qū)Z ;—第一線路層15，設(shè)置于該介電層12具有該芯片設(shè)置區(qū)Z的該側(cè)，且具有一第一電性連接墊153與一導(dǎo)電盲孔152，其中，該導(dǎo)電盲孔152貫穿該介電層12并電性連接該第二線路層11’ ；一第二線路層11’，設(shè)置于該介電層12的相反側(cè)，且具有一第二電性連接墊113 ;至少一第一半導(dǎo)體芯片16，設(shè)置于該芯片設(shè)置區(qū)Z，且具有一第一主動面16a、一第一被動面16b、以及一位于該第一主動面16a的第一電極墊161,其中，該第一電極墊161電性連接該第一電性連接墊153,且該第一被動面16b面向該第一表面Ia 第一封裝材料
18,模封該第一半導(dǎo)體芯片16、該第一線路層15以及該第一電性連接墊153與該第一電極墊161兩者之間的電性連接；一圖案化的晶種層13，設(shè)置于該介電層12與該第一線路層15以及該第一線路層與該第二線路層11’之間，其中，該晶種層13的圖案是同于該第一線路層15 ;—第一黏著膜160,設(shè)置于該第一半導(dǎo)體芯片16與該介電層12之間；以及一金屬接著層19，設(shè)置于該第二電性連接墊113表面；一第二封裝材料33，模封該封裝體1、該第二電性連接墊113、該第二半導(dǎo)體芯片20、該第二電極墊201、該第三電性連接墊301、該第二電性連接墊113與該第三電性連接墊301兩者之間的電性連接以及該第二電性連接墊113與該第二電極墊201兩者之間的電性連接；以及一第三黏著膜21與一第二黏著膜22，分別設(shè)置于該第二半導(dǎo)體芯片20與該封裝基板30之間以及于該封裝體I與該第二半導(dǎo)體芯片20之間。上述實施例僅是為了方便說明而舉例而已，本發(fā)明所主張的權(quán)利范圍自應(yīng)以權(quán)利要求所述為準，而非僅限于上述實施例。
權(quán)利要求
1.一種封裝模塊，其特征在于，包括: 一封裝基板，具有一第三電性連接墊； 一第二半導(dǎo)體芯片，具有一第二主動面、一第二被動面、以及一位于該第二主動面的第二電極墊，且設(shè)置于該封裝基板具有該第三電性連接墊的表面； 一封裝體，具有一第一表面與一相對該第一表面且面對該第二主動面的該第二表面，且該封裝體包括:一介電層，其一側(cè)具有一芯片設(shè)置區(qū)；一第一線路層，設(shè)置于該介電層具有該芯片設(shè)置區(qū)的該側(cè)，且具有一第一電性連接墊與一導(dǎo)電盲孔，其中，該導(dǎo)電盲孔貫穿該介電層并電性連接該第二線路層；一第二線路層，設(shè)置于該介電層的相反側(cè)，且具有一第二電性連接墊；一第一半導(dǎo)體芯片，設(shè)置于該芯片設(shè)置區(qū)，且具有一第一主動面、一第一被動面、以及一位于該第一主動面的第一電極墊，其中，該第一電極墊電性連接該第一電性連接墊，且該第一被動面面向該第一表面；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一線路層以及該第一電性連接墊與該第一電極墊兩者之間的電性連接，其中，該第二電性連接墊電性連接該第三電性連接墊以及該第二電極墊；以及 一第二封裝材料，模封該封裝體、該第二電性連接墊、該第二半導(dǎo)體芯片、該第二電極墊、該第三電性連接墊、該第二電性連接墊與該第三電性連接墊兩者之間的電性連接以及該第二電性連接墊與該第二電極墊兩者之間的電性連接。
2.如權(quán)利要求1所述的封裝模塊，其特征在于，還包括:一第三黏著膜與一第二黏著膜，分別設(shè)置于該第二半導(dǎo)體芯片與該封裝基板之間以及于該封裝體與該第二半導(dǎo)體芯片之間。
3.如權(quán)利要求1所述的封裝模塊，其特征在于，該第二電性連接墊與該第三電性連接墊兩者之間的電性連接以及該第二電性連接墊與該第二電極墊兩者之間的電性連接為打線接合。
4.如權(quán)利要求1所述的封裝模塊，其特征在于，該封裝體還包括:一第一黏著膜，設(shè)置于該第一半導(dǎo)體芯片與該介電層之間。
5.如權(quán)利要求1所述的封裝模塊，其特征在于，該封裝體還包括:一金屬接著層，設(shè)置于該第二電性連接墊表面。
6.一種封裝模塊的制造方法，其特征在于，包括以下步驟: 提供一封裝基板，其中，該封裝基板具有一第三電性連接墊； 于該封裝基板具有該第三電性連接墊的表面，堆棧設(shè)置一第二半導(dǎo)體芯片，其中，該第二半導(dǎo)體芯片具有一第二主動面、一第二被動面、以及一位于該第二主動面的第二電極墊，且該第二被動面是面向該封裝基板； 于該第二主動面上堆棧設(shè)置一封裝體，其中，該封裝體具有一第一表面與一相對該第一表面且面對該第二主動面的該第二表面，且該封裝體包括:一介電層，其一側(cè)具有一芯片設(shè)置區(qū)；一第一線路層，設(shè)置于該介電層具有該芯片設(shè)置區(qū)的該側(cè)，且具有一第一電性連接墊與一導(dǎo)電盲孔，其中，該導(dǎo)電盲孔貫穿該介電層并電性連接該第二線路層；一第二線路層，設(shè)置于該介電層的相反側(cè)，且具有一第二電性連接墊；一第一半導(dǎo)體芯片，設(shè)置于該芯片設(shè)置區(qū)，且具有一第一主動面、一第一被動面、以及一位于該第一主動面的第一電極墊，其中，該第一電極墊電性連接該第一電性連接墊，且該第一被動面面向該第一表面；以及一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一線路層以及該第一電性連接墊與該第一電極墊兩者之間的電性連接； 電性連接該第二電性連接墊與該第三電性連接墊以及該第二電性連接墊與該第二電極墊；以及 以一第二封裝材料模封該封裝體、該第二電性連接墊、該第二半導(dǎo)體芯片、該第二電極墊、該第三電性連接墊、該第二電性連接墊與該第三電性連接墊兩者之間的電性連接以及該第二電性連接墊與該第二電極墊兩者之間的電性連接。
7.如權(quán)利要求6所述的封裝模塊的制造方法，其特征在于，還包括以下步驟:在該第二半導(dǎo)體芯片堆棧設(shè)置于該封裝基板上之前，形成一第三黏著膜于該第二被動面。
8.如權(quán)利要求6所述的封裝模塊的制造方法，其特征在于，包括以下步驟:在該封裝體堆棧設(shè)置于該第二主動面上之前，形成一第二黏著膜于該第二表面。
9.如權(quán)利要求6所述的封裝模塊的制造方法，其特征在于，該第二電性連接墊與該第三電性連接墊兩者之間的電性連接以及該第二電性連接墊與該第二電極墊兩者之間的電性連接為打線接合。
10.如權(quán)利要求6所 述的封裝模塊的制造方法，其特征在于，，該封裝體還包括:一第一黏著膜，設(shè)置于該第一半導(dǎo)體芯片與該介電層之間。
11.如權(quán)利要求6所述的封裝模塊的制造方法，其特征在于，該封裝體還包括:一金屬接著層，設(shè)置于該第二電性連接墊表面。
12.—種封裝體,其特征在于,具有一第一表面與一相對的該第二表面,且包括: 一介電層，其一側(cè)具有一芯片設(shè)置區(qū)； 一第一線路層，設(shè)置于該介電層具有該芯片設(shè)置區(qū)的該側(cè)，且具有一第一電性連接墊與一導(dǎo)電盲孔，其中，該導(dǎo)電盲孔貫穿該介電層并電性連接該第二線路層； 一第二線路層，設(shè)置于該介電層的相反側(cè)，且具有一第二電性連接墊； 一第一半導(dǎo)體芯片，設(shè)置于該芯片設(shè)置區(qū)，且具有一第一主動面、一第一被動面、以及一位于該第一主動面的第一電極墊，其中，該第一電極墊電性連接該第一電性連接墊，且該第一被動面面向該第一表面；以及 一第一封裝材料，模封該第一半導(dǎo)體芯片、該第一線路層以及該第一電性連接墊與該第一電極墊兩者之間的電性連接。
13.如權(quán)利要求12所述的封裝體，其特征在于，包括:一圖案化的晶種層，設(shè)置于該介電層與該第一線路層以及該第一線路層與該第二線路層之間，其中，該晶種層的圖案是同于該第一線路層。
14.如權(quán)利要求12所述的封裝體，其特征在于，還包括:一第一黏著膜，設(shè)置于該第一半導(dǎo)體芯片與該介電層之間。
15.如權(quán)利要求12所述的封裝體，其特征在于，還包括:一金屬接著層，設(shè)置于該第二電性連接墊表面。
16.一種封裝體的制造方法，其特征在于，包括以下步驟: 提供一載板，其中，該載板表面具有一離型膜； 于該離型膜表面形成一導(dǎo)電層； 于該導(dǎo)電層表面形成一圖案化的介電層，其中，該介電層具有一盲孔； 于該介電層上形成一圖案化的阻層，其中，該阻層具有一開口區(qū)，對應(yīng)并顯露該盲孔；于該開口區(qū)及該盲孔內(nèi)形成一第一線路層，其中，該第一線路層具有一第一電性連接墊與一導(dǎo)電盲孔； 移除該阻層，以顯露一芯片設(shè)置區(qū)； 于該芯片設(shè)置區(qū)上放置一第一半導(dǎo)體芯片，其中，該第一半導(dǎo)體芯片具有一第一主動面、一第一被動面、以及一位于該第一主動面的第一電極墊，且該第一半導(dǎo)體芯片的該第一被動面朝向該芯片設(shè)置區(qū)； 電性連接該第一電極墊與該第一電性連接墊； 以一第一封裝材料模封該第一半導(dǎo)體芯片、該第一線路層以及該第一電性連接墊與該第一電極墊兩者之間的電性連接； 移除該載板以及該離型膜，以顯露該導(dǎo)電層；以及 圖案化該導(dǎo)電層，以形成一第二線路層，其中，該第二線路層具有一第二電性連接墊。
17.如權(quán)利要求16所述的封裝體的制造方法，其特征在于，還包括以下步驟:在該阻層形成于該介電層上之前，于該介電層表面及該盲孔內(nèi)壁形成一晶種層，并再移除該阻層之后，根據(jù)該第一線路層圖案化該晶種層，以顯露該芯片設(shè)置區(qū)。
18.如權(quán)利要求16所述的封裝體的制造方法，其特征在于，還包括一以下步驟:在第一半導(dǎo)體芯片放置于該芯片設(shè)置區(qū)上之前，形成一第一黏著膜于該第一被動面。
19.如權(quán)利要求16所述的封裝體的制造方法，其特征在于，還包括一以下步驟:于該第二電性連接墊的表面 形成一金屬接著層。
全文摘要
本發(fā)明是有關(guān)于一種內(nèi)嵌封裝體的封裝模塊及其制造方法，該封裝體包括第一半導(dǎo)體芯片、介電層、第一線路層、第二線路層、以及第一封裝材料，且該封裝模塊主要包括該封裝體、第二半導(dǎo)體芯片以及第二封裝材料。由于該封裝體可經(jīng)測試確認具有良好功能后才用于封裝模塊，因此可避免因封裝體瑕疵而致使封裝模塊無法發(fā)揮效能的問題。
文檔編號H01L23/498GK103208476SQ201310010170
公開日2013年7月17日 申請日期2013年1月11日 優(yōu)先權(quán)日2012年1月13日
發(fā)明者林殿方 申請人:東琳精密股份有限公司