專利名稱：一種三維芯片結(jié)構(gòu)的金屬鍵合的方法及鍵合結(jié)構(gòu)的制作方法
技術(shù)領(lǐng)域：
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及一種三維芯片結(jié)構(gòu)的金屬鍵合的方法及鍵合結(jié)構(gòu)。
背景技術(shù)：
把不同功能的芯片集成在一起已經(jīng)是集成電路發(fā)展的一個(gè)趨勢(shì)。大規(guī)模集成電路制造工藝是一種平面制作工藝，其在同一襯底上形成大量各種類型的半導(dǎo)體器件，并互相連接以具有完整的功能。目前，大多數(shù)在開發(fā)的是用TSV的方法。即將芯片鍵合之后，對(duì)芯片進(jìn)行深通孔，通過在深通孔中填充金屬材料連接兩片芯片中的金屬部分。但是，現(xiàn)在這種工藝還是承在復(fù)雜性，可靠性低和成本高的缺點(diǎn)。

發(fā)明內(nèi)容
本發(fā)明所要解決的技術(shù)問題是提供一種三維芯片結(jié)構(gòu)的金屬鍵合的方法及鍵合結(jié)構(gòu)來(lái)解決現(xiàn)有技術(shù)中工藝復(fù)雜，可靠性低和成本高的問題。本發(fā)明解決上述技術(shù)問題的方法技術(shù)方案如下:一種三維芯片結(jié)構(gòu)的金屬鍵合的方法，步驟一，所述三維芯片的頂部芯片上設(shè)有頂部芯片溝槽，所述頂部芯片溝槽中及頂部芯片表面均淀積有銅，對(duì)淀積有銅的頂部芯片表面進(jìn)行化學(xué)機(jī)械平坦化處理至露出頂部二氧化硅層，所述頂部芯片溝槽內(nèi)銅為頂部芯片銅；步驟二，在進(jìn)行化學(xué)機(jī)械平坦化后的所述頂部芯片表面淀積一層氮化硅層；步驟三，刻蝕附著在所述頂部芯片銅上方的氮化硅層，形成凹槽，直至露出凹槽底部的頂部芯片銅；步驟四，所述三維芯片的底部芯片上設(shè)有底部芯片溝槽，所述底部芯片溝槽中及底部芯片表面均淀積有銅，對(duì)淀積有銅的底部芯片表面進(jìn)行化學(xué)機(jī)械平坦化處理至露出底部二氧化硅層，所述底部芯片溝槽內(nèi)銅為底部芯片銅；步驟五，對(duì)底部芯片上底部二氧化硅層進(jìn)行刻蝕使底部芯片銅高于底部二氧化硅層；步驟六，使用等離子體對(duì)底部芯片銅和露出的底部二氧化硅層表面均進(jìn)行活化處理；步驟七，將頂部芯片銅與底部芯片銅對(duì)準(zhǔn)，并將頂部芯片與底部芯片進(jìn)行鍵合；步驟八，將鍵合后的芯片進(jìn)行退火處理。本發(fā)明的有益效果是:本發(fā)明通過在低溫下利用金屬與金屬鍵合的方法來(lái)實(shí)現(xiàn)兩個(gè)芯片的結(jié)合，使用氧化硅與氮化硅來(lái)配合金屬與金屬鍵合使鍵合質(zhì)量更高，且氮化硅層薄膜還能阻止金屬擴(kuò)散至周圍材料中，能達(dá)到簡(jiǎn)化工藝流程，降低鍵合所需溫度，提高鍵合可靠性，提高鍵合效率，減低鍵合成本的目的。在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進(jìn)。進(jìn)一步，所述步驟一中，在對(duì)頂部芯片溝槽及頂部芯片表面進(jìn)行銅淀積之前，先在頂部芯片溝槽及頂部芯片表面上淀積一層阻擋層；所述步驟四中，在對(duì)底部芯片溝槽及底部芯片表面進(jìn)行銅淀積之前，先在底部芯片溝槽及底部芯片表面上淀積一層阻擋層。采用上述進(jìn)一步方案的有益效果是:通過此阻擋層能防止金屬向周圍材料擴(kuò)散，進(jìn)一步提聞鍵合后芯片的質(zhì)量。進(jìn)一步，所述步驟二中淀積氮化硅層的方法為等離子體增強(qiáng)化學(xué)汽相淀積法。采用上述進(jìn)一步方案的有益效果是:能較為快速的淀積所需氮化硅層厚度，縮短了工藝流程時(shí)間，進(jìn)一步提高鍵合效率。進(jìn)一步，所述步驟二中淀積氮化硅層的方法為高密度等離子體化學(xué)汽相淀積法。采用上述進(jìn)一步方案的有益效果是:能淀積出高質(zhì)量氮化硅薄膜，進(jìn)一步提高鍵合后芯片的質(zhì)量。進(jìn)一步，所述步驟三中刻蝕氮化硅層所用刻蝕方法為高密度等離子體刻蝕；進(jìn)一步，所述步驟三中對(duì)底部芯片上的二氧化硅層進(jìn)行的刻蝕方式是高密度等離子體刻蝕。采用上述進(jìn)一步方案的有益效果是:高密度等離子體刻蝕方式為各異相性刻蝕，刻蝕精度高，并且由于等離子體密度高，刻蝕速率較快，能進(jìn)一步提高鍵合效率以及鍵合后芯片的質(zhì)量。本發(fā)明解決上述技術(shù)問題的裝置技術(shù)方案如下:一種三維芯片的金屬鍵合結(jié)構(gòu)，包括頂部芯片和底部芯片，所述頂部芯片的頂部二氧化硅層上設(shè)有凹槽，所述凹槽中設(shè)有頂部芯片銅，所凹槽與凹槽之間裸露頂部二氧化硅層部分上均設(shè)有氮化硅層，所述底部二氧化硅層上設(shè)有凹槽，所述凹槽中設(shè)有底部芯片銅，所述底部芯片銅的高度高于底部二氧化硅層，所述底部芯片銅與頂部芯片銅相連接，所述頂部芯片上氮化硅層與底部二氧化硅層相連接。本發(fā)明的有益效果是:本發(fā)明能在低溫下進(jìn)行金屬與金屬鍵合來(lái)達(dá)到芯片鍵合目的，使用氧化硅與氮化硅來(lái)配合金屬與金屬鍵合使鍵合質(zhì)量更高，且氮化硅層薄膜還能阻止金屬擴(kuò)散至周圍材料中，達(dá)到鍵合機(jī)構(gòu)簡(jiǎn)單，可靠性高且成本低的效果。在上述技術(shù)方案的基礎(chǔ)上，本發(fā)明還可以做如下改進(jìn)。進(jìn)一步，所述頂部芯片上的頂部芯片銅與頂部二氧化硅層之間均設(shè)有一層阻擋層，所述底部芯片上的底部芯片銅與底部二氧化硅層之間設(shè)有一層阻擋層。采用上述進(jìn)一步方案的有益效果是:通過此阻擋層能防止金屬向周圍材料擴(kuò)散，進(jìn)一步提聞鍵合后芯片的質(zhì)量。


圖1為本發(fā)明方法的流程圖；圖2為本發(fā)明鍵合晶圓結(jié)構(gòu)圖；圖3為本發(fā)明中頂部晶圓鍵合前未處理結(jié)構(gòu)圖；圖4為本發(fā)明中頂部晶圓淀積氮化硅層后結(jié)構(gòu)圖；圖5為本發(fā)明中頂部晶圓刻蝕氮化硅層后結(jié)構(gòu)圖；圖6為本發(fā)明中底部晶圓鍵合前未處理結(jié)構(gòu)圖；圖7為發(fā)明中對(duì)底部晶圓鍵合前處理后結(jié)構(gòu)圖。
附圖中，各標(biāo)號(hào)所代表的部件如下:1、頂部芯片，2、頂部芯片銅,3、氮化娃層,4、底部芯片，5、底部金屬銅,6、頂部二氧化娃層，7、底部_■氧化娃層。
具體實(shí)施例方式以下結(jié)合附圖對(duì)本發(fā)明的原理和特征進(jìn)行描述，所舉實(shí)例只用于解釋本發(fā)明，并非用于限定本發(fā)明的范圍。如圖1所示，為本發(fā)明方法的流程圖，包括以下步驟:步驟101，所述三維芯片的頂部芯片I上設(shè)有頂部芯片溝槽，所述頂部芯片溝槽中及頂部芯片I表面均淀積有銅，對(duì)淀積有銅的頂部芯片I表面進(jìn)行化學(xué)機(jī)械平坦化處理至露出頂部二氧化硅層6，所述頂部芯片溝槽內(nèi)銅為頂部芯片銅2 ；步驟102，在進(jìn)行化學(xué)機(jī)械平坦化后的所述頂部芯片I表面淀積一層氮化硅層3 ；步驟103，刻蝕附著在所述頂部芯片銅2上方的氮化硅層3，形成凹槽，直至露出凹槽底部的頂部芯片銅2 ；

步驟104，所述三維芯片的底部芯片4上設(shè)有底部芯片溝槽，所述底部芯片溝槽中及底部芯片4表面均淀積有銅，對(duì)淀積有銅的底部芯片4表面進(jìn)行化學(xué)機(jī)械平坦化處理至露出底部二氧化硅層7，所述底部芯片4溝槽內(nèi)銅為底部芯片銅5;步驟105，對(duì)底部芯片4上底部二氧化硅層7進(jìn)行刻蝕使底部芯片銅高于底部二氧化娃層7 ；步驟106，使用等離子體對(duì)底部芯片銅5和露出的底部二氧化硅層7表面均進(jìn)行活化處理；步驟107，將頂部芯片銅2與底部芯片銅5對(duì)準(zhǔn)，并將頂部芯片I與底部芯4片進(jìn)行鍵合；步驟108，將鍵合后的芯片進(jìn)行退火處理。所述步驟，101中，在對(duì)頂部芯片溝槽及頂部芯片I表面進(jìn)行銅淀積之前，先在頂部芯片溝槽及頂部芯片I表面上淀積一層阻擋層；所述步驟104中，在對(duì)底部芯片溝槽及底部芯片4表面進(jìn)行銅淀積之前，先在底部芯片溝槽及底部芯片4表面上淀積一層阻擋層；所述步驟102中淀積氮化硅層3的方法為等離子體增強(qiáng)化學(xué)汽相淀積法，所述步驟102中淀積氮化硅層3的方法為高密度等離子體化學(xué)汽相淀積法，所述步驟103中刻蝕氮化硅，3所用刻蝕方法為高密度等離子體刻蝕，所述步驟103中對(duì)底部二氧化硅層，7進(jìn)行刻蝕的方式是高密度等離子體刻蝕。所述步驟101至步驟103執(zhí)行時(shí)同時(shí)執(zhí)行步驟104至步驟106，或步驟104至步驟106先執(zhí)行，執(zhí)行完后執(zhí)行步驟101至步驟103。頂部芯片I鍵合面的制作與底部芯片4鍵合面的制作互不干擾，可同時(shí)進(jìn)行，進(jìn)一步提高鍵合效率。圖2為本發(fā)明鍵合晶圓結(jié)構(gòu)圖，包括頂部芯片I和底部芯片4，所述頂部芯片的頂部二氧化硅層6上設(shè)有凹槽，所述凹槽中設(shè)有頂部芯片銅2，所凹槽與凹槽之間裸露頂部二氧化硅層6部分上均設(shè)有氮化硅層3，所述底部二氧化硅層7上設(shè)有凹槽，所述凹槽中設(shè)有底部芯片銅5，所述底部芯片銅5的高度高于底部二氧化硅層7，所述底部芯片銅5與頂部芯片銅2相連接，所述頂部芯片I上氮化硅層3與底部二氧化硅層7相連接。
圖3為本發(fā)明中頂部晶圓鍵合前未處理結(jié)構(gòu)圖，包括頂部芯片I上的頂部二氧化硅層6，嵌在頂部二氧化硅層6中的頂部芯片銅2。圖4為本發(fā)明中頂部晶圓淀積氮化硅層后結(jié)構(gòu)圖，包括頂部芯片I上的頂部二氧化硅層6，嵌在頂部二氧化硅層6中的頂部芯片銅2和淀積在頂部二氧化硅層6與頂部芯片銅2上的氮化硅層3。圖5為本發(fā)明中頂部晶圓刻蝕氮化硅層后結(jié)構(gòu)圖，包括頂部芯片I上的頂部二氧化硅層6，嵌在頂部二氧化硅層6中的頂部芯片銅2和淀積在頂部二氧化硅層6與頂部芯片銅2上的氮化硅層3，所述氮化硅層3上設(shè)有與頂部芯片銅2表面大小相同的開口，所述開口置于頂部芯片銅2之上。圖6為本發(fā)明中底部晶圓鍵合前未處理結(jié)構(gòu)圖，包括底部芯片6上的底部二氧化硅層7，嵌在頂部二氧化硅層7中的底部芯片銅5。圖7為發(fā)明中對(duì)底部晶圓鍵合前處理后結(jié)構(gòu)圖，包括底部芯片上的底部二氧化硅層7，嵌在頂部二氧化硅層7中的底部芯片銅5，所述底部芯片銅5的高度高于底部二氧化娃層7 ο所述頂部芯片I上的頂部芯片銅2與頂部二氧化硅層6之間均設(shè)有一層阻擋層，所述底部芯片I上的底部芯片銅5與底部二氧化硅層7之間設(shè)有一層阻擋層。以上所述僅為本發(fā)明的較佳實(shí)施例，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所作的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明的保護(hù)范圍之內(nèi)。
權(quán)利要求
1.一種三維芯片結(jié)構(gòu)的金屬鍵合的方法，其特征是:包括以下步驟， 步驟一，所述三維芯片的頂部芯片上設(shè)有頂部芯片溝槽，所述頂部芯片溝槽中及頂部芯片表面均淀積有銅，對(duì)淀積有銅的頂部芯片表面進(jìn)行化學(xué)機(jī)械平坦化處理至露出頂部二氧化硅層，所述頂部芯片溝槽內(nèi)銅為頂部芯片銅； 步驟二，在進(jìn)行化學(xué)機(jī)械平坦化后的所述頂部芯片表面淀積一層氮化硅層； 步驟三，刻蝕附著在所述頂部芯片銅上方的氮化硅層，形成凹槽，直至露出凹槽底部的頂部芯片銅； 步驟四，所述三維芯片的底部芯片上設(shè)有底部芯片溝槽，所述底部芯片溝槽中及底部芯片表面均淀積有銅，對(duì)淀積有銅的底部芯片表面進(jìn)行化學(xué)機(jī)械平坦化處理至露出底部二氧化硅層，所述底部芯片溝槽內(nèi)銅為底部芯片銅； 步驟五，對(duì)底部芯片上底部二氧化硅層進(jìn)行刻蝕使底部芯片銅高于底部二氧化硅層； 步驟六，使用等離子體對(duì)底部芯片銅和露出的底部二氧化硅層表面均進(jìn)行活化處理； 步驟七，將頂部芯片銅與底部芯片銅對(duì)準(zhǔn)，并將頂部芯片與底部芯片進(jìn)行鍵合； 步驟八，將鍵合后的芯片進(jìn)行退火處理。
2.根據(jù)權(quán)利要求1所述的一種三維芯片結(jié)構(gòu)的金屬鍵合的方法，其特征是:所述步驟一中，在對(duì)頂部芯片溝槽及頂部芯片表面進(jìn)行銅淀積之前，先在頂部芯片溝槽及頂部芯片表面上淀積一層阻擋層；所述步驟四中，在對(duì)底部芯片溝槽及底部芯片表面進(jìn)行銅淀積之前，先在底部芯片溝槽及底部芯片表面上淀積一層阻擋層。
3.根據(jù)權(quán)利要求1所述的一種三維芯片結(jié)構(gòu)的金屬鍵合的方法，其特征是:所述步驟二中淀積氮化硅層的方法為等離子體增強(qiáng)化學(xué)汽相淀積法。
4.根據(jù)權(quán)利要求1所述的一種三維芯片結(jié)構(gòu)的金屬鍵合的方法，其特征是:所述步驟二中淀積氮化硅層的方法為高密度等離子體化學(xué)汽相淀積法。
5.根據(jù)權(quán)利要求1所述的一種三維芯片結(jié)構(gòu)的金屬鍵合的方法，其特征是:所述步驟三中刻蝕氮化硅層所用刻蝕方法為高密度等離子體刻蝕。
6.根據(jù)權(quán)利要求1所述的一種三維芯片結(jié)構(gòu)的金屬鍵合的方法，其特征是:所述步驟三中對(duì)底部二氧化硅層進(jìn)行刻蝕的方式是高密度等離子體刻蝕。
7.—種三維芯片結(jié)構(gòu)的金屬鍵合的方法，其特征是:包括以下步驟， 步驟一，所述三維芯片的底部芯片上設(shè)有底部芯片溝槽，所述底部芯片溝槽中及底部芯片表面均淀積有銅，對(duì)淀積有銅的底部芯片表面進(jìn)行化學(xué)機(jī)械平坦化處理至露出底部二氧化硅層，所述底部芯片溝槽內(nèi)銅為底部芯片銅；步驟二，對(duì)底部芯片上底部二氧化硅層進(jìn)行刻蝕使底部芯片銅高于底部二氧化硅層；步驟三，使用等離子體對(duì)底部芯片銅和露出的底部二氧化硅層表面均進(jìn)行活化處理；步驟四，所述三維芯片的頂部芯片上設(shè)有頂部芯片溝槽，所述頂部芯片溝槽中及頂部芯片表面均淀積有銅，對(duì)淀積有銅的頂部芯片表面進(jìn)行化學(xué)機(jī)械平坦化處理至露出頂部二氧化硅層，所述頂部芯片溝槽內(nèi)銅為頂部芯片銅； 步驟五，在進(jìn)行化學(xué)機(jī)械平坦化后的所述頂部芯片表面淀積一層氮化硅層； 步驟六，刻蝕附著在所述頂部芯片銅上方的氮化硅層，形成凹槽，直至露出凹槽底部的頂部芯片銅； 步驟七，將頂部芯片銅與底部芯片銅對(duì)準(zhǔn)， 并將頂部芯片與底部芯片進(jìn)行鍵合；步驟八，將鍵合后的芯片進(jìn)行退火處理。
8.—種三維芯片的金屬鍵合結(jié)構(gòu)，包括頂部芯片和底部芯片，其特征是:所述頂部芯片的頂部二氧化硅層上設(shè)有凹槽，所述凹槽中設(shè)有頂部芯片銅，所凹槽與凹槽之間裸露頂部二氧化硅層部分上均設(shè)有氮化硅層，所述底部二氧化硅層上設(shè)有凹槽，所述凹槽中設(shè)有底部芯片銅，所述底部芯片銅的高度高于底部二氧化硅層，所述底部芯片銅與頂部芯片銅相連接，所述頂部芯片上氮化硅層與底部二氧化硅層相連接。
9.根據(jù)權(quán)利要求8所述的一種三維芯片的金屬鍵合結(jié)構(gòu)，其特征是: 所述頂部芯片上的頂部芯片銅與頂部二氧化硅層之間均設(shè)有一層阻擋層，所述底部芯片上的底部芯片銅與底部二 氧化硅層之間設(shè)有一層阻擋層。
全文摘要
本發(fā)明涉及半導(dǎo)體制造領(lǐng)域，具體涉及一種三維芯片結(jié)構(gòu)的金屬鍵合的方法及鍵合結(jié)構(gòu)。包括對(duì)頂部芯片銅進(jìn)行化學(xué)機(jī)械平坦化處理；在化學(xué)機(jī)械平坦化后的表面淀積一層氮化硅層；刻蝕附著在頂部芯片銅上的氮化硅層形成凹槽，凹槽底部為頂部芯片銅；對(duì)底部芯片銅進(jìn)行化學(xué)機(jī)械平坦化處理；對(duì)底部二氧化硅層進(jìn)行刻蝕使銅突出；底部二氧化硅層刻蝕完成后進(jìn)行表面進(jìn)行活化處理；將頂部芯片與底部芯片的銅對(duì)準(zhǔn)并鍵合；將鍵合后的芯片進(jìn)行退火處理。本發(fā)明使用氧化硅與氮化硅來(lái)配合金屬與金屬鍵合使鍵合質(zhì)量更高，且氮化硅層薄膜還能阻止金屬擴(kuò)散至周圍材料中，能達(dá)到簡(jiǎn)化工藝流程，降低鍵合所需溫度，提高鍵合可靠性，提高鍵合效率，減低鍵合成本的目的。
文檔編號(hào)H01L21/768GK103107128SQ20131001306
公開日2013年5月15日 申請(qǐng)日期2013年1月14日 優(yōu)先權(quán)日2013年1月14日
發(fā)明者李平 申請(qǐng)人:陸偉