半導體封裝件及其制法
【專利摘要】一種半導體封裝件及其制法，該半導體封裝件，包括：基板；第一半導體組件，其設(shè)于該基板上，且該第一半導體組件具有接地連接該基板的第一電性連接墊；形成于該第一半導體組件上的導電層，且該導電層電性連接該基板；第二半導體組件，其通過該導電層設(shè)于該第一半導體組件上；以及形成于該基板上的封裝膠體，使該第一半導體組件及第二半導體組件嵌埋于該封裝膠體中，以利用導電層電性連接該基板的接地墊達到電磁屏蔽的效果。
【專利說明】半導體封裝件及其制法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導體封裝件，尤指一種具電磁屏蔽功能的半導體封裝件及其制法。
【背景技術(shù)】
[0002]隨著電子產(chǎn)業(yè)的蓬勃發(fā)展，市面上的電子產(chǎn)品以輕量、小型、高速及多功能為訴求，使產(chǎn)品內(nèi)的半導體封裝件，朝高運算速度、高組件密度、高復雜度發(fā)展，更將其它生物、光學、機械、電機、磁性等多功能的電子組件整合于同一芯片中。
[0003]為符合半導體封裝件體積輕薄短小的趨勢，系統(tǒng)級封裝(System in Package,SiP)發(fā)展出芯片堆棧(stacked die)的封裝結(jié)構(gòu)。然而，此種結(jié)構(gòu)使組件密度增加，導致上、下芯片間產(chǎn)生電磁干擾(electromagnetic interference, EMI)的現(xiàn)象。
[0004]為解決上、下芯片間電磁干擾的問題，現(xiàn)有技術(shù)通過于上芯片的底面以濺鍍方式形成金屬層，使該金屬層位于上芯片(top die)及下芯片(bottom die)之間，并將該金屬層接地之后可達成電磁屏蔽(EMI shielding)的效果。
[0005]請參閱圖1，其為目前業(yè)界開發(fā)的半導體封裝件I的剖面示意圖。如圖1所示，現(xiàn)有半導體封裝件I包括:具有接地墊100的基板10 ;第一半導體組件11，設(shè)置并以導電凸塊電性連接于該基板10上；濺鍍有金屬層12的第二半導體組件13，其以該金屬層12之側(cè)設(shè)置于該第一半導體組件11上，且該金屬層12接地連接至該基板10上的接地墊100 ;以及形成于基板10上的封裝膠體14，使該第一半導體組件11及第二半導體組件13嵌埋于該封裝膠體14中。
[0006]然而，現(xiàn)有技術(shù)以濺鍍方式形成該金屬層12，而達成電磁屏蔽(EMI shielding)的效果，此方式的工藝較為復雜，且成本較高。
[0007]因此，如何克服現(xiàn)有技術(shù)中的電磁干擾的問題，實已成目前亟欲解決的課題。

【發(fā)明內(nèi)容】

[0008]鑒于上述現(xiàn)有技術(shù)的缺點，本發(fā)明的主要目的在于提供一種半導體封裝件及其制法，利用導電層電性連接該基板的接地墊達到電磁屏蔽的效果。
[0009]本發(fā)明的半導體封裝件，其包括:基板；第一半導體組件，其設(shè)于該基板上，且該第一半導體組件具有接地連接該基板的第一電性連接墊；導電層，其形成于該第一半導體組件上且電性連接該第一電性連接墊；第二半導體組件，其設(shè)于該導電層上；以及封裝膠體，其形成于該基板上，以包覆該第一及第二半導體組件。
[0010]前述的半導體封裝件的制法，其包括:提供一基板；設(shè)置第一半導體組件于該基板上，且該第一半導體組件具有第一電性連接墊；接地連接該第一電性連接墊及該基板；形成導電層于該第一半導體組件上，且該導電層電性連接該第一電性連接墊；設(shè)置第二半導體組件于該導電層上；以及形成封裝膠體于該基板上，以包覆該第一及第二半導體組件。
[0011]前述的半導體封裝件及其制法中，該第一電性連接墊以焊線接地連接至該基板。[0012]前述的半導體封裝件及其制法中，該第一半導體組件具有位于該第一電性連接墊上的線路重布結(jié)構(gòu)，且該導電層設(shè)于該線路重布結(jié)構(gòu)上，以令該線路重布結(jié)構(gòu)電性連接該第一電性連接墊與導電層并接地連接至該基板。例如，該線路重布結(jié)構(gòu)還具有電性連接該第一電性連接墊的電性接觸墊，且該電性接觸墊通過焊線接地連接該基板。
[0013]前述的半導體封裝件及其制法中，該第一半導體組件具有線路重布結(jié)構(gòu)，且該線路重布結(jié)構(gòu)具有該第一電性連接墊。
[0014]本發(fā)明還提供一種半導體封裝件，其包括:基板；第一半導體組件，其設(shè)于該基板上，且該第一半導體組件具有相互電性連接的第一電性連接墊與第二電性連接墊，該第二電性連接墊接地連接至該基板；導電層，其形成于該第一半導體組件上且電性連接該第一電性連接墊；第二半導體組件，其固設(shè)于該導電層上；以及封裝膠體，其形成于該基板上，以包覆該第一及第二半導體組件。
[0015]前述的半導體封裝件的制法，其包括:提供一基板；設(shè)置第一半導體組件于該基板上，且該第一半導體組件具有相互電性連接的第一電性連接墊與第二電性連接墊；接地連接該第二電性連接墊及該基板；形成導電層于該第一半導體組件上，且該導電層電性連接該第一電性連接墊；設(shè)置第二半導體組件于該導電層上；以及形成封裝膠體于該基板上，以包覆該第一及第二半導體組件。
[0016]前述的半導體封裝件及其制法中，該第一電性連接墊以焊線電性連接該第二電性連接墊?；蛘?，該第一半導體組件還具有內(nèi)部線路，以供該第一電性連接墊通過該內(nèi)部線路電性連接該第二電性連接墊。
[0017]前述的半導體封裝件及其制法中，該第二電性連接墊以焊線接地連接至該基板。
[0018]前述的半導體封裝件及其制法中，該第一半導體組件具有線路重布結(jié)構(gòu)，且該線路重布結(jié)構(gòu)具有該第一及第二電性連接墊。
[0019]前述的兩種半導體封裝件及其制法中，該基板具有接地用的接地墊。
[0020]前述的兩種半導體封裝件及其制法中，該第二半導體組件電性連接該基板。
[0021]前述的兩種半導體封裝件及其制法中，該導電層的材質(zhì)為導電膠。
[0022]另外，前述的兩種半導體封裝件及其制法中，還包括設(shè)置電子組件于該基板上，且接地連接該基板與該第一半導體組件。
[0023]由上可知，本發(fā)明的半導體封裝件及其制法中，通過設(shè)置于第一半導體組件與第二半導體組件之間的導電層達到電磁屏蔽的效果，以避免半導體組件間的電磁干擾。
【專利附圖】

【附圖說明】
[0024]圖1為現(xiàn)有半導體封裝件的剖面示意圖；
[0025]圖2A至圖2D為本發(fā)明的半導體封裝件的制法的剖面示意圖，其中，圖2A’為圖2A的俯視圖，圖2B’為圖2B的俯視圖，以及圖2C’為圖2C的俯視圖；
[0026]圖3及圖3’為本發(fā)明半導體封裝件的一實施例的剖面及俯視示意圖，其中，圖3’為圖3的俯視圖；
[0027]圖4及圖4’為本發(fā)明半導體封裝件的另一實施例的剖面示意圖，其中，圖4’為圖4的俯視圖；
[0028]圖5為本發(fā)明半導體封裝件的再一實施例的剖面示意圖；[0029]圖6為本發(fā)明半導體封裝件的又一實施例的剖面示意圖；以及
[0030]圖7為本發(fā)明半導體封裝件的另一實施例的剖面示意圖。
[0031]符號說明
[0032]1、2、3、4、5、6 半導體封裝件
[0033]10、20基板
[0034]100,200接地墊
[0035]11,21第一半導體組件
[0036]12金屬層
[0037]13,23第二半導體組件
[0038]14、24封裝膠體
[0039]201接地孔
[0040]210、70內(nèi)部線路
[0041]211、211’、71第一電性連接墊
[0042]212,212' ,72第二電性連接墊
[0043]213連接墊
[0044]22導電層
[0045]25焊線
[0046]30、30’線路重布結(jié)構(gòu)
[0047]300a、300b電性接觸墊
[0048]7電子組件。
【具體實施方式】
[0049]以下通過特定的具體實施例說明本發(fā)明的實施方式，本領(lǐng)域技術(shù)人員可由本說明書所揭示的內(nèi)容輕易地了解本發(fā)明的其它優(yōu)點及功效。
[0050]須知，本說明書所附圖式所繪示的結(jié)構(gòu)、比例、大小等，均僅用以配合說明書所揭示的內(nèi)容，以供本領(lǐng)域技術(shù)人員的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，所以不具技術(shù)上的實質(zhì)意義，任何結(jié)構(gòu)的修飾、比例關(guān)系的改變或大小的調(diào)整，在不影響本發(fā)明所能產(chǎn)生的功效及所能達成的目的下，均應(yīng)仍落在本發(fā)明所揭示的技術(shù)內(nèi)容得能涵蓋的范圍內(nèi)。同時，本說明書中所引用的如“上”、“第一”、“第二”及“一”等用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關(guān)系的改變或調(diào)整，在無實質(zhì)變更技術(shù)內(nèi)容下，當也視為本發(fā)明可實施的范疇。
[0051]圖2A至圖2D為本發(fā)明的半導體封裝件2的制法的剖面示意圖，其中，圖2A’為圖2A的俯視圖；圖2B’為圖2B的俯視圖；以及圖2C’為圖2C的俯視圖。
[0052]如圖2A及圖2A’所示，提供一具有多個接地墊200及接地孔201的基板20，并設(shè)置一第一半導體組件21于該基板20上，且該第一半導體組件21具有多個用以接地連接該基板20的第一電性連接墊211。
[0053]于本實施例中，該第一電性連接墊211以焊線25電性連接該接地墊200。
[0054]此外，該第一 半導體組件21為芯片或經(jīng)封裝的組件。
[0055]如圖2B所示，形成一導電層22于該第一半導體組件21上，且該導電層22覆蓋該第一電性連接墊211，并包覆焊線25連接該第一電性連接墊211的一端，以電性連接各該第一電性連接墊211。
[0056]于本實施例中，該第一半導體組件21也具有其它的連接墊213，但該導電層22并未覆蓋于該些連接墊213上，如圖2B’所示。
[0057]此外，形成該導電層22的材質(zhì)為含有金屬材質(zhì)的導電膠，且該金屬材料具有屏障并阻絕電磁干擾的功能，藉以達到電磁屏蔽的效果。
[0058]如圖2C所示，設(shè)置一第二半導體組件23于該導電層22上，使該第二半導體組件23堆棧于該第一半導體組件21上，并令該第二半導體組件23電性連接于該基板20。
[0059]于本實施例中，該第二半導體組件23以焊線25電性連接至該基板20。
[0060]此外，該第二半導體組件23為芯片或經(jīng)封裝的組件。
[0061]如圖2D所示，形成封裝膠體24于該基板20上，以包覆該第一半導體組件21及第二半導體組件23，而制成本發(fā)明的半導體封裝件2。
[0062]于本實施例中，有關(guān)封裝膠體24的形成方式及材料，為現(xiàn)有者即能適用，在此不再贅述。
[0063]于一實施例中，如圖3及圖3’所示，該第一半導體組件21還具有電性連接該第一電性連接墊211的第二電性連接墊212，且該第二電性連接墊212以焊線25電性連接至該基板20，其中，該第一電性連接墊211以焊線25電性連接該第二電性連接墊212。
[0064]于另一實施例中，如圖4及圖4’所示，該第一半導體組件21還具有內(nèi)部線路210，以電性連接該第一電性連接墊211與該第二電性連接墊212。
[0065]于另一實施例中，如圖5所示，該第一半導體組件21具有位于該第一電性連接墊211上的線路重布結(jié)構(gòu)30，且該導電層22設(shè)置并電性連接于該線路重布結(jié)構(gòu)30上，其中，該線路重布結(jié)構(gòu)30具有電性連接該第一電性連接墊211的電性接觸墊300a，300b，又其中一部分的該電性接觸墊300b通過焊線25接地連接該基板20。
[0066]于另一實施例中，如圖6所示，也可將該些相互電性連接的第一電性連接墊211’及第二電性連接墊212’形成于線路重布結(jié)構(gòu)30’之中。
[0067]本發(fā)明利用該導電層22的設(shè)計，能有效將余電導出到該基板20以進行接地，以克服該第一半導體組件21與第二半導體組件23間的電磁干擾的問題，使本發(fā)明的半導體封裝件2，3，4，5，6具有更佳的電磁屏蔽效果。
[0068]另外，如圖7所示，通過增設(shè)一電子組件7于該半導體封裝件2的基板20上，且該電子組件7接地連接至該基板20與第一電性連接墊211。
[0069]于本實施例中，該電子組件7可視為圖4所示的半導體封裝件4的芯片結(jié)構(gòu)，使該電子組件7的第二電性連接墊72用以接地連接該基板20及電性連接該半導體封裝件2的第一電性連接墊211，且該電子組件7的第一電性連接墊71通過內(nèi)部線路70電性連接該電子組件7的第二電性連接墊72。
[0070]本發(fā)明提供一種半導體封裝件2，3, 4, 5, 6,其包括:一基板20、設(shè)于該基板20上的一第一半導體組件21、形成于該第一半導體組件21上的一導電層22、固設(shè)于該導電層22上的一第二半導體組件23、以及形成于該基板20上的封裝膠體24。
[0071]所述的基板20具有多個接地墊200。
[0072]所述的第一半導體組件21具有以焊線25接地連接至該接地墊200的多個第一電性連接墊211。
[0073]于一實施例中，該第一半導體組件21還具有以焊線25或內(nèi)部線路電性連接該第一電性連接墊211的第二電性連接墊212，且該第二電性連接墊212以焊線25電性連接至該基板20。
[0074]所述的導電層22電性連接該第一電性連接墊211。
[0075]于一實施例中，該導電層22的材質(zhì)為導電膠。
[0076]所述的第二半導體組件22電性連接該基板20。
[0077]所述的封裝膠體24包覆該第一及第二半導體組件21，22。
[0078]于一實施例中，該第一半導體組件21具有位于該第一電性連接墊211上的線路重布結(jié)構(gòu)30，且該導電層22設(shè)于該線路重布結(jié)構(gòu)30上，以令該線路重布結(jié)構(gòu)30電性連接該第一電性連接墊211與導電層22并接地連接至該基板20。具體地，該線路重布結(jié)構(gòu)30還具有電性連接該第一電性連接墊211的電性接觸墊300a，300b，且該電性接觸墊300b通過焊線25接地連接該基板20。
[0079]于另一實施例中，線路重布結(jié)構(gòu)30’具有該第一電性連接墊211’。
[0080]綜上所述，本發(fā)明的半導體封裝件及其制法，通過導電層的設(shè)計，不僅克服現(xiàn)有半導體封裝件，使用芯片堆棧結(jié)構(gòu)產(chǎn)生電磁干擾的缺點，更賦予其具有工藝簡單、成本低及應(yīng)用更為廣泛等優(yōu)點。
[0081]上述實施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領(lǐng)域技術(shù)人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權(quán)利保護范圍，應(yīng)如權(quán)利要求書所列。
【權(quán)利要求】
1.一種半導體封裝件，其包括: 基板； 第一半導體組件，其設(shè)于該基板上，且該第一半導體組件具有接地連接該基板的第一電性連接墊； 導電層，其形成于該第一半導體組件上且電性連接該第一電性連接墊； 第二半導體組件，其設(shè)于該導電層上；以及 封裝膠體，其形成于該基板上，以包覆該第一及第二半導體組件。
2.—種半導體封裝件，其包括: 基板； 第一半導體組件，其設(shè)于該基板上，且該第一半導體組件具有相互電性連接的第一電性連接墊與第二電性連接墊，該第二電性連接墊接地連接至該基板； 導電層，其形成于該第一半導體組件上且電性連接該第一電性連接墊； 第二半導體組件，其固設(shè)于該導電層上；以及 封裝膠體，其形成于該基板上，以包覆該第一及第二半導體組件。
3.根據(jù)權(quán)利要求1或2所述的半導體封裝件，其特征在于，該基板具有接地用的接地墊。
4.根據(jù)權(quán)利要求1所述的半導體封裝件，其特征在于，該第一電性連接墊以焊線接地連接至該基板。
5.根據(jù)權(quán)利要求2所述的半導體封裝件，其特征在于，該第二電性連接墊以焊線接地連接至該基板。
6.根據(jù)權(quán)利要求2所述的半導體封裝件，其特征在于，該第一電性連接墊以焊線電性連接該第二電性連接墊。
7.根據(jù)權(quán)利要求2所述的半導體封裝件，其特征在于，該第一半導體組件還具有內(nèi)部線路，以供該第一電性連接墊通過該內(nèi)部線路電性連接該第二電性連接墊。
8.根據(jù)權(quán)利要求1或2所述的半導體封裝件，其特征在于，該第二半導體組件電性連接該基板。
9.根據(jù)權(quán)利要求1所述的半導體封裝件，其特征在于，該第一半導體組件具有位于該第一電性連接墊上的線路重布結(jié)構(gòu)，且該導電層設(shè)于該線路重布結(jié)構(gòu)上，以令該線路重布結(jié)構(gòu)電性連接該第一電性連接墊與導電層并接地連接至該基板。
10.根據(jù)權(quán)利要求9所述的半導體封裝件，其特征在于，該線路重布結(jié)構(gòu)還具有電性連接該第一電性連接墊的電性接觸墊，且該電性接觸墊通過焊線接地連接該基板。
11.根據(jù)權(quán)利要求1所述的半導體封裝件，其特征在于，該第一半導體組件具有線路重布結(jié)構(gòu)，且該線路重布結(jié)構(gòu)具有該第一電性連接墊。
12.根據(jù)權(quán)利要求2所述的半導體封裝件，其特征在于，該第一半導體組件具有線路重布結(jié)構(gòu)，且該線路重布結(jié)構(gòu)具有該第一及第二電性連接墊。
13.根據(jù)權(quán)利要求1或2所述的半導體封裝件，其特征在于，該導電層的材質(zhì)為導電膠。
14.根據(jù)權(quán)利要求1或2所述的半導體封裝件，其特征在于，該半導體封裝件還包括電子組件，其置于該基 板上，且接地連接該基板與該第一半導體組件。
15.一種半導體封裝件的制法，其包括:提供一基板； 設(shè)置第一半導體組件于該基板上，且該第一半導體組件具有第一電性連接墊； 接地連接該第一電性連接墊及該基板； 形成導電層于該第一半導體組件上，且該導電層電性連接該第一電性連接墊； 設(shè)置第二半導體組件于該導電層上；以及 形成封裝膠體于該基板上，以包覆該第一及第二半導體組件。
16.一種半導體封裝件的制法，其包括: 提供一基板； 設(shè)置第一半導體組件于該基板上，且該第一半導體組件具有相互電性連接的第一電性連接墊與第二電性連接墊； 接地連接該第二電性連接墊及該基板； 形成導電層于該第一半導體組件上，且該導電層電性連接該第一電性連接墊； 設(shè)置第二半導體組件于該導電層上；以及 形成封裝膠體于該基板上，以包覆該第一及第二半導體組件。
17.根據(jù)權(quán)利要求15或16所述的半導體封裝件的制法，其特征在于，該基板具有接地用的接地墊。
18.根據(jù)權(quán)利要求15所述的半導體封裝件的制法，其特征在于，該第一電性連接墊以焊線接地連接至該基板。
19.根據(jù)權(quán)利要求16所述的半導體封裝件的制法，其特征在于，該第二電性連接墊以焊線接地連接至該基板。
20.根據(jù)權(quán)利要求16所述的半導體封裝件的制法，其特征在于，該第一電性連接墊以焊線電性連接該第二電性連接墊。
21.根據(jù)權(quán)利要求16所述的半導體封裝件的制法，其特征在于，該第一半導體組件還具有內(nèi)部線路，以供該第一電性連接墊通過該內(nèi)部線路電性連接該第二電性連接墊。
22.根據(jù)權(quán)利要求15或16所述的半導體封裝件的制法，其特征在于，該第二半導體組件電性連接該基板。
23.根據(jù)權(quán)利要求15所述的半導體封裝件的制法，其特征在于，該第一半導體組件具有位于該第一電性連接墊上的線路重布結(jié)構(gòu)，且該導電層設(shè)于該線路重布結(jié)構(gòu)上，以令該線路重布結(jié)構(gòu)電性連接該第一電性連接墊與導電層并接地連接至該基板。
24.根據(jù)權(quán)利要求23所述的半導體封裝件的制法，其特征在于，該線路重布結(jié)構(gòu)還具有電性連接該第一電性連接墊的電性接觸墊，且該電性接觸墊通過焊線接地連接該基板。
25.根據(jù)權(quán)利要求15所述的半導體封裝件的制法，其特征在于，該第一半導體組件具有線路重布結(jié)構(gòu)，且該線路重布結(jié)構(gòu)具有該第一電性連接墊。
26.根據(jù)權(quán)利要求16所述的半導體封裝件的制法，其特征在于，該第一半導體組件具有線路重布結(jié)構(gòu)，且該線路重布結(jié)構(gòu)具有該第一及第二電性連接墊。
27.根據(jù)權(quán)利要求15或16所述的半導體封裝件的制法，其特征在于，該導電層的材質(zhì)為導電膠。
28.根據(jù)權(quán)利要求15或16所述的半導體封裝件的制法，其特征在于，該制法還包括設(shè)置電子組件于該基板上，且接地連接該基板與該第一半導體組件。
【文檔編號】H01L23/552GK103915418SQ201310015592
【公開日】2014年7月9日 申請日期:2013年1月16日 優(yōu)先權(quán)日:2013年1月8日
【發(fā)明者】黃富堂, 柯俊吉 申請人:矽品精密工業(yè)股份有限公司