制造非易失性存儲器件的方法
【專利摘要】本發(fā)明公開了一種制造非易失性存儲器件的方法，包括以下步驟：在襯底上形成交替層疊有多個第一層間絕緣層和多個犧牲層的結(jié)構(gòu)；形成被構(gòu)造成穿通所述結(jié)構(gòu)的主溝道孔；在所述主溝道孔的內(nèi)壁上順序地形成初級電荷陷阱層、隧道絕緣層和溝道層；形成構(gòu)造為穿通在每個主溝道孔的兩側(cè)的所述多個犧牲層的溝槽；以及通過氧化在所述第一層間絕緣層的內(nèi)側(cè)上的所述初級電荷陷阱層來形成絕緣氧化物層。根據(jù)這種技術(shù)，因為對于每個存儲器單元電荷陷阱層是分隔開的，可以防止電荷的散布并可以改善非易失性存儲器件的可靠性。
【專利說明】制造非易失性存儲器件的方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年8月13日提交的韓國專利申請N0.10-2012-0088475的優(yōu)先權(quán),其全部內(nèi)容通過引用并入本文。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實施例涉及制造非易失性存儲器件的方法，更具體而言，涉及用于制造在襯底之上垂直層疊有多個存儲器單元的三維(3D)結(jié)構(gòu)的非易失性存儲器件的方法。
【背景技術(shù)】
[0004]即使不供應(yīng)電力，非易失性存儲器件也能保留儲存的數(shù)據(jù)。各種非易失性存儲器件，例如快閃存儲器件，被廣泛使用。
[0005]由于具有存儲器單元以單層形成在半導(dǎo)體襯底上的2維(2D)結(jié)構(gòu)的非易失性存儲器件的集成度的提高已經(jīng)到達(dá)極限，提出了 3D結(jié)構(gòu)的非易失性存儲器件，其中多個存儲器單元在垂直方向上沿著溝道層形成在半導(dǎo)體襯底上。更特別地，3D結(jié)構(gòu)的非易失性存儲器件包括電荷儲存在由導(dǎo)電材料制成的浮柵電極中的結(jié)構(gòu)和電荷儲存在由絕緣材料制成的電荷陷阱層中的結(jié)構(gòu)。
[0006]在現(xiàn)有的技術(shù)中，在制造過程中電荷陷阱層被形成為沿著溝道層橫跨多個存儲器單元。為此，被俘獲以儲存數(shù)據(jù)的電荷可能沿著電荷陷阱層在附近散布，這會導(dǎo)致非易失性存儲器件的可靠性惡化。

【發(fā)明內(nèi)容】

[0007]本發(fā)明的示例性實施例涉及一種制造非易失性存儲器件的方法，所述方法通過用存儲器單元分隔電荷陷阱層來防止電荷散布來提高非易失性存儲器件的可靠性。
[0008]根據(jù)本發(fā)明的一個實施例，一種制造非易失性存儲器件的方法可以包括以下步驟:在襯底之上形成交替層疊有多個第一層間絕緣層和多個犧牲層的結(jié)構(gòu)；形成被構(gòu)造成穿通所述結(jié)構(gòu)的主溝道孔；在主溝道孔的內(nèi)壁上順序地形成初級電荷陷阱層、隧道絕緣層和溝道層；在每個主溝道孔的兩側(cè)上形成被構(gòu)造成穿通所述多個犧牲層的溝槽；以及通過將在第一層間絕緣層的內(nèi)側(cè)上的初級電荷陷阱層氧化形成絕緣氧化物層。
[0009]根據(jù)本發(fā)明的另一個實施例，一種制造非易失性存儲器件的方法可以包括以下步驟:在襯底之上形成具有犧牲圖案的管道連接?xùn)烹姌O；在管道連接?xùn)烹姌O上形成交替層疊有多個第一層間絕緣層和多個犧牲圖案的結(jié)構(gòu)；通過選擇性刻蝕所述結(jié)構(gòu)形成暴露出所述犧牲圖案的主溝道孔對；通過去除犧牲圖案形成被構(gòu)造成與主溝道孔對連接的次溝道孔；在主溝道孔對和次溝道孔的內(nèi)壁上順序地形成初級電荷陷阱層、隧道絕緣層和溝道層；在主溝道孔對中的每個主溝道孔的兩側(cè)形成被構(gòu)造成穿通所述多個犧牲層的溝槽，并且通過將在第一層間絕緣層的內(nèi)側(cè)上的初級電荷陷阱層氧化而形成絕緣氧化物層?！緦＠綀D】

【附圖說明】
[0010]圖1A至IM是說明根據(jù)本發(fā)明的第一實施例的非易失性存儲器件及其制造方法的截面圖。
[0011]圖2A至21是說明根據(jù)本發(fā)明的第二實施例的非易失性存儲器件及其制造方法的截面圖。
【具體實施方式】
[0012]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實施例。但是，本發(fā)明可以用不同的方式實施，而不應(yīng)解釋為限定于本文所提供的實施例。確切地說，提供這些實施例使得本說明書清楚且完整，并向本領(lǐng)域技術(shù)人員充分傳達(dá)本發(fā)明的范圍。在說明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實施例中表示相似的部分。
[0013]附圖并非按比例繪制，在某些情況下，為了清楚地示出實施例的特征可能對比例進(jìn)行了夸大處理。應(yīng)當(dāng)容易理解的是，本說明書中的“在…上”和“在…之上”的含義應(yīng)當(dāng)采用最廣義的方式來解釋，使得“在…上”的意思不僅是“直接在某物上”，而是還包括在具有中間特征或中間層的情況下的“在某物上”的意思；而“在…之上”的意思不僅是指在“在某物之上”，還可以包括在沒有中間特征或中間層的情況下的“在某物之上”(即，直接在某物上)的意思。
[0014]圖1A至IM是說明根據(jù)本發(fā)明的第一實施例的非易失性存儲器件及其制造方法的截面圖。具體地，圖1M是說明根據(jù)本發(fā)明的第一實施例的非易失性存儲器件的截面圖，以及圖1A至IL是說明制造圖1M的非易失性存儲器件的中間工藝的實例的截面圖。
[0015]參照圖1A，在襯底100之上形成第一管道連接?xùn)烹姌O層105。襯底100可以是半導(dǎo)體襯底，例如單晶硅，并且襯底100可以包括特定的下結(jié)構(gòu)(未示出)。而且，第一管道連接?xùn)烹姌O層105可以通過沉積導(dǎo)電材料，例如摻雜的多晶硅或金屬而形成。
[0016]在通過選擇性刻蝕第一管道連接?xùn)烹姌O層105而形成凹槽之后，形成掩埋在凹槽中的犧牲圖案110。
[0017]在后續(xù)工藝中去除犧牲圖案110，由此用來提供將形成次溝道孔的空間。犧牲圖案110可以包括刻蝕速率不同于第二管道連接?xùn)烹姌O層、第一層間絕緣層、以及犧牲層(稍后將描述)和第一管道連接?xùn)烹姌O層105的刻蝕速率的材料。而且，犧牲圖案110可以具有島形狀，所述島形狀具有在截面方向上的長軸和在與截面交叉的方向上的短軸。當(dāng)從平行于襯底100的平面觀察時，可以采用矩陣的形式布置多個犧牲圖案110。
[0018]接下來，在第一管道連接?xùn)烹姌O層105和犧牲圖案110上形成第二管道連接?xùn)烹姌O層115。通過沉積導(dǎo)電材料，例如摻雜的多晶硅或金屬，可以形成第二管道連接?xùn)烹姌O層115，并且第二管道連接?xùn)烹姌O層115可以具有與第一管道連接?xùn)烹姌O層105基本相同的材料。此外，第一管道連接?xùn)烹姌O層105和第二管道連接?xùn)烹姌O層115是管道連接晶體管(pipe connection transistors)的柵電極并且針對每個存儲塊(block)可以是分隔開的。第一管道連接?xùn)烹姌O層105和第二管道連接?xùn)烹姌O層115可以包圍犧牲圖案110。
[0019]參照圖1B，在第二管道連接?xùn)烹姌O層115之上交替層疊多個第一層間絕緣層120和多個犧牲層125。為了方便描述，多個第一層間絕緣層120和多個犧牲層125交替層疊的結(jié)構(gòu)在下文中稱作層疊結(jié)構(gòu)。
[0020]第一層間絕緣層120可以設(shè)置在層疊結(jié)構(gòu)的底部和頂部，并且第一層間絕緣層120可以具有基于氧化物的材料。另外，在后續(xù)步驟中去除犧牲層125，由此提供將形成稍后要描述的柵電極的空間。犧牲層125可以具有刻蝕速率不同于第一層間絕緣層120的刻蝕速率的材料，例如基于氮化物的材料。同時，截面示出為包括四個犧牲層125，但是這僅僅是說明性的。犧牲層125的數(shù)量可以大于或者小于4。
[0021]在層疊結(jié)構(gòu)之上形成硬掩模層130。硬掩模層130可以包括基于氮化物的材料、多晶娃、非晶碳層(amorphous carbon layer, ACL)、或底部抗反射涂層(bottomant1-reflective coating, BARC)。
[0022]參照圖1C，通過選擇性刻蝕硬掩模層130、層疊結(jié)構(gòu)和第二管道連接?xùn)烹姌O層115來形成暴露出犧牲圖案110的主溝道孔對H1。當(dāng)從平行于襯底的平面觀察時，每個主溝道孔Hl可以具有圓形狀或橢圓形狀，并且可以在每個犧牲圖案110中設(shè)置每對主溝道孔H1。
[0023]去除被主溝道孔對Hl暴露出的犧牲圖案110。為了去除犧牲圖案110，可以執(zhí)行相對于第一和第二管道連接?xùn)烹姌O層105和115以及層疊結(jié)構(gòu)具有刻蝕選擇性的濕法刻蝕工藝。作為該工藝的結(jié)果，在去除了犧牲圖案110的空間中形成耦接主溝道孔對Hl的次溝道孔H2。
[0024]參照圖1D，在主溝道孔Hl對和次溝道孔H2的內(nèi)壁上形成初級電荷陷阱層135?？梢酝ㄟ^沉積可在后續(xù)工藝中被氧化和氮化的材料例如硅，來形成初級電荷陷阱層135。初級電荷陷阱層135可以包括具有單晶、多晶或非晶結(jié)構(gòu)的硅。
[0025]在初級電荷陷阱層135的表面上形成隧道絕緣層140。隧道絕緣層140是用于電荷隧穿(charge tunneling)并且可以通過利用例如原子層沉積(atomic layer deposition,ALD)或者化學(xué)氣相沉積(chemical vapor deposition,CVD)方法保形地沉積基于氧化物的材料而形成。
[0026]在隧道絕緣層140的表面上形成溝道層145。通過沉積半導(dǎo)體材料，例如多晶硅可以形成溝道層145，溝道層145可以分為在主溝道孔Hl內(nèi)的主溝道層和在次溝道孔H2內(nèi)的次溝道層。特別地，主溝道層可以用作存儲器單元或選擇晶體管的溝道，而次溝道層可以用作管道連接晶體管的溝道。同時，在本示例性實施例中，可以將溝道層145形成為完全填滿主溝道孔Hl和次溝道孔H2的厚度，但本發(fā)明并不限于此。在另一個實施例中，可以將溝道層145形成為不完全填滿主溝道孔Hl和次溝道孔H2的厚度。
[0027]參照圖1E，通過在主溝道孔Hl的兩側(cè)選擇性刻蝕硬掩模層130和層疊結(jié)構(gòu)而形成分隔開第一層間絕緣層120和犧牲層125的溝槽T。
[0028]多個溝槽T可以采用在與截面交叉的方向上延伸的縫隙的形式平行排列。分隔開的第一層間絕緣層120、分隔開的犧牲層125和分隔開的硬掩模層130分別稱作第一層間絕緣層圖案120A、犧牲層圖案125A和硬掩模層圖案130A。
[0029]參照圖1F，去除被溝槽T暴露出來的第一層間絕緣層圖案120A。為了去除第一層間絕緣層圖案120A，可以執(zhí)行相對于犧牲層圖案125A和硬掩模層圖案130A具有刻蝕選擇性的浸出方法(dip-out method)的濕法刻蝕工藝。
[0030]參照圖1G，因為去除了第一層間絕緣層圖案120A，所以可以通過選擇性將暴露的初級電荷陷阱層135氧化來形成絕緣氧化物層150。通過等離子體氧化處理可以將初級電荷陷阱層135氧化。作為該工藝的結(jié)果，由層分隔開的初級電荷陷阱層135被稱為初級電荷陷阱層-初始圖案135A。
[0031]參照圖1H，在去除了第一層間絕緣層圖案120A的空間中形成第二層間絕緣層155?？梢酝ㄟ^沉積刻蝕速率不同于犧牲層圖案125A的刻蝕速率的材料，例如基于氧化物的材料，到填充去除了第一層間絕緣層圖案120A的空間的厚度并且然后刻蝕所述材料直到經(jīng)由溝槽T暴露出犧牲層圖案125A的側(cè)面，來形成第二層間絕緣層155。
[0032]參照圖11，去除被溝槽T暴露出來的犧牲層圖案125A。為了去除犧牲層圖案125A，可以執(zhí)行利用相對于第二層間絕緣層155和硬掩模層圖案130A具有刻蝕選擇性的浸出方法的濕法刻蝕工藝。
[0033]參照圖1J，通過將因去除了犧牲層圖案125A而暴露出來的初級電荷陷阱層-初始圖案135A氮化，來形成電荷陷阱層圖案160。這里，初級電荷陷阱層-初始圖案135A可以通過等離子體氮化處理而被氮化，保留下來的初級電荷陷阱層-初始圖案135A稱作初級電荷陷阱層-二級圖案135B。
[0034]參照圖1K，在經(jīng)由溝槽T去除了犧牲層圖案125A的空間的內(nèi)壁上形成電荷阻擋層165。電荷阻擋層165起阻擋儲存在電荷陷阱層圖案160中的電荷的作用。利用例如ALD或CVD方法通過保形地沉積基于氧化物的材料來形成電荷阻擋層165。
[0035]參照圖1L，在已經(jīng)去除了犧牲層圖案125A的空間中形成柵電極170?？梢酝ㄟ^以下工藝形成柵電極170。
[0036]首先，利用ALD或CVD法，通過保形地沉積導(dǎo)電材料例如金屬或金屬氮化物，形成用于柵電極的導(dǎo)電層(未示出)到填充去除了犧牲層圖案125A的空間的厚度?？涛g所述用于柵電極的導(dǎo)電層直到暴露出第二層間絕緣層155的側(cè)面，使得所述用于柵電極的導(dǎo)電層每層都是分隔開的，這導(dǎo)致在第二層間絕緣層155之間形成柵電極170。此外，作為該工藝的結(jié)果，電荷阻擋層165也可以每層是分隔開的，分隔開的電荷阻擋層165稱作電荷阻擋層圖案165A。
[0037]參照圖1M，在溝槽T中形成絕緣層175。利用ALD或CVD法，可以通過在溝槽T的內(nèi)壁上沉積基于氧化物或基于氮化物的材料，來形成絕緣層175。
[0038]根據(jù)以上描述的制造方法，可以制造根據(jù)本發(fā)明第一實施例的非易失性存儲器件，例如圖1M所示的。
[0039]參照圖1M，根據(jù)本發(fā)明第一實施例的非易失性存儲器件可以包括:形成在襯底100之上的管道連接?xùn)烹姌O；溝道層145，所述溝道層145被構(gòu)造成包括形成在管道連接?xùn)烹姌O內(nèi)的次溝道層以及與次溝道層連接且在大體垂直于襯底100的方向上延伸的主溝道層對；沿著主溝道層交替層疊的多個第二層間絕緣層155和多個柵電極170 ;隧道絕緣層140，所述隧道絕緣層140被構(gòu)造成包圍溝道層145 ;插入在柵電極170與隧道絕緣層140之間的電荷陷阱層圖案160 ;電荷阻擋層圖案165A，每個電荷阻擋層圖案165A插入在第二層間絕緣層155與柵電極170之間以及在柵電極170與電荷陷阱層圖案160之間；以及絕緣氧化物層150，每個絕緣氧化物層150插入在電荷陷阱層圖案160之間。
[0040]這里，管道連接?xùn)烹姌O可以包括針對每個存儲塊分隔開的第一和第二管道連接?xùn)烹姌O層105和115，并且溝道層145可以具有U形。而且，柵電極170可以包圍主溝道層的側(cè)面并且還在與截面交叉的方向上延伸。具體地，電荷陷阱層圖案160通過捕獲電荷起到儲存數(shù)據(jù)的作用，并且可以包括例如氮化硅層。電荷陷阱層圖案160可以針對每個存儲器單元而被絕緣氧化物層150分隔開。
[0041]圖2A至21是說明根據(jù)本發(fā)明第二實施例的非易失性存儲器件及其制造方法的截面圖。在描述本實施例時，為了簡要起見，省略了對與第一實施例的部件基本相同的部件的描述。如同第一實施例，首先執(zhí)行圖1A至IC的工藝，然后執(zhí)行圖2A的步驟。
[0042]參照圖2A，在主溝道孔Hl對和次溝道孔H2的內(nèi)壁上形成初級電荷陷阱層200?？梢酝ㄟ^沉積可通過捕獲電荷來儲存數(shù)據(jù)的材料，例如基于氮化物的材料，來形成初級電荷陷阱層200。
[0043]在初級電荷陷阱層200的表面上形成隧道絕緣層140，并且在隧道絕緣層140的表面上形成溝道層145。隧道絕緣層140是用于電荷隧穿且可以通過保形地沉積例如基于氧化物的材料來形成?？梢酝ㄟ^沉積半導(dǎo)體材料例如多晶硅來形成溝道層145。
[0044]參照圖2B，通過選擇性刻蝕在主溝道孔Hl兩側(cè)的層疊結(jié)構(gòu)和硬掩模130，來形成分隔開第一層間絕緣層120和犧牲層125的溝槽T。多個溝槽T可以采用在與截面交叉的方向上延伸的縫隙的形式排列。分隔開的第一層間絕緣層120、分隔開的犧牲層125和分隔開的硬掩模層130分別稱為第一層間絕緣層圖案120A、犧牲層圖案125A和硬掩模層圖案130A。
[0045]參照圖2C，去除被溝槽T暴露出來的第一層間絕緣層圖案120A。為了去除第一層間絕緣層圖案120A，可以執(zhí)行利用相對于犧牲層圖案125A和硬掩模層圖案130A的刻蝕選擇性的浸出方法的濕法刻蝕工藝。
[0046]參照圖2D，通過選擇性將因去除了第一層間絕緣層圖案120A而暴露出的初級電荷陷阱層200氧化，來形成絕緣氧化物層150。這里，初級電荷陷阱層200可以通過等離子體氧化處理來氧化。作為此工藝的結(jié)果，初級電荷陷阱層200每層是分隔開的，這導(dǎo)致形成電荷陷阱層圖案200A。
[0047]參照圖2E，在去除了第一層間絕緣層圖案120A的空間中形成第二層間絕緣層155。第二層間絕緣層155可以通過沉積刻蝕速率與犧牲層圖案125A的刻蝕速率不同的材料例如基于氧化物的材料而形成。
[0048]參照圖2F，去除被溝槽T暴露出來的犧牲層圖案125A。為了去除犧牲層圖案125A，可以執(zhí)行利用第二層間絕緣層155和硬掩模層圖案130A的刻蝕選擇性的浸出方法的濕法刻蝕工藝。
[0049]參照圖2G，在經(jīng)由溝槽T而去除了犧牲層圖案125A的空間的內(nèi)壁上形成電荷阻擋層165。電荷阻擋層165起到阻擋儲存在電荷陷阱層圖案200A中的電荷的作用。電荷阻擋層165可以通過保形地沉積例如基于氧化物的材料而形成。
[0050]參照圖2H，在去除了犧牲層圖案125A的空間中形成柵電極170?？梢酝ㄟ^保形地沉積導(dǎo)電材料例如金屬或金屬氮化物至填充去除了犧牲層圖案125A的空間的厚度然后刻蝕所述材料直到暴露出第二層間絕緣層155的側(cè)面，來形成柵電極170。此外，作為該工藝的結(jié)果，每層均分隔開的電荷阻擋層165稱為電荷阻擋層圖案165A。
[0051]參照圖21，在溝槽T內(nèi)形成絕緣層175?？梢岳肁LD或CVD方法通過在溝槽T的內(nèi)壁上沉積基于氧化物或氮化物的材料，形成絕緣層175。
[0052]第二實施例不同于第一實施例的地方在于，可以無需額外的氮化方法形成電荷陷阱層圖案200A，因為初級電荷陷阱層200包括基于氮化物的材料。
[0053]根據(jù)本發(fā)明的實施例的非易失性存儲器件及其制造方法，可以通過針對每個存儲器單元將捕獲電荷以儲存數(shù)據(jù)的電荷陷阱層分隔開，來防止電荷散布。因此，可以最小化存儲器單元之間的干擾，可以改善數(shù)據(jù)保持特性，并可以改善非易失性存儲器件的可靠性。
[0054]盡管已經(jīng)參照具體的實施例描述了本發(fā)明，但是對本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
【權(quán)利要求】
1.一種制造非易失性存儲器件的方法，包括以下步驟: 在襯底之上形成交替層疊有多個第一層間絕緣層和多個犧牲層的結(jié)構(gòu)； 形成構(gòu)造為穿通所述結(jié)構(gòu)的主溝道孔； 在所述主溝道孔的內(nèi)壁上順序地形成初級電荷陷阱層、隧道絕緣層和溝道層； 形成構(gòu)造為穿通每個主溝道孔的兩側(cè)的所述多個犧牲層的溝槽；以及 通過將所述第一層間絕緣層的內(nèi)側(cè)上的所述初級電荷陷阱層氧化，來形成絕緣氧化物層。
2.根據(jù)權(quán)利要求1所述的方法，其中，針對每個單元，所述初級電荷陷阱層被所述絕緣氧化物層分隔開。
3.根據(jù)權(quán)利要求1所述的方法，其中，所述初級電荷陷阱層包括硅。
4.根據(jù)權(quán)利要求1所述的方法，其中，所述初級電荷陷阱層包括基于氮化物的材料。
5.根據(jù)權(quán)利要求1所述的方法，其中，形成所述絕緣氧化物層的步驟包括以下步驟: 去除被所述溝槽暴露出來的所述第一層間絕緣層； 將因去除了所述第一層間絕緣層而暴露出來的所述初級電荷陷阱層氧化；以及 在去除了所述第一層間絕緣層的空間中形成第二層間絕緣層。
6.根據(jù)權(quán)利要求1 所 述的方法，其中，所述犧牲層包括刻蝕速率與所述第一層間絕緣層的刻蝕速率不同的材料。
7.根據(jù)權(quán)利要求1所述的方法，還包括以下步驟: 在形成所述絕緣氧化物層之后，去除被所述溝槽暴露出來的所述犧牲層；和 在去除了所述犧牲層的空間中順序地形成電荷阻擋層和柵電極。
8.根據(jù)權(quán)利要求3所述的方法，還包括以下步驟: 在形成所述絕緣氧化物層之后，去除被所述溝槽暴露出來的所述犧牲層；和 將因去除了所述犧牲層而暴露出來的所述初級電荷陷阱層氮化。
9.根據(jù)權(quán)利要求5所述的方法，其中，所述第二層間絕緣層包括刻蝕速率與所述犧牲層的刻蝕速率不同的材料。
10.根據(jù)權(quán)利要求7所述的方法，還包括:在形成所述柵電極之后在所述溝槽內(nèi)形成絕緣層。
11.一種制造非易失性存儲器件的方法，包括以下步驟: 在襯底之上形成具有犧牲圖案的管道連接?xùn)烹姌O； 在所述管道連接?xùn)烹姌O之上形成交替層疊有多個第一層間絕緣層和多個犧牲層的結(jié)構(gòu)； 通過選擇性刻蝕所述結(jié)構(gòu)形成暴露出所述犧牲圖案的主溝道孔對； 通過去除所述犧牲圖案形成次溝道孔，所述次溝道孔被構(gòu)造成與所述主溝道孔對耦接; 在所述主溝道孔對和所述次溝道孔的內(nèi)壁上順序地形成初級電荷陷阱層、隧道絕緣層和溝道層； 在所述主溝道孔對的每個主溝道孔的兩側(cè)形成被構(gòu)造成穿通所述多個犧牲層的溝槽；以及 通過將在所述第一層間絕緣層內(nèi)側(cè)上的所述初級電荷陷阱層氧化，來形成絕緣氧化物層。
12.根據(jù)權(quán)利要求11所述的方法，其中，對于每個單元，所述初級電荷陷阱層被所述絕緣氧化物層分隔開。
13.根據(jù)權(quán)利要求11所述的方法，其中，所述初級電荷陷阱層包括硅。
14.根據(jù)權(quán)利要求11所述的方法，其中，所述初級電荷陷阱層包括基于氮化物的材料。
15.根據(jù)權(quán)利要求11所述的方法，其中，形成所述絕緣氧化物層的步驟包括以下步驟: 去除被所述溝槽暴露出來的所述第一層間絕緣層； 將因去除了所述第一層間絕緣層而暴露出來的所述初級電荷陷阱層氧化；以及 在去除了所述第一層間絕緣層的空間中形成第二層間絕緣層。
16.根據(jù)權(quán)利要求11所述的方法，其中，所述犧牲層包括刻蝕速率與所述第一層間絕緣層的刻蝕速率不同的材料。
17.根據(jù)權(quán)利要求11所述的方法，還包括以下步驟: 在形成所述絕緣氧化物層之后，去除由被所述溝槽暴露出來的所述犧牲層；和 在去除了所述犧牲層的空間中順序地形成電荷阻擋層和柵電極。
18.根據(jù)權(quán)利要求13所述的方法，還包括以下步驟: 在形成所述絕緣氧化物層之后，去除被所述溝槽暴露出來的所述犧牲層；和 將因去除了所述犧牲層而暴露出來的所述初級電荷陷阱層氮化?！?br> 19.根據(jù)權(quán)利要求15所述的方法，其中，所述第二層間絕緣層包括刻蝕速率與所述犧牲層的刻蝕速率不同的材料。
20.根據(jù)權(quán)利要求17所述的方法，還包括:在形成所述柵電極之后在所述溝槽中形成絕緣層。
【文檔編號】H01L21/8247GK103594423SQ201310016706
【公開日】2014年2月19日 申請日期:2013年1月16日 優(yōu)先權(quán)日:2012年8月13日
【發(fā)明者】杜鉉植 申請人:愛思開海力士有限公司