專利名稱：半導體裝置及其自動外觀檢查方法
技術領域：
本發(fā)明涉及半導體裝置及其自動外觀檢查方法，特別涉及除去以WLP (WaferLevel chip size Package:晶片級封裝)或倒裝芯片(FlipChip)型的端部為起點向元件形成區(qū)域產(chǎn)生的層間絕緣膜或半導體基板的崩邊的自動外觀檢查方法。
背景技術：
作為被設置于電子設備的半導體裝置，為了應用在便攜式電話等便攜式信息設備，采用滿足小型化、薄型化、輕量化條件的被稱為CSP且具有與內(nèi)置的半導體元件相同尺寸的半導體裝置。在這些CSP中，特別作為小型的半導體裝置，具有晶片級封裝或倒裝芯片(WLP或FlipChip)型。圖5放大表示在使WLP或FlipChip型單個化之前的晶片狀態(tài)下的劃片區(qū)域18b及與之相鄰的元件形成區(qū)域18a的部分。關于該圖中的附圖標記的詳細情況將在后面敘述。在元件形成區(qū)域18a，除了未圖示的器件元件等外，還以多層形成多個層間絕緣膜4等、金屬配線層7等，而在劃片區(qū)域18b形成構成TEG (Test Element Group:試驗元件組)區(qū)域15的TEG配線層31等、多個層間絕緣膜4等、未圖示的器件元件等。元件形成區(qū)域18a的多個層間絕緣膜4等與劃片區(qū)域18b的多個層間絕緣膜4等連續(xù)。但是，因為由氮化硅膜等形成的鈍化膜5硬且脆，所以，因切割工序中的應力而導致在劃片區(qū)域18b的鈍化膜5中易于產(chǎn)生裂紋。因此，如該圖所示，為了阻止在該劃片區(qū)域18b的鈍化膜5中所產(chǎn)生的裂紋延伸至元件形成區(qū)域18a的鈍化膜5，在劃片區(qū)域18b形成鈍化膜除去溝21，以分離兩個區(qū)域的鈍化膜5。第一樹脂層6從鈍化膜除去溝21的一部分延伸并覆蓋至元件形成區(qū)域18a。在該狀態(tài)下 ，當以劃線19為中心切割晶片而使各WLP或FlipChip型單個化時，有時在單個化后的WLP或FlipChip型的被切割的端部的層間絕緣膜4等或半導體基板I上多多少少可能產(chǎn)生崩邊(^> O W在該崩邊延伸至WLP或FlipChip型的端部的第一樹脂層6下的層間絕緣膜4等或半導體基板I的情況下，該崩邊可能成為核心，在層間絕緣膜4等或半導體基板I上產(chǎn)生裂紋，延伸至元件形成區(qū)域18a內(nèi)。如果在元件形成區(qū)域18a部分的層間絕緣膜4等或半導體基板I中產(chǎn)生裂紋，則會對元件特性產(chǎn)生影響，在成品率、可靠性上存在問題。于是，謀求通過外觀檢查工序，在通過切割而被單個化的WLP或FlipChip型中除去大小在一定級別以上的崩邊等，以減少在成品率和可靠性上出現(xiàn)的問題。圖6A表示通過切割圖5所示的半導體晶片而得到的單個化后的WLP或FlipChip型30的示意俯視圖。在WLP或FlipChip型30的芯片端部31內(nèi)側(cè)，表示圖5所示的第一樹脂層6的前端部32。該第一樹脂層6從其前端部32開始延伸并覆蓋除焊料突起11的形成區(qū)域以外的WLP或FlipChip型30的表面。在第一樹脂層6的前端部32內(nèi)側(cè)，以如虛線所示的被第一樹脂層6覆蓋的狀態(tài)配置圖5所示的護圈17。第一樹脂層6的前端部32延伸至護圈端部17a外側(cè)的鈍化膜除去溝21。
圖6B是放大了 WLP或FlipChip型30的芯片端部31附近的俯視圖，表示通過外觀檢查從芯片端部31確定了層間絕緣膜4等的較大崩邊34的外觀不良品。為了減少工時，通過自動外觀檢查裝置進行外觀檢查。將崩邊前端部34a延伸至良否判斷線33的內(nèi)側(cè)的產(chǎn)品設為外觀不良品。在該圖中也表示了切割時成為中心線的劃線19的大致位置。以劃線中心19為中心，在上下方向上以規(guī)定的寬度進行切割。原則上，對于崩邊34的大小而言，不延伸至第一樹脂層6的前端部32的內(nèi)側(cè)為好，所以根據(jù)判斷崩邊前端部34a是否與第一樹脂層6的前端部32接觸來進行良否判斷。但是，由于將聚酰亞胺等具有流動性的材料涂布而形成第一樹脂層6，所以該第一樹脂層6易于產(chǎn)生樹脂流動，容易向劃線側(cè)擴展，其邊界也容易變得不清晰?；谏鲜鲈虻?，當通過自動外觀檢查裝置識別第一樹脂層6的前端部32時，其識別精度的誤差不得不增大。因此，外觀檢查的良否判斷不能以不穩(wěn)定的第一樹脂層6的前端部32的位置來進行判斷。取而代之，為了在檢查中不遺漏外觀檢查不良品，將良否判斷線33設定在從外觀檢查裝置所確定的第一樹脂層6的前端部32向芯片端部31側(cè)偏移預先設定的值a的位置，進行外觀檢查的良否判斷。在從第一樹脂層6的前端部32偏移數(shù)μ m左右的位置設定良否判斷線33。圖6C是將通過外觀檢查裝置判斷為良品的WLP或FlipChip型30的芯片端部31附近放大的俯視圖。崩邊34的前端部34a停留在從良否判斷線33靠近芯片端部31的一偵U。因此，避免崩邊34引起使層間絕緣膜4等的裂紋侵入至圖5所示的元件形成區(qū)域18a。在以下的專利文獻I中，如圖7所示，為了不使元件形成區(qū)域18a的多個層間絕緣膜4等與劃片區(qū)域18b的多個層間絕緣膜4等連續(xù)，在劃片區(qū)域18b形成不存在絕緣膜的露出半導體基板I的絕 緣膜除去溝21a。因為該絕緣膜除去溝21a的存在，即使在通過切割將半導體晶片分割為單片的WLP或FlipChip型30的情況下，也不會產(chǎn)生從芯片端部31向元件形成區(qū)域18a側(cè)的層間絕緣膜4等的崩邊34及裂紋。因此，公開了一種能夠防止元件形成區(qū)域18a內(nèi)部的層間絕緣膜4等的裂紋的產(chǎn)生，該裂紋起因于在芯片端部31所產(chǎn)生的層間絕緣膜4等的崩邊34。但是，因為產(chǎn)生半導體基板I的崩邊34，所以如前所述，需要通過外觀檢查裝置除去規(guī)定大小以上的崩邊34。需要說明的是，圖6與圖5的相同的附圖標記表示相同的結構。專利文獻1:(日本)特開2011-14605號公報在上述的WLP或FlipChip型30的自動外觀檢查中，在第一樹脂層6的前端部32與從芯片端部31延伸的崩邊34的前端部34a不接觸而實際上沒有問題的情況下，也可能判斷WLP或FlipChip型30為不良品。參照圖6D說明該情況。在半導體晶片上涂布由聚酯亞胺等形成的第一樹脂層6后，在第一樹脂層6上形成圖案的情況下，不使用光刻機(7y 〃一)等精度較高的掩模對準裝置，而大多使用掩模對準精度較低的曝光裝置。圖案也是粗糙的圖案，也是為了降低成本。因此，有時掩模也發(fā)生數(shù)μ m以上的偏移，如圖6D所示，第一樹脂層6的前端部32向芯片端部31方向偏移得較大。與圖6C的第一樹脂層6的前端部32的位置進行比較，掩模偏移的大小很明顯。其結果為，良否判斷線33處于橫切崩邊34的狀態(tài)，將該WLP或FlipChip型30視為外觀不良品，導致外觀檢查工序的成品率降低。但是，崩邊34的前端部34a因為尚未與第一樹脂層6的前端部32接觸，所以在元件形成區(qū)域18a上不會產(chǎn)生崩邊34引起的層間絕緣膜4等的裂紋等。盡管如此，還是對該WLP或FlipChip型進行了廢棄處理。這種事情因為以所形成的位置不穩(wěn)定的第一樹脂層6的前端部32為基準來確定良否判斷線33而發(fā)生。在圖7所示的情況下存在同樣的問題。為了防止成品率降低，作為自動外觀檢查的判斷基準線，取代形成位置不穩(wěn)定的第一樹脂層6前端部32而采用掩模偏移較少的穩(wěn)定的基準線是必不可少的。

發(fā)明內(nèi)容
本發(fā)明提供一種半導體裝置的自動外觀檢查方法，該所述半導體裝置具有:護圈，其圍繞元件形成區(qū)域；鈍化膜，其從所述元件形成區(qū)域的表面延伸并覆蓋在所述護圈上且在該護圈的外側(cè)具有端部；鈍化膜除去區(qū)域，其從所述鈍化膜的端部延伸至所述半導體裝置的端部；樹脂層，其經(jīng)由所述鈍化膜從所述元件形成區(qū)域延伸并覆蓋在除了所述護圈的與所述半導體裝置的各端部并列的一個或多個局部區(qū)域以外的所述護圈上且在所述鈍化膜除去區(qū)域具有前端部；崩邊，其使所述鈍化膜除去區(qū)域從所述半導體裝置的端部向所述樹脂層的前端部方向延伸；該半導體裝置的自動外觀檢查方法的特征在于，以局部未被所述樹脂層覆蓋的所述護圈的端部為基準，測量該護圈端部與所述崩邊前端部的距離y以及該護圈端部與所述樹脂層前端部的距離X，如果I大于X，則判斷為外觀良品，如果y與X相等或I小于X，則判斷為外觀不良品。而且，本發(fā)明的半導體裝置的自動外觀檢查方法的特征在于，未被所述樹脂層覆蓋的所述護圈的局部區(qū)域是成為所述半導體裝置的對角的一對或兩對的角部。而且，本發(fā)明提供另一種半導體裝置的自動外觀檢查方法，該半導體裝置具有:護圈，其圍繞元件形成區(qū)域；鈍化膜，其從所述元件形成區(qū)域的表面延伸并覆蓋在所述護圈上且在該護圈的外側(cè)具有端部；鈍化膜除去區(qū)域，其從所述鈍化膜的端部延伸至所述半導體裝置的端部；樹脂層，其經(jīng)由所述鈍化膜從所述元件形成區(qū)域延伸并覆蓋在所述護圈上且在所述鈍化膜除去區(qū)域具有前端部；崩邊，其使所述鈍化膜除去區(qū)域從所述半導體裝置的端部向所述樹脂層的前端部方向延伸 ；該所述半導體裝置的自動外觀檢查方法的特征在于，以所述半導體裝置被單個化之前的半導體晶片的劃線位置為基準，測量該劃線至所述樹脂層前端部的距離X以及該劃線至所述崩邊前端部的距離y，如果X大于y，則判斷為外觀良品，如果X與I相等或X小于y，則判斷為外觀不良品。而且，本發(fā)明的半導體裝置的自動外觀檢查方法的特征在于，具有覆蓋在比所述樹脂層的前端部靠近內(nèi)側(cè)的該樹脂層上的第二樹脂層。另外，本發(fā)明的半導體裝置的自動外觀檢查方法的特征在于，層間絕緣膜在所述鈍化膜除去區(qū)域露出，所述崩邊由所述層間絕緣膜或半導體基板的一部分構成。而且，本發(fā)明的半導體裝置的自動外觀檢查方法的特征在于，半導體基板在所述鈍化膜除去區(qū)域露出，所述崩邊由所述半導體基板的一部分構成。而且，本發(fā)明的半導體裝置的自動外觀檢查方法的特征在于，所述半導體裝置為晶片級封裝或倒裝芯片型。另外，本發(fā)明的半導體裝置的特征在于，具有:護圈，其圍繞元件形成區(qū)域；鈍化膜，其從所述元件形成區(qū)域的表面延伸并覆蓋在所述護圈上，且在該護圈的外側(cè)具有端部；鈍化膜除去區(qū)域，其從所述鈍化膜的端部延伸至所述半導體裝置的端部；樹脂層，其經(jīng)由所述鈍化膜從所述元件形成區(qū)域延伸并覆蓋在除了所述護圈的與所述半導體裝置的各端部并列的一個或多個局部區(qū)域的所述護圈上，且在所述鈍化膜除去區(qū)域具有前端部；崩邊，其使所述鈍化膜除去區(qū)域從所述半導體裝置的端部向所述樹脂層的前端部方向延伸。根據(jù)本發(fā)明的半導體裝置及其自動外觀檢查方法，能夠適當?shù)嘏袛鄰陌雽w裝置的端部向元件形成區(qū)域方向產(chǎn)生的崩邊的外觀的好壞，能夠防止將外觀良品判斷為外觀不良品。


圖1 (A) (C)是本發(fā)明第一實施方式的半導體裝置整體的示意俯視圖、半導體裝置的端部附近的放大俯視圖及表示自動外觀檢查方法的視圖；圖2是表示以本發(fā)明第一實施方式的半導體裝置的端部為中心的結構剖面圖；圖3是表示以本發(fā)明其他方式的半導體裝置的端部為中心的結構剖面圖；圖4 (A)、(B)是本發(fā)明第二實施方式的半導體裝置整體的示意俯視圖、半導體裝置的端部附近的放大俯視圖及表示自動外觀檢查方法的視圖；圖5是表示以包括與本發(fā)明相同的半導體裝置的半導體晶片元件形成區(qū)域與劃片區(qū)域的邊界附近為中心的結構剖面圖；圖6 (A) (D)是現(xiàn)有半導體裝置整體的示意俯視圖、半導體裝置的端部附近的放大俯視圖及表示自動外觀檢查方法的視圖；圖7是專利文獻I所公開的半導體裝置的剖面圖附圖標記說明I半導體基板；2絕緣膜；3層間絕緣膜；4層間絕緣膜；5鈍化膜；6第一樹脂層；7第一配線層；8第二配線層；9第三配線層；10再配線層；11焊料突起；12第一護圈；13第二護圈；14第三護圈；15TEG區(qū)域；17護圈；17a護圈端部；18a元件形成區(qū)域；18b劃片區(qū)域；19劃線；21鈍化膜除去溝；21a絕緣膜除去溝；22第二樹脂層；22a樹脂層；23鍍覆電極；31芯片端部；32第一樹脂層的前端部；33良否判斷線；34崩邊；34a崩邊前端部；30，40，50WLP或 FlipChip 型。
具體實施例方式第一實施方式下面參照 圖1A 圖1C，對本發(fā)明實施方式的半導體裝置及其自動外觀檢查方法進行說明。圖6A所示的利用現(xiàn)有的自動外觀檢查方法的半導體裝置30與圖1A所示的利用本實施方式的自動外觀檢查方法的半導體裝置40基本上是相同的半導體裝置，不同之處在于，在現(xiàn)有半導體裝置30中所有的護圈17都被第一樹脂層6覆蓋，與之相對，在本實施方式的半導體裝置40中，護圈17的一部分在半導體裝置40的角部從第一樹脂層6露出。除此以外的結構都相同。在圖1A中，之所以在半導體裝置40的角部露出護圈17，是因為將護圈17作為進行自動外觀檢查時的基準線。如果如圖6所示那樣護圈17的整體被第一樹脂層6覆蓋，則第一樹脂層6將成為障礙，自動外觀檢查裝置難以識別護圈17的存在。如前所述，在現(xiàn)有的半導體裝置30的自動外觀檢查方法中，如圖6B 圖6C所示，將由聚酰亞胺等形成的第一樹脂層6的不穩(wěn)定位置即前端部32作為進行外觀檢查的良否判斷基準線。因此，在自動外觀檢查方法中，在識別從前端部32至崩邊34的前端部34a的距離X的基礎上，在X上相加預先設定的余量a的位置上設定良否判斷線33，如果崩邊34的前端與良否判斷線33 —致，或者位于良否判斷線33的內(nèi)側(cè)，則判斷該半導體裝置為不良品，如果崩邊34的前端位于良否判斷線33的外側(cè)，則判斷該半導體裝置為良品。因此，如前所述，就會發(fā)生將良品的一部分判斷為不良品。與之相對，在本實施方式的自動外觀檢查方法中，如圖1B、圖1C所示，將在半導體裝置40的角部露出的護圈17在芯片端部31側(cè)的護圈端部17a設為自動外觀檢查時的良否判斷基準線。護圈17由金屬層形成，被加工為再現(xiàn)性良好的穩(wěn)定的形狀，而且通過掩模對準精度較高的光刻機形成，所以，從芯片端部31至護圈端部17a的距離也與第一樹脂層6的不穩(wěn)定的前端部32的位置不同，穩(wěn)定且再現(xiàn)性良好。因此，無需考慮將第一樹脂層6的前端部32設為自動外觀檢查時的判斷基準時的余量。只要識別半導體裝置40的角部所露出的護圈17a的端部，并測量從該護圈端部17a至第一樹脂層6的前端部32的距離X以及從該護圈端部17a至崩邊前端部34a的距離y，如果I > X，則判斷為 外觀良品，如果y=x或y < X，則判斷為外觀不良品。實際上，在崩邊前端部34a進入第一樹脂層6的前端部32之下的情況下，難以從第一樹脂層6的上方識別崩邊前端部34a，所以將y < x的情況也作為y=x進行識別。如圖1C所示，由于對第一樹脂層6構圖時的掩模偏移，第一樹脂層6的前端部32向芯片端部31方向較大地偏移，即使在現(xiàn)有例的圖6D所示被判斷為外觀不良品的情況下，只要y>x，就判斷為外觀良品。因此，能夠防止將外觀良品作為外觀不良品而廢棄。這就是本實施方式的特征。需要說明的是，在本實施方式中，雖然護圈17在半導體裝置的四個角部位置從第一樹脂層6露出，但是也可以只在對角線上的兩個位置上露出護圈。這是因為只要露出兩個位置的護圈，就能夠以該護圈為基準判斷半導體基板的所有各邊的崩邊的大小。如果露出四個位置，則能夠進一步提高判斷精度。而且，護圈17的露出部不必限定于半導體裝置的角部，也可以在半導體裝置的各邊的一個或多個位置上局部地形成。在該情況下，因為護圈17的露出部形成在接近崩邊34的位置上，所以能夠進一步提高判斷崩邊大小的精度。另外，在本實施方式中，雖然針對圖5所示的半導體晶片通過切割而單個化的WLP或FlipChip型進行了敘述，但是，即使在圖7所示的半導體晶片通過切割而單個化的WLP或FlipChip型的情況下,也當然能夠適用同樣的外觀檢查方法。下面，根據(jù)圖5所示的半導體晶片的剖面圖以及從該半導體晶片通過切割而單個化的WLP或FlipChip型40的剖面圖即圖2，對本實施方式的半導體裝置的制造方法進行簡單的說明。首先，在形成有必要的雜質(zhì)擴散層等的半導體基板I上，通過熱氧化等形成絕緣膜2。然后，在該絕緣膜2上，經(jīng)過規(guī)定的光蝕刻工序形成接觸孔。接著，按照規(guī)定的方法，在絕緣膜2上，形成經(jīng)由該接觸孔與半導體基板I連接的由鋁(Al)等形成的第一配線層7。同時形成由鋁(Al)等形成的第一護圈12。在該情況下，也可以在絕緣膜2上形成接觸孔，經(jīng)由該接觸孔，將第一護圈12與半導體基板I連接。
接著，在包括第一配線層7的半導體基板I上，通過CVD法等規(guī)定的方法沉積第二絕緣膜3。然后，在第二絕緣膜3上經(jīng)過規(guī)定的光蝕刻工序形成通孔。經(jīng)由該通孔，按照規(guī)定的方法，形成與第一配線層7連接的第二配線層8及與第一護圈12連接的第二護圈13。接著，在包括第二配線層8的半導體基板I上，通過CVD法等規(guī)定的方法沉積第三層間絕緣膜4。然后，在第三層間絕緣膜4上經(jīng)過規(guī)定的光蝕刻工序形成通孔，經(jīng)由該通孔，按照規(guī)定的方法形成與第二護圈13連接的第三護圈14。同時形成第三配線層9。第三配線層9經(jīng)由未圖示的通孔與第二配線層8或第一配線層7連接。進而，在采用多層結構的情況下經(jīng)過同樣的工序形成多層結構，但是在三層結構的情況下，在包括第三配線層9等的半導體基板I上，通過規(guī)定的CVD法，沉積由氮化硅膜等形成的鈍化膜5。之后，在劃片區(qū)域18b的鈍化膜5上，經(jīng)過規(guī)定的光蝕刻工序形成鈍化膜除去溝21，在該鈍化膜除去溝21上露出層間絕緣膜4。之后，在鈍化膜5上涂布聚酰亞胺等樹脂膜，經(jīng)過規(guī)定的光蝕刻工序，形成延伸至鈍化膜除去溝21的第一樹脂層6。然后，在第一樹脂層6上的規(guī)定的區(qū)域，通過規(guī)定的鍍覆法等，形成由銅(Cu)等形成的再配線層10。再配線層10經(jīng)由形成于第一樹脂層6及鈍化膜5等的通孔(未圖示)與第三配線層9等連接。然后，在包括第一樹脂層6的半導體基板I上涂布聚酰亞胺等樹脂膜，經(jīng)過規(guī)定的光蝕刻工序，延伸并覆蓋至護圈17的外側(cè)，形成在再配線層10上的一部分具有開口的第二樹脂層22。最后，在從第二樹脂層22露出一部分的再配線層10上，通過鍍覆法等形成焊料突起11等。之后，通過以劃線19為中心切割半導體晶片70，得到圖2所示的WLP或FlipChip型40。圖1A為其俯視圖。被單個化的WLP或FlipChip型40按照所述步驟，通過自動外觀檢查裝置進行外觀檢查，除去外觀不良品。對本實施方 式的WLP或FlipChip型實施了 PCT (Pressure Cooker Test:高壓爐測試)等可靠性試驗，得到了毫不遜色于現(xiàn)有產(chǎn)品的結果，已經(jīng)確認在可靠性和實用性上不存在問題。雖然未被第一樹脂層6等覆蓋元件形成區(qū)域18a的側(cè)壁，但是判斷為由護圈17圍繞元件形成區(qū)域18a的最外周部有助于確?？煽啃?。圖3是不存在圖2中的第一樹脂層6而在鈍化膜5上直接形成樹脂層22a的實施方式。首先，在鈍化膜5上經(jīng)過規(guī)定的光蝕刻工序形成開口部,露出第三配線層9的一部分。接著，通過規(guī)定的鍍覆法，在露出的第三配線層9上鍍覆鎳(Ni)層等，進而在該鎳(Ni)層等上鍍覆金(Au)層，形成表面層為金(Au)層的鍍覆電極23。鍍覆電極23相當于圖1的再配線層10。接著，在包括鍍覆電極23的鈍化膜5上涂布由聚酰亞胺等形成的樹脂膜，經(jīng)過規(guī)定的光蝕刻工序，形成在鍍覆電極23的一部分具有開口并延伸至鈍化膜除去溝21的樹脂層22a。之后，通過規(guī)定的鍍覆法等，在鍍覆電極23上形成焊料突起11等之后，以劃線19為中心切割半導體晶片，得到圖3所示的WLP或FlipChip型50。最后，通過自動外觀檢查裝置，如前所述，對外觀進行良否判斷。第二實施方式下面根據(jù)圖4A、圖4B，對本實施方式進行說明。圖4A、圖4B與表示現(xiàn)有例的圖6A 圖6D的不同之處在于，在圖4B中將自動外觀檢查方法中的外觀良否判斷的基準線設為切割區(qū)域的中心即設計時的劃線19。圖4A與圖6B的WLP或FlipChip型30彼此為相同結構。雖然也可以考慮將芯片端部31作為基準線，但是根據(jù)切割刀的寬度及切割條件，芯片端部31的位置會發(fā)生較大改變。因此，與將第一樹脂層6的前端部32作為基準線的情況相同，不得不留有余量。與之相對，因為設計時的劃線19的位置被固定，所以如圖4B所示，能夠從劃線19測量至崩邊前端部34a的距離y以及至第一樹脂層6的前端部32的距離X，如果x > y，則判斷為外觀良品，如果x=y或X < y，則判斷為外觀不良品。本實施方式的半導體裝置的外觀檢查方法當然也適用于通過切割圖7所示的半導體晶片而單個化后的WLP或FlipChi p型。
權利要求
1.一種半導體裝置的自動外觀檢查方法，該所述半導體裝置具有: 護圈，其圍繞元件形成區(qū)域； 鈍化膜，其從所述元件形成區(qū)域的表面延伸并覆蓋在所述護圈上且在該護圈的外側(cè)具有端部； 鈍化膜除去區(qū)域，其從所述鈍化膜的端部延伸至所述半導體裝置的端部； 樹脂層，其經(jīng)由所述鈍化膜從所述元件形成區(qū)域延伸并覆蓋在除了所述護圈的與所述半導體裝置的各端部并列的一個或多個局部區(qū)域以外的所述護圈上且在所述鈍化膜除去區(qū)域具有前端部； 崩邊，其使所述鈍化膜除去區(qū)域從所述半導體裝置的端部向所述樹脂層的前端部方向延伸； 該半導體裝置的自動外觀檢查方法的特征在于，以局部未被所述樹脂層覆蓋的所述護圈的端部為基準，測量該護圈端部與所述崩邊前端部的距離y以及該護圈端部與所述樹脂層前端部的距離X，如果I大于X，則判斷為外觀良品，如果I與X相等或I小于X，則判斷為外觀不良品。
2.如權利要求1所述的半導體裝置的自動外觀檢查方法，其特征在于，未被所述樹脂層覆蓋的所述護圈的局部區(qū)域是成為所述半導體裝置的對角的一對或兩對的角部。
3.一種半導體裝置的自動外觀檢查方法，該所述半導體裝置具有: 護圈，其圍繞元件形 成區(qū)域； 鈍化膜，其從所述元件形成區(qū)域的表面延伸并覆蓋在所述護圈上且在該護圈的外側(cè)具有端部； 鈍化膜除去區(qū)域，其從所述鈍化膜的端部延伸至所述半導體裝置的端部； 樹脂層，其經(jīng)由所述鈍化膜從所述元件形成區(qū)域延伸并覆蓋在所述護圈上且在所述鈍化膜除去區(qū)域具有前端部； 崩邊，其使所述鈍化膜除去區(qū)域從所述半導體裝置的端部向所述樹脂層的前端部方向延伸； 該所述半導體裝置的自動外觀檢查方法的特征在于，以所述半導體裝置被單個化之前的半導體晶片的劃線位置為基準，測量該劃線至所述樹脂層前端部的距離X以及該劃線至所述崩邊前端部的距離1，如果X大于1，則判斷為外觀良品，如果X與I相等或X小于1，則判斷為外觀不良品。
4.如權利要求1至3中任一項所述的半導體裝置的自動外觀檢查方法，其特征在于，具有覆蓋在比所述樹脂層的前端部靠近內(nèi)側(cè)的該樹脂層上的第二樹脂層。
5.如權利要求1至4中任一項所述的半導體裝置的自動外觀檢查方法，其特征在于，層間絕緣膜在所述鈍化膜除去區(qū)域露出，所述崩邊由所述層間絕緣膜或半導體基板的一部分構成。
6.如權利要求1至4中任一項所述的半導體裝置的自動外觀檢查方法，其特征在于，半導體基板在所述鈍化膜除去區(qū)域露出，所述崩邊由所述半導體基板的一部分構成。
7.如權利要求1至6中任一項所述的半導體裝置的自動外觀檢查方法，其特征在于，所述半導體裝置為晶片級封裝或倒裝芯片型。
8.一種半導體裝置，其特征在于，具有:護圈，其圍繞元件形成區(qū)域； 鈍化膜，其從所述元件形成區(qū)域的表面延伸并覆蓋在所述護圈上，且在該護圈的外側(cè)具有端部; 鈍化膜除去區(qū)域，其從所述鈍化膜的端部延伸至所述半導體裝置的端部； 樹脂層，其經(jīng)由所述鈍化膜從所述元件形成區(qū)域延伸并覆蓋在除了所述護圈的與所述半導體裝置的各端部并列的一個或多個局部區(qū)域的所述護圈上，且在所述鈍化膜除去區(qū)域具有如端部; 崩邊，其使所述鈍化膜除去區(qū)域從所述半導體裝置的端部向所述樹脂層的前端部方向延伸。
9.如權利要求8所述的半導體裝置，其特征在于，未被所述樹脂層覆蓋的所述護圈的局部區(qū)域是成為所述半導體裝置的對角的一對或兩對的角部。
10.如權利要求8或9所述的半導體裝置，其特征在于，層間絕緣膜在所述鈍化膜除去區(qū)域露出，所述崩 邊由所述層間絕緣膜或半導體基板的一部分構成。
11.如權利要求8或9所述的半導體裝置，其特征在于，半導體基板在所述鈍化膜除去區(qū)域露出，所述崩邊由所述半導體裝置的一部分構成。
12.如權利要求8至11中任一項所述的半導體裝置，其特征在于，所述半導體裝置為晶片級封裝或倒裝芯片型。
全文摘要
本發(fā)明提供一種半導體裝置及其自動外觀檢查方法，通過自動外觀檢查裝置適當?shù)孬@得從半導體裝置的端部向元件形成區(qū)域方向產(chǎn)生的崩邊的大小，能夠避免將外觀良品判斷為外觀不良品的問題。該半導體裝置具有樹脂層，除了圍繞元件形成區(qū)域的護圈的多個局部部分以外，其從該元件形成區(qū)域延伸并覆蓋至所述護圈上；崩邊，從半導體裝置的芯片端部向所述樹脂層的前端部方向延伸。在該半導體裝置中，以從所述樹脂層局部露出的所述護圈的端部為基準，測量從端部至崩邊的前端部的距離y以及至所述樹脂層的前端部的距離x，如果y大于x，則判斷為外觀良品，如果y與x相等或y小于x，則判斷為外觀不良品。
文檔編號H01L23/544GK103227123SQ20131002724
公開日2013年7月31日 申請日期2013年1月24日 優(yōu)先權日2012年1月27日
發(fā)明者吉見英章, 石部真三, 黑瀬英司 申請人:半導體元件工業(yè)有限責任公司