專利名稱：半導體封裝結(jié)構(gòu)及其制造方法
技術(shù)領(lǐng)域：
本發(fā)明涉及一種半導體封裝結(jié)構(gòu)及其制造方法，特別是涉及一種半導體元件之間間距小且穩(wěn)定的半導體封裝結(jié)構(gòu)及其制造方法。
背景技術(shù)：
在先進晶圓級封裝(advanced Wafer Level Package, affLP)技術(shù)中，常常需要將晶片(die)等多個半導體元件接合至基板上。一般而言，例如是先進行第一個晶片的對位，并將其接合至基板上，再進行第二個晶片的對位和接合，此一步驟不斷重復，直到完成所有晶片的接合，接著再進行烘烤(baking)步驟，以將晶片固定于基板上。然而，在這樣的封裝方法中，由于需要將晶片一個個的對位接合，因此無法提高黏晶機(die bonder)的稼動率。并且，因為是對每一個晶片分別進行對位和接合，受到黏晶機精度的影響，晶片之間的距離會有相當?shù)淖儺愋裕冶仨氼A留空間，以免造成晶片重迭，而導致無法將晶片之間的距離縮減到50微米以下。

發(fā)明內(nèi)容
本發(fā)明提供半導體封裝結(jié)構(gòu)及半導體封裝結(jié)構(gòu)的制造方法，以進一步地縮小半導體封裝結(jié)構(gòu)中半導體元件之間距和改善其不穩(wěn)定性，并可提高黏晶機的稼動率。根據(jù)本發(fā)明部分的實施例，提供一種半導體封裝結(jié)構(gòu)，包括一基板、一第一半導體元件、一第二半導體元件以及一黏著層。第一半導體元件設(shè)置在基板上，第一半導體元件具有一側(cè)面。第二半導體元件相鄰于第一半導體元件設(shè)置在基板上，第二半導體元件具有相對于第一半導體元件的側(cè)面的一側(cè)面。黏著層設(shè)置在第一半導體元件和第二半導體元件之間，黏著第一半導體元件的側(cè)面和第二半導體元件的側(cè)面。根據(jù)本發(fā)明另一部分的實施例，提供一種半導體封裝結(jié)構(gòu)的制造方法，包括黏著一第一半導體元件的一側(cè)面和一第二半導體元件的一側(cè)面，以及將彼此黏著的第一半導體元件和第二半導體元件一起配置在一基板上。為了讓本發(fā)明的上述內(nèi)容能更明顯易懂，下文特舉實施例，并配合附圖，作詳細說明如下:


圖1 6分別是根據(jù)本發(fā)明不同實施例的半導體封裝結(jié)構(gòu)的示意圖。圖7A 7E是根據(jù)本發(fā)明一實施例的半導體封裝結(jié)構(gòu)的制造方法的示意圖。圖8A SE是根據(jù)本發(fā)明另一實施例的半導體封裝結(jié)構(gòu)的制造方法的示意圖。符號說明:100、200、300、400、500、600:半導體封裝結(jié)構(gòu)102、202:基板
104:第一半導體元件106、206:第二半導體元件108:黏著層110、112、212:側(cè)面114:凹部116:工作臺118:晶片接合膜120、122:吸嘴124、126:表面128:加熱器130:切割器132:噴嘴134:黏膠d:間距
具體實施例方式請參照圖1，其繪示根據(jù)本發(fā)明一實施例的半導體封裝結(jié)構(gòu)100的示意圖。半導體封裝結(jié)構(gòu)100包括一基板102、一第一半導體元件104、一第二半導體元件106以及一黏著層108。在此實施例中，第一半導體元件104與第二半導體元件106為相同元件，舉例來說，第一半導體元件104和第二半導體元件106可皆為晶片。第一半導體元件104設(shè)置在基板102上。第一半導體元件104具有一側(cè)面110。第二半導體元件106以相鄰于第一半導體元件104的方式設(shè)置在基板102上。第二半導體元件106具有一側(cè)面112，且第二半導體元件106的側(cè)面112相對于第一半導體元件104的側(cè)面110。黏著層108設(shè)置在第一半導體元件104和第二半導體元件106之間，黏著第一半導體元件104的側(cè)面110和第二半導體元件106的側(cè)面112。舉例來說，黏著層108為晶片接合膜(Die Attach Film, DAF)或黏膠(paste)層,用于黏著層108的黏膠例如包括環(huán)氧樹脂(epoxy) ο此外，雖然圖1中只繪示了二個半導體元件，半導體封裝結(jié)構(gòu)100也可包括多個半導體元件，彼此之間皆以黏著層108黏著和分隔。由于第一半導體元件104和第二半導體元件106之間是以黏著層108隔開，只要使用相同厚度的黏著層108，即可讓半導體元件之間具有固定的間距，而提高間距的穩(wěn)定度。并且，在此實施例中，黏著層108的厚度，亦即第一半導體元件104和第二半導體元件106之間的間距d，可小于20微米。請參照圖2，其繪示根據(jù)本發(fā)明一實施例的半導體封裝結(jié)構(gòu)200的示意圖。半導體封裝結(jié)構(gòu)200與圖1所示半導體封裝結(jié)構(gòu)100的差異在于，第二半導體元件206為與第一半導體元件104具有不同厚度的元件，舉例來說，第一半導體元件104為晶片，而第二半導體元件206可為被動元件,例如是整合式被動元件(Integrated Passive Device, IPD)。在此實施例中，第一半導體元件104和第二半導體元件206是以底面對齊的方式，經(jīng)由設(shè)置在第一半導體元件104的側(cè)面110和第二半導體元件206的側(cè)面212之間的黏著層108彼此黏著，而設(shè)置在基板102上。請參照圖3，其繪示根據(jù)本發(fā)明一實施例的半導體封裝結(jié)構(gòu)300的示意圖。半導體封裝結(jié)構(gòu)300與圖2所示半導體封裝結(jié)構(gòu)200的差異在于，在半導體封裝結(jié)構(gòu)300中，第一半導體元件104和第二半導體元件206是以頂面對齊的方式設(shè)置在基板202上。并且，基板202可具有一凹部114，以對應容納第一半導體元件104和第二半導體元件206的其中一者。例如圖3是繪示凹部114對應容納第二半導體元件206的例子。在此實施例中，由于第一半導體元件104和第二半導體元件206的頂面齊平，因此與半導體封裝結(jié)構(gòu)200相比，較容易對于半導體封裝結(jié)構(gòu)300再加工。舉例來說，如果于第一半導體元件104和第二半導體元件206上再形成介電層，則介電層的高度可以是固定的，輸入/輸出接點的形成因此較容易。請參照圖4，其繪示根據(jù)本發(fā)明一實施例的半導體封裝結(jié)構(gòu)400的示意圖。半導體封裝結(jié)構(gòu)400與圖1所示半導體封裝結(jié)構(gòu)100的差異在于，在半導體封裝結(jié)構(gòu)400中，第一半導體元件104和第二半導體元件106是以倒晶(flip-chip)的方式設(shè)置在基板102上。請參照圖5，其繪示根據(jù)本發(fā)明一實施例的半導體封裝結(jié)構(gòu)500的示意圖。半導體封裝結(jié)構(gòu)500與圖4所示半導體封裝結(jié)構(gòu)400的差異在于，第一半導體元件104和第二半導體元件206為具有不同厚度的元件。在此實施例中，第一半導體元件104和第二半導體元件206底面對齊，而以倒晶的方式設(shè)置在基板102上。請參照圖6，其繪示根據(jù)本發(fā)明一實施例的半導體封裝結(jié)構(gòu)600的示意圖。半導體封裝結(jié)構(gòu)600與圖5所示半導體封裝結(jié)構(gòu)500的差異在于，在半導體封裝結(jié)構(gòu)600中，第一半導體元件104和第二半導體元件206頂面對齊，而以倒晶的方式設(shè)置在基板202上。并且，基板202可具有一凹部114，以對應容納第一半導體元件104和第二半導體元件206的其中一者。例如圖6是繪示凹部114對應容納第二半導體元件206的例子。如圖6所示，在此實施例中，由于第一半導體元件104和第二半導體元件206的頂面齊平，因此與半導體封裝結(jié)構(gòu)500相比，較容易對于半導體封裝結(jié)構(gòu)600再加工。舉例來說，如果于第一半導體元件104和第二半導體元件206上再形成介電層，則介電層的高度可以是固定的，輸入/輸出接點的形成因此較容易。圖7A 7E是根據(jù)本發(fā)明一實施例的半導體封裝結(jié)構(gòu)的制造方法的示意圖。在此實施例中，黏著層例如是使用晶片接合膜。請參照圖7A，在工作臺116上，第一半導體元件104和第二半導體元件106分別設(shè)置于一晶片接合膜118的相對側(cè)。分別以吸嘴120、122來控制第一半導體元件104和第二半導體元件106的移動，使第一半導體元件104和第二半導體元件106接近晶片接合膜118，而以側(cè)面110和側(cè)面112分別接觸晶片接合膜118的相對表面124、126。在此實施例中，晶片接合膜118的厚度可小于20微米。請參照圖7B，以加熱器128硬化晶片接合膜118接觸于第一半導體元件104和第二半導體元件106之間的部分。請參照圖7C，以切割器130切割晶片接合膜118，以除去晶片接合膜118未接觸第一半導體元件104和第二半導體元件106的部分，亦即，晶片接合膜118作為黏著層108以外的部分。切割器130例如可使用激光切割器?？梢灾貜投啻螆D7A 7C所示步驟，以晶片接合膜118作為黏著層108，黏接多個半導體元件。此外，由于晶片接合膜118的厚度可以固定，位于不同半導體元件之間的黏著層108的厚度也可以固定一致，進而提高半導體元件之間間距的穩(wěn)定度。并且，晶片接合膜118的厚度可小于20微米，因此半導體元件之間的間距可以降低至小于20微米。請參照圖7D，至此已完成以黏著層108黏著第一半導體元件104的側(cè)面110和第二半導體元件106的側(cè)面112的步驟。以吸嘴120、122控制第一半導體元件104和第二半導體元件106，使其離開工作臺116，以進行接下來的步驟。請參照圖7E，將彼此黏著的第一半導體元件104和第二半導體元件106 —起配置在基板102上，形成半導體封裝結(jié)構(gòu)100。在此一配置步驟中，可先進行第一半導體元件104和第二半導體元件106整體的對位，再移動第一半導體元件104和第二半導體元件106整體至基板102上。由于只需進行一次對位，因此可有效地減少黏晶機的作業(yè)時間，進而提高黏晶機的稼動率。對位的進行例如可使用電荷稱合元件(Charge Coupled Device, CCD)。并且，在將第一半導體元件104和第二半導體元件106配置至基板102之后，可再進行一烘烤步驟，以將第一半導體元件104和第二半導體元件106固定于基板102上。由于只需進行一次接合，因此可有效地減少黏晶機的作業(yè)時間，進而提高黏晶機的稼動率。雖然圖7A 7E是繪示形成半導體封裝結(jié)構(gòu)100的例子，但此一制造方法亦可用于形成半導體封裝結(jié)構(gòu)200 600。圖8A SE是根據(jù)本發(fā)明另一實施例的半導體封裝結(jié)構(gòu)的制造方法的示意圖。在此實施例中，黏著層例如是使用黏膠。請參照圖8A，利用噴嘴132，將一黏膠134噴涂到以吸嘴120控制的第一半導體元件104的側(cè)面110上，形成黏著層108。黏膠134例如包括環(huán)氧樹脂。并且，可控制黏膠134的噴涂量，使得所形成的黏著層108的厚度小于20微米。請參照圖8B，在工作臺116上，分別以吸嘴120、122來控制第一半導體元件104和第二半導體元件106的移動，使得第一半導體元件104以噴涂有黏膠134 (亦即具有黏著層108)的側(cè)面110，接觸第二半導體元件106的側(cè)面112。請參照圖8C，以加熱器128硬化形成黏著層108的黏膠134?？梢灾貜投啻螆D8A SC所示步驟，以由黏膠134形成的黏著層108黏接多個半導體元件。此外，由于黏膠134的噴涂量可以固定，位于不同半導體元件之間的黏著層108的厚度也可以固定一致，進而提高半導體元件之間間距的穩(wěn)定度。并且，黏著層108的厚度可控制在小于20微米，因此半導體元件之間的間距可以降低至小于20微米。請參照圖8D，至此已完成以黏著層108黏著第一半導體元件104的側(cè)面110和第二半導體元件106的側(cè)面112的步驟。以吸嘴120、122控制第一半導體元件104和第二半導體元件106，使其離開工作臺116，以進行接下來的步驟。請參照圖SE，將彼此黏著的第一半導體元件104和第二半導體元件106 —起配置在基板102上，形成半導體封裝結(jié)構(gòu)100。在此一配置步驟中，亦可先進行第一半導體元件104和第二半導體元件106整體的對位，再移動第一半導體元件104和第二半導體元件106整體至基板102上。由于只需進行一次對位，因此可有效地減少黏晶機的作業(yè)時間，進而提高黏晶機的稼動率。對位的進行例如可使用電荷耦合元件。
同樣地，在將第一半導體元件104和第二半導體元件106配置至基板102之后，可再進行一烘烤步驟，以將第一半導體元件104和第二半導體元件106固定于基板102上。由于只需進行一次接合，因此可有效地減少黏晶機的作業(yè)時間，進而提高黏晶機的稼動率。并且，雖然圖8A SE是繪示形成半導體封裝結(jié)構(gòu)100的例子，但此一制造方法亦可用于形成半導體封裝結(jié)構(gòu)200 600。本發(fā)明以上述實施例揭露的半導體封裝結(jié)構(gòu)及半導體封裝結(jié)構(gòu)的制造方法，可用于如多晶扇出式及內(nèi)埋式元件等各種終端應用，并進而提升產(chǎn)品競爭力。綜上所述，雖然本發(fā)明已以較佳實施例揭露如上，然其并非用以限定本發(fā)明。本發(fā)明所屬技術(shù)領(lǐng)域中具有通常知識者，在不脫離本發(fā)明的精神和范圍內(nèi)，當可作各種的更動與潤飾。因此，本發(fā)明的保護范圍當視權(quán)利要求書所界定者為準。
權(quán)利要求
1.一種半導體封裝結(jié)構(gòu)，其特征在于，包括: 一基板； 一第一半導體元件，設(shè)置在所述基板上，所述第一半導體元件具有一側(cè)面； 一第二半導體元件，相鄰于所述第一半導體元件設(shè)置在所述基板上，所述第二半導體元件具有相對于所述第一半導體元件的所述側(cè)面的一側(cè)面；以及 一黏著層，設(shè)置在所述第一半導體元件和所述第二半導體元件之間，黏著所述第一半導體元件的所述側(cè)面和所述第二半導體元件的所述側(cè)面。
2.如權(quán)利要求1所述的半導體封裝結(jié)構(gòu)，其特征在于，所述第一半導體元件和所述第二半導體元件為晶片或被動元件。
3.如權(quán)利要求1所述的半導體封裝結(jié)構(gòu)，其特征在于，所述黏著層為晶片接合膜或黏月父層O
4.如權(quán)利要求1所述的半導體封裝結(jié)構(gòu)，其特征在于，所述第一半導體元件和所述第二半導體元件之間的間距小于20微米。
5.如權(quán)利要求1所述的半導體封裝結(jié)構(gòu)，其特征在于，所述基板具有一凹部，所述凹部對應容納所述第一半導體元件和所述第二半導體元件的其中一者。
6.一種半導體封裝結(jié)構(gòu)的制造方法，其特征在于，包括: 黏著一第一半導體元件的一側(cè)面和一第二半導體元件的一側(cè)面；以及 將彼此黏著的所述第一半導體元件和所述第二半導體元件一起配置在一基板上。
7.如權(quán)利要求6所述的半導體封裝結(jié)構(gòu)的制造方法，其特征在于，將所述第一半導體元件和所述第二半導體元件配置在所述基板上的步驟包括: 進行所述第一半導體元件和所述第二半導體元件整體的對位；以及 移動所述第一半導體元件和所述第二半導體元件整體至所述基板上。
8.如權(quán)利要求6所述的半導體封裝結(jié)構(gòu)的制造方法，其特征在于，在將所述第一半導體元件和所述第二半導體元件配置在所述基板上的步驟之后，更包括: 進行烘烤步驟以將所述第一半導體元件和所述第二半導體元件固定于所述基板上。
9.如權(quán)利要求6所述的半導體封裝結(jié)構(gòu)的制造方法，其特征在于，黏著所述第一半導體元件的所述側(cè)面和所述第二半導體元件的所述側(cè)面的步驟包括: 以所述第一半導體元件的所述側(cè)面和所述第二半導體元件的所述側(cè)面分別接觸一晶片接合膜的相對二表面； 硬化所述晶片接合膜接觸于所述第一半導體元件和所述第二半導體元件之間的部分；以及 切割所述晶片接合膜，以除去所述晶片接合膜未接觸所述第一半導體元件和所述第二半導體元件的部分。
10.如權(quán)利要求6所述的半導體封裝結(jié)構(gòu)的制造方法，其特征在于，黏著所述第一半導體元件的所述側(cè)面和所述第二半導體元件的所述側(cè)面的步驟包括: 將一黏膠噴涂到所述第一半導體元件的所述側(cè)面上； 以噴涂有所述黏膠的所述第一半導體元件的所述側(cè)面接觸所述第二半導體元件的所述側(cè)面；以及 硬化所述黏膠。
全文摘要
本發(fā)明的實施例提供半導體封裝結(jié)構(gòu)及其制造方法。半導體封裝結(jié)構(gòu)包括一基板、一第一半導體元件、一第二半導體元件以及一黏著層。第一半導體元件設(shè)置在基板上，第一半導體元件具有一側(cè)面。第二半導體元件相鄰于第一半導體元件設(shè)置在基板上，第二半導體元件具有相對于第一半導體元件的側(cè)面的一側(cè)面。黏著層設(shè)置在第一半導體元件和第二半導體元件之間，黏著第一半導體元件的側(cè)面和第二半導體元件的側(cè)面。
文檔編號H01L23/10GK103151317SQ20131005618
公開日2013年6月12日 申請日期2013年2月21日 優(yōu)先權(quán)日2013年2月21日
發(fā)明者李志成, 賴逸少, 施佑霖 申請人:日月光半導體制造股份有限公司