一種制作半導(dǎo)體器件的方法
【專利摘要】本發(fā)明公開了一種制作半導(dǎo)體器件的方法，包括：在半導(dǎo)體襯底上依次形成第一低k介電層和硬掩膜層；圖案化所述第一低k介電層和所述硬掩膜層以形成第一溝槽結(jié)構(gòu)；在所述第一溝槽結(jié)構(gòu)中沉積形成致密的第二低k介電層；移除所述硬掩膜層和所述第二低k介電層高出所述第一溝槽結(jié)構(gòu)的部分；執(zhí)行固化處理所述第一低k介電層形成多孔的第一低k介電層；在所述第一溝槽結(jié)構(gòu)內(nèi)的所述第二低k介電層中形成第二溝槽結(jié)構(gòu)。根據(jù)本發(fā)明的制造工藝可以有效地避免采用干法刻蝕和濕法清洗工藝處理超低k介電層時(shí)產(chǎn)生的介電常數(shù)（k值）的損傷。
【專利說明】一種制作半導(dǎo)體器件的方法

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明涉及半導(dǎo)體制造工藝，尤其涉及一種新的超低k介電層的互連結(jié)構(gòu)的制作方法。

【背景技術(shù)】
[0002]隨著半導(dǎo)體制造技術(shù)越來越精密，集成電路也發(fā)生著重大的變革，集成在同一芯片上的元器件數(shù)量已從最初的幾十、幾百個(gè)增加到現(xiàn)在的數(shù)以百萬個(gè)。為了達(dá)到復(fù)雜度和電路密度的要求，半導(dǎo)體集成電路芯片的制作工藝?yán)门刻幚砑夹g(shù)，在襯底上形成各種類型的復(fù)雜器件，并將其互相連接以具有完整的電子功能，目前大多采用具有熱穩(wěn)定性、抗?jié)裥蕴匦缘亩趸枳鳛榻饘倩ミB線路的主要絕緣材料，金屬銅則是芯片中電路互連導(dǎo)線的主要材料。然而相對于元件的微型化和集成度的增加，電路中導(dǎo)體連線數(shù)目不斷的增多，使得導(dǎo)體連線架構(gòu)中的電阻及電容所產(chǎn)生的寄生效應(yīng)，造成了嚴(yán)重的傳輸延遲(RCDelay)。通常，互連結(jié)構(gòu)的RC延遲取決于互連層之間的絕緣層的介電常數(shù)(k值)和絕緣層的厚度。對于45納米及更先進(jìn)的技術(shù)而言，工藝的趨勢為采用超低k介電層作為互連層之間的絕緣層。
[0003]然而，將采用上述超低k介電層作為絕緣層的工藝相比現(xiàn)有的半導(dǎo)體工藝集成有很多的挑戰(zhàn)，由于低k介電層本身多孔，材質(zhì)較軟，容易受到刻蝕、清洗或灰化工藝的損傷。
[0004]現(xiàn)有技術(shù)中公開了一種形成互連結(jié)構(gòu)方法，如圖1所示。如圖1A，在提供的半導(dǎo)體襯底(未示出)上形成銅阻擋層100，其優(yōu)選材料為氮摻雜的碳化硅(NDC)。在阻擋層100上形成低k介電層101，其中低k介電層101為沒經(jīng)過紫外線處理的低k介電材料，并且該低k介電材料包含有致孔劑。
[0005]如圖1B中所示，采用紫外光固化工藝處理低k介電層101。紫外光固化處理工藝分解了低k介電層101中的致孔劑，在低k介電層101中形成小孔，形成多孔低k介電層102，降低其介電常數(shù)。然后在多孔低k介電層102上形成低k介電硬掩膜層103，其材料為碳摻雜的二氧化娃(Black Diamond),可以采用化學(xué)氣相沉積(CVD)的方法。在低k介電硬掩膜層103上形成氧化物硬掩膜層104，其材料可以是正硅酸乙酯(TE0S)，在氧化物硬掩膜層104上形成金屬硬掩膜層105，其材料可以是氮化鈦。在金屬硬掩膜層105上形成抗反射涂層(BARC)106。采用光刻(Iitho)工藝在抗反射涂層106上形成具有圖案的光刻膠107。
[0006]如圖1C所示，根據(jù)圖案化的光刻膠107依次刻蝕抗反射涂層106、金屬硬掩膜層105、氧化物硬掩膜層104、低k介電硬掩膜層103、多孔低k介電層102和阻擋層100，其刻蝕的方法采用干法刻蝕。接著采用濕法清洗工藝，清洗上述結(jié)構(gòu)，以去除溝槽結(jié)構(gòu)表面的殘留物。接著采用灰化工藝去除圖案化的光刻膠107和抗反射體層106，進(jìn)行干法刻蝕或濕法清洗工藝以移除金屬硬掩膜層105，氧化物硬掩膜層104和低k介電硬掩膜層103，形成溝槽結(jié)構(gòu)。然后，在溝槽結(jié)構(gòu)中形成擴(kuò)散阻擋層，使填充的銅金屬與溝槽結(jié)構(gòu)側(cè)壁粘附性良好，并防止銅金屬向介電層內(nèi)擴(kuò)散，采用物理氣相沉積(PVD)的方法形成擴(kuò)散阻擋層，接著在擴(kuò)散阻擋層上形成銅晶種層(Cu seed layer)，采用物理氣相沉積(PVD)的方法形成銅晶種層，利用電化學(xué)電鍍(ECP)的方法在溝槽結(jié)構(gòu)內(nèi)填充金屬銅，以形成銅層。采用化學(xué)機(jī)械研磨(CMP)去除金屬銅層高出多孔低k介電層102的部分，形成互連結(jié)構(gòu)。
[0007]如圖1D所示,對互連結(jié)構(gòu)表面進(jìn)行原位等離子體(in situ plasma)預(yù)處理,去除互連結(jié)構(gòu)表面的殘留物和氧化物，原位等離子體優(yōu)選采用氨氣(NH3),將NH3氣體的的氣流引入到反應(yīng)室中，將雙頻功率提供到系統(tǒng)，以1500?2000立方厘米/分鐘(sccm)的見13提供到反應(yīng)室，壓力維持在300毫托(mTorr)?350毫托(mTorr)。進(jìn)行原位等離子體處理之后在互連結(jié)構(gòu)的表面形成阻擋層108，其材料優(yōu)選NDC，采用化學(xué)氣相沉積(CVD)的方法制備阻擋層108。
[0008]然而，由于低k介質(zhì)層容易受到干法刻蝕、濕法清洗和等離子體處理的損傷，這會(huì)影響低k介電層的k值，增大互連結(jié)構(gòu)的RC延遲。而且低k介電層的k值越低，越容易受到干法刻蝕、濕法清洗和等離子體處理的損傷。在現(xiàn)有技術(shù)中，干法刻蝕工藝影響了多孔低k介電層102的k值，例如，多孔低k介電層102的k值為2.59經(jīng)干法刻蝕后增大到2.91，從而改變了多孔低k介電層102的特性，同時(shí)含有氧(O)和氟(F)的等離子體氣體能夠破壞多孔低k介電層102的多孔性，使其從具有疏水性的薄膜變?yōu)榫哂杏H水性的薄膜。在原位等離子體氣體(NH3)處理互連結(jié)構(gòu)時(shí)產(chǎn)生的等離子誘發(fā)損傷(plasma induce damage, PID),改變了互連結(jié)構(gòu)的特性，降低互連結(jié)構(gòu)的電連接特性和機(jī)械特性，從而降低互連結(jié)構(gòu)的壽命和良品率。
[0009]因此，目前急需一種新的形成互連結(jié)構(gòu)的方法，降低對超低k介電層的損傷，減小RC延遲。


【發(fā)明內(nèi)容】

[0010]在
【發(fā)明內(nèi)容】
部分中引入了一系列簡化形式的概念，這將在【具體實(shí)施方式】部分中進(jìn)一步詳細(xì)說明。本發(fā)明的
【發(fā)明內(nèi)容】
部分并不意味著要試圖限定出所要求保護(hù)的技術(shù)方案的關(guān)鍵特征和必要技術(shù)特征，更不意味著試圖確定所要求保護(hù)的技術(shù)方案的保護(hù)范圍。
[0011]為了解決現(xiàn)有技術(shù)中存在的問題，本發(fā)明提出了一種制作半導(dǎo)體器件的方法，包括下列步驟，在半導(dǎo)體襯底上依次形成第一低k介電層和硬掩膜層；圖案化所述第一低k介電層和所述硬掩膜層以形成第一溝槽結(jié)構(gòu)；在所述第一溝槽結(jié)構(gòu)中沉積形成致密的第二低k介電層；移除所述硬掩膜層和所述第二低k介電層高出所述第一溝槽結(jié)構(gòu)的部分；執(zhí)行固化處理所述第一低k介電層形成多孔的第一低k介電層；在所述第一溝槽結(jié)構(gòu)內(nèi)的所述第二低k介電層中形成第二溝槽結(jié)構(gòu)。
[0012]優(yōu)選地，所述第一低k介電層包含有致孔劑。
[0013]優(yōu)選地，所述硬掩膜層包括有依次形成的低k介電硬掩膜層、氧化物硬掩膜層和金屬硬掩膜層。
[0014]優(yōu)選地，所述圖案化步驟包括，在所述硬掩膜層上形成圖案化的光刻膠，刻蝕所述硬掩膜層和所述第一低k介電層，然后去除所述圖案化的光刻膠。
[0015]優(yōu)選地，所述第二低k介電層的介電常數(shù)k值為2.7。
[0016]優(yōu)選地，所述第二溝槽結(jié)構(gòu)的側(cè)壁上殘留有所述第二低k介電層材料。
[0017]優(yōu)選地，形成所述第二溝槽結(jié)構(gòu)的步驟包括，在所述多孔的第一低k介電層和所述第二低k介電層上沉積形成另一硬掩膜層，在所述另一硬掩膜層上形成圖案化的光刻膠，刻蝕所述另一硬掩膜層和所述第二低k介電層，然后去除所述圖案化的光刻膠和所述另一硬掩膜層。
[0018]優(yōu)選地，所述圖案化的光刻膠的開口尺寸小于所述第一溝槽結(jié)構(gòu)的開口尺寸。
[0019]優(yōu)選地，所述刻蝕的方法為干法刻蝕。
[0020]優(yōu)選地，在所述第二溝槽結(jié)構(gòu)中沉積形成銅金屬層。
[0021 ] 優(yōu)選地，采用電化學(xué)電鍍的方法形成所述銅金屬層。
[0022]優(yōu)選地，在所述半導(dǎo)體襯底和所述第一低k介電層之間還形成有阻擋層。
[0023]綜上所示，根據(jù)本發(fā)明的制造工藝可以有效地避免采用干法刻蝕和濕法清洗工藝處理超低k介電層時(shí)產(chǎn)生的介電常數(shù)(k值)的損傷。

【專利附圖】

【附圖說明】
[0024]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實(shí)施例及其描述，用來解釋本發(fā)明的原理。在附圖中，
[0025]圖1A-圖1D為目前常見的制作低k介電層的互連結(jié)構(gòu)的相關(guān)步驟所獲得的器件的剖視圖；
[0026]圖2A-圖2H為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作超低k介電層的互連結(jié)構(gòu)的相關(guān)步驟所獲得的器件的剖視圖；
[0027]圖3為根據(jù)本發(fā)明一個(gè)實(shí)施方式制作超低k介電層的互連結(jié)構(gòu)的工藝流程圖。

【具體實(shí)施方式】
[0028]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員來說顯而易見的是，本發(fā)明可以無需一個(gè)或多個(gè)這些細(xì)節(jié)而得以實(shí)施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0029]為了徹底了解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便說明本發(fā)明是如何采用新的超低k介電層的互連結(jié)構(gòu)的方法解決超低k介電層的等離子體誘發(fā)損傷問題，以及其所引起的RC延遲的問題。顯然本發(fā)明的較佳實(shí)施例詳細(xì)的描述如下，然而去除這些詳細(xì)描述外，本發(fā)明還可以具有其他實(shí)施方式。
[0030]為了克服傳統(tǒng)的銅間隙填充時(shí)造成的問題，本發(fā)明提出了一種改進(jìn)的銅間隙填充的方法。參照圖2A至圖2H，示出根據(jù)本發(fā)明一個(gè)方面的實(shí)施例的相關(guān)步驟的剖視圖。
[0031]如圖2A所示，提供半導(dǎo)體襯底(未示出)，在半導(dǎo)體襯底上沉積形成銅阻擋層200，阻擋層可能為一含娃層、一含碳層、一含氮層、一含氫層或一金屬或金屬化合物層。金屬或金屬化合物層的材質(zhì)例如鉭、氮化鉭、鈦、氮化鈦、氮化鋯、氮化鈦鋯、鎢、氮化鎢、其合金或其組成物。阻擋層的制備方法采用物理氣相沉積(PVD)、化學(xué)氣相沉積(CVD)、原子層沉積、旋轉(zhuǎn)涂布(spin-on)沉積或其它適當(dāng)方法。阻擋層可于介于_40?400°C的溫度與約介于0.1毫托(mTorr)?100毫托(mTorr)的壓力下形成,此外，阻擋層亦可能包括多個(gè)膜層。作為一個(gè)實(shí)例，阻擋層200材料優(yōu)選NDC，制備的方法可選用化學(xué)氣相沉積(CVD)，在進(jìn)行化學(xué)氣相沉積時(shí)，功率為200?400W，加熱使腔體內(nèi)的溫度至300?400°C，采用的三甲基硅烷(3MS)或者四甲基硅烷(4MS)的氣體流量為100?200立方厘米/分鐘(sccm)，He的氣體流量為350?450立方厘米/分鐘(sccm)，NH3氣體流量為300?500立方厘米/分鐘(sccm)，沉積時(shí)間持續(xù)3s。然后在阻擋層層200上沉積形成第一低k介電層201，其介電常數(shù)k小于2,其材料可以為娃玻璃(FSG)、氧化娃(silicon oxide)、含碳材料、孔洞性材料(porous-like material)或相似物,并且該第一低k介電層201優(yōu)選具有致孔劑,致孔劑可以是任何合適產(chǎn)生孔的材料，致孔劑材料可以是碳?xì)浠衔铩⒑锌刮g劑的丙烯酸鹽(丙烯酸脂)族的聚合物、氟化的聚合物等。優(yōu)選的分解溫度在350°C以上的、優(yōu)選400°C左右的材料。通過加熱工藝將薄膜中的致孔劑分解產(chǎn)生孔或者將致孔劑轉(zhuǎn)化成薄膜的一部分?？梢栽谌蹱t中或者通過其他工藝實(shí)施固化，例如紫外線固化、快速熱固化、閃光燈固化、激光固化等。在進(jìn)行加熱工藝之前，含有致孔劑的薄膜是稠密的并沒有孔。第一低k介電層通常采用的制備方法為熱化學(xué)氣相沉積(thermal CVD)、化學(xué)氣相旋涂工藝(S0G)。接著在第一低k介電層201上沉積形成低k介電硬掩膜層202和氧化物硬掩膜層203，其中低k介電硬掩膜層202材料為摻雜碳的二氧化硅(Black Diamond, BD,黑鉆石)，氧化物硬掩膜層203的材料優(yōu)選正硅酸乙酯(TE0S)?？梢圆捎没瘜W(xué)氣相沉積(CVD)的方法制備硬掩膜層。然后在氧化物硬掩膜層203上形成金屬硬掩膜層204，采用物理氣相沉積(PVD)。作為一個(gè)實(shí)例，在進(jìn)行物理氣相沉積工藝時(shí)，加熱使腔體內(nèi)的溫度至250?400°C之間，進(jìn)行30?80s的反應(yīng)，使生成的金屬硬掩膜層204的厚度小于5nm，金屬硬掩膜層204材料優(yōu)選氮化鈦(TiN)材料。在金屬硬掩膜層204上形成抗反射涂層205和圖案化的光刻膠206。
[0032]如圖2B所示，通過圖案化的光刻膠206依次刻蝕抗反射涂層205、金屬硬掩膜層204、氧化物硬掩膜層203、低k介電硬掩膜層202和第一低k介電層201,以形成第一溝槽結(jié)構(gòu)207暴露出阻擋層200?？梢圆捎酶煞涛g，例如等離子體刻蝕，刻蝕氣體包括氯化硼、氯氣，CF系列的氣體(例如，CF4、C3F8)和一些添加氣體如氧氣、氮?dú)?、氬氣。作為一個(gè)實(shí)例，刻蝕的氣體優(yōu)選所述CF系列的氣體和氧氣，其中氧氣的流量范圍可為500立方厘米/分鐘(sccm),反應(yīng)室內(nèi)壓力可為5毫托(mTorr)?20毫托(mTorr),將60MHz和2MHz的雙頻功率提供到系統(tǒng)，反應(yīng)時(shí)間為30s?？涛g后，采用灰化工藝去除具有圖案的抗反射涂層205和光刻膠206。
[0033]如圖2C-圖2D所示，在第一溝槽結(jié)構(gòu)中207沉積形成致密的第二低k介電層208，其優(yōu)選具有與上述第一低k介電層201更為致密的結(jié)構(gòu)，可以防止多孔性的介電層材料剝落和避免后續(xù)工藝對第一低k介電層的損傷。可以采用熱化學(xué)氣相沉積制造工藝或高密度等離子體(HDP)制造工藝形成有摻雜或未摻雜的氧化硅的材料層，例如未經(jīng)摻雜的硅玻璃(USG)、磷硅玻璃(PSG)或硼磷硅玻璃(BPSG)。此外，也可以是摻雜硼或摻雜磷的自旋涂布式玻璃(SOG)、摻雜磷的四乙氧基硅烷(PTEOS)或摻雜硼的四乙氧基硅烷。第二低k介電層208的材料優(yōu)選氧化硅，其介電常數(shù)k值為2.7。然后采用化學(xué)機(jī)械研磨移除金屬硬掩膜層204、氧化物硬掩膜層203、低k介電硬掩膜層202和致密的第二低k介電層208高出第一溝槽結(jié)構(gòu)207的部分。
[0034]如圖2E所示，對第一低k介電層201和致密的第二低k介電層208進(jìn)行紫外光固化處理，優(yōu)選地，在真空反應(yīng)室中進(jìn)行紫外光固化工藝，保證真空反應(yīng)室的壓強(qiáng)為5毫托(mTorr)?19毫托(mTorr)，采用紫外光強(qiáng)度為20?300mW/cm2，照射溫度范圍為350?480°C，照射時(shí)間為4?7分鐘，同時(shí)施加一定的反應(yīng)氣體，反應(yīng)氣體的流量通常為100?1，000立方厘米/分鐘(sccm)，反應(yīng)氣體可以是含有O2或者O3的等離子氣體。紫外光固化處理工藝分解了第一低k介電層201中的致孔劑，在第一低k介電層201中形成小孔，形成多孔的第一低k介電層209,降低其介電常數(shù)。
[0035]如圖2F所示，在多孔的第一低k介電層209和致密的第二低k介電層208上形成另一硬掩膜層210，其中另一硬掩膜層包括低k介電硬掩膜層210a、氧化物硬掩膜層210b和金屬硬掩膜層210c。低k介電硬掩膜層210a，其材料為碳摻雜的二氧化硅(BlackDiamond),可以采用化學(xué)氣相沉積(CVD)的方法。在低k介電硬掩膜層210a上形成氧化物硬掩膜層210b，其材料可以是正硅酸乙酯(TE0S)，在氧化物硬掩膜層210b上形成金屬硬掩膜層210c，其材料可以是氮化鈦。在硬掩膜層210上形成抗反射涂層(BARC) 211。采用光亥Ij(Iitho)工藝在抗反射涂層上形成具有圖案的光刻膠212，其中所述光刻膠212的圖案開口尺寸小于形成有第二低k介電層的第一溝槽結(jié)構(gòu)207開口的尺寸。
[0036]如圖2G所示，根據(jù)圖案化的光刻膠212依次刻蝕抗反射涂層211、金屬硬掩膜層210c、氧化物硬掩膜層210b、低k介電硬掩膜層210a、致密的第二低k介電層208和阻擋層200，然后去除光刻膠212、抗反射涂層211和另一硬掩膜層210，形成第二溝槽結(jié)構(gòu)213。其刻蝕的方法采用干法刻蝕。接著采用濕法清洗工藝，清洗上述結(jié)構(gòu)，以去除第二溝槽結(jié)構(gòu)213表面的殘留物，通常使用稀釋氟化氫(DHF)及SC-1 (ΝΗ40Η/Η202/Η20)的溶液來執(zhí)行清洗工藝。其中，由于所述光刻膠212的圖案開口尺寸小于形成有致密的第二低k介電層的第一溝槽結(jié)構(gòu)207開口的尺寸，沒有被刻蝕到的致密的第二低k介電層214形成在第二溝槽結(jié)構(gòu)213的側(cè)壁上，在進(jìn)行干法刻蝕和濕法清洗時(shí)沒有被刻蝕到的致密的第二低k介電層214保護(hù)了多孔的第一低k介電層209，以避免了干法刻蝕和濕法清洗過程中產(chǎn)生的氧和氟對多孔的第一低k介電層209的損傷。
[0037]如圖2H所示，在清洗后的第二溝槽213上沉積形成擴(kuò)散阻擋層(未示出)，制備的方法可選用物理氣相沉積(PVD)，阻擋層可于介于-40°C?400°C的溫度與約介于0.1毫托(mTorr)?100毫托(mTorr)的壓力下形成。擴(kuò)散阻擋層材料為金屬或金屬化合物層的材質(zhì)例如鉭、氮化鉭、鈦、氮化鈦、氮化鋯、氮化鈦鋯、鎢、氮化鎢、其合金或其組成物。此外，擴(kuò)散阻擋層亦可能包括多個(gè)膜層。優(yōu)選在擴(kuò)散阻擋層上先形成一層鈷(Co)增強(qiáng)層(enhancementlayer)(未示出)然后再形成銅晶種層(未示出)。鈷增強(qiáng)層能夠提高銅互連的電遷移耐力，同時(shí)可以有效地加強(qiáng)在較小幾何溝槽/結(jié)構(gòu)中的銅填充能力。制備鈷層的方法可選用化學(xué)氣相沉積(CVD)，層厚度約為1.5nm。銅晶種層的制備方法可以選用物理氣相沉積(PVD)。在銅晶種層上使用電化學(xué)電鍍的方法對溝槽結(jié)構(gòu)進(jìn)行填充形成銅層215，通過對有機(jī)物和無機(jī)物水浴成分和補(bǔ)給的即時(shí)分析可以維持穩(wěn)定的電鍍工藝，其中優(yōu)選的銅電鍍化學(xué)添加劑和電流波形可以完成對0.07um?0.1um的間隙填充。
[0038]圖3是根據(jù)本發(fā)明一個(gè)實(shí)施方式制作超低k介電層的互連結(jié)構(gòu)的流程圖，用于簡要示出整個(gè)制造工藝的流程。
[0039]在步驟301中，在半導(dǎo)體襯底上依次形成刻蝕停止層200、第一低k介電層201和低k介電硬掩膜層202、氧化物硬掩膜層203、金屬硬掩膜層204，在金屬硬掩膜層204上形成抗反射涂層205和圖案化的光刻膠206。在步驟302中，根據(jù)圖案化的光刻膠206刻蝕抗反射涂層205、金屬硬掩膜層204、氧化物硬掩膜層203、低k介電硬掩膜層202和第一低k介電層201，形成第一溝槽結(jié)構(gòu)207，暴露出刻蝕停止層200。在步驟303中，在第一溝槽結(jié)構(gòu)207中沉積第二低k介電材料形成第二低k介電層208，采用灰化工藝去除抗反射涂層205和圖案化的光刻膠206。在步驟304中，采用化學(xué)機(jī)械研磨移除低k介電硬掩膜層202、氧化物硬掩膜層203、金屬硬掩膜層204和第二低k介電層高出第一溝槽結(jié)構(gòu)207的部分。在步驟305中，采用紫外光固化工藝處理第一低k介電層201，形成多孔的第一低k介電層209。在步驟306中，在多孔的第一低k介電層209和第二低k介電層208上沉積形成另一硬掩膜層210、抗反射涂層211和圖案化的光刻膠212。采用干法刻蝕去除第二低k介電層形成第二溝槽213，然后采用濕法清洗工藝清洗所述第二溝槽結(jié)構(gòu)213。在步驟307中，采用電化學(xué)電鍍的方法在上述第二溝槽結(jié)構(gòu)213中沉積形成銅金屬層215。
[0040]綜上所示，本發(fā)明提出了新的超低k介電層的互連結(jié)構(gòu)的制作方法，根據(jù)本發(fā)明工藝形成的銅互連結(jié)構(gòu)具有良好的電學(xué)性能和較長的使用壽命，解決了現(xiàn)有技術(shù)中存在的原位等離子體處理、干法刻蝕和濕法清洗對超低k介電層產(chǎn)生的損傷問題。
[0041]本發(fā)明已經(jīng)通過上述實(shí)施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實(shí)施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實(shí)施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實(shí)施例，根據(jù)本發(fā)明還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種制作半導(dǎo)體器件的方法，包括: 在半導(dǎo)體襯底上依次形成第一低k介電層和硬掩膜層； 圖案化所述第一低k介電層和所述硬掩膜層以形成第一溝槽結(jié)構(gòu)； 在所述第一溝槽結(jié)構(gòu)中沉積形成致密的第二低k介電層； 移除所述硬掩膜層和所述第二低k介電層高出所述第一溝槽結(jié)構(gòu)的部分； 執(zhí)行固化處理所述第一低k介電層形成多孔的第一低k介電層； 在所述第一溝槽結(jié)構(gòu)內(nèi)的所述第二低k介電層中形成第二溝槽結(jié)構(gòu)。
2.如權(quán)利要求1所述的方法，其特征在于，所述第一低k介電層包含有致孔劑。
3.如權(quán)利要求1所述的方法，其特征在于，所述硬掩膜層包括有依次形成的低k介電硬掩膜層、氧化物硬掩膜層和金屬硬掩膜層。
4.如權(quán)利要求1所述的方法，其特征在于，所述圖案化步驟包括，在所述硬掩膜層上形成圖案化的光刻膠，刻蝕所述硬掩膜層和所述第一低k介電層，然后去除所述圖案化的光刻膠。
5.如權(quán)利要求1所述的方法，其特征在于，所述第二低k介電層的介電常數(shù)k值為2.7。
6.如權(quán)利要求1所述的方法，其特征在于，所述第二溝槽結(jié)構(gòu)的側(cè)壁上殘留有所述第二低k介電層材料。
7.如權(quán)利要求1所述的方法，其特征在于，形成所述第二溝槽結(jié)構(gòu)的步驟包括，在所述多孔的第一低k介電層和所述第二低k介電層上沉積形成另一硬掩膜層，在所述另一硬掩膜層上形成圖案化的光刻膠，刻蝕所述另一硬掩膜層和所述第二低k介電層，然后去除所述圖案化的光刻膠和所述另一硬掩膜層。
8.如權(quán)利要求7所述的方法，其特征在于，所述圖案化的光刻膠的開口尺寸小于所述第一溝槽結(jié)構(gòu)的開口尺寸。
9.如權(quán)利要求7所述的方法，其特征在于，所述刻蝕的方法為干法刻蝕。
10.如權(quán)利要求1所述的方法，其特征在于，在所述第二溝槽結(jié)構(gòu)中沉積形成銅金屬層。
11.如權(quán)利要求10所述的方法，其特征在于，采用電化學(xué)電鍍的方法形成所述銅金屬層。
12.如權(quán)利要求1所述的方法，其特征在于，在所述半導(dǎo)體襯底和所述第一低k介電層之間還形成有阻擋層。
【文檔編號】H01L21/768GK104051322SQ201310077521
【公開日】2014年9月17日 申請日期:2013年3月11日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】周鳴 申請人:中芯國際集成電路制造(上海)有限公司