專利名稱：一種超結(jié)ldmos器件的制作方法
技術(shù)領(lǐng)域：
本發(fā)明屬于功率半導(dǎo)體器件技術(shù)領(lǐng)域，具體涉及一種高壓超結(jié)功率半導(dǎo)體器件。
背景技術(shù)：
隨著信息技術(shù)的迅速發(fā)展，功率MOSFET器件以其開關(guān)速度快、無二次擊穿、負(fù)溫度系數(shù)以及熱穩(wěn)定性良好等優(yōu)點(diǎn)得到廣泛的應(yīng)用。在功率MOS器件設(shè)計(jì)中，擊穿電壓BV(Breakdown Voltage)與比導(dǎo)通電阻Rm，sp的關(guān)系卻受到“硅極限”的限制，為了解決這一矛盾，一種稱為Super Junction (或稱Mult1-RESURF或3D RESURF)的結(jié)構(gòu)打破了傳統(tǒng)功率MOS器件理論極限，在保持功率MOS所有優(yōu)點(diǎn)的同時(shí)，又有著較低的導(dǎo)通損耗。橫向雙擴(kuò)散金屬氧化物半導(dǎo)體(LDM0S，Lateral Double-diffused MOSFET)技術(shù)是高壓集成電路 HVIC (High Voltage Integrated Circuit)和功率集成電路 PIC (PowerIntegrated Circuit)的關(guān)鍵技術(shù)。其主要特征在于溝道區(qū)和漏區(qū)之間加入一段相對較長的輕摻雜漂移區(qū)，該漂移區(qū)摻雜類型與漏端一致，通過加入漂移區(qū)，可以起到分擔(dān)擊穿電壓的作用。所謂超結(jié)LDM0S，是一種改進(jìn)型LDM0S，即傳統(tǒng)LDMOS的低摻雜N型漂移區(qū)被一組交替排布的N型柱區(qū)和P型柱區(qū)所取代。理論上，由于P/N柱區(qū)之間的電荷補(bǔ)償(相互耗盡)，對縱向來說，耐壓層就可近似地認(rèn)為是一個(gè)本征型，所以超結(jié)LDMOS可以獲得很高的擊穿電壓，而高摻雜的N型柱區(qū)則可以獲得很低的導(dǎo)通電阻，因此超結(jié)器件可以在擊穿電壓和導(dǎo)通電阻之間取得一個(gè)很好的平衡。橫向的超結(jié)由于受到縱向電場的影響，使超結(jié)中對稱的P/N柱區(qū)不能相互完全耗盡，其本質(zhì)在于P/N柱區(qū)之間的電荷平衡被打破。為了解決橫向超結(jié)器件由于襯底輔助耗盡效應(yīng)帶來的P/N柱區(qū)電荷失衡的問題，可以在漂移區(qū)下方的區(qū)域引入一層緩沖層，如圖1，以補(bǔ)償P/N柱區(qū)之間的電荷差值，達(dá)到P/N柱區(qū)之間完全耗盡的目的。然而該結(jié)構(gòu)并不能完全改善器件體內(nèi)的電場分布問題，仍然存在器件耐壓與導(dǎo)通電阻之間矛盾的問題。鑒于此，本發(fā)明提出一種高壓超結(jié)功率半導(dǎo)體器件，通過在襯底中引人N+島及在襯底和緩沖區(qū)之間引入P型電場屏蔽埋層的方式，改變體內(nèi)電場分布，提高漂移區(qū)摻雜濃度，進(jìn)而提高器件耐壓和降低比導(dǎo)通電阻，減小器件面積，降低成本。

發(fā)明內(nèi)容
本發(fā)明提供一種超結(jié)LDMOS器件，旨在提高器件擊穿電壓的同時(shí)降低器件的比導(dǎo)通電阻。為了解決上述技術(shù)問題，本發(fā)明采用如下技術(shù)方案:一種超結(jié)LDMOS器件，如圖2所示，包括P型襯底1、N型緩沖區(qū)4、P型條5、N型條6、P型體區(qū)7、P型重?fù)诫s體接觸區(qū)8、N型重?fù)诫s源區(qū)9、金屬源電極10、多晶硅柵電極
11、柵氧化層12、金屬漏電極13、N型重?fù)诫s漏區(qū)14 ;所述P型條5和N型條6平行于器件橫向方向，形成超結(jié)結(jié)構(gòu)的漂移區(qū)；所述N型緩沖區(qū)4位于超結(jié)結(jié)構(gòu)的漂移區(qū)和P型襯底I之間；所述N型重?fù)诫s漏區(qū)14位于超結(jié)結(jié)構(gòu)漂移區(qū)的一端，與所述P型條5和N型條6分別相接觸，而表面與金屬漏電極13相接觸；所述P型體區(qū)7位于超結(jié)結(jié)構(gòu)漂移區(qū)的另一端，與P型條5、N型條6和N型緩沖區(qū)4均相接觸，其內(nèi)部具有相互獨(dú)立的P型重?fù)诫s體接觸區(qū)8和N型重?fù)诫s源區(qū)9 ;所述P型重?fù)诫s體接觸區(qū)8和N型重?fù)诫s源區(qū)9表面與金屬源電極10相接觸；所述柵氧化層12位于N型重?fù)诫s源區(qū)9與超結(jié)結(jié)構(gòu)漂移區(qū)之間的P型體區(qū)7的表面；所述多晶硅柵電極位于柵氧化層12表面。所述P型襯底I中還嵌入了若干均勻分布的N+島2 ;所述P型體區(qū)7和靠近源端的N型緩沖區(qū)4與襯底I之間還具有一層P型電場屏蔽埋層3。本發(fā)明提供的超結(jié)LDMOS器件，是在常規(guī)超結(jié)LDMOS器件的P型襯底中嵌入均勻分布的N+島，并在有源區(qū)(P型體區(qū)7和靠近源端的N型緩沖區(qū)4)和襯底之間引入一層P型電場屏蔽埋層。當(dāng)器件漏端加正壓時(shí)，部分耗盡的N+島能在襯底里引入新的電場峰值，即增強(qiáng)體內(nèi)電場，同時(shí)電離后的施主雜質(zhì)能補(bǔ)償超結(jié)區(qū)域的非平衡電荷，進(jìn)而可以緩解襯底輔助耗盡效應(yīng)對超結(jié)LDMOS漂移區(qū)電荷平衡的影響，提高器件的縱向耐壓；在有源區(qū)和襯底之間引入的P型電場屏蔽埋層，可屏蔽由源端附近襯底中的N+島產(chǎn)生的高電場，降低源區(qū)附近的電場峰值，并且與其上的N型緩沖層形成超結(jié)，加上緩沖層上的超結(jié)，形成多重超結(jié)結(jié)構(gòu)，使體內(nèi)電場分布更加均勻，有效改善體內(nèi)的電場分布，提高器件的擊穿電壓，并同時(shí)通過提高漂移區(qū)的摻雜濃度來降低器件的比導(dǎo)通電阻。


下面將結(jié)合附圖及實(shí)施例對本發(fā)明作進(jìn)一步說明，附圖中:圖1是傳統(tǒng)超結(jié)LDMOS器件結(jié)構(gòu)圖。圖2是本發(fā)明提供的超結(jié)LDMOS器件結(jié)構(gòu)圖。圖3是本發(fā)明提供的超結(jié)LDMOS器件結(jié)構(gòu)圖(其中N+島在z方向連續(xù)摻雜形成條狀結(jié)構(gòu))。圖4是本發(fā)明提供的超結(jié)LDMOS器件和傳統(tǒng)超結(jié)LDMOS器件擊穿時(shí)，器件體內(nèi)的電勢分布圖，其中，(a)是本發(fā)明提供的超結(jié)LDMOS器件擊穿時(shí)的電勢分布圖，(b)是傳統(tǒng)超結(jié)LDMOS器件擊穿時(shí)電勢分布圖。圖5是本發(fā)明提供的超結(jié)LDMOS器件擊穿時(shí)，器件內(nèi)N型緩沖層中線位置的橫向電場對比圖。圖6本發(fā)明提供的超結(jié)LDMOS器件擊穿時(shí)，襯底中N+島下界面位置的橫向電場對比圖。圖7是本發(fā)明提供的超結(jié)LDMOS器件和傳統(tǒng)超結(jié)LDMOS器件擊穿時(shí)，漏區(qū)下方的縱向電場對比圖(以漏區(qū)下表面為縱向零點(diǎn))。
具體實(shí)施例方式本發(fā)明通過在襯底I中引入重?fù)诫s的N+島2，在襯底和有源區(qū)之間引入P型電場屏蔽層3，優(yōu)化器件的比導(dǎo)通電阻和擊穿電壓。圖2所示為本發(fā)明一種超結(jié)LDMOS器件，包括P型襯底1、N型緩沖區(qū)4、P型條5、N型條6、P型體區(qū)7、P型重?fù)诫s體接觸區(qū)8、N型重?fù)诫s源區(qū)9、金屬源電極10、多晶硅柵電極11、柵氧化層12、金屬漏電極13、N型重?fù)诫s漏區(qū)14 ;所述P型條5和N型條6平行于器件橫向方向，形成超結(jié)結(jié)構(gòu)的漂移區(qū)；所述N型緩沖區(qū)4位于超結(jié)結(jié)構(gòu)的漂移區(qū)和P型襯底I之間；所述N型重?fù)诫s漏區(qū)14位于超結(jié)結(jié)構(gòu)漂移區(qū)的一端，與所述P型條5和N型條6分別相接觸，而表面與金屬漏電極13相接觸；所述P型體區(qū)7位于超結(jié)結(jié)構(gòu)漂移區(qū)的另一端，與P型條5、N型條6和N型緩沖區(qū)4均相接觸，其內(nèi)部具有相互獨(dú)立的P型重?fù)诫s體接觸區(qū)8和N型重?fù)诫s源區(qū)9 ;所述P型重?fù)诫s體接觸區(qū)8和N型重?fù)诫s源區(qū)9表面與金屬源電極10相接觸；所述柵氧化層12位于N型重?fù)诫s源區(qū)9與超結(jié)結(jié)構(gòu)漂移區(qū)之間的P型體區(qū)7的表面；所述多晶硅柵電極位于柵氧化層12表面。所述P型襯底I中還嵌入了若干均勻分布的N+島2 ;所述P型體區(qū)7和靠近源端的N型緩沖區(qū)4與襯底I之間還具有一層P型電場屏蔽埋層3。上述技術(shù)方案提供的超結(jié)LDMOS器件，特點(diǎn)在于:在襯底中嵌入的N+島，當(dāng)漏端加正壓時(shí)，部分耗盡的N+島能在襯底里引入新的電場峰值，即增強(qiáng)體內(nèi)電場，同時(shí)電離后的施主雜質(zhì)能補(bǔ)償超結(jié)區(qū)域的非平衡電荷，進(jìn)而可以緩解襯底輔助耗盡效應(yīng)對超結(jié)LDMOS漂移區(qū)電荷平衡的影響，提高器件的縱向耐壓；在有源區(qū)(P型體區(qū)7和靠近源端的N型緩沖區(qū)4)和襯底之間引入P型電場屏蔽埋層，可屏蔽由源端附近襯底中重?fù)诫s的N+島產(chǎn)生的高電場，降低源區(qū)附近的電場峰值，并且與其上的N型緩沖層形成超結(jié)，加上緩沖層上的超結(jié)，形成多重超結(jié)結(jié)構(gòu)，使體內(nèi)電場分布更加均勻，有效改善體內(nèi)的電場分布，提高器件的擊穿電壓，并同時(shí)通過提高漂移區(qū)的摻雜濃度來降低器件的比導(dǎo)通電阻。圖3所示為本發(fā)明提供的超結(jié)LDMOS器件的另一種結(jié)構(gòu)示意圖，其中N+島在z方向(即器件寬度方向)采用連續(xù)摻雜形成條狀結(jié)構(gòu)。圖4所示為本發(fā)明提供的超結(jié)LDMOS器件(a)和傳統(tǒng)超結(jié)LDMOS器件(b)擊穿時(shí)，器件體內(nèi)的電勢分布圖。圖4 (a)為本發(fā)明提供的超結(jié)LDMOS器件擊穿時(shí)器件體內(nèi)的電勢分布圖，由于在P型襯底I中嵌入均勻分布的N+島2，增強(qiáng)了體內(nèi)電場，使得P型襯底I可接受更高的電壓。結(jié)合N+島2及P型電場屏蔽埋層3的作用，經(jīng)過參數(shù)優(yōu)化使得該器件的擊穿電壓能達(dá)到642V，而傳統(tǒng)結(jié)構(gòu)僅為392V。其中所測優(yōu)化結(jié)構(gòu)參數(shù)為漂移區(qū)長度45 μ m，N型條6和P型條5寬度和厚度均為I μ m，N型緩沖層4厚度為4 μ m，P型電場屏蔽埋層3長度為40 μ m ;P型襯底I中的N+島2的高和寬度均為0.5 μ m，兩個(gè)N+島之間的空隙寬度為1.5 μ m ;N型條6和P型條5的摻雜濃度均為4el6cm_3，P型襯底I摻雜濃度為
1.5el4Cm_3，P型電場屏蔽埋層3摻雜濃度為3e16cm_3，P型襯底I中嵌入的N+島2摻雜濃度大于lel7Cm_3，N型緩沖層4摻雜濃度為4e15cm_3。圖5所示為本發(fā)明提供的超結(jié)LDMOS器件和傳統(tǒng)超結(jié)LDMOS器件擊穿時(shí)，器件內(nèi)N型緩沖層4中線位置的橫向電場對比圖。如圖5所式，在P型襯底I中加入的N+島2后，體內(nèi)電場有明顯的增強(qiáng)。而加入P型電場屏蔽埋層3后，來自于該埋層的電離施主將會屏蔽掉由N+島產(chǎn)生的在源區(qū)和N+島之間的過高電場區(qū)，進(jìn)而達(dá)到進(jìn)一步優(yōu)化體內(nèi)電場的目的。圖6所示為本發(fā)明提供的超結(jié)LDMOS器件和傳統(tǒng)超結(jié)LDMOS器件擊穿時(shí)，P型襯底I中嵌入的N+島2下界面位置的橫向電場對比圖。同樣可以看出在P型襯底I中嵌入N+島2后，體內(nèi)電場有明顯的增強(qiáng)，產(chǎn)生多個(gè)電場波峰，提高了器件的縱向耐壓。圖7所示為本發(fā)明提供的超結(jié)LDMOS器件和傳統(tǒng)超結(jié)LDMOS器件擊穿時(shí)，漏區(qū)下方的縱向電場對比圖(以漏區(qū)下表面為縱向零點(diǎn))?？梢钥闯鲈赑型襯底I中嵌入的N+島2后，P型襯底I中的電場有明顯加強(qiáng)，并且P型襯底I中的電場區(qū)域更大，提高了器件的縱向耐壓。綜上所述，本發(fā)明提供的超結(jié)LDMOS器件，由于在P型襯底I中嵌入均勻分布的N+島2，既能通過增強(qiáng)體內(nèi)電場來提高器件的縱向耐壓，又可以產(chǎn)生額外的電荷來消除襯底輔助耗盡效應(yīng)，從而提高器件的擊穿電壓；在有源區(qū)(P型體區(qū)7和靠近源端的N型緩沖區(qū)4)和襯底之間引入P型電場屏蔽埋層3，可屏蔽由源端附近P型襯底I中的N+島2產(chǎn)生的高電場，降低源區(qū)附近的電場峰值，并且與其上的N型緩沖層形成超結(jié)，加上緩沖層上的超結(jié)，形成多重超結(jié)結(jié)構(gòu)，使體內(nèi)電場分布更加均勻，有效改善體內(nèi)的電場分布，提高器件的擊穿電壓，并同時(shí)通過提高漂移區(qū)的摻雜濃度來降低器件的比導(dǎo)通電阻，最終達(dá)到有效減小器件面積、降低器件成本的目的。
權(quán)利要求
1.一種超結(jié)LDMOS器件，包括P型襯底(I)、N型緩沖區(qū)(4)、P型條(5)、N型條(6)、P型體區(qū)(7)、P型重?fù)诫s體接觸區(qū)(8)、N型重?fù)诫s源區(qū)(9)、金屬源電極(10)、多晶硅柵電極(11)、柵氧化層(12)、金屬漏電極(13)、N型重?fù)诫s漏區(qū)(14);所述P型條(5)和N型條(6)平行于器件橫向方向，形成超結(jié)結(jié)構(gòu)的漂移區(qū)；所述N型緩沖區(qū)(4)位于超結(jié)結(jié)構(gòu)的漂移區(qū)和P型襯底(I)之間；所述N型重?fù)诫s漏區(qū)(14)位于超結(jié)結(jié)構(gòu)漂移區(qū)的一端，與所述P型條(5)和N型條(6)分別相接觸，而表面與金屬漏電極(13)相接觸；所述P型體區(qū)(7)位于超結(jié)結(jié)構(gòu)漂移區(qū)的另一端，與P型條(5)、N型條(6)和N型緩沖區(qū)(4)均相接觸，其內(nèi)部具有相互獨(dú)立的P型重?fù)诫s體接觸區(qū)(8)和N型重?fù)诫s源區(qū)(9);所述P型重?fù)诫s體接觸區(qū)(8)和N型重?fù)诫s源區(qū)(9)表面與金屬源電極(10)相接觸；所述柵氧化層(12)位于N型重?fù)诫s源區(qū)(9)與超結(jié)結(jié)構(gòu)漂移區(qū)之間的P型體區(qū)(7)的表面；所述多晶硅柵電極位于柵氧化層(12)表面； 其特征在于，所述P型襯底(I)中還嵌入了若干均勻分布的N+島(2);所述P型體區(qū)(7)和靠近源端的N型緩沖區(qū)(4)與襯底(I)之間還具有一層P型電場屏蔽埋層(3)。
2.根據(jù)權(quán)利要求1所述的超結(jié)LDMOS器件，其特征在于，所述N+島(2)沿器件寬度方向連續(xù)摻雜形成條狀結(jié)構(gòu)。
全文摘要
一種超結(jié)LDMOS器件，屬于半導(dǎo)體功率器件領(lǐng)域。本發(fā)明在傳統(tǒng)超結(jié)LDMOS器件的P型襯底中嵌入均勻分布的N+島，并在有源區(qū)和襯底之間加入一層P型電場屏蔽埋層。其中N+島(2)能通過增強(qiáng)體內(nèi)電場來提高器件的縱向耐壓，同時(shí)產(chǎn)生額外的電荷來消除襯底輔助耗盡效應(yīng)，從而提高器件的擊穿電壓；P型電場屏蔽埋層(3)可屏蔽源端附近N+島(2)產(chǎn)生的高電場，降低源區(qū)附近電場峰值，并且與N型緩沖層形成超結(jié)，加上本身的超結(jié)漂移區(qū)，使得器件具有多重超結(jié)結(jié)構(gòu)，從而有效改善體內(nèi)的電場分布，提高器件的擊穿電壓，并同時(shí)通過提高漂移區(qū)的摻雜濃度來降低器件的比導(dǎo)通電阻，最終達(dá)到有效減小器件面積、降低器件成本的目的。
文檔編號H01L29/06GK103165678SQ20131007782
公開日2013年6月19日 申請日期2013年3月12日 優(yōu)先權(quán)日2013年3月12日
發(fā)明者喬明, 蔡林希, 章文通, 李燕妃, 張波 申請人:電子科技大學(xué)