固態(tài)拍攝裝置以及方法
【專利摘要】本發(fā)明提供向像素部的周邊電路供給穩(wěn)定的電源的固態(tài)拍攝裝置以及方法。固態(tài)拍攝裝置（10）包括：具有像素區(qū)域以及周邊電路區(qū)域的半導(dǎo)體層（20）；設(shè)置于像素區(qū)域的多個光電二極管（21）；設(shè)置于周邊電路區(qū)域的半導(dǎo)體層（20）的第1主面的電源線（44）；設(shè)置于周邊電路區(qū)域的半導(dǎo)體層（20）的第2主面的布線層（46）；和設(shè)置于周邊電路區(qū)域、貫通半導(dǎo)體層（20）的多個貫通電極（41）。多個貫通電極（41）的一部分將電源線（44）與布線層（46）電連接。
【專利說明】固態(tài)拍攝裝置以及方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實(shí)施方式涉及固態(tài)拍攝裝置以及方法。
【背景技術(shù)】
[0002]CXD圖像傳感器和/或CMOS圖像傳感器等固態(tài)拍攝裝置以數(shù)字照相機(jī)、攝像機(jī)或者監(jiān)視照相機(jī)等多種用途來使用。就固態(tài)拍攝裝置而言，伴隨著像素尺寸的縮小化，一部分使用優(yōu)先確保向光電二極管入射的入射光量的背面照射型結(jié)構(gòu)。
[0003]在向固態(tài)拍攝裝置內(nèi)的模擬電路以及邏輯電路供給電源的情況下，例如從設(shè)置于半導(dǎo)體基板的背面的電源焊盤經(jīng)由貫通半導(dǎo)體基板的貫通電極，向設(shè)置于半導(dǎo)體基板的表面的電源線供給電源，進(jìn)而，從該電源線向模擬電路以及邏輯電路供給電源。因此，在電源焊盤被配置在芯片端的情況下，在芯片中央部距離電源的供給源的距離變遠(yuǎn)，電壓下降變大。因此，向模擬電路以及邏輯電路供給穩(wěn)定的電源是很困難的。

【發(fā)明內(nèi)容】

[0004]本發(fā)明要解決的課題是提供能夠向像素部的周邊電路供給穩(wěn)定的電源的固態(tài)拍攝裝置以及方法。
[0005]實(shí)施方式涉及的固態(tài)拍攝裝置，其特征在于，包括:半導(dǎo)體層，其具有設(shè)置有多個光電二極管的像素區(qū)域和提供用于對從像素產(chǎn)生的信號進(jìn)行處理的周邊電路的周邊電路區(qū)域；電源線，為了向所述周邊電路供給電源，該電源線設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的第I主面；第I布線層，為了向所述電源線供給所述電源，該第I布線層設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的第2主面；和多個第I貫通電極，其設(shè)置于所述周邊電路區(qū)域，貫通所述第I主面與所述第2主面之間的所述半導(dǎo)體層；所述第I貫通電極的至少一部分將所述電源線與所述第I布線層之間電連接。
[0006]另一實(shí)施方式的方法，是向固態(tài)拍攝裝置的周邊電路供給電源的方法，該固態(tài)拍攝裝置包括半導(dǎo)體層，該半導(dǎo)體層具有:設(shè)置有多個光電二極管的像素區(qū)域，和設(shè)有用于對從所述像素產(chǎn)生的信號進(jìn)行處理的所述周邊電路的周邊電路區(qū)域；該方法的特征在于，包括如下步驟:從所述半導(dǎo)體層的第I主面向所述周邊電路供給電源；從所述半導(dǎo)體層的第2主面經(jīng)由設(shè)置于所述周邊電路區(qū)域的多個貫通電極，向所述半導(dǎo)體層的所述第I主面供給電源；和在所述半導(dǎo)體層的所述第2主面，從所述周邊電路區(qū)域的外側(cè)向所述周邊電路區(qū)域供給所述電源。
[0007]進(jìn)而，另一實(shí)施方式的固態(tài)拍攝裝置，其特征在于，包括:半導(dǎo)體層，其具有設(shè)置有多個光電二極管的像素區(qū)域和設(shè)有用于對從所述像素產(chǎn)生的信號進(jìn)行處理的周邊電路的周邊電路區(qū)域；第I以及第2信號線，其設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的第I主面，供給信號處理；第2布線層，其設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的第2電極；和第3以及第4 O貫通電極，其設(shè)置于所述周邊電路區(qū)域，貫通所述第I主面與所述第2主面之間的所述半導(dǎo)體層；所述第3貫通電極與所述第I信號線電連接，所述第4貫通電極將所述第2信號線與所述第2布線層電連接。
[0008]根據(jù)上述構(gòu)成的固態(tài)拍攝裝置以及方法，能夠向像素部的周邊電路供給穩(wěn)定的電源。
【專利附圖】

【附圖說明】
[0009]圖1是第I實(shí)施方式涉及的固態(tài)拍攝裝置的布局圖。
[0010]圖2是固態(tài)拍攝裝置的沿圖1的A-A'線的剖視圖。
[0011]圖3是固態(tài)拍攝裝置的沿圖1的B-B'線的剖視圖。
[0012]圖4是電源用的多個貫通電極的布局圖。
[0013]圖5是固態(tài)拍攝裝置的沿圖4的C-CT線的剖視圖。
[0014]圖6是對形成于模擬電路區(qū)域的半導(dǎo)體元件進(jìn)行說明的固態(tài)拍攝裝置的剖視圖。
[0015]圖7是第2實(shí)施方式涉及的貫通電極以及背面?zhèn)炔季€的布局圖。
[0016]圖8是固態(tài)拍攝裝置的沿圖7的D-D'線的剖視圖。
[0017]圖9是固態(tài)拍攝裝置的沿圖7的E-E'線的剖視圖。
[0018]圖10是使用本實(shí)施方式的固態(tài)拍攝裝置的數(shù)字照相機(jī)的框圖。
【具體實(shí)施方式】
[0019]下面，關(guān)于實(shí)施方式，參照附圖進(jìn)行說明。但是，附圖是示意性的或概念性的，各附圖的尺寸以及比例等并不限于必需與現(xiàn)實(shí)情況相同。下面所示的幾個實(shí)施方式，例示了用于將本發(fā)明的技術(shù)思想具體化的裝置以及方法，本發(fā)明的技術(shù)思想不由構(gòu)成零件的形狀、結(jié)構(gòu)、配置等來特定。此外，在下面的說明中，對于具有同樣的功能以及結(jié)構(gòu)的要件，標(biāo)注同樣的附圖標(biāo)記，僅在必要的情況下進(jìn)行重復(fù)說明。
[0020](第I實(shí)施方式)
[0021]本實(shí)施方式中，作為固態(tài)拍攝裝置，舉出具有背面照射型(BSI:backsideillumination)結(jié)構(gòu)的CMOS圖像傳感器為例進(jìn)行說明。
[0022]圖1是第I實(shí)施方式涉及的固態(tài)拍攝裝置10的布局圖。固態(tài)拍攝裝置10包括:配置有像素陣列的像素區(qū)域11 ;配置有對像素陣列進(jìn)行驅(qū)動的模擬電路的模擬電路區(qū)域13 ；配置有對固態(tài)拍攝裝置10的動作進(jìn)行控制的邏輯電路的邏輯電路區(qū)域14 ;以及在固態(tài)拍攝裝置10與外部電路的連接中使用的焊盤部15 (15-1、15-2)。
[0023]在像素區(qū)域11配置有具有多個像素12的像素陣列。像素區(qū)域11例如配置在固態(tài)拍攝裝置10的中央。模擬電路區(qū)域13例如配置為包圍像素區(qū)域11的3邊。邏輯電路區(qū)域14例如配置得在X方向上與像素區(qū)域11相鄰接。像素區(qū)域11、模擬電路區(qū)域13以及邏輯電路區(qū)域14的布局以及尺寸能夠任意地設(shè)計。
[0024]焊盤部15-1、15_2配置在固態(tài)拍攝裝置10的Y方向兩端。焊盤部15_1、15_2分別具有多個焊盤16。在焊盤16上連接有接合線(未圖示)，固態(tài)拍攝裝置10經(jīng)由焊盤16以及接合線與外部電路連接。此外，焊盤部15-1、15-2被設(shè)置于形成有半導(dǎo)體元件的半導(dǎo)體層的背面。配置焊盤部的位置能夠任意地設(shè)計。例如，既可以在固態(tài)拍攝裝置10的X方向兩端配置焊盤部，也可以在固態(tài)拍攝裝置10的4邊(固態(tài)拍攝裝置10的X方向兩端以及Y方向兩端)配置焊盤部。[0025]圖2是固態(tài)拍攝裝置10的沿圖1的A - A '線的剖視圖。圖3是固態(tài)拍攝裝置10的沿圖1的B-B'線的剖視圖。
[0026]形成有半導(dǎo)體元件的N型半導(dǎo)體層20具有第I主面(表面)20a以及第2主面(背面)20b。作為半導(dǎo)體層20，可使用例如由硅(Si)構(gòu)成的外延層。在半導(dǎo)體層20的像素區(qū)域11設(shè)有多個像素12。在圖2以及圖3中，提取3個像素進(jìn)行表示。
[0027]各像素12由光電二極管21、屏蔽層22、23、濾色器27以及微透鏡28等構(gòu)成。光電二極管21具有進(jìn)行光電轉(zhuǎn)換的N型半導(dǎo)體區(qū)域21a和蓄積光電轉(zhuǎn)換后的電荷的N型半導(dǎo)體區(qū)域21b。N型半導(dǎo)體區(qū)域21b的雜質(zhì)濃度形成得比N型半導(dǎo)體區(qū)域21a的雜質(zhì)濃度高。在N型半導(dǎo)體區(qū)域21b上設(shè)有用于防止暗電流的屏蔽層22。在N型半導(dǎo)體區(qū)域21a之下設(shè)有屏蔽層23。屏蔽層22、23分別由P型半導(dǎo)體區(qū)域構(gòu)成。
[0028]在半導(dǎo)體層20的第I主面20a側(cè)設(shè)有P型半導(dǎo)體區(qū)域24。在P型半導(dǎo)體區(qū)域24形成有構(gòu)成像素12的浮置擴(kuò)散層以及MOSFET (未圖示)。在該MOSFET中含有將蓄積于光電二極管21的電荷向浮置擴(kuò)散層傳輸?shù)膫鬏斁w管。
[0029]在半導(dǎo)體層20的第2主面20b上，隔著由例如硅氧化物構(gòu)成的層間絕緣膜25，設(shè)有由例如硅氮化物構(gòu)成的平坦化膜26。在平坦化膜26上與光電二極管21相對應(yīng)地設(shè)有濾色器27以及微透鏡28。
[0030]在半導(dǎo)體層20內(nèi)設(shè)有將多個光電二極管21電分離的元件分離區(qū)域29。元件分離區(qū)域29由P型半導(dǎo)體區(qū)域構(gòu)成。在半導(dǎo)體層20的第I主面20a上設(shè)有布線結(jié)構(gòu)體32。布線結(jié)構(gòu)體32具有隔著層間絕緣膜31地形成的多平層( > ? 的布線層30。在布線結(jié)構(gòu)體32上設(shè)有用于增強(qiáng)半導(dǎo)體層20的強(qiáng)度的支撐基板33。作為支撐基板33可使用硅基板和/或絕緣性基板等。支撐基板33通過粘接劑粘接于布線結(jié)構(gòu)體32。
[0031]接下來，關(guān)于焊盤部15-1、15_2的結(jié)構(gòu)進(jìn)行說明。焊盤部15_1、15_2中包括從外部電路接受電源的電源焊盤、以及與外部電路之間進(jìn)行信號的交換的焊盤等。如圖3所示，焊盤部15-1所含的導(dǎo)電性的焊盤16，隔著層間絕緣膜25而設(shè)置于半導(dǎo)體層20的第2主面20b的下方。焊盤16經(jīng)由貫通半導(dǎo)體層20的貫通電極34，電連接于布線結(jié)構(gòu)體32所含的布線層。
[0032]具體而言，在半導(dǎo)體層20內(nèi)設(shè)有貫通半導(dǎo)體層20的貫通電極34。貫通電極34周圍由絕緣膜35覆蓋。貫通電極34的一端經(jīng)由通孔插頭36電連接于布線結(jié)構(gòu)體32所含的布線層。貫通電極34的另一端經(jīng)由通孔插頭37電連接于焊盤16。焊盤部15-2的結(jié)構(gòu)也與焊盤部15-1相同。通過這樣構(gòu)成焊盤部15-1、15-2，能夠?qū)⒃谂c外部電路的連接中使用的接合線連接于半導(dǎo)體層20的第2主面20b偵U。
[0033](模擬電路區(qū)域13的構(gòu)成)
[0034]接下來，關(guān)于模擬電路區(qū)域13的構(gòu)成進(jìn)行說明。如圖2所示，在半導(dǎo)體層20的模擬電路區(qū)域13設(shè)有P型半導(dǎo)體區(qū)域40。在P型半導(dǎo)體區(qū)域40設(shè)有多個半導(dǎo)體元件(包括M0SFET)。而且，在本實(shí)施方式中，在半導(dǎo)體層20的模擬電路區(qū)域13中的沒有形成半導(dǎo)體元件的區(qū)域中，設(shè)有貫通半導(dǎo)體層20的多個貫通電極41。貫通電極41周圍由絕緣膜42覆蓋。設(shè)置于模擬電路區(qū)域13的多個貫通電極41用于模擬電路用的電源AVSS。
[0035]圖4是電源用的多個貫通電極的布局圖。圖4的布局圖是朝向半導(dǎo)體層20觀察圖2所示的LV平層的情況下布局。圖5是固態(tài)拍攝裝置10的沿圖4的C-C'線的剖視圖。如圖4所示，在模擬電路區(qū)域13設(shè)有多個貫通電極41。
[0036]貫通電極41的一端經(jīng)由通孔插頭43電連接于用于供給模擬電路用的電源AVSS的電源布線層44。電源布線層44包含于布線結(jié)構(gòu)體32中。貫通電極41的另一端經(jīng)由通孔插頭45電連接于布線層46。布線層46以具有與模擬電路區(qū)域13大致相同的尺寸的方式形成為平面狀。
[0037]圖4中，將模擬電路用的電源AVSS所使用的焊盤標(biāo)記為16-1、16_2，將分別連接于焊盤16-1、16-2的貫通電極標(biāo)記為34-1,34-2ο焊盤16-1、16-2分別經(jīng)由布線層47-1,47-2電連接于布線層46。布線層47-1、47_2由與布線層46同一平層的布線層構(gòu)成。
[0038]配置于模擬電路區(qū)域13的所有貫通電極41中的預(yù)定數(shù)量的貫通電極41連接于布線層46。即，并不是配置于模擬電路區(qū)域13的所有貫通電極41都連接于布線層46，而是所有貫通電極41中的僅一部分連接于布線層46。圖4中，例如、配置于模擬電路區(qū)域13的所有貫通電極41中僅由斜線表示的貫通電極41連接于布線層46。另外，配置于模擬電路區(qū)域13的所有的貫通電極41電連接于布線結(jié)構(gòu)體32所含的電源布線層44。由此，能夠使用布線層46以及一部分貫通電極41將向焊盤16-1、16-2供給的電源AVSS穩(wěn)定地向模擬電路區(qū)域13整體供給。
[0039]能夠一邊考慮電源AVSS的變動和/或電壓下降大的區(qū)域、一邊任意選擇連接于布線層46的預(yù)定數(shù)量的貫通電極41。能夠通過形成于層間絕緣膜25內(nèi)的通孔插頭45，對是否將貫通電極41連接于布線層46的選擇進(jìn)行控制。即，在將貫通電極41連接于布線層46的情況下，只要形成通孔插頭45即可，在不將貫通電極41連接于布線層46的情況下，不形成通孔插頭45。另一方面，所有的貫通電極41經(jīng)由通孔插頭43電連接于對應(yīng)的電源布線層44。多個電源布線層44相互電連接。
[0040]此外，圖2中，提取形成于模擬電路區(qū)域13的貫通電極41而表示，但是在模擬電路區(qū)域13中的沒有貫通電極41的部分，形成有半導(dǎo)體元件。圖6是對形成于模擬電路區(qū)域13的半導(dǎo)體元件進(jìn)行說明的固態(tài)拍攝裝置10的剖視圖。在模擬電路區(qū)域13的P型半導(dǎo)體區(qū)域40，設(shè)有多個P型半導(dǎo)體區(qū)域48以及多個N型半導(dǎo)體區(qū)域49。在P型半導(dǎo)體區(qū)域48形成有N溝道MOSFET (未圖示)，在N型半導(dǎo)體區(qū)域49形成有P溝道MOSFET (未圖示)。
[0041]另外，在圖2以及圖3中，圖示了用于供給模擬電路用的一種電源AVSS的貫通電極以及布線層的構(gòu)成。實(shí)際上，作為模擬電路用準(zhǔn)備了 2種以上電源，所以在該情況下，對每種電源形成貫通電極41以及布線層46。
[0042](邏輯電路區(qū)域14的構(gòu)成)
[0043]接下來，關(guān)于邏輯電路區(qū)域14的構(gòu)成進(jìn)行說明。如圖2所示，在半導(dǎo)體層20的邏輯電路區(qū)域14設(shè)有N型半導(dǎo)體區(qū)域50，并以包圍該N型半導(dǎo)體區(qū)域50周圍的方式設(shè)置有P型半導(dǎo)體區(qū)域51，該P(yáng)型半導(dǎo)體區(qū)域51形成為從第I主面20a到達(dá)第2主面20b。
[0044]在N型半導(dǎo)體區(qū)域50設(shè)有多個半導(dǎo)體元件(包括M0SFET)。而且，在本實(shí)施方式中，在半導(dǎo)體層20的邏輯電路區(qū)域14中的沒有形成半導(dǎo)體元件的部分，設(shè)有貫通半導(dǎo)體層20的多個貫通電極52。貫通電極52周圍由絕緣膜53覆蓋。設(shè)置于邏輯電路區(qū)域14的多個貫通電極52用于邏輯電路用的電源DVSS。如圖4所示，在邏輯電路區(qū)域14設(shè)有多個貫通電極52。
[0045]貫通電極52的一端經(jīng)由通孔插頭54電連接于用于供給邏輯電路用的電源DVSS的電源布線層55。電源布線層55包含于布線結(jié)構(gòu)體32。貫通電極52的另一端經(jīng)由通孔插頭56電連接于布線層57。布線層57以具有與邏輯電路區(qū)域14大致相同的尺寸的方式形成為平面狀。
[0046]圖4中，將邏輯電路用的電源DVSS所使用的焊盤標(biāo)記為16-3、16-4，將分別連接于焊盤16-3、16-4的貫通電極標(biāo)記為34-3、34-4。焊盤16_3、16_4分別經(jīng)由布線層47_3、47-4電連接于布線層57。布線層47-3、47-4由與布線層57同一平層的布線層構(gòu)成。
[0047]配置于邏輯電路區(qū)域14的所有的貫通電極52中的預(yù)定數(shù)量的貫通電極52，連接于布線層57。即，并不是配置于邏輯電路區(qū)域14的所有的貫通電極52都連接于布線層57，而是所有的貫通電極52中僅一部分連接于布線層57。在圖4中，例如、配置于邏輯電路區(qū)域14的所有的貫通電極52中僅由斜線表示的貫通電極52連接于布線層57。另外，配置于邏輯電路區(qū)域14的所有的貫通電極52電連接于布線結(jié)構(gòu)體32所含的電源布線層55。由此，能夠使用布線層57以及一部分貫通電極52將向焊盤16-3、16-4供給的電源DVSS穩(wěn)定地向邏輯電路區(qū)域14整體供給。
[0048]能夠一邊考慮電源DVSS的變動和/或電壓下降大的區(qū)域、一邊任意選擇連接于布線層57的預(yù)定數(shù)量的貫通電極52。能夠通過形成于層間絕緣膜25內(nèi)的通孔插頭56，對是否將貫通電極52連接于布線層57的選擇進(jìn)行控制。即，在將貫通電極52連接于布線層57的情況下，只要形成通孔插頭56即可，在不將貫通電極52連接于布線層57的情況下，不形成通孔插頭56。另一方面，所有的貫通電極52經(jīng)由通孔插頭54電連接于對應(yīng)的電源布線層55。多個電源布線層55相互電連接。
[0049]此外，圖2中，提取形成于邏輯電路區(qū)域14的貫通電極52而表示，但在邏輯電路區(qū)域14中的沒有形成貫通電極52的部分，形成有半導(dǎo)體元件。如圖6所示，在邏輯電路區(qū)域14的N型半導(dǎo)體區(qū)域50，設(shè)有多個N型半導(dǎo)體區(qū)域58以及多個P型半導(dǎo)體區(qū)域59。在N型半導(dǎo)體區(qū)域58形成有P溝道MOSFET (未圖示)，在P型半導(dǎo)體區(qū)域59形成有N溝道MOSFET (未圖示)。
[0050]另外，在圖2以及圖3中，圖示了用于供給邏輯電路用的一種電源DVSS的貫通電極以及布線層的構(gòu)成。實(shí)際上，作為邏輯電路用準(zhǔn)備了 2種以上的電源，所以在該情況下，對每種電源形成貫通電極52以及布線層57。
[0051](效果)
[0052]如以上詳述在第I實(shí)施方式中，背面照射型的固態(tài)拍攝裝置10包括半導(dǎo)體層20，該半導(dǎo)體層具有像素區(qū)域11以及周邊電路區(qū)域(模擬電路區(qū)域13以及/或者邏輯電路區(qū)域14)。在半導(dǎo)體層20的第I主面(表面)20a設(shè)有包括電源布線層44的布線結(jié)構(gòu)體32，在半導(dǎo)體層20的第2主面(背面)20b設(shè)有以覆蓋周邊電路區(qū)域的方式形成為平面狀的布線層46。另外，在周邊電路區(qū)域的半導(dǎo)體層20設(shè)有多個貫通電極41。而且，由多個貫通電極41的一部分構(gòu)成的第I組將電源布線層44與布線層46電連接。
[0053]因此，根據(jù)第I實(shí)施方式，能夠用貫通電極以及背面?zhèn)炔季€(布線層46)將在電源焊盤接受的電源向周邊電路區(qū)域的任意部位供給。其結(jié)果，能夠向周邊電路區(qū)域供給穩(wěn)定的電源。即，能夠在從電源焊盤離開一段距離的部位降低電源的電壓下降，另外，能夠抑制電源在周邊電路區(qū)域局部變動。
[0054]另外，即使在制造了固態(tài)拍攝裝置10后需要局部進(jìn)行電源加強(qiáng)的情況下，通過僅變更通孔插頭以及背面?zhèn)炔季€，就能夠調(diào)整任意部位的電源。
[0055]另外，沒連接于布線層46的貫通電極41連接于電源布線層44，所以能夠?qū)]連接于布線層46的貫通電極41作為電源布線層44用的電容元件或電感元件使用。而且，通過對僅連接于電源布線層44的貫通電極41的數(shù)量進(jìn)行控制，能夠?qū)﹄娫床季€層44的電容或電感進(jìn)行控制。能夠通過是否形成通孔插頭43，來控制連接于電源布線層44的貫通電極41的數(shù)量。關(guān)于邏輯電路區(qū)域14，也能夠與模擬電路區(qū)域13同樣地對電源布線層55的電容或電感進(jìn)行控制。此外，貫通電極也能夠用于對電源布線層以外的布線附加電容或電感。
[0056](第2實(shí)施方式)
[0057]也能夠用貫通電極以及背面?zhèn)炔季€將表面?zhèn)炔季€所含且相互分離地配置的2條信號線連接。第2實(shí)施方式用貫通電極以及背面?zhèn)炔季€將表面?zhèn)炔季€(布線結(jié)構(gòu)體32)所含的第I以及第2信號線連接。
[0058]圖7是第2實(shí)施方式涉及的貫通電極以及背面?zhèn)炔季€的布局圖。圖8是固態(tài)拍攝裝置10的沿圖7的D-D'線的剖視圖。本實(shí)施方式中，設(shè)為將圖8所示的信號線60、70電連接。信號線60、70包含于模擬電路區(qū)域13的布線結(jié)構(gòu)體32。
[0059]在半導(dǎo)體層20的模擬電路區(qū)域13，設(shè)有貫通半導(dǎo)體層20的貫通電極61、71。貫通電極61、71分別配置在信號線60、70的下方。貫通電極61、71的周圍分別由絕緣膜62、72覆蓋。貫通電極61、71的一端分別經(jīng)由通孔插頭63、73電連接于信號線60、70。貫通電極61、71的另一端分別經(jīng)由通孔插頭64、74電連接于布線層65。
[0060]布線層65具有將貫通電極61與71之間連接的長度以及寬度。信號用的布線層65由與電源用的布線層46同一平層的布線層形成。信號用的布線層65被電源用的布線層46包圍，與電源用的布線層46電分離。由此，能夠用貫通電極61、71以及背面?zhèn)炔季€(布線層65)將模擬電路區(qū)域13的信號線60、70電連接。
[0061]接下來，關(guān)于邏輯電路區(qū)域14的結(jié)構(gòu)進(jìn)行說明。圖9是固態(tài)拍攝裝置10的沿圖7的E-E'線的剖視圖。本實(shí)施方式中，設(shè)為將圖9所示的信號線80、90電連接。信號線80、90包含于邏輯電路區(qū)域14的布線結(jié)構(gòu)體32。
[0062]在半導(dǎo)體層20的邏輯電路區(qū)域14，設(shè)有貫通半導(dǎo)體層20的貫通電極81、91。貫通電極81、91分別配置在信號線80、90的下方。貫通電極81、91的周圍分別由絕緣膜82、92覆蓋。貫通電極81、91的一端分別經(jīng)由通孔插頭83、93電連接于信號線80、90。貫通電極81、91的另一端分別經(jīng)由通孔插頭84、94電連接于布線層85。
[0063]布線層85具有將貫通電極81與81之間連接的長度以及寬度。信號用的布線層85由與電源用的布線層57同一平層的布線層形成。信號用的布線層85被電源用的布線層57包圍，與電源用的布線層57電分離。由此，能夠用貫通電極81、91以及背面?zhèn)炔季€(布線層85)將邏輯電路區(qū)域14的信號線80、90電連接。
[0064]如以上詳述，根據(jù)第2實(shí)施方式，能夠用背面?zhèn)炔季€以及貫通電極，除了將電源線電連接以外，還將相互分離地配置的第I以及第2信號線電連接。另外，通過使用背面?zhèn)炔季€，布線結(jié)構(gòu)體32內(nèi)的布線不會增加。由此，能夠防止布線結(jié)構(gòu)體32內(nèi)的布線混雜，所以能夠降低布線間的電容等。
[0065](應(yīng)用例)
[0066]在上述第I以及第2實(shí)施方式中說明的固態(tài)拍攝裝置10能夠應(yīng)用于數(shù)字照相機(jī)和/或帶相機(jī)的移動電話機(jī)等各種帶相機(jī)的電子設(shè)備。圖10是使用了本實(shí)施方式的固態(tài)拍攝裝置10的數(shù)字照相機(jī)100的框圖。
[0067]數(shù)字照相機(jī)100包括透鏡單元101、固態(tài)拍攝裝置(圖像傳感器)10、信號處理部
102、存儲部103、顯示部104、以及控制部105。
[0068]透鏡單元101包括多個拍攝透鏡，對于入射的光以機(jī)械或電子方式對光學(xué)特性(例如、焦距)進(jìn)行控制。通過了透鏡單元101的光在圖像傳感器10上成像。從圖像傳感器10輸出的電信號由信號處理部102進(jìn)行信號處理。信號處理部102由DSP(Digital SignalProcessor:數(shù)字信號處理器)等構(gòu)成。從信號處理部102輸出的輸出信號S向顯示部104輸出，或經(jīng)由存儲部103而向顯示部104輸出。由此，將拍攝中的圖像、或拍攝到的圖像顯示于顯示部104?？刂撇?05對數(shù)字照相機(jī)100整體的動作進(jìn)行控制，并且對透鏡單元101、圖像傳感器10以及信號處理部102的動作定時進(jìn)行控制。
[0069]對本發(fā)明的幾個實(shí)施方式進(jìn)行了說明，但是這些實(shí)施方式是作為例子而提出的，無意于限定發(fā)明的范圍。這些新實(shí)施方式能夠以其他各種各樣的方式實(shí)施，能夠在不脫離發(fā)明主旨的范圍內(nèi)進(jìn)行各種省略、置換和變更。這些實(shí)施方式和它們的變形包含于發(fā)明的范圍和主旨，并且包含于權(quán)利要求所記載的發(fā)明和其等同范圍。
【權(quán)利要求】
1.一種固態(tài)拍攝裝置，其特征在于，包括: 半導(dǎo)體層，其具有設(shè)置有多個光電二極管的像素區(qū)域和提供用于對從像素產(chǎn)生的信號進(jìn)行處理的周邊電路的周邊電路區(qū)域； 電源線，為了向所述周邊電路供給電源，該電源線設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的第I主面； 第I布線層，為了向所述電源線供給所述電源，該第I布線層設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的第2主面；和 多個第I貫通電極，其設(shè)置于所述周邊電路區(qū)域，貫通所述第I主面與所述第2主面之間的所述半導(dǎo)體層； 所述第I貫通電極的至少一部分將所述電源線與所述第I布線層之間電連接。
2.根據(jù)權(quán)利要求1所述的固態(tài)拍攝裝置，其特征在于: 所述第I貫通電極以預(yù)定間隔配置于所述周邊電路區(qū)域。
3.根據(jù)權(quán)利要求2所述的固態(tài)拍攝裝置，其特征在于: 所述第I貫通電極的至少I個在所述第I主面上電連接于所述電源線，在所述第2主面上從所述第I布線層電絕緣。
4.根據(jù)權(quán)利要求3所述的固態(tài)拍攝裝置，其特征在于: 所述第I貫通電極在所述第 I主面上電連接于所述電源線，在所述第2主面上從構(gòu)成電容或電感的所述第I布線層電絕緣。
5.根據(jù)權(quán)利要求1所述的固態(tài)拍攝裝置，其特征在于: 將所述電源線與所述第I布線層之間電連接的所述第I貫通電極被配置成向所述周邊電路供給的所述電源的電位在所述周邊區(qū)域整體為一定。
6.根據(jù)權(quán)利要求1所述的固態(tài)拍攝裝置，其特征在于: 所述第I布線層以至少覆蓋所述周邊電路區(qū)域的方式形成為平面形狀。
7.根據(jù)權(quán)利要求1所述的固態(tài)拍攝裝置，其特征在于: 所述周邊電路區(qū)域包括設(shè)置有模擬電路的模擬電路區(qū)域和設(shè)置有邏輯電路的邏輯電路區(qū)域， 將所述電源線與所述第I布線層之間電連接的所述第I貫通電極設(shè)置于所述模擬電路區(qū)域和所述邏輯電路區(qū)域雙方。
8.根據(jù)權(quán)利要求1所述的固態(tài)拍攝裝置，其特征在于: 進(jìn)一步包括設(shè)置于所述第2主面以及所述周邊電路區(qū)域的外側(cè)的電源焊盤， 所述電源焊盤從外側(cè)接受所述電源，向所述第I布線層供給所述接受的電源。
9.根據(jù)權(quán)利要求1所述的固態(tài)拍攝裝置，其特征在于，進(jìn)一步包括: 第I以及第2信號線，其設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的所述第I主面，供給處理信號； 第2布線層，其設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的所述第2主面；和第3以及第4貫通電極，其設(shè)置于所述周邊電路區(qū)域，貫通所述第I主面與所述第2主面之間的所述半導(dǎo)體層； 所述第3貫通電極將所述第I信號線與所述2布線層電連接，所述第4貫通電極將所述第2信號線與所述第2布線層電連接。
10.根據(jù)權(quán)利要求1所述的固態(tài)拍攝裝置，其特征在于: 所述第2主面為所述光電二極管的光照射側(cè)。
11.一種向固態(tài)拍攝裝置的周邊電路供給電源的方法，該固態(tài)拍攝裝置包括半導(dǎo)體層，該半導(dǎo)體層具有:設(shè)置有多個光電二極管的像素區(qū)域，和設(shè)有用于對從所述像素產(chǎn)生的信號進(jìn)行處理的所述周邊電路的周邊電路區(qū)域；該方法的特征在于，包括如下步驟: 從所述半導(dǎo)體層的第I主面向所述周邊電路供給電源； 從所述半導(dǎo)體層的第2主面經(jīng)由設(shè)置于所述周邊電路區(qū)域的多個貫通電極，向所述半導(dǎo)體層的所述第I主面供給電源；和 在所述半導(dǎo)體層的所述第2主面，從所述周邊電路區(qū)域的外側(cè)向所述周邊電路區(qū)域供給所述電源。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，進(jìn)一步包括如下步驟: 在所述半導(dǎo)體層的所述第2主面，經(jīng)由設(shè)置于所述周邊電路區(qū)域的外側(cè)的貫通電極，從所述周邊電路區(qū)域外向所述周邊電路供給電源。
13.根據(jù)權(quán)利要求11所述的方法，其特征在于: 所述電源以向所述周邊電路供給的所述電源的電位在所述周邊區(qū)域上為一定的方式供給。
14.根據(jù)權(quán)利要求11 所述的方法，其特征在于: 所述周邊電路區(qū)域包括設(shè)置有模擬電路的模擬的電路區(qū)域和設(shè)置有邏輯電路的邏輯電路區(qū)域， 所述電源以向所述模擬電路供給的所述電源的電位在所述模擬電路區(qū)域上為一定的方式供給。
15.根據(jù)權(quán)利要求11所述的方法，其特征在于: 所述周邊電路區(qū)域包括設(shè)置有模擬電路的模擬的電路區(qū)域和設(shè)置有邏輯電路的邏輯電路區(qū)域， 所述電源以向所述邏輯電路供給的所述電源的電位在所述邏輯電路區(qū)域上為一定的方式供給。
16.一種固態(tài)拍攝裝置，其特征在于，包括: 半導(dǎo)體層，其具有設(shè)置有多個光電二極管的像素區(qū)域和設(shè)有用于對從所述像素產(chǎn)生的信號進(jìn)行處理的周邊電路的周邊電路區(qū)域； 第I以及第2信號線，其設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的第I主面，供給信號處理； 第2布線層，其設(shè)置于所述周邊電路區(qū)域的所述半導(dǎo)體層的第2電極；和第3以及第4貫通電極，其設(shè)置于所述周邊電路區(qū)域，貫通所述第I主面與所述第2主面之間的所述半導(dǎo)體層； 所述第3貫通電極與所述第I信號線電連接，所述第4貫通電極將所述第2信號線與所述第2布線層電連接。
17.根據(jù)權(quán)利要求16所述的固態(tài)拍攝裝置，其特征在于: 所述第I信號線與所述第2信號線形成于同一平層。
18.根據(jù)權(quán)利要求16所述的固態(tài)拍攝裝置，其特征在于:所述周邊電路區(qū)域包括設(shè)置有模擬電路的模擬電路區(qū)域和設(shè)置有邏輯電路的邏輯電路區(qū)域， 所述第2布線層形成于所述模擬的電路區(qū)域。
19.根據(jù)權(quán)利要求16所述的固態(tài)拍攝裝置，其特征在于: 所述周邊電路區(qū)域包括設(shè)置有模擬電路的模擬電路區(qū)域和設(shè)置有邏輯電路的邏輯電路區(qū)域， 所述第2布線層形成于所述邏輯電路區(qū)域。
20.根據(jù)權(quán)利要求19所述的固態(tài)拍攝裝置，其特征在于: 所述第2布線層形成于所 述模擬電路區(qū)域。
【文檔編號】H01L27/146GK103545327SQ201310084204
【公開日】2014年1月29日 申請日期:2013年3月15日 優(yōu)先權(quán)日:2012年7月12日
【發(fā)明者】佐藤英史 申請人:株式會社 東芝