一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)及其設(shè)計(jì)方法
【專(zhuān)利摘要】本發(fā)明提供了一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，包括襯底結(jié)構(gòu)、場(chǎng)限環(huán)結(jié)構(gòu)、鈍化層、基區(qū)結(jié)構(gòu)、發(fā)射區(qū)結(jié)構(gòu)、多晶硅柵結(jié)構(gòu)、覆蓋有源區(qū)的金屬電極、通過(guò)氧化層開(kāi)孔與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的金屬電極、及與多晶硅柵結(jié)構(gòu)連接的柵極電極，本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，是在傳統(tǒng)終端結(jié)構(gòu)的形成終端鈍化層的基礎(chǔ)上，在終端主結(jié)和第一級(jí)場(chǎng)限環(huán)之間刻蝕鈍化層形成金屬接觸窗口，使得該位置與有源區(qū)的金屬形成電學(xué)連接。本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，可以防止高壓器件在動(dòng)態(tài)過(guò)程中發(fā)生閂鎖，同時(shí)可以保證器件在有源區(qū)和終端區(qū)的可靠性，降低器件在HTRB過(guò)程中的漏電流。
【專(zhuān)利說(shuō)明】一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)及其設(shè)計(jì)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件的終端結(jié)構(gòu)，特別涉及一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)及其設(shè)計(jì)方法。
【背景技術(shù)】
[0002]絕緣柵雙極晶體管IGBT (Insulated Gate Bipolar Transistor)是新型的大功率器件，它集MOSFET柵極電壓控制特性和雙極型晶體管低導(dǎo)通電阻特性于一身，改善了器件耐壓和導(dǎo)通電阻相互牽制的情況，具有高電壓、大電流、高頻率、功率集成密度高、輸入阻抗大、導(dǎo)通電阻小、開(kāi)關(guān)損耗低等優(yōu)點(diǎn)。在變頻家電、工業(yè)控制、電動(dòng)及混合動(dòng)力汽車(chē)、新能源、智能電網(wǎng)等諸多領(lǐng)域獲得了廣泛的應(yīng)用空間。IGBT終端是圍繞器件有源區(qū)外圍的保護(hù)結(jié)構(gòu)。優(yōu)良的終端保護(hù)結(jié)構(gòu)是功率器件(諸如功率二極管、功率MOS管、IGBT等)實(shí)現(xiàn)預(yù)定耐壓的重要保障。在主結(jié)邊緣處設(shè)鉻延伸結(jié)構(gòu)，將主結(jié)耗盡區(qū)向外展寬，降低內(nèi)部電場(chǎng)強(qiáng)度提高擊穿電壓，用于平面工藝，如場(chǎng)板(FP)、阻性場(chǎng)板(SIP0S)、場(chǎng)限環(huán)(FGR)、結(jié)終端延伸(JTE)、橫向變摻雜(VLD)、RESURF 等。
[0003]圖1所示的是IGBT芯片終端和最靠近IGBT終端的有源區(qū)最外延的一圈元包的結(jié)構(gòu)示意圖。101為襯底結(jié)構(gòu)，102為背面集電極，其摻雜類(lèi)型與襯底區(qū)相反，103為IGBT元包的基區(qū)其摻雜類(lèi)型與襯底區(qū)的相反，104為IGBT元包的發(fā)射極，其摻雜類(lèi)型與襯底區(qū)的相同，105為IGBT芯片場(chǎng)限環(huán)終端的場(chǎng)限環(huán)，其摻雜類(lèi)型與襯底相反，106為覆蓋終端區(qū)域的氧化層或稱(chēng)為鈍化層，107為連接背面集電極的金屬電極，108為連接正面發(fā)射極的金屬電極。
[0004]以N型溝道的IGBT元包為例，圖2為其所示的等效結(jié)構(gòu)圖。IGBT在集電極與發(fā)射極之間有一個(gè)寄生NPNP晶閘管，可以等效成NPN晶體管和PNP晶體管組成的正反饋電路，其等效電路如下:當(dāng)N+層與P型層接觸面上存在橫向流動(dòng)的空穴電流時(shí)，NPN晶閘管就很容易導(dǎo)通；NPN晶體管導(dǎo)通時(shí)，NPN管和PNP管會(huì)形成一個(gè)互相反饋的回路，使集電極與發(fā)射極之間的電流增加；最終導(dǎo)致柵極對(duì)器件電流的控制能力下降甚至消失，通常還會(huì)引起器件擊穿問(wèn)題。這種晶閘管導(dǎo)通現(xiàn)象被稱(chēng)為IGBT閂鎖，這一特殊現(xiàn)象嚴(yán)重地限制了 IGBT的安全工作區(qū)。
[0005]仙童的專(zhuān)利US7276405-B2，其版圖設(shè)計(jì)圖3所示，其中圖4是a-a’的截面示意圖，圖5是b-b’的截面示意圖。該專(zhuān)利的核心部分是通過(guò)改進(jìn)版圖中間位鉻的布局在主結(jié)形成金屬接觸孔，如圖3中所示的123，該位鉻與源金屬連接，形成了一個(gè)電流泄放的通路。同時(shí)，在主結(jié)遠(yuǎn)離有源區(qū)的位鉻形成一個(gè)金屬場(chǎng)板即圖3和圖4中的11 Ia部分。在整個(gè)芯片版圖的拐角位鉻，在主結(jié)靠近有源區(qū)最外沿的位鉻形成一個(gè)電流的泄放通路；但該電流泄放通路由于太靠近有源區(qū)最外沿的元包，因此該技術(shù)方案對(duì)提高器件在過(guò)渡區(qū)的抗動(dòng)態(tài)閂鎖能力的改善作用不是特別的強(qiáng)烈，器件仍然存在一定的動(dòng)態(tài)閂鎖風(fēng)險(xiǎn)；同時(shí)器件處于截止?fàn)顟B(tài)由于漏電流引起的熱電正反饋過(guò)程在這個(gè)位鉻也沒(méi)有得到明顯的改善。
【發(fā)明內(nèi)容】
[0006]本發(fā)明所要解決的技術(shù)問(wèn)題是提供一種與有源區(qū)形成弱電連接、可以防止高壓器件在動(dòng)態(tài)過(guò)程中發(fā)生閂鎖的終端及其設(shè)計(jì)方法。
[0007]為解決上述技術(shù)問(wèn)題，本發(fā)明提供了一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，包括襯底結(jié)構(gòu)、與主結(jié)同步形成的摻雜類(lèi)型與襯底相反的場(chǎng)限環(huán)結(jié)構(gòu)、覆蓋終端的鈍化層、與襯底摻雜類(lèi)型相反的基區(qū)結(jié)構(gòu)、與襯底摻雜類(lèi)型相同的發(fā)射區(qū)結(jié)構(gòu)、在過(guò)渡區(qū)充當(dāng)柵極總線(gatebus)的多晶硅柵結(jié)構(gòu)、覆蓋有源區(qū)的金屬電極、通過(guò)鈍化層開(kāi)孔與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的電極、及與多晶硅柵結(jié)構(gòu)連接的柵極電極。
[0008]進(jìn)一步地，所述主結(jié)的摻雜類(lèi)型與所述襯底結(jié)構(gòu)的摻雜類(lèi)型相反。
[0009]進(jìn)一步地，所述通過(guò)鈍化層開(kāi)孔與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的電極與所述覆蓋有源區(qū)的金屬電極相連。
[0010]進(jìn)一步地，所述覆蓋有源區(qū)的金屬電極、通過(guò)鈍化層開(kāi)孔與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的電極和與多晶硅柵結(jié)構(gòu)連接的柵極電極同時(shí)形成，三者通過(guò)刻蝕金屬進(jìn)行電學(xué)隔離。
[0011]本發(fā)明還提供了一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)的設(shè)計(jì)方法，包括:
[0012]在襯底區(qū)域覆蓋一層充當(dāng)注入掩蔽層的氧化層，在氧化層上刻蝕主結(jié)和場(chǎng)限環(huán)結(jié)構(gòu)的注入窗口；
[0013]通過(guò)氧化層上的注入窗口在襯底區(qū)域表面形成主結(jié)和場(chǎng)限環(huán)結(jié)構(gòu)；
[0014]在襯底表面生長(zhǎng)一層較厚的場(chǎng)氧化層；
[0015]刻蝕掉有源區(qū)的場(chǎng)氧化層，在有源區(qū)襯底表面生長(zhǎng)柵氧化層和多晶硅柵結(jié)構(gòu)，刻蝕掉有源區(qū)和終端區(qū)的柵氧化層和多晶硅，并進(jìn)一步通過(guò)離子注入和退火在有源區(qū)形成基區(qū)結(jié)構(gòu)；
[0016]生長(zhǎng)充當(dāng)掩蔽層的氧化層，進(jìn)一步刻蝕形成發(fā)射極注入窗口，并進(jìn)一步通過(guò)離子注入和退火形成發(fā)射區(qū)結(jié)構(gòu)；
[0017]在芯片表面覆蓋鈍化層；
[0018]刻蝕掉元包區(qū)發(fā)射極表面的鈍化層以及終端區(qū)主結(jié)和第一級(jí)場(chǎng)限環(huán)之間的鈍化層；
[0019]刻蝕掉包圍有源區(qū)一圈柵極總線(gatebus)中多晶硅上方的部分鈍化層；
[0020]在芯片表面淀積一層金屬層；
[0021]刻蝕掉不需要的金屬，形成有源區(qū)的金屬電極、與多晶硅柵結(jié)構(gòu)連接的柵極電極，并在芯片的拐角位鉻形成與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的電極。
[0022]本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，可以防止高壓器件在動(dòng)態(tài)過(guò)程中發(fā)生閂鎖，同時(shí)可以保證器件在有源區(qū)和終端區(qū)的可靠性，降低器件在HTRB過(guò)程中的漏電流。
【專(zhuān)利附圖】
【附圖說(shuō)明】
[0023]圖1為現(xiàn)有IGBT芯片終端和最靠近IGBT終端的有源區(qū)的最外沿的一圈元包的結(jié)構(gòu)示意圖。
[0024]圖2為現(xiàn)有IGBT芯片終端和最靠近IGBT終端的有源區(qū)的最外沿的一圈元包的結(jié)構(gòu)的等效結(jié)構(gòu)圖。
[0025]圖3為仙童專(zhuān)利US7276405-B2的版圖設(shè)計(jì)圖。
[0026]圖4為仙童專(zhuān)利US7276405-B2的版圖設(shè)計(jì)圖的a_a’的截面示意圖。
[0027]圖5為仙童專(zhuān)利US7276405-B2的版圖設(shè)計(jì)圖的b_b’的截面示意圖。
[0028]圖6為本發(fā)明實(shí)施例提供的在襯底的氧化層上刻蝕有主結(jié)和場(chǎng)限環(huán)注入窗口的結(jié)構(gòu)示意圖。
[0029]圖7為本發(fā)明實(shí)施例提供的在襯底上形成有主結(jié)和場(chǎng)限環(huán)的結(jié)構(gòu)示意圖。
[0030]圖8為本發(fā)明實(shí)施例提供的在襯底表面生長(zhǎng)有一層較厚場(chǎng)氧化層的結(jié)構(gòu)示意圖。
[0031]圖9為本發(fā)明實(shí)施例提供的在有源區(qū)部分利用柵極多晶硅的窗口，自對(duì)準(zhǔn)形成基區(qū)結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0032]圖10為本發(fā)明實(shí)施例提供的在襯底表面形成發(fā)射區(qū)結(jié)構(gòu)的結(jié)構(gòu)示意圖。
[0033]圖11為本發(fā)明實(shí)施例提供的在芯片表面覆蓋鈍化層的結(jié)構(gòu)示意圖。
[0034]圖12為本發(fā)明實(shí)施例提供的刻蝕掉有源區(qū)發(fā)射極位鉻的鈍化層以及芯片拐角位鉻主結(jié)與第一級(jí)場(chǎng)限環(huán)之間的鈍化層的結(jié)構(gòu)示意圖。
[0035]圖13為本發(fā)明實(shí)施例提供的在芯片表面淀積金屬層的結(jié)構(gòu)示意圖。
[0036]圖14為本發(fā)明實(shí)施例提供的與有源區(qū)形成弱電連接的終端的結(jié)構(gòu)示意圖。
【具體實(shí)施方式】
[0037]參見(jiàn)圖1，本發(fā)明實(shí)施例提供的一種與有源區(qū)形成弱電連接的終端，包括功率器件的襯底結(jié)構(gòu)1、終端結(jié)構(gòu)中的主結(jié)2a、與主結(jié)2a同步形成的場(chǎng)限環(huán)結(jié)構(gòu)2、覆蓋終端的鈍化層或氧化層3、靠近終端的第一圈有源區(qū)元包的基區(qū)結(jié)構(gòu)4、靠近終端的第一圈有源區(qū)元包的發(fā)射區(qū)結(jié)構(gòu)5、在過(guò)渡區(qū)充當(dāng)柵極總線(gatebus)的多晶硅柵結(jié)構(gòu)6、覆蓋有源區(qū)的金屬電極7、與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的金屬電極7a、及與多晶硅柵結(jié)構(gòu)6連接的柵極電極8。
[0038]其中，襯底結(jié)構(gòu)I為第一種摻雜類(lèi)型，為單晶硅襯底或外延結(jié)構(gòu)；主結(jié)2a的摻雜類(lèi)型與襯底結(jié)構(gòu)I相反為第二種摻雜類(lèi)型；基區(qū)結(jié)構(gòu)4的摻雜類(lèi)型與襯底結(jié)構(gòu)I相反為第二種摻雜類(lèi)型；發(fā)射區(qū)結(jié)構(gòu)5的摻雜類(lèi)型與襯底結(jié)構(gòu)I相同為第一種摻雜類(lèi)型；多晶娃柵結(jié)構(gòu)6在有源區(qū)為柵多晶硅，在有源區(qū)與終端的過(guò)渡區(qū)為柵極總線(gatebus)。
[0039]本發(fā)明實(shí)施例提供的一種與有源區(qū)形成弱電連接的終端的設(shè)計(jì)方法如下:
[0040]參見(jiàn)圖6，在襯底結(jié)構(gòu)I上覆蓋一層氧化層I ’，充當(dāng)注入的掩蔽層，通過(guò)光刻膠2’，在氧化層上刻蝕主結(jié)2a和場(chǎng)限環(huán)結(jié)構(gòu)2的注入窗口 3’和注入窗口 4’ ；
[0041]參見(jiàn)圖7，通過(guò)上述的氧化層I’掩蔽層的注入窗口 3’和注入窗口 4’，通過(guò)離子注入或者擴(kuò)散的方法在襯底結(jié)構(gòu)I表面形成摻雜類(lèi)型與襯底結(jié)構(gòu)I相反的阱，該結(jié)構(gòu)分別可以充當(dāng)主結(jié)2a和場(chǎng)限環(huán)2;
[0042]參見(jiàn)圖8，在襯底結(jié)構(gòu)I表面生長(zhǎng)一層較厚的場(chǎng)氧化層3 ；
[0043]刻蝕掉有源區(qū)的場(chǎng)氧化層3，并進(jìn)一步在有源區(qū)的襯底I表面生長(zhǎng)柵氧化層和多晶硅6 ;刻蝕掉有源區(qū)部分和終端區(qū)的柵氧化層，在有源區(qū)部分通過(guò)刻蝕掉的柵氧化層和多晶硅窗口形成有源區(qū)的基區(qū)結(jié)構(gòu)4，其摻雜類(lèi)型與襯底結(jié)構(gòu)I相反，在有源區(qū)和終端區(qū)域過(guò)渡的區(qū)域形成器件的柵極總線(gatebus)區(qū)域，也即圖9所示的臺(tái)階結(jié)構(gòu)；
[0044]再次生長(zhǎng)掩蔽氧化3,并刻蝕特定的窗口以形成發(fā)射極結(jié)構(gòu)5，發(fā)射極結(jié)構(gòu)5的摻雜類(lèi)型與襯底結(jié)構(gòu)I相同，并且其摻雜濃度遠(yuǎn)大于襯底結(jié)構(gòu)I的摻雜濃度，最終形成的結(jié)構(gòu)見(jiàn)圖10所示；
[0045]參見(jiàn)圖11，再次在芯片表面覆蓋一層厚的鈍化層結(jié)構(gòu)3 ；
[0046]在圖，11所示結(jié)構(gòu)的基礎(chǔ)上，刻蝕掉有源區(qū)發(fā)射極5位鉻的鈍化層3以及終端區(qū)主結(jié)2a和第一級(jí)場(chǎng)限環(huán)2之間的鈍化層和氧化層3，形成的結(jié)構(gòu)如圖12所示；
[0047]在圖12所示結(jié)構(gòu)的基礎(chǔ)上，在芯片表面淀積一層金屬層5’，形成的結(jié)構(gòu)參見(jiàn)圖13 ；
[0048]在圖13所形成的結(jié)構(gòu)基礎(chǔ)上，刻蝕掉不需要的金屬，形成有源區(qū)的源金屬電極7，柵極電極8，以及與主結(jié)2a和第一級(jí)場(chǎng)限環(huán)2中間區(qū)域相連接的電極7a，該電極7a與有源區(qū)的源金屬電極7存在電連接，得到如圖14所示的與有源區(qū)形成弱電連接的終端結(jié)構(gòu)。
[0049]本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，提供了 一個(gè)終端位鉻的電流泄放通路。在器件開(kāi)通和關(guān)斷過(guò)程中，也即在器件的動(dòng)態(tài)過(guò)程中，電流不再通過(guò)如圖1所示的箭頭標(biāo)注的電流，流向有源區(qū)的第一圈元包，而是通過(guò)本發(fā)明所述的電連接形成的電流泄放通路流過(guò)，避免了在靠近終端區(qū)的元包區(qū)發(fā)生閂鎖和由于閂鎖造成的失效。
[0050]本發(fā)明提供的一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，提供了 一個(gè)終端位鉻的電流泄放通路，在器件在截止?fàn)顟B(tài)所形成的漏電流電流不再通過(guò)如圖1所示的箭頭標(biāo)注的電流，流向有源區(qū)的第一圈元包，而是通過(guò)本發(fā)明所述的電連接形成的電流泄放通路流過(guò)，形成有源區(qū)第一圈元包由于熱電正反饋所導(dǎo)致器件的失效，提高了器件通過(guò)HTRB的比例。
[0051]最后所應(yīng)說(shuō)明的是，以上【具體實(shí)施方式】?jī)H用以說(shuō)明本發(fā)明的技術(shù)方案而非限制，盡管參照實(shí)例對(duì)本發(fā)明進(jìn)行了詳細(xì)說(shuō)明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解，可以對(duì)本發(fā)明的技術(shù)方案進(jìn)行修改或者等同替換，而不脫離本發(fā)明技術(shù)方案的精神和范圍，其均應(yīng)涵蓋在本發(fā)明的權(quán)利要求范圍當(dāng)中。
【權(quán)利要求】
1.一種終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，其特征在于:包括襯底結(jié)構(gòu)、與主結(jié)同步形成的摻雜類(lèi)型與襯底相反的場(chǎng)限環(huán)結(jié)構(gòu)、覆蓋終端的鈍化層、與襯底摻雜類(lèi)型相反的基區(qū)結(jié)構(gòu)、與襯底摻雜類(lèi)型相同的發(fā)射區(qū)結(jié)構(gòu)、在過(guò)渡區(qū)充當(dāng)柵極總線的多晶硅柵結(jié)構(gòu)、覆蓋有源區(qū)的金屬電極、通過(guò)鈍化層開(kāi)孔與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的電極、及與多晶硅柵結(jié)構(gòu)連接的柵極電極。
2.根據(jù)權(quán)利要求1所述的終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，其特征在于:所述主結(jié)的摻雜類(lèi)型與所述襯底結(jié)構(gòu)的摻雜類(lèi)型相反。
3.根據(jù)權(quán)利要求1所述的終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，其特征在于:所述通過(guò)鈍化層開(kāi)孔與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的電極與所述覆蓋有源區(qū)的金屬電極相連。
4.根據(jù)權(quán)利要求1所述的終端與有源區(qū)形成弱電連接的結(jié)構(gòu)，其特征在于:所述覆蓋有源區(qū)的金屬電極、通過(guò)鈍化層開(kāi)孔與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的電極和與多晶硅柵結(jié)構(gòu)連接的柵極電極同時(shí)形成，三者通過(guò)刻蝕金屬進(jìn)行電學(xué)隔離。
5.一種權(quán)利要求1所述的終端與有源區(qū)形成弱電連接的結(jié)構(gòu)的設(shè)計(jì)方法，其特征在于，包括: 在襯底區(qū)域覆蓋一層充當(dāng)注入掩蔽層的氧化層，在氧化層上刻蝕主結(jié)和場(chǎng)限環(huán)結(jié)構(gòu)的注入窗口 ； 通過(guò)氧化層上的注入窗口在襯底區(qū)域表面形成主結(jié)和場(chǎng)限環(huán)結(jié)構(gòu)； 在襯底表面生長(zhǎng)一層較厚的場(chǎng)氧化層； 刻蝕掉有源區(qū)的場(chǎng)氧化層，在有源區(qū)襯底表面生長(zhǎng)柵氧化層和多晶硅柵結(jié)構(gòu)，刻蝕掉有源區(qū)和終端區(qū)的柵氧化層和多晶硅，并進(jìn)一步通過(guò)離子注入和退火在有源區(qū)形成基區(qū)結(jié)構(gòu)； 生長(zhǎng)充當(dāng)掩蔽層的氧化層，進(jìn)一步刻蝕形成發(fā)射極注入窗口，并進(jìn)一步通過(guò)離子注入和退火形成發(fā)射區(qū)結(jié)構(gòu)； 在芯片表面覆蓋鈍化層； 刻蝕掉元包區(qū)發(fā)射極表面的鈍化層以及終端區(qū)主結(jié)和第一級(jí)場(chǎng)限環(huán)之間的鈍化層； 刻蝕掉包圍有源區(qū)一圈柵極總線中多晶硅上方的部分鈍化層； 在芯片表面淀積一層金屬層； 刻蝕掉不需要的金屬，形成有源區(qū)的金屬電極、與多晶硅柵結(jié)構(gòu)連接的柵極電極，并在芯片的拐角位置形成與主結(jié)和第一級(jí)場(chǎng)限環(huán)連接的電極。
【文檔編號(hào)】H01L21/331GK103839991SQ201310086213
【公開(kāi)日】2014年6月4日 申請(qǐng)日期:2013年3月18日 優(yōu)先權(quán)日:2012年11月23日
【發(fā)明者】褚為利, 朱陽(yáng)軍, 田曉麗, 趙佳 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所, 上海聯(lián)星電子有限公司, 江蘇中科君芯科技有限公司