一種u形溝道的半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明屬于半導(dǎo)體存儲(chǔ)器【技術(shù)領(lǐng)域】，具體涉及一種U形溝道的半導(dǎo)體器件，包括至少一個(gè)半導(dǎo)體襯底、一個(gè)源區(qū)、一個(gè)漏區(qū)、一個(gè)浮柵、一個(gè)控制柵、一個(gè)U形溝道區(qū)以及一個(gè)用于連接所述浮柵與所述漏區(qū)的柵控p-n結(jié)二極管。本發(fā)明所提出的U形溝道的半導(dǎo)體器件用浮柵存儲(chǔ)信息，并通過所述柵控p-n結(jié)二極管對(duì)浮柵進(jìn)行充電或放電，具有單元面積小、芯片密度高、對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)時(shí)操作電壓低、數(shù)據(jù)保持能力強(qiáng)等優(yōu)點(diǎn)。
【專利說明】一種U形溝道的半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別涉及一種U形溝道的半導(dǎo)體器件 及其制造方法，屬于半導(dǎo)體存儲(chǔ)器【技術(shù)領(lǐng)域】。

【背景技術(shù)】
[0002] 半導(dǎo)體存儲(chǔ)器被廣泛應(yīng)用于各種電子產(chǎn)品之中。不同應(yīng)用領(lǐng)域?qū)Π雽?dǎo)體存儲(chǔ)器的 構(gòu)造、性能和密度有著不同的要求。比如，靜態(tài)隨機(jī)存儲(chǔ)器（SRAM)擁有很高的隨機(jī)存取速 度和較低的集成密度，而標(biāo)準(zhǔn)的動(dòng)態(tài)隨機(jī)存儲(chǔ)器（DRAM)則具有很高的密度和中等的隨機(jī) 存取速度。
[0003] 圖1為現(xiàn)有技術(shù)的的一種平面溝道的半導(dǎo)體存儲(chǔ)器，包括：在半導(dǎo)體襯底500內(nèi)形 成的具有與半導(dǎo)體襯底相反摻雜類型的源區(qū)501和漏區(qū)502,半導(dǎo)體襯底500可以為單晶 娃、多晶娃或者為絕緣體上的娃。在半導(dǎo)體襯底500內(nèi)、介于源區(qū)501和漏區(qū)502之間形成 有器件的平面溝道區(qū)601，平面溝道區(qū)601是該半導(dǎo)體存儲(chǔ)器在進(jìn)行工作時(shí)在半導(dǎo)體襯底 500內(nèi)形成的反型層。在源區(qū)501和漏區(qū)502內(nèi)還分別形成有高摻雜濃度的摻雜區(qū)509和 摻雜區(qū)510,摻雜區(qū)509和摻雜區(qū)510與源區(qū)501和漏區(qū)502具有相同的摻雜類型。
[0004] 在源區(qū)501、溝道區(qū)601和漏區(qū)502之上形成有第一層絕緣薄膜503,且在漏區(qū)502 之上的第一層絕緣薄膜503中形成有一個(gè)浮柵開口區(qū)域504。在第一層絕緣薄膜503之上、 覆蓋整個(gè)平面溝道區(qū)601和浮柵開口區(qū)域504形成有一個(gè)作為電荷存儲(chǔ)節(jié)點(diǎn)的浮柵505， 浮柵505具有與漏區(qū)502相反的摻雜類型，且浮柵505中的摻雜雜質(zhì)會(huì)通過浮柵開口區(qū)域 504擴(kuò)散至漏區(qū)502中形成擴(kuò)散區(qū)602,從而通過浮柵開口區(qū)域504在浮柵505與漏區(qū)502 之間形成一個(gè)p-n結(jié)二極管。
[0005] 覆蓋浮柵205和所述的p-n結(jié)二極管結(jié)構(gòu)形成有第二層絕緣薄膜506。在第二層 絕緣薄膜506之上、覆蓋并包圍浮柵505形成有器件的控制柵507。在控制柵507的兩側(cè) 還形成有柵極側(cè)墻508。該半導(dǎo)體存儲(chǔ)器還包括由導(dǎo)電材料形成的用于將源區(qū)501、控制 柵507、漏區(qū)502、半導(dǎo)體襯底500與外部電極相連接的源區(qū)的接觸體511、控制柵的接觸體 512、漏區(qū)的接觸體513和半導(dǎo)體襯底的接觸體514。
[0006] 為保證半導(dǎo)體存儲(chǔ)器的性能，平面溝道的半導(dǎo)體存儲(chǔ)器需要較長(zhǎng)的溝道長(zhǎng)度，這 使得半導(dǎo)體存儲(chǔ)器的單元面積較大，從而降低了芯片密度，不利于芯片向微型化的方向發(fā) 展。


【發(fā)明內(nèi)容】

[0007] 有鑒于此，本發(fā)明的目的在于提出一種U形溝道的半導(dǎo)體存儲(chǔ)器，從而可以降低 半導(dǎo)體存儲(chǔ)器的單元面積，提高芯片密度。
[0008] 為達(dá)到本發(fā)明的上述目的，本發(fā)明提出了一種U形溝道的半導(dǎo)體器件，具體包括：
[0009] -個(gè)具有第一種摻雜類型的半導(dǎo)體襯底；
[0010] 在所述半導(dǎo)體襯底內(nèi)形成的具有第二種摻雜類型的源區(qū)和漏區(qū)； toon] 凹陷在所述半導(dǎo)體襯底內(nèi)且介于所述源區(qū)與漏區(qū)之間形成的U形溝道區(qū)；
[0012] 在所述漏區(qū)之上且覆蓋整個(gè)U形溝道區(qū)形成的第一層絕緣薄膜；
[0013] 在位于所述的U形的凹槽頂部靠近所述漏區(qū)一側(cè)的內(nèi)側(cè)壁上的第一層絕緣薄膜 中形成的一個(gè)浮柵開口區(qū)域；
[0014] 覆蓋所述第一層絕緣薄膜和所述浮柵開口區(qū)域形成的一個(gè)作為電荷存儲(chǔ)節(jié)點(diǎn)的 具有第一種摻雜類型的浮柵，所述浮柵的頂部靠近所述源區(qū)的一側(cè)位于U形的凹槽內(nèi)，并 且存在一缺口，所述浮柵的另一側(cè)超出U形的凹槽，覆蓋了部分所述漏區(qū)；
[0015] 通過所述浮柵開口區(qū)域在所述浮柵與漏區(qū)之間形成的一個(gè)p-n結(jié)二極管；
[0016] 覆蓋所述源區(qū)、所述浮柵與所述p-n結(jié)二極管形成的第二層絕緣薄膜；
[0017] 在所述第二層絕緣薄膜之上、覆蓋并包圍所述浮柵形成的控制柵，所述控制柵在 所述的U形的凹槽頂部將所述源區(qū)與所述浮柵隔離。
[0018] 如上所述的U形溝道的半導(dǎo)體器件，還包括以導(dǎo)電材料形成的用于將所述源區(qū)、 控制柵、漏區(qū)、半導(dǎo)體襯底與外部電極相連接的源區(qū)的接觸體、控制柵的接觸體、漏區(qū)的接 觸體和半導(dǎo)體襯底的接觸體。
[0019] 如上所述的U形溝道的半導(dǎo)體器件，所述的第一層絕緣薄膜、第二層絕緣薄膜由 二氧化硅、氮化硅、氮氧化硅或者高介電常數(shù)的絕緣材料形成，所述的控制柵由金屬、合金 或者摻雜的多晶硅形成。
[0020] 如上所述的U形溝道的半導(dǎo)體器件，所述的第一種摻雜類型為η型，所述的第二種 摻雜類型為Ρ型；或者，所述的第一種摻雜類型為Ρ型，所述的第二種摻雜類型為η型。
[0021] 如上所述的U形溝道的半導(dǎo)體器件，所述的P-n結(jié)二極管、第二層絕緣薄膜和控制 柵構(gòu)成了一個(gè)以所述控制柵作為柵極的柵控二極管，所述柵控二極管的陽極與所述浮柵相 連接，所述柵控二極管的陰極與所述漏區(qū)相連接；或者，所述柵控二極管的陰極與所述浮柵 相連接，所述柵控二極管的陽極與所述漏區(qū)相連接。
[0022] 進(jìn)一步地，本發(fā)明還提出了上述U形溝道的半導(dǎo)體器件的制造方法，包括：
[0023] 在具有第一種摻雜類型的半導(dǎo)體襯底內(nèi)形成具有第二種摻雜類型的輕摻雜區(qū)；
[0024] 在所述半導(dǎo)體襯底表面淀積一硬掩膜層并通過光刻工藝和刻蝕工藝定義出器件 的U形溝道區(qū)的位置，然后以所述硬掩膜層為掩膜刻蝕暴露出的半導(dǎo)體襯底，形成凹陷在 半導(dǎo)體襯底內(nèi)的U形凹槽，所形成的U形凹槽將具有具有第二種摻雜類型的輕摻雜區(qū)分割 開為器件的源區(qū)和漏區(qū)，之后刻蝕掉剩余的硬掩膜層；
[0025] 在半導(dǎo)體襯底的暴露表面上形成第一層絕緣薄膜并通過光刻工藝和刻蝕工藝刻 蝕所形成的第一層絕緣薄膜形成浮柵開口區(qū)域，所形成的浮柵開口區(qū)域位于所形成的U形 凹槽的頂部靠近所述漏區(qū)一側(cè)的內(nèi)側(cè)壁上；
[0026] 接著，在所形成結(jié)構(gòu)的暴露表面上淀積第一層導(dǎo)電薄膜，該導(dǎo)電薄膜為具有第一 種摻雜類型的多晶硅，然后通過光刻工藝和刻蝕工藝刻蝕所形成的第一層導(dǎo)電薄膜以形成 器件的浮柵，其中，位于所形成的U形凹槽的頂部靠近源區(qū)一側(cè)的第一層導(dǎo)電薄膜部分被 刻蝕掉，并且所形成的浮柵至少覆蓋所形成的U形凹槽底部和整個(gè)浮柵開口區(qū)域；
[0027] 接著，在已形成結(jié)構(gòu)的暴露表面上淀積形成第二層絕緣薄膜，并在第二層絕緣薄 膜之上淀積形成第二層導(dǎo)電薄膜，然后通過光刻工藝和刻蝕工藝刻蝕所形成的第二層導(dǎo)電 薄膜以形成器件的控制柵，其中，所形成的控制柵在沿器件的溝道方向上的長(zhǎng)度超過浮柵， 覆蓋并包圍浮柵，且在所形成的U形凹槽的頂部將所述源區(qū)與所述浮柵隔離；
[0028] 進(jìn)行第二種摻雜類型的離子注入，對(duì)控制柵和未被控制柵覆蓋的半導(dǎo)體襯底進(jìn)行 摻雜以形成器件的源區(qū)、漏區(qū)和控制柵的摻雜結(jié)構(gòu)。
[0029] 如上所述的U形溝道的半導(dǎo)體器件的制造方法，還包括以導(dǎo)電材料形成用于將所 述源區(qū)、控制柵、漏區(qū)、半導(dǎo)體襯底與外部電極相連接的源區(qū)的接觸體、控制柵的接觸體、漏 區(qū)的接觸體和半導(dǎo)體襯底的接觸體。
[0030] 如上所述的U形溝道的半導(dǎo)體器件的制造方法，所述的第一種摻雜類型為η型，所 述的第二種摻雜類型為Ρ型；或者，所述的第一種摻雜類型為Ρ型，所述的第二種摻雜類型 為η型。
[0031] 如上所述的U形溝道的半導(dǎo)體器件的制造方法，所述的第一層絕緣薄膜、第二層 絕緣薄膜為二氧化硅、氮化硅、氮氧化硅或者為高介電常數(shù)的絕緣材料，所述的第二層導(dǎo)電 薄膜為金屬、合金或者為摻雜的多晶硅。
[0032] 本發(fā)明所提出的U形溝道的半導(dǎo)體器件用浮柵存儲(chǔ)信息，并通過柵控ρ-η結(jié)二極 管對(duì)浮柵進(jìn)行充電或放電，具有單元面積小、芯片密度高、對(duì)數(shù)據(jù)進(jìn)行存儲(chǔ)時(shí)操作電壓低、 數(shù)據(jù)保持能力強(qiáng)等優(yōu)點(diǎn)。

【專利附圖】

【附圖說明】
[0033] 圖1為現(xiàn)有技術(shù)的的一種平面溝道的半導(dǎo)體存儲(chǔ)器的剖面圖。
[0034] 圖2為本發(fā)明所提出的U形溝道的半導(dǎo)體器件的一個(gè)實(shí)施例的剖面圖。
[0035] 圖3至圖9為本發(fā)明提出的U形溝道的半導(dǎo)體器件的制造方法的一個(gè)實(shí)施例的工 藝流程圖。

【具體實(shí)施方式】
[0036] 下面結(jié)合附圖與【具體實(shí)施方式】對(duì)本發(fā)明作進(jìn)一步詳細(xì)的說明。在圖中，為了方便 說明，放大了層和區(qū)域的厚度，所示大小并不代表實(shí)際尺寸。參考圖是本發(fā)明的理想化實(shí)施 例的示意圖，本發(fā)明所示的實(shí)施例不應(yīng)該被認(rèn)為僅限于圖中所示區(qū)域的特定形狀，而是包 括所得到的形狀，比如制造引起的偏差。例如刻蝕得到的曲線通常具有彎曲或圓潤(rùn)的特點(diǎn)， 但在本發(fā)明實(shí)施例中，均以矩形表示，圖中的表示是示意性的，但這不應(yīng)該被認(rèn)為是限制本 發(fā)明的范圍。
[0037] 圖2是本發(fā)明所提出的U形溝道的半導(dǎo)體器件的一個(gè)實(shí)施例，它是該沿器件溝道 長(zhǎng)度方向的剖面圖。如圖2所示，本發(fā)明所提出的U形溝道的半導(dǎo)體器件包括一個(gè)具有第 一種摻雜類型的半導(dǎo)體襯底200以及在半導(dǎo)體襯底200內(nèi)形成的具有第二種摻雜類型的源 區(qū)201和漏區(qū)202。半導(dǎo)體襯底200可以為單晶硅、多晶硅或者為絕緣體上的硅。所述的第 一種摻雜類型為η型，所述的第二種摻雜類型為ρ型，或者，所述的第一種摻雜類型為ρ型， 所述的第二種摻雜類型為η型。
[0038] 凹陷在半導(dǎo)體襯底200內(nèi)且介于源區(qū)201和漏區(qū)202之間形成的U形凹槽，在半 導(dǎo)體襯底內(nèi)U形凹槽的表面形成有器件的U形溝道區(qū)401，U形溝道區(qū)401是該U形溝道的 半導(dǎo)體器件在進(jìn)行工作時(shí)在半導(dǎo)體襯底200內(nèi)形成的反型層。
[0039] 在漏區(qū)202之上且覆蓋整個(gè)U形溝道區(qū)401形成有第一層絕緣薄膜203,在位于 U形凹槽的頂部靠近漏區(qū)202 -側(cè)的側(cè)壁上的第一層絕緣薄膜203中形成有一個(gè)浮柵開口 區(qū)域204。第一層絕緣薄膜203可以為二氧化硅、氮化硅、氮氧化硅或者為氧化鉿等高介電 常數(shù)的絕緣材料，其物理厚度范圍優(yōu)選為1-20納米。
[0040] 覆蓋第一層絕緣薄膜203和浮柵開口區(qū)域204形成有一個(gè)作為電荷存儲(chǔ)節(jié)點(diǎn)的具 有第一種摻雜類型的浮柵205,浮柵205的頂部靠近源區(qū)201的一側(cè)位于U形凹槽內(nèi)，并且 存在一缺口，浮柵205的另一側(cè)超出U形凹槽，并且覆蓋了部分漏區(qū)202。浮柵205具有與 漏區(qū)202相反的摻雜類型，且浮柵205中的摻雜雜質(zhì)會(huì)通過浮柵開口區(qū)域204擴(kuò)散至漏區(qū) 202中形成具有第一種摻雜類型的擴(kuò)散區(qū)402,從而通過浮柵開口區(qū)域204在浮柵205與漏 區(qū)202之間形成一個(gè)p-n結(jié)二極管。
[0041] 覆蓋源區(qū)201、浮柵205和所述的P-n結(jié)二極管結(jié)構(gòu)形成有第二層絕緣薄膜206， 第二層絕緣薄膜206可以為二氧化硅、氮化硅、氮氧化硅或者為氧化鉿等高介電常數(shù)的絕 緣材料，其物理厚度范圍優(yōu)選為1-20納米。在第二層絕緣薄膜206之上且覆蓋并包圍浮柵 205形成有器件的控制柵207,在沿器件溝道長(zhǎng)度的方向上，控制柵207在所形成的U形凹 槽的頂部將源區(qū)201與浮柵205隔離，控制柵207可以為金屬、合金或者為摻雜的多晶硅。
[0042] 在控制柵207的兩側(cè)還形成有器件的柵極側(cè)墻208,柵極側(cè)墻208可以為二氧化硅 或者氮化硅，柵極側(cè)墻是業(yè)界所熟知的結(jié)構(gòu)，用于將控制柵207與器件中的其它導(dǎo)電層隔 離。
[0043] 在源區(qū)201和漏區(qū)202內(nèi)還分別形成有與源區(qū)201和漏區(qū)202相同摻雜類型的摻 雜區(qū)209和摻雜區(qū)210,摻雜區(qū)209和摻雜區(qū)210的摻雜濃度明顯高于源區(qū)201和漏區(qū)202 的摻雜濃度，用于降低器件的歐姆接觸。
[0044] 本發(fā)明的U形溝道的半導(dǎo)體器件還可以包括由導(dǎo)電材料形成的用于將所述源區(qū)、 控制柵、漏區(qū)、半導(dǎo)體襯底與外部電極相連接的源區(qū)的接觸體211、控制柵的接觸體212、漏 區(qū)的接觸體213和半導(dǎo)體襯底的接觸體214。
[0045] 本發(fā)明所公開的U形溝道的半導(dǎo)體器件可以通過很多方法制造，以下所敘述的是 本發(fā)明所提出的制造如圖2所示結(jié)構(gòu)的具有η型溝道的U形溝道的半導(dǎo)體器件的一個(gè)實(shí)施 例的工藝流程。
[0046] 首先，如圖3所示，在提供的具有第一種摻雜類型的半導(dǎo)體襯底200內(nèi)通過淺溝槽 隔離（STI)工序形成有源區(qū)（圖中未示出），這種STI工藝是業(yè)界所熟知的。然后通過離子 注入工藝在半導(dǎo)體襯底200內(nèi)形成具有第二種摻雜類型的輕摻雜區(qū)300。半導(dǎo)體襯底200 可以為單晶硅、多晶硅或者為絕緣體上的硅。所述的第一種摻雜類型為Ρ型，所述的第二 種摻雜類型為η型。
[0047] 接下來，在半導(dǎo)體襯底200的表面淀積一層硬掩膜層301，硬掩膜層301比如為氮 化硅。接著在硬掩膜層301之上淀積一層光刻膠302并掩膜、曝光、顯影定義出器件的U形 溝道區(qū)的位置，然后刻蝕掉暴露的硬掩膜層301，并以硬掩膜層301為掩膜通過濕法刻蝕和 干法刻蝕相結(jié)合的方法刻蝕暴露出的半導(dǎo)體襯底200,從而形成凹陷在半導(dǎo)體襯底200的U 形凹槽，該U形凹槽將具有第二種摻雜類型的輕摻雜區(qū)300隔離成兩個(gè)部分，分別作為器件 的源區(qū)201和漏區(qū)202,如圖4所示。
[0048] 接下來，剝除光刻膠303并接續(xù)刻蝕掉剩余的硬掩膜層301，接著在半導(dǎo)體襯底 200的暴露表面上生長(zhǎng)第一層絕緣薄膜203,第一層絕緣薄膜203可以為氧化娃、氮化娃、氮 氧化硅或者為氧化鉿等高介電常數(shù)的絕緣材料，其物理厚度優(yōu)選為1-20納米。接著在第一 層絕緣薄膜203之上淀積一層光刻膠并通過光刻工藝定義出浮柵開口區(qū)域的位置，然后以 光刻膠為掩膜刻蝕掉暴露出的第一層絕緣薄膜203,從而在位于U形凹槽的頂部靠近漏區(qū) 202 -側(cè)的第一層絕緣薄膜203中形成一個(gè)浮柵開口區(qū)域204,剝除光刻膠后如圖5所示。
[0049] 接下來，在已形成結(jié)構(gòu)的暴露表面上淀積一層具有第一種摻雜類型的第一層導(dǎo)電 薄膜，該導(dǎo)電薄膜為具有P型摻雜類型的多晶硅。接著在所形成的第一層導(dǎo)電薄膜之上淀 積一層光刻膠并通過光刻工藝定義出浮柵的位置，然后以光刻膠為掩膜并通過控制刻蝕條 件將位于所形成的U形凹槽的頂部靠近源區(qū)一側(cè)的第一層導(dǎo)電薄膜部分被刻蝕掉，并刻蝕 掉其它位置處的暴露出的第一層導(dǎo)電薄膜，刻蝕后剩余的第一層導(dǎo)電薄膜形成器件的浮柵 205。浮柵205至少覆蓋U形凹槽的底部和浮柵開口區(qū)域204。浮柵205中的摻雜雜質(zhì)會(huì)通 過浮柵開口區(qū)域204擴(kuò)散至漏區(qū)202中形成p型擴(kuò)散區(qū)402,且通過浮柵開口區(qū)域204在浮 柵205與漏區(qū)202之間形成的一個(gè)p-n結(jié)二極管。剝除光刻膠后如圖6所示。
[0050] 接下來，刻蝕掉暴露出的第一層絕緣薄膜203,并在已形成結(jié)構(gòu)的暴露表面上形成 第二層絕緣薄膜206,第二層絕緣薄膜206可以為氧化硅、氮化硅、氮氧化硅或者為氧化鉿 等高介電常數(shù)的絕緣材料，其物理厚度優(yōu)選為1-20納米。接著在第二層絕緣薄膜206之 上淀積形成第二層導(dǎo)電薄膜207,第二層導(dǎo)電薄膜207可以為金屬、合金或者為摻雜的多晶 硅。然后在第二層導(dǎo)電薄膜207之上淀積一層光刻膠并通過光刻工藝定義出器件的控制柵 的位置，接著以光刻膠為掩膜刻蝕掉暴露出的第二層導(dǎo)電薄膜，刻蝕后剩余的第二層導(dǎo)電 薄膜形成器件的控制柵207,控制柵207在沿溝道方向上的長(zhǎng)度應(yīng)超過浮柵205,覆蓋并包 圍浮柵205,且在所形成的U形凹槽的頂部控制柵207將源區(qū)201與浮柵205隔離，剝除光 刻膠后如圖7所示。
[0051] 接下來，在已形成結(jié)構(gòu)的暴露表面上淀積形成第三層絕緣薄膜，接著在所形成的 第三層絕緣薄膜之上淀積一層光刻膠并通過光刻工藝形成圖形，然后刻蝕掉暴露出的第三 層絕緣薄膜，并繼續(xù)刻蝕掉暴露出的第二層絕緣薄膜206,刻蝕后剩余的第三層絕緣薄膜在 控制柵207的兩側(cè)形成柵極側(cè)墻208,該工藝是業(yè)界所熟知的，剝除光刻膠后如圖8所示。 柵極側(cè)墻208可以為氧化硅或者氮化硅。
[0052] 接下來，進(jìn)行第二種摻雜類型（η型）的雜質(zhì)離子注入，對(duì)控制柵207和未被控制 柵207覆蓋的半導(dǎo)體襯底200進(jìn)行摻雜，形成控制柵207的摻雜結(jié)構(gòu)，并在源區(qū)201和漏區(qū) 202中分別形成高濃度的摻雜區(qū)209和摻雜區(qū)210,如圖9所示。
[0053] 最后，以導(dǎo)電材料形成用于將源區(qū)201、控制柵207、漏區(qū)202、半導(dǎo)體襯底200與外 部電極相連接的源區(qū)的接觸體211、控制柵的接觸體212、漏區(qū)的接觸體213以及半導(dǎo)體襯 底的接觸體214,如圖9所示。
[0054] 如上所述，在不偏離本發(fā)明精神和范圍的情況下，還可以構(gòu)成許多有很大差別的 實(shí)施例。應(yīng)當(dāng)理解，除了如所附的權(quán)利要求所限定的，本發(fā)明不限于在說明書中所述的具體 實(shí)例。
【權(quán)利要求】
1. 一種U形溝道的半導(dǎo)體器件，包括： 一個(gè)具有第一種摻雜類型的半導(dǎo)體襯底； 在所述半導(dǎo)體襯底內(nèi)形成的具有第二種摻雜類型的源區(qū)和漏區(qū)； 凹陷在所述半導(dǎo)體襯底內(nèi)且介于所述源區(qū)與漏區(qū)之間形成的U形溝道區(qū)； 其特征在于，還包括： 在所述漏區(qū)之上且覆蓋整個(gè)U形溝道區(qū)形成的第一層絕緣薄膜； 在位于所述的U形的凹槽頂部靠近所述漏區(qū)一側(cè)的內(nèi)側(cè)壁上的第一層絕緣薄膜中形 成的一個(gè)浮柵開口區(qū)域； 覆蓋所述第一層絕緣薄膜和所述浮柵開口區(qū)域形成的一個(gè)作為電荷存儲(chǔ)節(jié)點(diǎn)的具有 第一種摻雜類型的浮柵，所述浮柵的頂部靠近所述源區(qū)的一側(cè)位于U形的凹槽內(nèi)，并且存 在一缺口，所述浮柵的另一側(cè)超出U形的凹槽，覆蓋了部分所述漏區(qū)； 通過所述浮柵開口區(qū)域在所述浮柵與漏區(qū)之間形成的一個(gè)p-n結(jié)二極管； 覆蓋所述源區(qū)、所述浮柵與所述p-n結(jié)二極管形成的第二層絕緣薄膜； 在所述第二層絕緣薄膜之上、覆蓋并包圍所述浮柵形成的控制柵，所述控制柵在所述 的U形的凹槽頂部將所述源區(qū)與所述浮柵隔離。
2. 根據(jù)權(quán)利要求1所述的U形溝道的半導(dǎo)體器件，其特征在于，還包括以導(dǎo)電材料形成 的用于將所述源區(qū)、控制柵、漏區(qū)、半導(dǎo)體襯底與外部電極相連接的源區(qū)的接觸體、控制柵 的接觸體、漏區(qū)的接觸體和半導(dǎo)體襯底的接觸體。
3. 根據(jù)權(quán)利要求1所述的U形溝道的半導(dǎo)體器件，其特征在于，所述的第一層絕緣薄 膜、第二層絕緣薄膜由二氧化硅、氮化硅、氮氧化硅或者高介電常數(shù)的絕緣材料形成，所述 的浮柵由多晶硅形成，所述的控制柵由金屬、合金或者摻雜的多晶硅形成。
4. 根據(jù)權(quán)利要求1所述的U形溝道的半導(dǎo)體器件，其特征在于，所述的第一種摻雜類型 為η型，所述的第二種摻雜類型為p型；或者，所述的第一種摻雜類型為p型，所述的第二種 摻雜類型為η型。
5. 根據(jù)權(quán)利要求1所述的U形溝道的半導(dǎo)體器件，其特征在于，所述的p-n結(jié)二極管、 第二層絕緣薄膜和控制柵構(gòu)成了一個(gè)以所述控制柵作為柵極的柵控二極管，所述柵控二極 管的陽極與所述浮柵相連接，所述柵控二極管的陰極與所述漏區(qū)相連接；或者，所述柵控二 極管的陰極與所述浮柵相連接，所述柵控二極管的陽極與所述漏區(qū)相連接。
6. 如權(quán)利要求1所述的U形溝道的半導(dǎo)體器件的制造方法，包括： 在具有第一種摻雜類型的半導(dǎo)體襯底內(nèi)形成具有第二種摻雜類型的輕摻雜區(qū)； 在所述半導(dǎo)體襯底表面淀積一硬掩膜層并通過光刻工藝和刻蝕工藝定義出器件的U 形溝道區(qū)的位置，然后以所述硬掩膜層為掩膜刻蝕暴露出的半導(dǎo)體襯底，形成凹陷在半導(dǎo) 體襯底內(nèi)的U形凹槽，所形成的U形凹槽將具有具有第二種摻雜類型的輕摻雜區(qū)分割開為 器件的源區(qū)和漏區(qū)，之后刻蝕掉剩余的硬掩膜層； 其特征在于，還包括： 在半導(dǎo)體襯底的暴露表面上形成第一層絕緣薄膜并通過光刻工藝和刻蝕工藝刻蝕所 形成的第一層絕緣薄膜形成浮柵開口區(qū)域，所形成的浮柵開口區(qū)域位于所形成的U形凹槽 的頂部靠近所述漏區(qū)一側(cè)的內(nèi)側(cè)壁上； 接著，在所形成結(jié)構(gòu)的暴露表面上淀積第一層導(dǎo)電薄膜，該導(dǎo)電薄膜為具有第一種摻 雜類型的多晶硅，然后通過光刻工藝和刻蝕工藝刻蝕所形成的第一層導(dǎo)電薄膜以形成器件 的浮柵，其中，位于所形成的U形凹槽的頂部靠近源區(qū)一側(cè)的第一層導(dǎo)電薄膜部分被刻蝕 掉，并且所形成的浮柵至少覆蓋所形成的U形凹槽底部和整個(gè)浮柵開口區(qū)域； 接著，在已形成結(jié)構(gòu)的暴露表面上淀積形成第二層絕緣薄膜，并在第二層絕緣薄膜之 上淀積形成第二層導(dǎo)電薄膜，然后通過光刻工藝和刻蝕工藝刻蝕所形成的第二層導(dǎo)電薄膜 以形成器件的控制柵，其中，所形成的控制柵在沿器件的溝道方向上的長(zhǎng)度超過浮柵，覆蓋 并包圍浮柵，且在所形成的U形凹槽的頂部將所述源區(qū)與所述浮柵隔離； 進(jìn)行第二種摻雜類型的離子注入，對(duì)控制柵和未被控制柵覆蓋的半導(dǎo)體襯底進(jìn)行摻雜 以形成器件的源區(qū)、漏區(qū)和控制柵的摻雜結(jié)構(gòu)。
7. 根據(jù)權(quán)利要求6所述的U形溝道的半導(dǎo)體器件的制造方法，其特征在于，還包括以 導(dǎo)電材料形成用于將所述源區(qū)、控制柵、漏區(qū)、半導(dǎo)體襯底與外部電極相連接的源區(qū)的接觸 體、控制柵的接觸體、漏區(qū)的接觸體和半導(dǎo)體襯底的接觸體。
8. 根據(jù)權(quán)利要求6所述的U形溝道的半導(dǎo)體器件的制造方法，其特征在于，所述的第一 種摻雜類型為η型，所述的第二種摻雜類型為p型；或者，所述的第一種摻雜類型為p型，所 述的第二種摻雜類型為η型。
9. 根據(jù)權(quán)利要求6所述的U形溝道的半導(dǎo)體器件的制造方法，其特征在于，所述的第 一層絕緣薄膜、第二層絕緣薄膜為二氧化硅、氮化硅、氮氧化硅或者為高介電常數(shù)的絕緣材 料，所述的第二層導(dǎo)電薄膜為金屬、合金或者為摻雜的多晶硅。
【文檔編號(hào)】H01L27/115GK104103640SQ201310119651
【公開日】2014年10月15日 申請(qǐng)日期:2013年4月9日 優(yōu)先權(quán)日:2013年4月9日
【發(fā)明者】劉偉, 劉磊, 王鵬飛, 龔軼 申請(qǐng)人:蘇州東微半導(dǎo)體有限公司