具有凹陷柵的晶體管及其制造方法
【專利摘要】本發(fā)明公開了一種包括具有改善的摻雜特性的凹陷柵結(jié)構(gòu)的晶體管及其制造方法。晶體管包括半導(dǎo)體襯底中的凹部，其中凹部被填充了包括雜質(zhì)摻雜層和摻雜捕獲物類的層的凹陷柵結(jié)構(gòu)。捕獲物類累積雜質(zhì)并且使雜質(zhì)擴(kuò)散至凹陷柵結(jié)構(gòu)的其它層。
【專利說明】具有凹陷柵的晶體管及其制造方法
[0001]相關(guān)申請的交叉引用
[0002]本申請要求2012年6月29日提交的申請?zhí)枮?0-2012-0071139的韓國專利申請的優(yōu)先權(quán)，其全部內(nèi)容通過引用合并于此。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明的示例性實(shí)施例涉及一種半導(dǎo)體裝置，更具體而言涉及一種具有凹陷柵(recess gate)的晶體管及其制造方法。
【背景技術(shù)】
[0004]隨著DRAM的半導(dǎo)體存儲器件的集成度增加，晶體管所占據(jù)的面積逐漸地減少。因此，隨著晶體管的溝道長度縮短，發(fā)生短溝道效應(yīng)(short channel effect)。特別地,如果在DRAM的存儲器單元所采用的單元晶體管中出現(xiàn)短溝道效應(yīng)，則存儲器單元的泄漏電流增加且刷新特性惡化。根據(jù)此事實(shí)，提出了一種即使在DRAM的集成度增加時，仍能抑制短溝道效應(yīng)的凹陷柵結(jié)構(gòu)。
[0005]近來，提出了一種應(yīng)用凹陷柵結(jié)構(gòu)的方法，以改善形成在外圍區(qū)域中的晶體管的驅(qū)動性能。
[0006]圖1是說明具有現(xiàn)有的凹陷柵結(jié)構(gòu)的現(xiàn)有晶體管的剖面圖。
[0007]參見圖1，在半導(dǎo)體襯底11中限定凹部12。在限定有凹部12的表面上形成柵電介質(zhì)層13。在柵電介質(zhì)層13上形成包括硅電極14的凹陷柵結(jié)構(gòu)并且凹陷柵結(jié)構(gòu)填充凹部12。在娃電極14上形成金屬電極15和在金屬電極15上形成柵硬掩模層16。在凹陷柵結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底11中形成源極/漏極區(qū)域17。
[0008]在圖1中，硅電極14包括多晶硅且被摻雜雜質(zhì)以具有導(dǎo)電性。例如，在沉積未摻雜的多晶硅以填充凹部12之后，摻雜所述雜質(zhì)。根據(jù)希望的晶體管類型，雜質(zhì)可以包括N型雜質(zhì)或P型雜質(zhì)。例如，NM0SFET包括N型多晶硅，而PM0SFET包括P型多晶硅。
[0009]圖2A和圖2B是說明根據(jù)現(xiàn)有技術(shù)的硅電極的雜質(zhì)摻雜方法的視圖。圖2A示出離子束注入方法，以及圖2B示出等離子體摻雜方法。
[0010]當(dāng)使用離子束注入方法摻雜雜質(zhì)時，可以通過將注射范圍Rp設(shè)置在如附圖標(biāo)記①所示的凹部的深層，來執(zhí)行離子束注入方法。然而，在離子束注入方法中，可能會造成這樣的問題:很可能如附圖標(biāo)記②和③所表示的那樣發(fā)生滲透現(xiàn)象(penetrationphenomenon)。
[0011]在如本領(lǐng)域周知的等離子體摻雜(PLAD)方法中，硅電極的表面具有最大摻雜濃度并且雜質(zhì)向下擴(kuò)散。因此，隨著硅電極的高度增加，摻雜效率會急劇地下降。因此，在凹陷柵結(jié)構(gòu)中，雖然可以在表面上充分地執(zhí)行摻雜且直到中間區(qū)域④的程度，但是難以充分地執(zhí)行摻雜至凹部的深層⑤。

【發(fā)明內(nèi)容】
[0012]本發(fā)明的實(shí)施例涉及一種具有凹陷柵結(jié)構(gòu)的摻雜效率改善的晶體管及其制造方法。
[0013]根據(jù)本發(fā)明的一個實(shí)施例，一種制造晶體管的方法可以包括以下步驟:在半導(dǎo)體襯底中形成凹部；在半導(dǎo)體襯底之上形成柵電介質(zhì)層；在柵電介質(zhì)層之上形成柵導(dǎo)電層，柵導(dǎo)電層包括作為捕獲區(qū)的層；用雜質(zhì)摻雜柵導(dǎo)電層，其中雜質(zhì)累積在捕獲區(qū)中；以及通過執(zhí)行退火，使雜質(zhì)擴(kuò)散。
[0014]根據(jù)本發(fā)明的另一個實(shí)施例，一種制造晶體管的方法可以包括以下步驟:在半導(dǎo)體襯底中形成凹部；在半導(dǎo)體襯底之上形成柵電介質(zhì)層；在柵電介質(zhì)層之上形成包括下層、中間層和上層的柵導(dǎo)電層，其中中間層包含捕獲物類；用第一雜質(zhì)摻雜柵導(dǎo)電層，其中在中間層中累積第一雜質(zhì)；以及通過執(zhí)行退火，使第一雜質(zhì)擴(kuò)散。
[0015]根據(jù)本發(fā)明的另一個實(shí)施例，一種制造晶體管的方法可以包括以下步驟:在半導(dǎo)體襯底的第一和第二區(qū)域中形成凹部；在具有凹部的半導(dǎo)體襯底之上形成柵電介質(zhì)層；在柵電介質(zhì)層之上在第一區(qū)域和第二區(qū)域中形成柵導(dǎo)電層，所述柵導(dǎo)電層包括下層、中間層以及上層，其中中間層包含捕獲物類；用第一雜質(zhì)摻雜第一區(qū)域中的柵導(dǎo)電層；以及用與第一雜質(zhì)不同的第二雜質(zhì)摻雜第二區(qū)域中的柵導(dǎo)電層，其中在第一區(qū)域中和在第二區(qū)域中的中間層中分別累積第一雜質(zhì)和第二雜質(zhì)；以及通過執(zhí)行退火，使分別在第一區(qū)域和第二區(qū)域中的第一雜質(zhì)和使第二雜質(zhì)擴(kuò)散。
[0016]根據(jù)本發(fā)明的另一個實(shí)施例，一種制造晶體管的方法可以包括以下步驟:在半導(dǎo)體襯底之上形成柵電介質(zhì)層，所述半導(dǎo)體襯底包括限定凹部的第一區(qū)域和具有平坦表面的第二區(qū)域；在柵電介質(zhì)層之上形成在第一區(qū)域和第二區(qū)域中的柵導(dǎo)電層，所述柵導(dǎo)電層包括下層、中間層和上層，其中中間層包含捕獲物類；用第一雜質(zhì)摻雜第一區(qū)域中的柵導(dǎo)電層；以及用與第一雜質(zhì)不同的第二雜質(zhì)摻雜第二區(qū)域中的柵導(dǎo)電層，其中在第一區(qū)域和第二區(qū)域中的中間層中分別累積第一雜質(zhì)和第二雜質(zhì)；以及通過執(zhí)行退火，使分別在第一區(qū)域和第二區(qū)域中的第一雜質(zhì)和使第二雜質(zhì)擴(kuò)散。
[0017]根據(jù)本發(fā)明的另一個實(shí)施例，一種半導(dǎo)體襯底包括:多個晶體管區(qū)域；凹部，所述凹部限定在所述多個晶體管區(qū)域中的至少一個中；形成在具有凹部的半導(dǎo)體襯底之上的柵電介質(zhì)層；以及形成在凹部中且在柵電介質(zhì)層之上的凹陷柵結(jié)構(gòu)，所述凹陷柵結(jié)構(gòu)包括下層、中間層和上層，其中中間層包含捕獲物類，以累積摻雜至凹陷柵結(jié)構(gòu)中的雜質(zhì)。
【專利附圖】

【附圖說明】
[0018]圖1是說明具有現(xiàn)有的凹陷柵結(jié)構(gòu)的現(xiàn)有晶體管的視圖。
[0019]圖2A和2B是說明用于硅電極的現(xiàn)有雜質(zhì)摻雜方法的視圖。
[0020]圖3A是說明根據(jù)本發(fā)明的第一實(shí)施例的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0021]圖3B是說明根據(jù)本發(fā)明的第一實(shí)施例的一種變型的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0022]圖3C是說明根據(jù)本發(fā)明的第一實(shí)施例的另一種變型的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0023]圖3D是說明根據(jù)本發(fā)明的第一實(shí)施側(cè)的由捕獲物類所造成的雜質(zhì)累積效應(yīng)的曲線圖。[0024]圖4A至4G是說明形成根據(jù)本發(fā)明的第一實(shí)施例的晶體管的示例性方法的視圖。
[0025]圖5是說明根據(jù)本發(fā)明的第二實(shí)施例的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0026]圖6A至6H是說明形成根據(jù)本發(fā)明的第二實(shí)施例的晶體管的示例性方法的視圖。
[0027]圖7是說明根據(jù)本發(fā)明的第三實(shí)施例的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0028]圖8A至8H是描述形成根據(jù)本發(fā)明的第三實(shí)施例的晶體管的示例性方法的視圖。
[0029]圖9是說明根據(jù)本發(fā)明的第四實(shí)施例的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0030]圖1OA至IOH是描述形成根據(jù)本發(fā)明的第四實(shí)施例的晶體管的示例性方法的視圖。
【具體實(shí)施方式】
[0031]下面將參照附圖更詳細(xì)地描述本發(fā)明的示例性實(shí)施例。然而，本發(fā)明可以用不同的方式實(shí)施，而不應(yīng)解釋為限于本文所提供的實(shí)施例。確切地說，提供這些實(shí)施例使得本說明書清楚且完整，并向本領(lǐng)域技術(shù)人員充分地傳達(dá)本發(fā)明的范圍。在說明書中，相同的附圖標(biāo)記在本發(fā)明的不同附圖和實(shí)施例中表示相似的部分。
[0032]附圖并非按比例繪制，在某些情況下，為了清楚地示出實(shí)施例的特征可能對比例進(jìn)行了夸大處理。當(dāng)提及第一層在第二層“上”或在襯底“上”時，其不僅涉及第一層直接形成在第二層上或在襯底上的情況，還涉及在第一層與第二層之間或在第一層與襯底之間存在第三層的情況。
[0033]圖3A是說明根據(jù)本發(fā)明的第一實(shí)施例的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0034]參見圖3A，在半導(dǎo)體襯底101中限定有凹部102。在限定有凹部102的半導(dǎo)體襯底101的表面上形成有柵電介質(zhì)層103。在柵電介質(zhì)層103上形成有填充凹部102的含娃電極G。含娃電極G可以突出于半導(dǎo)體襯底101的表面，同時填充凹部102。在含娃電極G上形成有金屬電極107和柵硬掩模層108。在含硅電極G的兩側(cè)的半導(dǎo)體襯底101中形成有源極/漏極區(qū)域109。
[0035]在圖3A中，可以層疊下層、中間層和上層作為含硅電極G。例如，下層、中間層和上層分別包括第一娃層104、第二娃層105和第三娃層106。第一娃層104和第二娃層105共形地形成在柵電介質(zhì)層103上，并且第三硅層106填充由第二硅層105所限定的凹部102的部分。第一至第三娃層104、105和106可以包括多晶娃層。第一至第三娃層104、105和106可以是均勻地?fù)诫s諸如硼或磷的雜質(zhì)的多晶硅層。在第二硅層105中包含捕獲物類110。捕獲物類110可以包括碳或氮、或碳和氮的混合物。在碳和氮的混合物的情況下，可以通過層疊含氮區(qū)和含碳區(qū)，來形成第二硅層105。第二硅層105至少布置在凹部102中?？梢詫⒌诙鑼?05形成為平行于限定凹部102的襯底101的表面。即，可以在離限定凹部102的襯底101的表面的均勻距離處形成第二硅層105。
[0036]圖3B是說明根據(jù)本發(fā)明的第一實(shí)施例的一種變型的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。圖3B示出在第三硅層106中包含捕獲物類110的情況。
[0037]圖3C是說明根據(jù)本發(fā)明的第一實(shí)施例的另一種變型的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。圖3C示出在第一硅層104中包含捕獲物類110的情況。
[0038]圖3D是說明根據(jù)本發(fā)明的第一實(shí)施側(cè)的由捕獲物類所造成的雜質(zhì)累積效應(yīng)的曲線圖。[0039]在圖3D中，水平軸示出的是深度，垂直軸示出的是硼摻雜濃度。A區(qū)、B區(qū)和C區(qū)表示由含硅電極的厚度區(qū)分的區(qū)。例如，A區(qū)可以對應(yīng)于第三硅層106，B區(qū)可以對應(yīng)于第二硅層105，以及C區(qū)可以對應(yīng)于第一硅層104。圖3D示出當(dāng)在中間層中包含捕獲物類時的結(jié)果。
[0040]參見圖3D,砸在A區(qū)中具有最聞慘雜濃度而在C區(qū)中具有最低慘雜濃度?？梢钥闯?，摻雜濃度在包含捕獲物類的B區(qū)中比在C區(qū)中高。附圖標(biāo)記D表示鄰近柵電介質(zhì)層的區(qū)，而且可看出硼的摻雜濃度急劇地增加。如稍后將會詳細(xì)描述的，這是因?yàn)橛刹东@物類所累積的硼因退火而持續(xù)地?cái)U(kuò)散至D區(qū)。以此方式，因?yàn)榭梢栽贒區(qū)中增加硼的摻雜濃度，所以可以防止耗盡現(xiàn)象發(fā)生。此外，因?yàn)榕鸾?jīng)由后續(xù)工藝持續(xù)地?cái)U(kuò)散，所以可以在凹部的深層充分地保證含硅電極的硼摻雜濃度。
[0041]圖4A至4G是說明用于形成根據(jù)本發(fā)明的第一實(shí)施例的晶體管的示例性方法的視圖。
[0042]參見圖4A，在半導(dǎo)體襯底21上形成圖案化的硬掩模層22。通過使用硬掩模層22作為刻蝕阻擋層來刻蝕半導(dǎo)體襯底21的一部分，以限定出凹部23。半導(dǎo)體襯底21可以包括含硅物質(zhì)。半導(dǎo)體襯底21可以包括硅襯底或硅鍺襯底。硬掩模層22可以包括氧化硅、氮化硅、或氧化硅與氮化硅的層疊。此外，硬掩模層22可以包括在刻蝕半導(dǎo)體襯底21時具有刻蝕選擇性的物質(zhì)。凹部23可以具有根據(jù)溝道長度而不同的例如約2000 A的深度。可以通過干法刻蝕半導(dǎo)體襯底12，來限定凹部23。于是，凹部23的底部可以具有倒圓的輪廓。盡管未示出，但是在限定凹部23之后，可以執(zhí)行用于控制閾值電壓的雜質(zhì)的離子注入(下文稱為“閾值電壓控制離子注入”)。在閾值電壓控制離子注入中，可以為晶體管的溝道選擇合適的雜質(zhì)。在閾值電壓控制離子注入之前，可以在限定凹部23的襯底21的表面上形成犧牲層(未示出)。通過形成犧牲層，可以使刻蝕所造成的損害或在限定凹部23時所產(chǎn)生的任何缺陷減到最小的程度。犧牲層可以使用熱氧化工藝來形成并且可以在閾值電壓控制離子注入之后被去除。
[0043]參見圖4B，去除硬掩模層22。在襯底21的整個表面(包括限定有凹部23的襯底21的表面)上形成柵電介質(zhì)層24。柵電介質(zhì)層24可以包括氧化硅、氮化硅或高介電常數(shù)(高k)物質(zhì)。可以經(jīng)由熱氧化、等離子體氧化、原子層沉積(ALD)、化學(xué)氣相沉積(CVD)等來形成柵電介質(zhì)層24。隨后，可以將柵電介質(zhì)層24氮化。高k物質(zhì)通常具有比氧化硅(SiO2)的介電常數(shù)(約3.9)高的介電常數(shù)。高k物質(zhì)實(shí)際比氧化硅厚且具有比氧化硅低的等效氧化物厚度(EOT)。例如，高k物質(zhì)可以包括諸如金屬氧化物或金屬硅酸鹽的含金屬物質(zhì)。金屬氧化物可以包括含有諸如鉿(Hf)、鋁(Al)、鑭(La)或鋯(Zr )的金屬的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化招(Al2O3)、氧化鑭(LaO2)、氧化錯(ZrO2)或其組合。金屬娃酸鹽可以包括含有諸如鉿(Hf)或鋯(Zr)的金屬的硅酸鹽。金屬硅酸鹽可以包括鉿硅酸鹽(HfSiO)、鋯硅酸鹽(ZrSiO)或其組合。
[0044]用于形成高k物質(zhì)的工藝可以包括任何適用的沉積技術(shù)。例如，可以使用化學(xué)氣相沉積(CVD)、低壓CVD (LPCVD)、等離子體增強(qiáng)CVD (PECVD)、金屬有機(jī)CVD (M0CVD)、原子層沉積(ALD)、等離子體增強(qiáng)ALD (PEALD)等等。為了形成均勻的薄膜，可以使用等離子體增強(qiáng)ALD(PEALD)。接著可以使高k物質(zhì)暴露給諸如等離子體氮化工藝的氮化工藝。因此，將氮注入高k物質(zhì)。例如，在高k物質(zhì)是鉿硅酸鹽(HfSiO)的情況下，通過氮化工藝形成鉿娃氧氮化物(hafnium silicon oxynitride, HfSiON)。以此方式,通過將氮注入金屬娃酸鹽，介電常數(shù)增加，以及可以在后續(xù)熱工藝中抑制金屬硅酸鹽的結(jié)晶。
[0045]在柵電介質(zhì)層24上形成柵導(dǎo)電層，以填充凹部23。柵導(dǎo)電層可以包括未摻雜雜質(zhì)的含硅層G。未摻雜的含硅層G可以至少包括捕獲物類260。雜質(zhì)是用于提供諸如N型導(dǎo)電性或P型導(dǎo)電性的導(dǎo)電性的物質(zhì)，以及捕獲物類260是用于捕獲雜質(zhì)的物質(zhì)。
[0046]可以將含硅層G的整個厚度劃分成下區(qū)域、中間區(qū)域和上區(qū)域。可以將下區(qū)域、中間區(qū)域和上區(qū)域限定成多個厚度或多層。例如，當(dāng)含硅層G的整個厚度為約2000A時，從在限定凹部23的襯底21的表面上所形成的柵電介質(zhì)層24的表面起的區(qū)域可以具有約500 A的厚度并且可以限定為下區(qū)域，從約500 A的厚度至約1500 A的厚度的區(qū)域可以限定為中間區(qū)域，以及從約1500 A的厚度至約2000 A的厚度的區(qū)域可以限定為上區(qū)域。另外，含硅層G的下區(qū)域、中間區(qū)域和上區(qū)域每個都可以包括硅層?？梢砸韵聦印⒅虚g層和上層的順序?qū)盈B娃層。例如，娃層可以包括第一娃層25、第二娃層26和第三娃層27。第一娃層25可以對應(yīng)于下區(qū)域，第二硅層26可以對應(yīng)于中間區(qū)域，以及第三硅層27可以對應(yīng)于上區(qū)域。
[0047]在下文,在本實(shí)施例中，假定由第一娃層25、第二娃層26和第三娃層27分別限定含硅層G的下區(qū)域、中間區(qū)域和上區(qū)域。
[0048]術(shù)語“未摻雜”定義成意指不包含導(dǎo)電雜質(zhì)。首先，第一娃層25可以包括未摻雜的娃。例如，第一娃層25可以包括未摻雜的多晶娃?？梢怨残蔚爻练e第一娃層25至未填滿凹部23的厚度。
[0049]在第一娃層25上形成第二娃層26。第二娃層26可以米用與第一娃層25相同的方式由未摻雜的多晶娃形成。與第一娃層25不同,第二娃層26可以包含捕獲物類260?？梢栽诔练e第一硅層25之后，連續(xù)地形成第二硅層26。此外，第二硅層26可以沉積成與第一硅層25鄰近。在第二硅層26中所包含的捕獲物類260可以包括碳或氮。捕獲物類260用來捕獲和儲存注入或擴(kuò)散的雜質(zhì)并且在后續(xù)退火期間將注入或擴(kuò)散的雜質(zhì)擴(kuò)散至周圍結(jié)構(gòu)中。當(dāng)形成第二硅層26時，將捕獲物類260摻雜至第二硅層26中并且沉積第二硅層
26。于是，第二硅層26是包含捕獲物類260的未摻雜的多晶硅。如果諸如碳和氮的捕獲物類260的濃度太高，則可能會抑制雜質(zhì)的擴(kuò)散。因此，捕獲物類260可以具有等于或小于約IOltl原子/cm3的濃度。當(dāng)沉積第二硅層26時，可以原位摻雜捕獲物類260。當(dāng)沉積第二硅層26時，除了硅源氣體之外，還使含碳?xì)怏w或含氮?dú)怏w流動。可以使含碳?xì)怏w及含氮?dú)怏w同時流動，因而第二硅層26可以包含碳和氮兩者作為捕獲物類260。在另一個實(shí)例中，在通過先使含氮?dú)怏w流動以形成含氮區(qū)后，可以通過使含碳?xì)怏w流動，來形成含碳區(qū)。
[0050]在第二娃層26上形成第三娃層27,以填充凹部23。第三娃層27可以由與第一娃層25和第二娃層26相同的物質(zhì)形成。第三娃層27可以包括未摻雜雜質(zhì)的未摻雜的娃。例如,第三娃層27可以包括未摻雜的多晶娃。
[0051]第一娃層25、第二娃層26和第三娃層27可以具有相同的厚度。替選地,第一娃層25和第三娃層27可以具有相同的厚度，以及第二娃層26可以比第一娃層25和第三娃層27薄。
[0052]將第三娃層27平坦化?？梢越?jīng)由回蝕或化學(xué)機(jī)械拋光(chemical mechanicalpolishing, CMP)來實(shí)施平坦化。
[0053]以此方式，將含硅層G形成為填充凹部23的物質(zhì)。含硅層G可以包括未摻雜的多晶硅的多層結(jié)構(gòu)，多層結(jié)構(gòu)包括含有捕獲物類260的第二硅層26?？梢越?jīng)由化學(xué)氣相沉積(chemical vapor deposition,CVD)、原子層沉積(atomic layer deposition,ALD)等來沉積第一至第三硅層25、26和27。
[0054]通過順序沉積第一娃層25、第二娃層26和第三娃層27,來填充凹部23。由于在第一娃層25與第三娃層27之間形成含有捕獲物類260的第二娃層26的事實(shí),完成三明治結(jié)構(gòu)?？梢钥闯觯ㄟ^這種三明治結(jié)構(gòu)，捕獲物類260包含在含硅層G的中間區(qū)域中。于是，含有捕獲物類260的第二硅層26成為捕獲區(qū)。第二硅層26系至少布置在凹部23中?？梢詫⒌诙鑼?6形成為平行于限定凹部23的襯底21的表面。換言之，可以在離凹部23的表面的均勻距離處形成第二娃層26。第一娃層25位于凹部23的表面與第二娃層26之間。
[0055]參見圖4C，執(zhí)彳丁雜質(zhì)慘雜28。導(dǎo)電的雜質(zhì)可以包括P型雜質(zhì)或N型雜質(zhì)。P型雜質(zhì)可以包括硼。N型雜質(zhì)可以包括磷。雜質(zhì)摻雜28可以使用等離子體摻雜法或注入法。例如，可以使用11B或31P作為雜質(zhì)源。
[0056]通過以此方式執(zhí)行雜質(zhì)摻雜28，將雜質(zhì)摻雜至第三硅層27中。
[0057]當(dāng)使用等離子體摻雜法摻雜雜質(zhì)時，隨著能量增加，在表面上沒有發(fā)生實(shí)質(zhì)的濃度變化，而僅僅是基于摻雜深度的濃度分布的斜率改變，從而摻雜深度逐漸地增加。因此，在增加能量的情況下，可以在凹部23的深層中增加第三硅層27的雜質(zhì)摻雜濃度。另外，可以使雜質(zhì)擴(kuò)散至到第三硅層27下方的第二硅層26。第二硅層26中所包含的捕獲物類260捕獲以此方式擴(kuò)散的雜質(zhì)，并且雜質(zhì)累積在第二硅層26中。
[0058]在使用注入法的情況下，可以通過將Rp (注射范圍)設(shè)定到凹部23的深層，來執(zhí)行雜質(zhì)摻雜28。Rp是表示在特定深度的最大濃度的值。根據(jù)此事實(shí)，將雜質(zhì)不僅摻雜至第三硅層27中，而且還摻雜至第二硅層26中。特別地，當(dāng)使用注入法時，因?yàn)榈诙鑼?6中所包含的捕獲物類260抑制滲透，所以雜質(zhì)累積在第二硅層26中。由于捕獲物類260抑制滲透現(xiàn)象，因此可以充分地增加離子注入能量。此外，可以在高溫下執(zhí)行后續(xù)熱工藝。由于可用作捕獲物類260的碳或氮能抑制雜質(zhì)的擴(kuò)散，所以可以捕獲從第三硅層27擴(kuò)散來的雜質(zhì)，并且可以防止雜質(zhì)擴(kuò)散至第二娃層26下方的結(jié)構(gòu)(包括第一娃層25、柵電介質(zhì)層24以及凹部23的表面)。當(dāng)包含少量的碳或氮時，擴(kuò)散抑制效應(yīng)是可能的。在包含過量的碳或氮的情況下，由于阻擋了來自于第三硅層27的雜質(zhì)的擴(kuò)散，所以難以在第二硅層26中捕獲雜質(zhì)。擴(kuò)散的雜質(zhì)是通過等離子體摻雜法或注入法經(jīng)由雜質(zhì)摻雜28擴(kuò)散的雜質(zhì)。
[0059]以此方式，通過在含硅層G中形成包含捕獲物類260的第二硅層26，可以在使用等離子體摻雜法或注入法時，在第二硅層26中累積雜質(zhì)。另外，可以捕獲和累積擴(kuò)散至第二硅層26的雜質(zhì)并且抑制累積的雜質(zhì)擴(kuò)散至下層結(jié)構(gòu)。
[0060]通過雜質(zhì)摻雜28，第三硅層27變成摻雜的第三硅層27A，且第二硅層26變成摻雜的第二硅層26A。摻雜的第三硅層27A或摻雜的第二硅層26A可以摻雜磷或硼。除了磷或硼之外，摻雜的第二硅層26A還包含捕獲物類260。因此，形成部分摻雜的含硅層G1，所述含娃層Gl包括摻雜的第三娃層27A、摻雜的第二娃層26A以及未摻雜的第一娃層25。
[0061]參見圖4D，執(zhí)行第一退火29。第一退火29可以包括快速熱退火。通過第一退火29，使雜質(zhì)從摻雜的第三硅層27A擴(kuò)散至摻雜的第二硅層26A (見附圖標(biāo)記30)。此外，使在摻雜的第二硅層26A中所累積的雜質(zhì)擴(kuò)散至第一硅層25(見附圖標(biāo)記31)。附圖標(biāo)記30和31所表示的擴(kuò)散稱為“初次擴(kuò)散”。通過初次擴(kuò)散，雜質(zhì)累積在摻雜的第二硅層26A中，并且累積的雜質(zhì)擴(kuò)散至第一娃層25中，因而摻雜第一娃層25。
[0062]如上所述，通過順序執(zhí)行雜質(zhì)摻雜28和第一退火29，第一至第三硅層都處于摻雜狀態(tài)，以在凹部23中形成摻雜的含娃層G2。摻雜的含娃層G2包括摻雜的第一娃層25A、摻雜的第二娃層26A和摻雜的第三娃層27A。摻雜的第二娃層26A摻雜有雜質(zhì)且包含捕獲物類260。摻雜的第一硅層25A和摻雜的第三硅層27A僅摻雜有雜質(zhì)，而沒有摻雜捕獲物類。在摻雜的含娃層G2是多晶娃的情況下,根據(jù)摻雜用的雜質(zhì)的類型,摻雜的含娃層G2變成P型摻雜的多晶硅或N型摻雜的多晶硅。
[0063]參見圖4E，在摻雜的含硅層G2上形成金屬層和柵硬掩模層后，執(zhí)行柵刻蝕工藝。形成凹陷柵結(jié)構(gòu)，在所述凹陷柵結(jié)構(gòu)中層疊有摻雜的含硅電極G3(由摻雜的多晶硅層G2形成)、金屬電極32和柵硬掩模層33。金屬電極32可以包括低電阻物質(zhì)。例如,金屬電極32可以包括鎢或氮化鈦層。柵硬掩模層33可以包括氮化硅。形成在凹陷柵結(jié)構(gòu)中的摻雜的含硅電極G3延伸至凹部23中。盡管未示出，但是可以在柵刻蝕工藝之后，執(zhí)行柵間隔件工藝?？梢允褂醚趸?、氮化硅等作為柵間隔件。
[0064]參見圖4F和圖4G，執(zhí)行用于形成源極/漏極區(qū)域35的雜質(zhì)離子注入34和第二退火36。第二退火36可以包括快速熱退火。第二退火36將注入源極/漏極區(qū)域35的雜質(zhì)激活。
[0065]當(dāng)執(zhí)行上述第二退火36時，雜質(zhì)從摻雜的第三硅層27A擴(kuò)散至摻雜的第二硅層26A (見附圖標(biāo)記37)，以及雜質(zhì)從摻雜的第二硅層26A擴(kuò)散至摻雜的第一硅層25A (見附圖標(biāo)記38)。附圖標(biāo)記37和38所表示的擴(kuò)散將稱為“二次擴(kuò)散”。通過二次擴(kuò)散，又將雜質(zhì)摻雜到摻雜的第一硅層25A中。
[0066]結(jié)果，在完成第二退火36之后，可以將雜質(zhì)均勻地分布在摻雜的第一硅層25A、摻雜的第二硅層26A以及摻雜的第三硅層27A中。特別地，可以將雜質(zhì)充分地?fù)诫s到凹部23的深層(即，摻雜的第一硅層25A的下表面)中。
[0067]從上面的描述明顯可知，通過在含硅層G中包含捕獲物類260之后執(zhí)行雜質(zhì)摻雜
28、第一退火29和第二退火36，可以將雜質(zhì)充分地?fù)诫s到凹部23的深層中。例如，當(dāng)摻雜雜質(zhì)時，可以雜質(zhì)累積在預(yù)定深度處，以及可以通過執(zhí)行第一退火29和第二退火36，來引起雜質(zhì)的擴(kuò)散，由此可以將足夠大量的雜質(zhì)摻雜到凹部23的深層中。
[0068]另外，即使當(dāng)使用注入法執(zhí)行雜質(zhì)摻雜時，通過使用捕獲物類260，可以將雜質(zhì)充分地?fù)诫s至凹部23的深層中，同時抑制滲透現(xiàn)象。
[0069]圖5是說明根據(jù)本發(fā)明的第二實(shí)施例的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0070]參見圖5，半導(dǎo)體襯底201具有多個晶體管區(qū)域。多個晶體管可以包括第一區(qū)域和第二區(qū)域。將隔離區(qū)域202形成為將第一區(qū)域與第二區(qū)域彼此隔離。隔離區(qū)域202具有溝槽結(jié)構(gòu)且可以經(jīng)由STI (shallow trench isolatio,淺溝槽隔離)工藝來形成。隔離區(qū)域202可以包括電介質(zhì)層(例如，氧化硅)。第一區(qū)域是形成NMOS的區(qū)域，以及第二區(qū)域是形成PMOS的區(qū)域。在下文中，第一區(qū)域和第二區(qū)域?qū)謩e稱為“第一 NMOS區(qū)域”和“第二PMOS區(qū)域”。第一 NMOS區(qū)域和第二 PMOS區(qū)域的位置是為了便于說明，可以彼此互換。半導(dǎo)體襯底201可以但不限于由硅、鍺、或硅與鍺形成。另外，可以使半導(dǎo)體襯底201的全部或一部分應(yīng)變。[0071]在第一 NMOS區(qū)域和第二 PMOS區(qū)域中的半導(dǎo)體襯底201中限定出預(yù)定深度的凹部203。在凹部203的表面上形成柵電介質(zhì)層204。
[0072]在第一 NMOS區(qū)域和第二 PMOS區(qū)域的柵電介質(zhì)層204上形成凹陷柵結(jié)構(gòu)，所述凹陷柵結(jié)構(gòu)包括填充凹部203中的相應(yīng)一個凹部的含硅電極200N和200P。在凹陷柵結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底201中形成P型源極/漏極區(qū)域211A和N型源極/漏極區(qū)域211B。
[0073]首先，在第一 NMOS區(qū)域中形成的凹陷柵結(jié)構(gòu)可以包括N型摻雜的含硅電極200N、金屬電極208B和柵硬掩模層209B。N型摻雜的含娃電極200N可以包括N型摻雜的第一娃層205B、N型摻雜的第二硅層206B以及N型摻雜的第三硅層207B。N型摻雜的第一硅層205B和N型摻雜的第二硅層206B共形地形成在柵電介質(zhì)層204上，并且N型摻雜的第三硅層207B填充N型摻雜的第二硅層206B中的凹部203。N型摻雜的第一至第三硅層205B、206B和207B可以包括多晶硅層。N型摻雜的第一至第三硅層205B、206B和207B可以是均勻摻雜諸如磷的N型雜質(zhì)的多晶硅層。N型摻雜的第二硅層206B包含捕獲物類210。捕獲物類210可以包括碳或氮、或碳與氮之混合物。在碳與氮的混合物的情況下，可以通過層疊含氮區(qū)和含碳區(qū)，來形成N型摻雜的第二硅層206B。
[0074]接著，形成在第二 PMOS區(qū)域中的凹陷柵結(jié)構(gòu)可以包括P型摻雜的含硅電極200P、金屬電極208A以及柵硬掩模層209A。P型摻雜的含娃電極200P可以包括P型摻雜的第一硅層205A、P型摻雜的第二硅層206A以及P型摻雜的第三硅層207A。P型摻雜的第一硅層205A和P型摻雜的第二娃層206A共形地形成在柵電介質(zhì)層204上,并且P型摻雜的第三娃層207A填充P型摻雜的第二硅層206A中的凹部204。P型摻雜的第一至第三硅層205A、206A和207A可以包括多晶硅層。P型摻雜的第一至第三硅層205A、206A和207A是均勻摻雜諸如硼的P型雜質(zhì)的多晶硅層。P型摻雜的第二硅層206A包含捕獲物類210。捕獲物類210可以包括碳或氮、或碳與氮的混合物。在碳與氮的混合物的情況下，可以通過層疊含氮區(qū)和含碳區(qū)，來形成P型摻雜的第二硅層206A。
[0075]根據(jù)圖5，NMOS和PMOS都包括凹陷柵結(jié)構(gòu)。另外，第一 NMOS區(qū)域包括N型摻雜的含硅電極200N，并且第二 PMOS區(qū)域包括P型摻雜的含硅電極200P。N型摻雜的含硅電極200N和P型摻雜的含硅電極200P都包含捕獲物類210。由于捕獲物類21的存在，可以將充分大量的雜質(zhì)摻雜至凹部203的深層中。
[0076]在第二實(shí)施例的變型中，捕獲物類210可以包含在P型和N型摻雜的第三硅層207A和207B中或可以包含在P型和N型摻雜的第一硅層205A和205B中。
[0077]圖6A至6H是說明用于形成根據(jù)本發(fā)明的第二實(shí)施例的晶體管的示例性方法的視圖。在本實(shí)施例中，將描述用于制造CMOS電路的方法。要注意的是，本發(fā)明并非局限于CMOS電路。取而代之，本發(fā)明可以應(yīng)用于形成NMOS或PMOS的所有半導(dǎo)體裝置的制造方法。NMOS或PMOS形成在CMOS電路中。CMOS電路包括至少一個PMOS或NMOS。CMOS電路可以構(gòu)成感測放大器。
[0078]參見圖6A，半導(dǎo)體襯底41具有多個晶體管區(qū)域。多個晶體管區(qū)域可以包括第一區(qū)域和第二區(qū)域。形成隔離區(qū)域42，以將第一區(qū)域與第二區(qū)域彼此隔離。隔離區(qū)域42具有溝槽結(jié)構(gòu)并且可以經(jīng)由STI (shallow trench isolation,淺溝槽隔離)工藝來形成。隔離區(qū)域42可以包括電介質(zhì)層(例如，氧化硅)。第一區(qū)域是形成NMOS的區(qū)域，以及第二區(qū)域是形成PMOS的區(qū)域。在下文中，第一區(qū)域和第二區(qū)域?qū)⒎謩e稱為“第一 NMOS區(qū)域”和“第二PMOS區(qū)域”。第一 NMOS區(qū)域和第二 PMOS區(qū)域的位置是為了便于說明，可以彼此互換。半導(dǎo)體襯底41可以但不限于由硅、鍺、或硅與鍺形成。另外，可以使半導(dǎo)體襯底41的全部或一部分應(yīng)變。此外，盡管未示出，但是可以經(jīng)由本領(lǐng)域周知的阱形成工藝在第一 NMOS區(qū)域和第二 PMOS區(qū)域中形成第一阱和第二阱?？梢栽诘谝?NMOS區(qū)域中形成P型的第一阱，以及可以在第二 PMOS區(qū)域中形成N型的第二阱。為了形成N型的第二阱，可以將諸如磷(P)或砷(As)的N型雜質(zhì)注入半導(dǎo)體襯底41的第二 PMOS區(qū)域。為了形成P型的第一阱，可以將諸如硼(B)的P型雜質(zhì)注入半導(dǎo)體襯底41的第一 NMOS區(qū)域。半導(dǎo)體襯底41可以包括含硅物質(zhì)。半導(dǎo)體襯底41可以包括硅襯底或硅-鍺襯底。
[0079]在半導(dǎo)體襯底41上形成圖案化的硬掩模層43。通過使用硬掩模層43作為刻蝕阻擋層，來刻蝕半導(dǎo)體襯底41的部分，以限定凹部44。硬掩模層43可以包括氧化硅、氮化硅或氧化硅與氮化硅的層疊。此外，硬掩模層43可以包括在刻蝕半導(dǎo)體襯底41時具有刻蝕選擇性的物質(zhì)。分別在第一 NMOS區(qū)域和第二 PMOS區(qū)域中限定出凹部44。凹部44可以具有例如根據(jù)溝道長度而不同的約2000 A的深度。凹部44可以通過干法刻蝕半導(dǎo)體襯底41來限定。于是，凹部44的底部可以具有倒圓的輪廓。盡管未示出，在限定凹部44后，可以執(zhí)行閾值電壓控制離子注入。在閾值電壓控制離子注入中，可以為晶體管的溝道選擇適合的雜質(zhì)。在閾值電壓控制離子注入之前，可以在凹部44的表面上形成犧牲層(未示出)。通過形成犧牲層，可以使在限定凹部44時可能會產(chǎn)生的刻蝕損害或缺陷減至最小程度。可以使用熱氧化工藝，形成犧牲層，以及可以在閾值電壓控制離子注入之后，去除犧牲層。
[0080]參見圖6B，去除硬掩模層43。在半導(dǎo)體襯底41的整個表面(包括限定凹部44的半導(dǎo)體襯底41的表面)上形成柵電介質(zhì)層45。柵電介質(zhì)層45可以包括氧化娃、氮化娃或高介電常數(shù)(高k)物質(zhì)。柵電介質(zhì)層45可以經(jīng)由熱氧化、等離子體氧化、原子層沉積(ALD)、化學(xué)氣相沉積(CVD)等來形成。隨后，可以將柵電介質(zhì)層45氮化。高k物質(zhì)通常具有比氧化硅(SiO2)的介電常數(shù)(約3.9)高的介電常數(shù)。高k物質(zhì)大體上在物理上比氧化硅厚，且具有比氧化娃低的等效氧化物厚度(equivalent oxide thickness, EOT)。例如，高k物質(zhì)可以包括諸如金屬氧化物或金屬硅酸鹽的含金屬物質(zhì)。金屬氧化物可以包括含有諸如鉿(Hf)、鋁(Al)、鑭(La)或鋯(Zr)的金屬的氧化物。金屬氧化物可以包括例如氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化鑭(LaO2)、氧化鋯(ZrO2)或其組合。金屬硅酸鹽可以包括含有諸如鉿(Hf )或鋯(Zr)的金屬的硅酸鹽。金屬硅酸鹽可以包括鉿硅酸鹽(HfSiO)、鋯硅酸鹽(ZrSiO)或其組合。
[0081]一種用于形成高k物質(zhì)的工藝可以包括任何適用的沉積技術(shù)。例如，可以使用化學(xué)氣相沉積(CVD)、低壓CVD (LPCVD)、等離子體增強(qiáng)CVD (PECVD)、金屬有機(jī)CVD (M0CVD)、原子層沉積(ALD)、等離子體增強(qiáng)ALD (PEALD)等等。為了形成均勻薄膜，可以使用等離子體增強(qiáng)ALD (PEALD)0接著可以使高k物質(zhì)暴露給諸如等離子體氮化工藝的氮化工藝。于是，將氮注入高k物質(zhì)。例如，在高k物質(zhì)是鉿硅酸鹽(HfSiO)的情況下，通過氮化工藝形成鉿硅氧氮化物(HfSiON)。以此方式，通過將氮注入金屬硅酸鹽，增加介電常數(shù)，以及可在后續(xù)熱工藝中抑制金屬硅酸鹽的結(jié)晶。
[0082]在柵電介質(zhì)層45的整個表面上形成柵導(dǎo)電層，以填充凹部44。柵導(dǎo)電層可以包括未摻雜雜質(zhì)的含硅層200。未摻雜的含硅層200可以至少包括捕獲物類470。
[0083]含硅層200可以包括多個硅層?？梢砸韵聦?、中間層和上層的順序來層疊所述多個娃層。例如，所述多個娃層可以包括第一娃層46、第二娃層47以及第三娃層48。
[0084]第一娃層46可以包括未摻雜雜質(zhì)的未摻雜的娃。例如,第一娃層46可以包括未摻雜的多晶硅?？梢怨残蔚爻练e第一硅層46到未填滿凹部44的厚度。
[0085]第二娃層47形成在第一娃層46上。第二娃層47可以米用與第一娃層46相同的方式由未摻雜的多晶娃形成。然而，與第一娃層46不同,第二娃層47可以包括含有捕獲物類470的物質(zhì)。在沉積第一硅層46之后，可以連續(xù)地形成第二硅層47。此外，第二硅層47可以沉積成與第一硅層46鄰近。第二硅層47中所包含的捕獲物類470可以包括碳或氮。捕獲物類470用來捕獲和儲存雜質(zhì)并且在后續(xù)退火中擴(kuò)散至周圍結(jié)構(gòu)中。當(dāng)形成第二硅層47時，微量的捕獲物類470摻雜至第二硅層47中并且沉積第二硅層47。于是，第二硅層47是包含捕獲物類470的未摻雜的多晶硅。如果捕獲物類470的濃度太高，則可能會抑制雜質(zhì)的擴(kuò)散。因此，捕獲物類470可能具有等于或小于約101°原子/cm3的濃度。當(dāng)沉積第二硅層47時，可以原位摻雜捕獲物類470。當(dāng)沉積第二硅層47時，除了硅源氣體之外，還可以使含碳?xì)怏w或含氮?dú)怏w流動?？梢允购?xì)怏w和含氮?dú)怏w同時流動，因而第二硅層47可以包含碳和氮兩者作為捕獲物類470。在另一個實(shí)例中，在通過先使含氮?dú)怏w流動以形成含氮區(qū)后，可以通過使含碳?xì)怏w流動以形成含碳區(qū)。
[0086]第三硅層48形成在第二硅層47上，以填充凹部44。第三硅層48可以由與第一娃層46和第二娃層47相同的物質(zhì)形成。第三娃層48可以包括未摻雜雜質(zhì)的未摻雜的娃。例如，第三娃層48可以包括未摻雜的多晶娃。
[0087]將第三硅層48平坦化?？梢越?jīng)由回蝕或化學(xué)機(jī)械拋光(CMP)來實(shí)施平坦化。
[0088]以此方式，將含硅層200形成為填充凹部44的物質(zhì)。含硅層200可以包括未摻雜的多晶硅的多層結(jié)構(gòu)，所述多層結(jié)構(gòu)包括含有捕獲物類470的第二硅層47。可以經(jīng)由化學(xué)氣相沉積(CVD)、原子層沉積(ALD)等來沉積第一至第三硅層46、47和48。
[0089]通過順序沉積第一硅層46、第二硅層47和第三硅層48，來填充凹部44。由于在第一娃層46與第三娃層48之間形成含有捕獲物類470的第二娃層47的事實(shí),完成三明治結(jié)構(gòu)。第一娃層46、第二娃層47和第三娃層48可以具有相同厚度。替選地,第一娃層46和第三娃層48可以具有相同厚度,而第二娃層47可以比第一娃層46和第三娃層48薄。第二硅層47至少布置在凹部44中?？梢允沟诙鑼?7形成為平行于限定凹部44的襯底41的表面。換言之，可以在離凹部44的表面均勻的距離處形成第二硅層47。第一硅層46位于凹部44的表面與第二硅層47之間。
[0090]參見圖6C,在第三娃層48上形成第一掩模圖案49,以覆蓋第一 NMOS區(qū)域。第一掩模圖案49不覆蓋第二 PMOS區(qū)域。
[0091]執(zhí)行第一雜質(zhì)摻雜50，以用諸如硼的P型雜質(zhì)摻雜第二 PMOS區(qū)域。第一雜質(zhì)摻雜50可以使用等離子體摻雜法或注入法。例如，可以使用11B作為雜質(zhì)源。
[0092]通過以此方式執(zhí)行第一雜質(zhì)摻雜50，將雜質(zhì)摻雜至第二 PMOS區(qū)域的第三硅層48中。
[0093]當(dāng)使用等離子體摻雜法摻雜雜質(zhì)時，隨著能量增加，在表面上沒有發(fā)生實(shí)質(zhì)濃度變化，而只有基于摻雜深度的濃度分布的斜率改變，從而摻雜深度逐漸地增加。因此，在增加能量的情況下，可以在第二 PMOS區(qū)的凹部44的深層中增加第三硅層48的雜質(zhì)摻雜濃度。另外，可以使雜質(zhì)擴(kuò)散至第三硅層48下方的第二硅層47。以此方式擴(kuò)散的雜質(zhì)被第二硅層47中所包含的捕獲物類470捕獲，且累積在第二硅層47中。
[0094]在使用注入法的情況下，可以通過將Rp (注射范圍)設(shè)定至第二 PMOS區(qū)域的凹部44的深層，來執(zhí)行第一雜質(zhì)摻雜50。因此，雜質(zhì)不僅摻雜至第三硅層48中，而且還摻雜至第二硅層47中。特別地，當(dāng)使用注入法時，因?yàn)榈诙鑼?7中所包含的捕獲物類470抑制滲透，所以雜質(zhì)累積在第二硅層47中。因?yàn)椴东@物類470抑制滲透現(xiàn)象，所以可以充分地增加離子注入能量。并且，可以在高溫下執(zhí)行后續(xù)熱工藝。
[0095]以此方式，通過在含硅層200中形成含有捕獲物類470的第二硅層47，可以在使用等離子體摻雜法或注入法時，在第二硅層47中累積雜質(zhì)。于是，通過第一雜質(zhì)摻雜50，第二PMOS區(qū)域的第三硅層48變成P型摻雜的第三硅層48A，以及第二 PMOS區(qū)域的第二硅層47變成P型摻雜的第二硅層47A。P型摻雜的第二硅層47A包含捕獲物類470。因此，在第二PMOS區(qū)域中形成部分P型摻雜的含硅層201P。
[0096]參見圖6D，去除第一掩模圖案49。
[0097]在部分P型摻雜的含硅層201P上形成第二掩模圖案51，第二掩模圖案51覆蓋第二 PMOS區(qū)域，但不覆蓋第一 NMOS區(qū)域。
[0098]執(zhí)行第二雜質(zhì)摻雜52，以用諸如磷(P)的N型雜質(zhì)摻雜第一 NMOS區(qū)域。第二雜質(zhì)摻雜52可以使用等離子體摻雜法或注入法。例如，可以使用31P作為雜質(zhì)源。
[0099]通過以此方式執(zhí)行第二雜質(zhì)摻雜52，將雜質(zhì)摻雜至第一 NMOS區(qū)域的第三硅層48中。
[0100]當(dāng)使用等離子體摻雜法摻雜雜質(zhì)時，隨著增加能量，在表面上沒有發(fā)生實(shí)質(zhì)濃度變化，而只有基于摻雜深度的濃度分布的斜率改變，從而摻雜深度逐漸地增加。因此，在增加能量的情況下，可以在凹部44的深層中增加第三硅層48的雜質(zhì)摻雜濃度。另外，可以使雜質(zhì)擴(kuò)散至在第三娃層48下方的第二娃層47。以此方式擴(kuò)散的雜質(zhì)被第二娃層47中所包含的捕獲物類470捕獲，且累積在第二硅層47中。
[0101]在采用注入法的情況下，可以通過將Rp設(shè)定到第一 NMOS區(qū)域的凹部44的深層，來執(zhí)行第一雜質(zhì)摻雜50。因此，雜質(zhì)不僅摻雜至第三硅層48中，而且還摻雜至第二硅層47中。特別地，當(dāng)使用注入法時，因?yàn)榈诙鑼?7中所包含的捕獲物類470抑制滲透，所以雜質(zhì)累積在第二硅層47中。因?yàn)椴东@物類470抑制滲透現(xiàn)象，所以可以充分地增加離子注入能量。并且，可以在高溫下執(zhí)行后續(xù)熱工藝。
[0102]以此方式，通過形成含有捕獲物類470的第二硅層47，可以在采用等離子體摻雜法或注入法時，在第二硅層47中累積雜質(zhì)。于是，通過第二雜質(zhì)摻雜52，第一 NMOS區(qū)域的第三硅層48變成N型摻雜的第三硅層48B，以及第一 NMOS區(qū)域的第二硅層47變成N型摻雜的第二硅層47B。N型摻雜的第二硅層47B包含捕獲物類470。因此，在第一 NMOS區(qū)域中形成部分N型摻雜的含硅層201N。
[0103]參見6E圖，執(zhí)行第一退火53。于是，雜質(zhì)從P型摻雜的第三硅層48A擴(kuò)散至P型摻雜的第二硅層47A，并且雜質(zhì)從N型摻雜的第三硅層48B擴(kuò)散至N型摻雜的第二硅層47B。此外，累積在P型摻雜的第二硅層47A中的雜質(zhì)和累積在N型摻雜的第二硅層47B中的雜質(zhì)擴(kuò)散至第一硅層46。第一退火53所造成的擴(kuò)散將稱為“初次擴(kuò)散”。
[0104]通過順序執(zhí)行上述第一雜質(zhì)摻雜50和第二雜質(zhì)摻雜52以及第一退火53，第一至第三硅層都處于摻雜狀態(tài)。即，在凹部44中形成摻雜的含硅層202N和202P。[0105]摻雜的含硅層包括P型摻雜的含硅層202P和N型摻雜的含硅層202N。P型摻雜的含硅層202P包括P型摻雜的第一硅層46A、P型摻雜的第二硅層47A、以及P型摻雜的第三娃層48A。N型摻雜的含娃層202N包括N型摻雜的第一娃層46B、N型摻雜的第二娃層47B、以及N型摻雜的第三硅層48B。P型摻雜的第二硅層47A和N型摻雜的第二硅層47B都摻雜有雜質(zhì)和捕獲物類470。P型摻雜的第一娃層46A和N型摻雜的第一娃層46B以及P型摻雜的第三硅層48A和N型摻雜的第三硅層48B摻雜有雜質(zhì)，但是沒有摻雜捕獲物類。在摻雜的含硅層是多晶硅的情況下，根據(jù)供摻雜用的雜質(zhì)的類型，它變成P型摻雜的多晶硅層或N型摻雜的多晶硅層。
[0106]參見圖6F，在P型摻雜的含硅層202P和N型摻雜的含硅層202N上形成金屬層和柵硬掩模層之后，執(zhí)行柵刻蝕工藝，以在第一 NMOS區(qū)域中和在第二 PMOS區(qū)域中形成凹陷柵結(jié)構(gòu)。在第一 NMOS區(qū)域中形成層疊有N型摻雜的含娃電極203N、金屬電極54B、以及柵硬掩模層55B的凹陷柵結(jié)構(gòu)。在第二 PMOS區(qū)域中形成層疊有P型摻雜的含硅電極203P、金屬電極54A、以及柵硬掩模層55A的凹陷柵結(jié)構(gòu)。金屬電極54A和54B可以包括低電阻物質(zhì)。例如，金屬電極54A和54B可以包括鶴或氮化鈦層。柵硬掩模層55A和55B可以包括氮化硅。在凹陷柵結(jié)構(gòu)中，P型摻雜的含硅電極203P和N型摻雜的含硅電極203N具有填充凹部44的形狀。盡管未示出，但是可以在柵刻蝕工藝之后，執(zhí)行柵間隔件工藝?？梢允褂醚趸琛⒌璧茸鳛闁砰g隔件。
[0107]參見圖6G，可以執(zhí)行第三摻雜?？梢酝ㄟ^使用例如離子注入56A摻雜P型雜質(zhì)，來形成P型源極/漏極區(qū)域57A?？梢酝ㄟ^使用例如離子注入56B來摻雜N型雜質(zhì)，來形成N型源極/漏極區(qū)域57B。
[0108]參見圖6H，執(zhí)行第二退火58。第二退火58可以包括快速熱退火。執(zhí)行第二退火58，以激活注入到P型源極/漏極區(qū)域57A和N型源極/漏極區(qū)域57B中的雜質(zhì)。
[0109]當(dāng)執(zhí)行上述第二退火58時，雜質(zhì)從P型摻雜的第三硅層48A和N型摻雜的第三硅層48B分別擴(kuò)散至P型摻雜的第二硅層47A和N型摻雜的第二硅層47B，以及雜質(zhì)從P型摻雜的第二硅層47A和N型摻雜的第二硅層47B分別擴(kuò)散至P型摻雜的第一硅層46A和N型摻雜的第一硅層46B。第二退火58所造成的擴(kuò)散將稱為“二次擴(kuò)散”。通過二次擴(kuò)散，又將雜質(zhì)摻雜至P型摻雜的第一硅層46A和N型摻雜的第一硅層46B中。
[0110]結(jié)果，在完成第二退火58之后，雜質(zhì)可以均勻地分布在P型摻雜的第三硅層48A和N型摻雜的第三硅層48B、P型摻雜的第二硅層和N型摻雜的第二硅層47B、以及P型摻雜的第一硅層46A和N型摻雜的第一硅層46B中。特別地，可以將雜質(zhì)充分地?fù)诫s至凹部44的深層中，即，P型摻雜的第一硅層46A和N型摻雜的第一硅層46B的下表面。
[0111]從上面描述明顯可知，通過在含硅層200中包含捕獲物類470之后執(zhí)行第一和第二雜質(zhì)摻雜50和52、第一退火53、以及第二退火58，可以將N型和P型雜質(zhì)充分地?fù)诫s至凹部44的深層中。即，當(dāng)執(zhí)行第一和第二雜質(zhì)摻雜50和52時，可以在預(yù)定深度處累積N型和P型雜質(zhì)，以及通過執(zhí)行第一退火53和第二退火58，可以引起N型和P型雜質(zhì)的擴(kuò)散，由此可以將充分大量的N型和P型雜質(zhì)摻雜到凹部44的深層中。
[0112]另外，通過在包含捕獲物類470之后使用注入法來執(zhí)行雜質(zhì)摻雜，可以將雜質(zhì)充分地?fù)诫s到凹部44的深層中，同時抑制滲透現(xiàn)象。
[0113]圖7是說明根據(jù)本發(fā)明的第三實(shí)施例的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。[0114]參見圖7，半導(dǎo)體襯底301具有多個晶體管區(qū)域。多個晶體管區(qū)域可以包括第一區(qū)域和第二區(qū)域。形成隔離區(qū)域302，以使第一區(qū)域與第二區(qū)域彼此隔離。隔離區(qū)域302具有溝槽結(jié)構(gòu)并且可以經(jīng)由STI (淺溝槽隔離)工藝來形成。隔離區(qū)域302可以包括電介質(zhì)層(例如，氧化硅)。第一區(qū)域是形成NMOS的區(qū)域，以及第二區(qū)域是形成PMOS的區(qū)域。在下文中，第一區(qū)域和第二區(qū)域?qū)⒎謩e稱為“第一 NMOS區(qū)域”和“第二 PMOS區(qū)域”。第一 NMOS區(qū)域和第二 PMOS區(qū)域的位置是為了便于說明，可以彼此交換。半導(dǎo)體襯底301可以但不限于由硅、鍺或硅與鍺所形成。另外，可以使半導(dǎo)體襯底301的全部或一部分應(yīng)變。
[0115]在第二 PMOS區(qū)域的半導(dǎo)體襯底301中限定具有預(yù)定深度的凹部303。在第一 NMOS區(qū)域中沒有限定凹部303。
[0116]在凹部303的表面上形成柵電介質(zhì)層304。在第一 NMOS區(qū)域中的半導(dǎo)體襯底301上也形成柵電介質(zhì)層304。
[0117]在第二 PMOS區(qū)域的柵電介質(zhì)層304上形成P型含硅電極300P，P型含硅電極300P形成為凹陷柵結(jié)構(gòu)且延伸到凹部303中。在凹陷柵結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底301中形成P型源極/漏極區(qū)域311A。具體地，在第二 PMOS區(qū)域中的凹陷柵結(jié)構(gòu)包括P型摻雜的含硅電極300P、金屬電極308A以及柵硬掩模層309A。P型摻雜的含硅電極300P包括P型摻雜的第一硅層305A、P型摻雜的第二硅層306A以及P型摻雜的第三硅層307A。P型摻雜的第一硅層305A和P型摻雜的第二硅層306A共形地形成在柵電介質(zhì)層304上，以及P型摻雜的第三硅層307A填充由P型摻雜的第二硅層306A所限定的凹部303。P型摻雜的第一至第三硅層305A、306A及307A可以包括多晶硅層。P型摻雜第一至第三硅層305A、306A和307A可以均勻地?fù)诫s諸如硼的P型雜質(zhì)。P型摻雜的第二硅層306A包含捕獲物類310。捕獲物類310可以包括碳或氮、或碳與氮的混合物。在碳與氮的混合物的情況下，可以通過層疊含氮區(qū)和含碳區(qū)，來形成P型摻雜的第二硅層306A。
[0118]在第一 NMOS區(qū)域中所形成的平面柵結(jié)構(gòu)可以包括N型摻雜的含硅電極300N、金屬電極308B以及柵硬掩模層309B。N型摻雜的含娃電極300N可以包括N型摻雜的第一娃層305B、N型摻雜的第二硅層306B以及N型摻雜的第三硅層307B。N型摻雜的第一至第三硅層305B、306B和307B可以包括多晶硅層。N型摻雜的第一至第三硅層305B、306B和307B可以摻雜有N型雜質(zhì)。N型摻雜的第一至第三硅層305B、306B和307B可以均勻地?fù)诫s諸如磷的雜質(zhì)。N型摻雜的第二硅層306B包含捕獲物類310。捕獲物類310可以包括碳或氮、或碳與氮的混合物。在碳與氮的混合物的情況下，可以通過層疊含氮區(qū)和含碳區(qū)，形成N型摻雜的第二硅層306B。在平面柵結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底301中形成N型源極/漏極區(qū)域311B。
[0119]根據(jù)圖7，NMOS可以包括平面柵結(jié)構(gòu)，以及PMOS可以包括凹陷柵結(jié)構(gòu)。此外，NMOS包括N型摻雜的含硅電極300N，以及PMOS包括P型摻雜的含硅電極300P。N型摻雜的含硅電極300N和P型摻雜的含硅電極300P都包含捕獲物類310。由于捕獲物類310的存在，可以將充分大量的P型雜質(zhì)摻雜至凹部303的深層中。
[0120]在第三實(shí)施例的變型中，捕獲物類310可以包含在P型摻雜的第三硅層307A和N型摻雜的第三硅層307B中，或者捕獲物類310可以包含在P型摻雜的第一硅層305A和N型摻雜的第一硅層305B中。
[0121]圖8A至8H是說明形成依據(jù)本發(fā)明的第三實(shí)施例的晶體管的示例性方法的視圖。在本實(shí)施例中，將描述用于制造CMOS電路的方法。要注意的是，本發(fā)明并非局限于CMOS電路。取而代之，本發(fā)明可以應(yīng)用于形成NMOS或PMOS的所有半導(dǎo)體裝置制造方法。NMOS或PMOS可以形成在CMOS電路中。CMOS電路可以包括至少一個PMOS或NMOS。CMOS電路可以構(gòu)成感測放大器。
[0122]參見圖8A，半導(dǎo)體襯底61具有多個晶體管區(qū)域。多個晶體管區(qū)域可以包括第一區(qū)域和第二區(qū)域。形成隔離區(qū)域62，以使第一區(qū)域與第二區(qū)域彼此隔離。隔離區(qū)域62具有溝槽結(jié)構(gòu)且可以經(jīng)由STI (淺溝槽隔離)工藝來形成。隔離區(qū)域62可以包括電介質(zhì)層(例如，氧化硅)。第一區(qū)域是形成NMOS的區(qū)域，以及第二區(qū)域是形成PMOS的區(qū)域。在下文，第一區(qū)域和第二區(qū)域?qū)⒎謩e稱為“第一 NMOS區(qū)域”和“第二 PMOS區(qū)域”。第一 NMOS區(qū)域和第二PMOS區(qū)域的位置是為了便于說明，可以彼此交換。半導(dǎo)體襯底61可以但不限于由硅、鍺、或硅與鍺所形成。另外，可以使半導(dǎo)體襯底61的全部或一部分應(yīng)變。此外，盡管未示出，但是可以經(jīng)由本領(lǐng)域周知的阱形成工藝在第一NMOS區(qū)域和第二PMOS區(qū)域中形成第一阱和第二阱?？梢栽诘谝?NMOS區(qū)域中形成P型第一阱，以及可以在第二 PMOS區(qū)域中形成N型第二阱。為了形成N型第二阱，可以將諸如磷(P)或砷(As)的N型雜質(zhì)注入半導(dǎo)體襯底61的第二 PMOS區(qū)域。為了形成P型第一阱，可以將諸如硼(B)的P型雜質(zhì)注入半導(dǎo)體襯底61的第一 NMOS區(qū)域。半導(dǎo)體襯底61可以包括含娃物質(zhì)。半導(dǎo)體襯底61可以包括娃襯底或娃鍺襯底。
[0123]在半導(dǎo)體襯底61上形成圖案化的硬掩模層63。通過使用硬掩模層63作為刻蝕阻擋層，刻蝕第二 PMOS區(qū)域中的半導(dǎo)體襯底61的部分，以限定凹部64。硬掩模層63可以包括氧化硅、氮化硅或氧化硅與氮化硅的層疊。此外，硬掩模層63可以包括在刻蝕半導(dǎo)體襯底61時具有刻蝕選擇性的物質(zhì)。凹部64限定在第二 PMOS區(qū)域中。凹部64可以具有根據(jù)溝道長度而有所不同的例如約2000 A的深度。凹部64可以通過干法刻蝕半導(dǎo)體襯底61來限定。于是，凹部64的底部可以具有倒圓的輪廓。盡管未示出，在限定凹部64之后，可以執(zhí)行用于控制閾值電壓的雜質(zhì)的離子注入(稱為“閾值電壓控制離子注入”)。在閾值電壓控制離子注入中，可以為晶體管的溝道選擇適合的雜質(zhì)。在閾值電壓控制離子注入之前，可以在凹部64的表面上形成犧牲層(未示出)。通過形成犧牲層，可使在限定凹部64時所產(chǎn)生的刻蝕損害或缺陷減至最小程度。犧牲層可以使用熱氧化工藝來形成且可以在閾值電壓控制離子注入之后被去除。
[0124]參見圖8B，去除硬掩模層63。在半導(dǎo)體襯底61的整個表面(包括限定凹部64的半導(dǎo)體襯底41的表面)上形成柵電介質(zhì)層65。柵電介質(zhì)層65可以包括氧化娃、氮化娃或高k物質(zhì)。柵電介質(zhì)層65可以經(jīng)由熱氧化、等離子體氧化、原子層沉積(ALD)、化學(xué)氣相沉積(CVD)來形成。隨后，可以將柵電介質(zhì)層65氮化。高k物質(zhì)包括具有高介電常數(shù)的物質(zhì)。高k物質(zhì)通常具有比氧化硅(SiO2)的介電常數(shù)(約3.9)高的介電常數(shù)。高k物質(zhì)實(shí)際比氧化硅厚且具有比氧化硅低的等效氧化物厚度(EOT)。例如，高k物質(zhì)可以包括諸如金屬氧化物或金屬硅酸鹽的含金屬物質(zhì)。金屬氧化物可以例如包括含有諸如鉿(Hf)、鋁(Al)、鑭(La)或鋯(Zr)的金屬的氧化物。金屬氧化物可以包括氧化鉿(Hf02)、氧化鋁(A1203)、氧化鑭(LaO2)、氧化鋯(ZrO2)或其組合。金屬硅酸鹽可以包括含有諸如鉿(Hf)或鋯(Zr)的金屬的硅酸鹽。金屬硅酸鹽可以例如包括鉿硅酸鹽(HfSiO)、鋯硅酸鹽(ZrSiO)或其組合。
[0125]用于形成高k物質(zhì)的工藝可以包括任何適用的沉積技術(shù)。例如，可以使用化學(xué)氣相沉積(CVD)、低壓CVD (LPCVD)、等離子體增強(qiáng)CVD (PECVD)、金屬有機(jī)CVD (MOCVD)、原子層沉積(ALD)、等離子體增強(qiáng)ALD (PEALD)等等。為了形成均勻的薄膜，可以使用等離子體增強(qiáng)ALD(PEALD)。接著可以使高k物質(zhì)暴露給諸如等離子體氮化工藝的氮化工藝。于是，將氮注入高k物質(zhì)。例如，在高k物質(zhì)是鉿硅酸鹽(HfSiO)的情況下，通過氮化工藝形成鉿硅氧氮化物(HfSiON)。以此方式，通過將氮注入金屬硅酸鹽，增加介電常數(shù)，并且可以后續(xù)熱工藝中抑制金屬硅酸鹽的結(jié)晶。
[0126]在半導(dǎo)體襯底61的整個表面(包括柵電介質(zhì)層65)上形成柵導(dǎo)電層，以填充凹部64。柵導(dǎo)電層可以包括未摻雜雜質(zhì)的含娃層300。未摻雜的含娃層300可以至少包括捕獲物類670。
[0127]含硅層300可以包括多重硅層?？梢砸韵聦印⒅虚g層和上層的順序來層疊多重硅層。例如，多重娃層可以包括第一娃層66、第二娃層67和第三娃層68。
[0128]第一娃層66可以包括未摻雜雜質(zhì)的未摻雜娃。例如，第一娃層66可以包括未摻雜的多晶娃?？梢怨残蔚爻练e第一娃層66至未填滿凹部64的厚度。
[0129]在第一娃層66上形成第二娃層67。第二娃層67可以米用與第一娃層66相似的相同方式由未摻雜的多晶娃形成。然而，與第一娃層66不同,第二娃層67可以包括含有捕獲物類670的物質(zhì)。在沉積第一硅層66之后，可以連續(xù)地形成第二硅層67。此外，可以將第二娃層67沉積成與第一娃層66鄰近。第二娃層67中所包含的捕獲物類670可以包括碳或氮。捕獲物類670用來捕獲和儲存雜質(zhì)并且在后續(xù)退火期間將它們擴(kuò)散至周圍結(jié)構(gòu)中。當(dāng)形成第二娃層67時,摻雜和沉積捕獲物類670。于是,第二娃層67是包含捕獲物類670的未摻雜的多晶硅。如果捕獲物類670的濃度太高，則可能會抑制雜質(zhì)的擴(kuò)散。因此，捕獲物類670可以具有等于或小于約101°原子/cm3的濃度。當(dāng)沉積第二硅層67時，可以原位摻雜捕獲物類670。當(dāng)沉積第二硅層67時，除了硅源氣體之外，還可以使含碳?xì)怏w或含氮?dú)怏w流動?？梢允购?xì)怏w和含氮?dú)怏w同時流動，因而第二硅層67可以包含碳和氮兩者作為捕獲物類670。
[0130]在第二娃層67上形成第三娃層68,以填充凹部64。第三娃層68可以由與第一娃層66和第二娃層67相同的物質(zhì)形成。第三娃層68可以包括未摻雜雜質(zhì)的未摻雜的娃。例如,第三娃層68可以包括未摻雜的多晶娃。在另一個實(shí)例中，在通過先使含氮?dú)怏w流動以形成含氮區(qū)后，可以通過使含碳?xì)怏w流動來形成含碳區(qū)。
[0131]將第三硅層68平坦化。可以經(jīng)由回蝕或化學(xué)機(jī)械拋光(CMP)來實(shí)施平坦化。
[0132]以此方式，將含硅層300形成為填充凹部64的物質(zhì)。含硅層300可以包括未摻雜多晶硅的多層結(jié)構(gòu)，多層結(jié)構(gòu)包括含有捕獲物類670的第二硅層67。可以經(jīng)由化學(xué)氣相沉積(CVD)、原子層沉積(ALD)等來沉積第一至第三硅層66、67和68。
[0133]通過順序沉積第一娃層66、第二娃層67和第三娃層68,來填充凹部64。由于在第一硅層66與第三硅層68之間形成包含捕獲物類670的第二硅層67的事實(shí)，完成三明治結(jié)構(gòu)。第一娃層66、第二娃層67和第三娃層68可以具有相同厚度。替選地,第一娃層66和第三娃層68可以具有相同厚度,而第二娃層67可以比第一娃層66和第三娃層68薄。第二娃層67至少布置在凹部64中?？梢詫⒌诙迣?7形成為平行于限定凹部64的襯底51的表面。換言之，可以在離凹部64的表面均勻的距離處形成第二娃層67。第一娃層66布置在凹部64的表面與第二硅層67間。[0134]參見圖8C,在第三娃層68上形成第一掩模圖案69,以覆蓋第一 NMOS區(qū)域。第一掩模圖案69沒有覆蓋第二 PMOS區(qū)域。
[0135]執(zhí)行第一雜質(zhì)摻雜70，以用諸如硼的P型雜質(zhì)摻雜第二 PMOS區(qū)域。第一雜質(zhì)摻雜70可以使用等離子體摻雜法或注入法。例如，可以使用11B作為雜質(zhì)源。
[0136]通過以此方式執(zhí)行第一雜質(zhì)摻雜70，將雜質(zhì)摻雜到第二 PMOS區(qū)域的第三硅層68中。
[0137]當(dāng)使用等離子體摻雜法摻雜雜質(zhì)時，隨著增加能量，在表面上沒有發(fā)生實(shí)質(zhì)濃度變化，而只有基于摻雜深度的濃度分布的斜率改變，從而摻雜深度逐漸地增加。因此，在增加能量的情況下，可以在第二 PMOS區(qū)域的凹部64的深層中增加第三硅層68的雜質(zhì)摻雜濃度。另外，可以使雜質(zhì)擴(kuò)散到第三娃層68下方的第二娃層67。以此方式擴(kuò)散的雜質(zhì)被第二娃層67中所包含的捕獲物類670捕獲,且累積在第二娃層67中。
[0138]在使用注入法的情況下，可以將Rp (注射范圍)設(shè)定至凹部64的深層，來執(zhí)行第一雜質(zhì)摻雜70。因此，雜質(zhì)不僅摻雜至第三硅層68中，而且還摻雜至第二硅層67中。特別地，當(dāng)使用注入法時，因?yàn)榈诙鑼?7中所包含的捕獲物類670抑制滲透，所以雜質(zhì)累積在第二硅層67中。因?yàn)椴东@物類670抑制滲透現(xiàn)象，所以可以充分地增加離子注入能量。此外，可以在高溫下執(zhí)行后續(xù)熱工藝。
[0139]以此方式，通過在含硅層300中形成包含捕獲物類670的第二硅層67，在使用等離子體摻雜法或注入法時，雜質(zhì)可以累積在第二硅層67中。于是，通過第一雜質(zhì)摻雜70，第二PMOS區(qū)域的第三硅層68變成P型摻雜的第三硅層68A，以及第二 PMOS區(qū)域的第二硅層67變成P型摻雜的第二硅層67A。P型摻雜的第二硅層67A包含捕獲物類670。因此，在第二PMOS區(qū)域中形成部分P型摻雜的含硅層301P。
[0140]參見圖8D，去除第一掩模圖案69。
[0141]在部分P型摻雜的含硅層301P上形成第二掩模圖案71，所述第二掩模圖案71覆蓋第二 PMOS區(qū)域，但是沒有覆蓋第一 NMOS區(qū)域。
[0142]執(zhí)行第二雜質(zhì)摻雜72，以用諸如磷(P)的N型雜質(zhì)摻雜第一 NMOS區(qū)域。第二雜質(zhì)摻雜72可以使用等離子體摻雜法或注入法。例如，可以使用31P作為雜質(zhì)源。
[0143]以此方式，在沒有限定凹部的第一 NMOS區(qū)域中執(zhí)行第二雜質(zhì)摻雜72。
[0144]通過第二雜質(zhì)摻雜72，第一 NMOS區(qū)域的第三硅層68和第二硅層67變成N型摻雜的第三硅層68B和N型摻雜的第二硅層67B。N型摻雜的第二硅層67B包含捕獲物類670。因此，在第一 NMOS區(qū)域中形成部分N型摻雜的含硅層301N。
[0145]參見圖SE，執(zhí)行第一退火73。于是，P型雜質(zhì)從P型摻雜的第三硅層68A擴(kuò)散至P型摻雜的第二硅層67A，以及N型雜質(zhì)從N型摻雜的第三硅層68B擴(kuò)散至N型摻雜的第二娃層67B。此外,P型摻雜的第二娃層67A和N型摻雜的第二娃層67B中所累積的雜質(zhì)擴(kuò)散至第一娃層66。第一退火73所造成的擴(kuò)散將稱為“初次擴(kuò)散”。
[0146]通過順序執(zhí)行上述第一雜質(zhì)摻雜70和第二雜質(zhì)摻雜72以及第一退火73，第一至第三娃層都處于摻雜狀態(tài)。S卩，在凹部64中形成P型摻雜的含娃層302P。在第一 NMOS區(qū)域中形成N型摻雜的含硅層302N。
[0147]P型摻雜的含硅層302P包括P型摻雜的第一硅層66A、P型摻雜的第二硅層67A以及P型摻雜的第三硅層68A。N型摻雜的含硅層302N包括N型摻雜的第一硅層66B、N型摻雜的第二硅層67B、以及N型摻雜的第三硅層68B。P型和N型摻雜的第二硅層67A和67B摻雜有雜質(zhì)且摻雜有捕獲物類670。P型和N型摻雜的第一硅層66A和66B以及P型和N型摻雜的第三娃層68A和68B僅摻雜有雜質(zhì)而沒有摻雜捕獲物類。在摻雜的含娃層是多晶硅的情況下，根據(jù)供摻雜用的雜質(zhì)的類型，它變成P型摻雜的多晶硅層或N型摻雜的多晶硅層。
[0148]參見圖8F，在P型和N型摻雜的含硅層302P和302N上形成金屬層和柵硬掩模層之后，執(zhí)行柵刻蝕工藝。在第一 NMOS區(qū)域中形成平面柵結(jié)構(gòu)，以及在第二 PMOS區(qū)域中形成一凹陷柵結(jié)構(gòu)。在第一 NMOS區(qū)域中形成平面柵結(jié)構(gòu)，所述平面柵結(jié)構(gòu)中層疊有N型摻雜的含硅電極303N、金屬電極74B和柵硬掩模層75B。在第二 PMOS區(qū)域中形成凹陷柵結(jié)構(gòu)，所述凹陷柵結(jié)構(gòu)中層疊P型摻雜的含娃電極303P、金屬電極74A和柵硬掩模層75A。形成在凹陷柵結(jié)構(gòu)中的P型摻雜的含硅電極303P延伸至凹部64中。金屬電極74A和74B可以包括低電阻物質(zhì)。例如，金屬電極74A和74B可以包括鎢或氮化鈦。柵硬掩模層75A和75B可以包括氮化硅。盡管未示出，可以在柵刻蝕工藝之后，執(zhí)行柵間隔件工藝?？梢允褂醚趸?、氮化硅等作為柵間隔件。
[0149]參見圖SG，可以執(zhí)行第三摻雜。可以通過使用例如離子注入76A摻雜P型雜質(zhì)，來形成P型源極/漏極區(qū)域77A?？梢酝ㄟ^使用例如離子注入76B摻雜N型雜質(zhì)，來形成N型源極/漏極區(qū)域77B。
[0150]參見圖8H，執(zhí)行第二退火78。第二退火78可以包括快速熱退火。執(zhí)行第二退火78，以激活注入到P型源極/漏極區(qū)域77A和N型源極/漏極區(qū)域77B的雜質(zhì)。
[0151]當(dāng)執(zhí)行上述第二退火78時，雜質(zhì)從P型和N型摻雜的第三硅層68A和68B分別擴(kuò)散到P型和N型摻雜的第二硅層67A和67B，并且雜質(zhì)從P型和N型摻雜的第二硅層67A和67B分別擴(kuò)散至P型和N型摻雜的第一娃層66A和66B。第二退火78所造成的擴(kuò)散將稱為“二次擴(kuò)散”。通過二次擴(kuò)散，又將雜質(zhì)額外地?fù)诫s至P型和N型摻雜的第一硅層66A和66B中。
[0152]結(jié)果，在完成第二退火78之后，可以在P型摻雜的第三硅層68A和N型摻雜的第三硅層68B中、在P型第二硅層67A和N型摻雜的第二硅層67B中，以及在P型摻雜的第一娃層66A和N型摻雜的第一娃層66B中均勻地分布雜質(zhì)。尤其是，可以將雜質(zhì)充分地?fù)诫s至凹部64的深層中，即，P型摻雜的第一硅層66A的下表面。
[0153]從上面的描述顯然可知，通過在含硅層300中包含捕獲物類670之后，執(zhí)行第一雜質(zhì)摻雜70、第一退火73和第二退火78，可以將P型雜質(zhì)充分地?fù)诫s至凹部64的深層中。即，即使在執(zhí)行第一雜質(zhì)摻雜70時，P型雜質(zhì)仍可以累積在預(yù)定深度處，以及可以通過執(zhí)行第一退火73和第二退火78，引起P型雜質(zhì)的擴(kuò)散，由此可將充分大量的P型雜質(zhì)摻雜至凹部64的深層中。
[0154]另外，通過在包含捕獲物類670之后使用注入法執(zhí)行雜質(zhì)摻雜，可以將P型雜質(zhì)充分地?fù)诫s至凹部64的深層中，同時抑制滲透現(xiàn)象。
[0155]圖9是說明根據(jù)本發(fā)明的第四實(shí)施例的具有凹陷柵結(jié)構(gòu)的晶體管的視圖。
[0156]參見圖9，半導(dǎo)體襯底401具有多個晶體管區(qū)域。多個晶體管區(qū)域可以包括第一區(qū)域和第二區(qū)域。形成隔離區(qū)域402，以將第一區(qū)域與第二區(qū)域彼此隔離。隔離區(qū)域402具有溝槽結(jié)構(gòu)并且可以經(jīng)由STI (淺溝槽隔離)工藝來形成。隔離區(qū)域402可以包括電介質(zhì)層(例如，氧化硅)。第一區(qū)域是形成NMOS的區(qū)域，并且第二區(qū)域是形成PMOS的區(qū)域。在下文中，第一區(qū)域和第二區(qū)域?qū)⒎謩e稱為“第一 NMOS區(qū)域”和“第二 PMOS區(qū)域”。第一 NMOS區(qū)域和第二 PMOS區(qū)域的位置是為了便于說明，以及可以彼此交換。半導(dǎo)體襯底401可以但不限于由硅、鍺或硅與鍺形成。另外，可以使半導(dǎo)體襯底401的全部或一部分應(yīng)變。
[0157]在第一 NMOS區(qū)域中的半導(dǎo)體襯底401中限定出預(yù)定深度的凹部403。在第二 PMOS區(qū)域中沒有限定凹部403。
[0158]在凹部403的表面上形成柵電介質(zhì)層404。在第二 PMOS區(qū)域中的半導(dǎo)體襯底401上也形成柵電介質(zhì)層404。
[0159]在第一 NMOS區(qū)域的柵電介質(zhì)層404上形成凹陷柵結(jié)構(gòu)，所述凹陷柵結(jié)構(gòu)包括填充凹部403的N型含硅電極400N。在凹陷柵結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底401中形成N型源極/漏極區(qū)域411A。
[0160]形成在第一 NMOS區(qū)域中的凹陷柵結(jié)構(gòu)可以包括N型摻雜的含硅電極400N、金屬電極408A以及柵硬掩模層409A。N型摻雜的含娃電極400N可以包括N型摻雜的第一娃層405A、N型摻雜的第二硅層406A以及N型摻雜的第三硅層407A。N型摻雜的第一硅層405A和N型摻雜的第二硅層406A共形地形成在柵電介質(zhì)層404上，以及N型摻雜的第三硅層407A填充N型摻雜的第二硅層406A中的凹部403。N型摻雜的第一至第三硅層405A、406A和407A可以包括多晶硅層。N型摻雜的第一至第三硅層405A、406A和407A均勻地?fù)诫s有諸如磷的N型雜質(zhì)的多晶硅層。N型摻雜的第二硅層406A包含捕獲物類410。捕獲物類410可以包括碳或氮、或碳與氮的混合物。在碳與氮的混合物的情況下，可以通過層疊含氮區(qū)和含碳區(qū)，來形成N型摻雜的第二硅層406A。
[0161]在第二PMOS區(qū)域中所形成的平面柵結(jié)構(gòu)可以包括P型摻雜的含硅電極400P、金屬電極408B以及柵硬掩模層409B。P型摻雜的含娃電極400P可以包括P型摻雜的第一娃層405B、P型摻雜的第二硅層406B以及P型摻雜的第三硅層407B。P型摻雜的第一至第三硅層405B.406B和407B可以包括均勻地?fù)诫s有諸如硼的P型雜質(zhì)的多晶硅層。P型摻雜的第二娃層 406B包含捕獲物類410。capture species410may include carbon or nitrogen, or amixture of carbon and nitrogen.捕獲物類410可以包括碳或氮、或碳與氮的混合物。在碳與氮的混合物的情況下，可以通過層疊含氮區(qū)和含碳區(qū)，形成P型摻雜的第二硅層406B。在平面柵結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底401中形成P型源極/漏極區(qū)域411B。
[0162]根據(jù)圖9，PMOS包括平面柵結(jié)構(gòu)，以及NMOS包括凹陷柵結(jié)構(gòu)。此外，NMOS包括N型摻雜的含硅電極400N，以及PMOS包括P型摻雜的含硅電極400P。N型摻雜的含硅電極400N和P型摻雜的含硅電極400P都包含捕獲物類410。由于捕獲物類410的存在，可以將充分大量的N型雜質(zhì)摻雜至凹部403的深層中。
[0163]在第四實(shí)施例的變型中，捕獲物類410可以包含在N型和P型摻雜的第三硅層407A和407B中，或者捕獲物類410可以包含在N型和P型摻雜的第一硅層405A和405B中。
[0164]圖10A至10H是說明形成根據(jù)本發(fā)明的第四實(shí)施例的晶體管的示例性方法的視圖。在本實(shí)施例中，將描述用于制造CMOS電路的方法。要注意的是，本發(fā)明并非局限于CMOS電路。取而代之，本發(fā)明可以應(yīng)用于用于形成NMOS和PMOS的所有半導(dǎo)體器件制造方法。此外，本發(fā)明可以應(yīng)用于制造NMOS的方法和制造PMOS的方法中的每種方法。NMOS和PMOS形成在CMOS電路中。CMOS電路包括至少一個PMOS或NMOS。CMOS電路可以構(gòu)成感測放大器。
[0165]參見圖10A，半導(dǎo)體襯底81具有多個晶體管區(qū)域。所述多個晶體管區(qū)域可以包括第一區(qū)域和第二區(qū)域。形成隔離區(qū)域82，以將第一區(qū)域與第二區(qū)域彼此隔離。隔離區(qū)域82具有溝槽結(jié)構(gòu)并且可以經(jīng)由STI (淺溝槽隔離)工藝來形成。隔離區(qū)域82可以包括電介質(zhì)層(例如，氧化硅)。第一區(qū)域是形成NMOS的區(qū)域，以及第二區(qū)域是形成PMOS的區(qū)域。在下文，第一區(qū)域和第二區(qū)域?qū)⒎謩e稱為“第一 NMOS區(qū)域”和“第二 PMOS區(qū)域”。第一 NMOS區(qū)域和第二 PMOS區(qū)域的位置是為了方便說明，可以彼此交換。半導(dǎo)體襯底81可以但不限于由硅、鍺或硅與鍺形成。另外，可以使半導(dǎo)體襯底81的全部或一部分應(yīng)變。此外，盡管未示出，但是可以經(jīng)由本領(lǐng)域周知的阱形成工藝來在第一 NMOS區(qū)域和第二 PMOS區(qū)域中形成第一阱和第二阱。首先，可以在第一 NMOS區(qū)域中形成第一 P型阱，以及可以在第二 PMOS區(qū)域中形成第二 N型阱。為了形成N型第二阱，可以將諸如磷(P)或砷(As)的N型雜質(zhì)注入半導(dǎo)體襯底81的第一 NMOS區(qū)域中。為了形成P型第一阱，可以將諸如硼(B)的P型雜質(zhì)注入半導(dǎo)體襯底81的第二 PMOS區(qū)域。半導(dǎo)體襯底81可以包括含硅物質(zhì)。半導(dǎo)體襯底81可以包括硅襯底或硅鍺襯底。
[0166]在半導(dǎo)體襯底81上形成圖案化的硬掩模層83。通過使用硬掩模層83作為刻蝕阻擋層刻蝕半導(dǎo)體襯底81的部分，來限定出凹部84。硬掩模層83可以包括氧化硅、氮化硅、或氧化硅與氮化硅的層疊。此外，硬掩模層83可以包括在刻蝕半導(dǎo)體襯底81時具有刻蝕選擇性的物質(zhì)。凹部84限定在第一 NMOS區(qū)域中。凹部84可以具有例如約2000+A的深度，所述深度依據(jù)溝道長度而有所不同?？梢酝ㄟ^干法刻蝕半導(dǎo)體襯底81來限定凹部84。于是，凹部84的底部可以具有倒圓的輪廓。盡管未示出，在限定凹部84之后，可以執(zhí)行用于控制閾值電壓的雜質(zhì)的離子注入(以下，稱為“閾值電壓控制離子注入”)。在閾值電壓控制離子注入中，可以為晶體管的溝道選擇適合的雜質(zhì)。在閾值電壓控制離子注入之前，可以在凹部84的表面上形成犧牲層(未示出)。通過形成犧牲層，可使在限定凹部84時所產(chǎn)生的刻蝕損害和/或缺陷減至最小程度?？梢允褂脽嵫趸に嚕纬蔂奚鼘?，以及可以在閾值電壓控制離子注入之后去除犧牲層。
[0167]參見圖10B，去除硬掩模層83。在半導(dǎo)體襯底81的整個表面(包括限定凹部84的半導(dǎo)體襯底81的表面)上形成柵電介質(zhì)層85。柵電介質(zhì)層85可以包括氧化娃、氮化娃或高介電常數(shù)(高k)物質(zhì)。柵電介質(zhì)層85可以經(jīng)由熱氧化、等離子體氧化、原子層沉積(ALD)、化學(xué)氣相沉積(CVD)等來形成。隨后，可以將柵電介質(zhì)層85氮化。高k物質(zhì)包括具有高介電常數(shù)的物質(zhì)。高k物質(zhì)通常具有比氧化硅(SiO2)的介電常數(shù)(約3.9)高的介電常數(shù)。高k物質(zhì)實(shí)質(zhì)上比氧化硅厚且具有比氧化硅低的等效氧化物厚度(EOT)值。例如，高k物質(zhì)可以包括諸如金屬氧化物或金屬硅酸鹽的含金屬物質(zhì)。金屬氧化物例如可以包括含有諸如鉿(Hf )、鋁(Al)、鑭(La)或鋯(Zr )的金屬的氧化物。金屬氧化物可以包括氧化鉿(HfO2)、氧化鋁(Al2O3)、氧化鑭(LaO2)、氧化鋯(ZrO2)或其組合。金屬硅酸鹽可以包括含有諸如鉿(Hf )或鋯(Zr)的金屬的硅酸鹽。金屬硅酸鹽可以包括鉿硅酸鹽(HfSiO)、鋯硅酸鹽(ZrSiO)或其組合。
[0168]用于形成高k物質(zhì)的工藝可以包括任何適用的沉積技術(shù)。例如，可以使用化學(xué)氣相沉積(CVD)、低壓CVD (LPCVD)、等離子體增強(qiáng)CVD (PECVD)、金屬有機(jī)CVD (M0CVD)、原子層沉積(ALD)、等離子體增強(qiáng)ALD (PEALD)等等。為了形成均勻的薄膜，可以使用等離子體增強(qiáng)ALD(PEALD)。隨后可以使高k物質(zhì)暴露給諸如等離子體氮化工藝的氮化工藝。于是，將氮注入高k物質(zhì)。例如，在高k物質(zhì)是鉿硅酸鹽(HfSiO)的情況下，通過氮化工藝形成鉿硅氧氮化物(HfSiON)。以此方式，通過將氮注入金屬硅酸鹽，增加介電常數(shù)，以及可在后續(xù)熱工藝中抑制金屬硅酸鹽的結(jié)晶。
[0169]在半導(dǎo)體襯底81的整個表面(包括柵電介質(zhì)層85)上形成柵導(dǎo)電層，以填充凹部84。柵導(dǎo)電層可以包括未摻雜雜質(zhì)的含娃層400。未摻雜的含娃層400可以至少包括捕獲物類870。
[0170]含硅層400可以包括多個硅層?？梢圆捎孟聦印⒅虚g層和上層的順序來層疊多個娃層。例如，多個娃層可以包括第一娃層86、第二娃層87以及第三娃層88。
[0171]首先,第一娃層86可以包括未摻雜雜質(zhì)的未摻雜的娃。例如,第一娃層86可以包括未摻雜的多晶娃。可以共形地沉積第一娃層86至未填滿凹部84的厚度。
[0172]在第一娃層86上形成第二娃層87。第二娃層87可以由與第一娃層86相似的方式由未摻雜的多晶娃形成。然而，與第一娃層86不同,第二娃層87可以包括含有捕獲物類870的物質(zhì)。在沉積第一硅層86后，可以連續(xù)地形成第二硅層87。此外，可以將第二硅層87沉積成與第一娃層86鄰近。在第二娃層87中所包含的捕獲物類870可以包括碳或氮。捕獲物類870用來捕獲和儲存雜質(zhì)并且在后續(xù)退火期間將它們擴(kuò)散至周圍結(jié)構(gòu)中。當(dāng)形成第二硅層87時，捕獲物類870摻雜至第二硅層87中。于是，第二硅層87是包含捕獲物類870的未摻雜的多晶硅。如果捕獲物類870的濃度太高，則可能會抑制雜質(zhì)的擴(kuò)散。因此，捕獲物類870可以具有等于或小于約101°原子/cm3的濃度。當(dāng)沉積第二硅層87時，可以原位摻雜捕獲物類870。當(dāng)沉積第二硅層87時，除了硅源氣體之外，還可以使含碳?xì)怏w或含氮?dú)怏w流動?？梢允购?xì)怏w和含氮?dú)怏w同時流動，于是第二硅層87可以包含碳和氮兩者作為捕獲物類870。在另一個實(shí)例中，在通過先使含氮?dú)怏w流動以形成含氮區(qū)后，可以通過使含碳?xì)怏w流動以形成含碳區(qū)。
[0173]在第二硅層87上形成第三硅層88，以填充凹部84。第三硅層88可以由與第一硅層86和第二娃層87相同的物質(zhì)形成。第三娃層88可以包括未摻雜雜質(zhì)的未摻雜的娃。第三娃層88可以包括未摻雜的多晶娃。
[0174]將第三硅層88平坦化。可以經(jīng)由回蝕或化學(xué)機(jī)械拋光(CMP)來實(shí)施平坦化。
[0175]以此方式，將含硅層400形成為填充凹部84的物質(zhì)。含硅層400可以包括未摻雜的多晶硅的多層結(jié)構(gòu)，多層結(jié)構(gòu)包括含有捕獲物類870的第二硅層87?？梢越?jīng)由化學(xué)氣相沉積(CVD)、原子層沉積(ALD)等來沉積第一至第三硅層86、87和88。
[0176]通過順序沉積第一娃層86、第二娃層87和第三娃層88,填充凹部84。由于在第一娃層86與第三娃層88之間形成含有捕獲物類870的第二娃層87的事實(shí),完成三明治結(jié)構(gòu)。第一娃層86、第二娃層87和第三娃層88可以具有相同厚度。替選地,第一娃層86和第三娃層88可以具有相同厚度,而第二娃層87可以比第一娃層86和第三娃層88薄。
[0177]參見圖10C，在第三硅層88上形成覆蓋第二 PMOS區(qū)域且開放第一 NMOS區(qū)域的第一掩模圖案89。也就是說，將第一掩模圖案89形成為開放NMOS區(qū)域。
[0178]執(zhí)行第一雜質(zhì)摻雜90，用諸如磷的N型雜質(zhì)摻雜第一 NMOS區(qū)域。第一雜質(zhì)摻雜90可以使用等離子體摻雜法或注入法。例如，可以使用31P作為雜質(zhì)源。[0179]通過以此方式執(zhí)行第一雜質(zhì)摻雜90,將雜質(zhì)摻雜至第一 NMOS區(qū)域的第三娃層88中。
[0180]當(dāng)使用等離子體摻雜法摻雜雜質(zhì)時，隨著增加能量，在表面上沒有發(fā)生實(shí)質(zhì)濃度變化，而只有基于摻雜深度的濃度分布的斜率改變，從而摻雜深度逐漸地增加。因此，在增加能量的情況下，可以在第一 NMOS區(qū)的凹部84的深層中增加第三硅層88的雜質(zhì)摻雜濃度。另外，可以使雜質(zhì)擴(kuò)散至第三硅層88下面的第二硅層87。以此方式擴(kuò)散的雜質(zhì)被第二硅層87中所包含的捕獲物類870捕獲，且累積在第二硅層87中。
[0181]在使用注入法的情況下，可以通過將Rp (注射范圍)設(shè)定至第一 NMOS區(qū)域的凹部84的深層，執(zhí)行第一雜質(zhì)摻雜90。因此，雜質(zhì)不僅摻雜至第三硅層88中，而且還摻雜至第二硅層87中。特別地，當(dāng)使用注入法時，因?yàn)榈诙鑼?7中包含的捕獲物類870抑制滲透，所以在第二硅層87中累積雜質(zhì)。因?yàn)椴东@物類870抑制滲透現(xiàn)象，所以可以充分地增加離子注入能量。此外，可以在高溫下執(zhí)行后續(xù)熱工藝。
[0182]以此方式，通過在含硅層400中形成含有捕獲物類870的第二硅層87，可以在使用等離子體摻雜法或注入法時，在第二硅層87中累積雜質(zhì)。于是，通過第一雜質(zhì)摻雜90，第一NMOS區(qū)域的第三硅層88變成N型摻雜的第三硅層88A，以及第一 NMOS區(qū)域的第二硅層87變成N型摻雜的第二硅層87A。N型摻雜的第二硅層87A包含捕獲物類870。因此，在第一NMOS區(qū)域中形成部分N型摻雜的含硅層401N。
[0183]參見圖10D，去除第一掩模圖案89。
[0184]在部分N型摻雜的含硅層40IN上形成第二掩模圖案91，第二掩模圖案91覆蓋第一 NMOS區(qū)域而沒有覆蓋第二 PMOS區(qū)域。
[0185]執(zhí)行第二雜質(zhì)摻雜92，以用諸如硼的P型雜質(zhì)摻雜第二 PMOS區(qū)域。第二雜質(zhì)摻雜92可以使用等離子體摻雜法或注入法。例如，可以使用11B作為雜質(zhì)源。
[0186]以此方式，在沒有限定凹部的第二 PMOS區(qū)域中執(zhí)行第二雜質(zhì)摻雜92。
[0187]通過第二雜質(zhì)摻雜92，第二 PMOS區(qū)域的第三硅層88變成P型摻雜的第三硅層88B，并且第二 PMOS區(qū)域的第二硅層87變成P型摻雜的第二硅層87B。P型摻雜的第二硅層87B包含捕獲物類870。因此，在第二 PMOS區(qū)域中形成部分P型摻雜的含硅層401P。
[0188]參見圖10E,執(zhí)行第一退火93。于是,雜質(zhì)從N型摻雜的第三娃層88A擴(kuò)散至N型摻雜的第二硅層87A，并且從P型摻雜的第三硅層88B擴(kuò)散至P型摻雜的第二硅層87B。此夕卜，N型摻雜的第二硅層87A和P型摻雜的第二硅層87B中所累積的雜質(zhì)擴(kuò)散至第一硅層86。第一退火93所造成的擴(kuò)散將稱為“初次擴(kuò)散”。
[0189]通過順序執(zhí)行上述第一雜質(zhì)摻雜90和第二雜質(zhì)摻雜92以及第一退火93，第一至第三硅層均處于摻雜狀態(tài)。即，在凹部84中形成N型摻雜的含硅層402N。
[0190]在第二 PMOS區(qū)域中形成P型摻雜的含硅層402P。N型摻雜的含硅層402N可以包括N型摻雜的第一硅層86A、N型摻雜的第二硅層87A以及N型摻雜的第三硅層88A。P型摻雜的含硅層402P可以包括P型摻雜的第一硅層86B、P型摻雜的第二硅層87B以及P型摻雜的第三硅層88B。N型摻雜的第二硅層87A和P型摻雜的第二硅層87B都摻雜有雜質(zhì)和捕獲物類870。N型摻雜的第一硅層86A和P型摻雜的第一硅層、以及N型摻雜的第三硅層88A和P型摻雜的第三硅層88B摻雜有雜質(zhì)，但是沒有摻雜捕獲物類。在摻雜的含硅層是多晶硅的情況下，它根據(jù)所摻雜的雜質(zhì)的類型成為P型摻雜的多晶硅層或N型摻雜的多晶娃層。
[0191]參見圖10F，在N型摻雜的含硅層402N和P型摻雜的含硅層402P上形成金屬層和柵硬掩模層后，執(zhí)行柵刻蝕工藝，以在第一 NMOS區(qū)域中形成凹陷柵結(jié)構(gòu)，并且在第二 PMOS區(qū)域中形成平面柵結(jié)構(gòu)。
[0192]在第一NMOS區(qū)域中形成凹陷柵結(jié)構(gòu)，所述凹陷柵結(jié)構(gòu)中層疊有N型摻雜的含硅電極403N、金屬電極94A以及柵硬掩模層95A。在第二 PMOS區(qū)域中形成平面柵結(jié)構(gòu)，所述平面柵結(jié)構(gòu)中層疊有P型摻雜的含娃電極403P、金屬電極94B以及柵硬掩模層95B。將凹陷柵結(jié)構(gòu)配置成將N型摻雜的含硅電極403N填充凹部84。金屬電極94A和94B可以包括諸如鎢或氮化鈦的低電阻物質(zhì)。柵硬掩模層95A和95B可以包括氮化硅。盡管未示出，可以在柵刻蝕工藝之后，執(zhí)行柵間隔件工藝。可以使用氧化硅、氮化硅等作為柵間隔件。
[0193]參見圖10G，可以執(zhí)行第三摻雜?？梢酝ㄟ^使用例如離子注入96B來摻雜P型雜質(zhì)，來形成P型源極/漏極區(qū)域97B。可以通過使用例如離子注入96A摻雜N型雜質(zhì)，來形成N型源極/漏極區(qū)域97A。
[0194]參見圖10H，執(zhí)行第二退火98。第二退火98可以包括快速熱退火。實(shí)施第二退火98，以將注入N型源極/漏極區(qū)域97A和P型源極/漏極區(qū)域97B中的雜質(zhì)激活。
[0195]當(dāng)如上述執(zhí)行第二退火98時，雜質(zhì)從N型摻雜的第三硅層88A擴(kuò)散至N型摻雜的第二硅層87A以及從P型摻雜的第三硅層88B擴(kuò)散至P型摻雜的第二硅層87B，并且雜質(zhì)從N型摻雜的第二硅層87A擴(kuò)散至N型摻雜的第一硅層86A，以及從P型摻雜的第二硅層87B擴(kuò)散至P型摻雜的第一硅層86B。第二退火98所造成的擴(kuò)散將稱為“二次擴(kuò)散”。通過二次擴(kuò)散，又將雜質(zhì)摻雜至N型摻雜的第一硅層86A和P型摻雜的第一硅層86B中。
[0196]結(jié)果，在完成第二退火98后，雜質(zhì)可以均勻地分布在N型摻雜的第三硅層88A和P型摻雜的第三硅層88B中、在N型摻雜的第二硅層87A和P型摻雜的第二硅層87B中、以及在N型第一硅層86A和P型摻雜的第一硅層86B中。特別地，雜質(zhì)可以充分地?fù)诫s至凹部84的深層(即，N型摻雜的第一硅層86A的下表面)中。
[0197]從上面的描述顯然可知，通過在含硅層400中包含捕獲物類870之后執(zhí)行第一雜質(zhì)摻雜90、第一退火93和第二退火98，可以將N型雜質(zhì)充分地?fù)诫s至凹部84的深層中。即，即使在執(zhí)行第一雜質(zhì)摻雜90時，N型雜質(zhì)仍可以累積在預(yù)定深度，以及通過執(zhí)行第一退火93和第二退火98，可以引起雜質(zhì)的擴(kuò)散，由此可以將充分大量的N型雜質(zhì)摻雜至凹部84的深層中。
[0198]另外，通過在包含捕獲物類870之后使用注入法，執(zhí)行雜質(zhì)摻雜，可以將N型雜質(zhì)充分地?fù)诫s至凹部84的深層中，同時抑制滲透現(xiàn)象。
[0199]從上面的描述顯然可知，在本發(fā)明的實(shí)施例中，提供如下優(yōu)點(diǎn):形成雜質(zhì)，然后使用等離子體摻雜法執(zhí)行雜質(zhì)注入，可以將雜質(zhì)充分地?fù)诫s至凹部的深層中。
[0200]此外，在本發(fā)明的實(shí)施例中，提供如下優(yōu)點(diǎn):因?yàn)樾纬砂糜诓东@雜質(zhì)的捕獲物類的硅層，然后使用注入法執(zhí)行雜質(zhì)注入，所以可以將雜質(zhì)充分地?fù)诫s至凹部的深層中，同時抑制滲透現(xiàn)象的發(fā)生。
[0201]因此，在本發(fā)明的實(shí)施例中，即使柵電極的高度因在凹陷柵結(jié)構(gòu)中增加，仍可以改善含硅電極的雜質(zhì)摻雜效率。
[0202]盡管已經(jīng)參照具體的實(shí)施例描述了本發(fā)明，但是對于本領(lǐng)域技術(shù)人員顯然的是，在不脫離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可以進(jìn)行各種變化和修改。
【權(quán)利要求】
1.一種制造晶體管的方法，包括以下步驟: 在半導(dǎo)體襯底中形成凹部； 在所述半導(dǎo)體襯底之上形成柵電介質(zhì)層； 在所述柵電介質(zhì)層之上形成柵導(dǎo)電層，所述柵導(dǎo)電層包括作為捕獲區(qū)的層； 用雜質(zhì)摻雜所述柵導(dǎo)電層，其中在所述捕獲區(qū)中累積所述雜質(zhì)；以及 通過執(zhí)行退火，使所述雜質(zhì)擴(kuò)散。
2.如權(quán)利要求1所述的方法，其中，在所述凹部中形成所述捕獲區(qū)。
3.如權(quán)利要求1所述的方法，其中，所述捕獲區(qū)包含捕獲所述雜質(zhì)的捕獲物類。
4.如權(quán)利要求3所述的方法，其中，所述捕獲物類包括碳和氮中的至少一種。
5.如權(quán)利要求1所述的方法，其中，所述柵導(dǎo)電層包括硅層。
6.一種制造晶體管的方法，包括以下步驟: 在半導(dǎo)體襯底中形成凹部； 在所述半導(dǎo)體襯底之上形成柵電介質(zhì)層； 在所述柵電介質(zhì)層之上形成包括下層、中間層和上層的柵導(dǎo)電層，其中所述中間層包含捕獲物類； 用第一雜質(zhì)摻雜所述柵導(dǎo)電層，其`中在所述中間層中累積所述第一雜質(zhì)； 通過執(zhí)行退火，使所述第一雜質(zhì)擴(kuò)散。
7.如權(quán)利要求6所述的方法，其中，在所述凹部中形成所述中間層。
8.如權(quán)利要求6所述的方法，其中，所述捕獲物類包括碳和氮中的至少一種。
9.如權(quán)利要求6所述的方法，其中，形成所述柵導(dǎo)電層的步驟還包括以下步驟: 原位摻雜所述捕獲物類至所述中間層中。
10.如權(quán)利要求6所述的方法，其中，所述下層、所述中間層和所述上層包括未摻雜的多晶娃。
11.如權(quán)利要求6所述的方法，其中，所述第一雜質(zhì)包括硼或磷。
12.如權(quán)利要求6所述的方法，還包括以下步驟: 在使所述第一雜質(zhì)擴(kuò)散后，在所述柵導(dǎo)電層之上形成金屬層； 通過刻蝕所述金屬層和所述柵導(dǎo)電層，形成柵結(jié)構(gòu)； 通過摻雜第二雜質(zhì)至所述柵結(jié)構(gòu)兩側(cè)的所述半導(dǎo)體襯底中，形成源極/漏極區(qū)域；以及 通過執(zhí)行退火，使第二雜質(zhì)在所述源極/漏極區(qū)域中擴(kuò)散。
13.一種制造晶體管的方法，包括: 在半導(dǎo)體襯底的第一區(qū)和第二區(qū)中形成凹部； 在具有所述凹部的所述半導(dǎo)體襯底之上形成柵電介質(zhì)層； 在所述柵電介質(zhì)層之上，在所述第一區(qū)域中和在所述第二區(qū)域中形成柵導(dǎo)電層，所述柵導(dǎo)電層包括下層、中間層和上層，其中所述中間層包含捕獲物類； 用第一雜質(zhì)摻雜所述第一區(qū)域中的所述柵導(dǎo)電層，以及用與所述第一雜質(zhì)不同的第二雜質(zhì)摻雜所述第二區(qū)域中的所述柵導(dǎo)電層，其中所述第一雜質(zhì)和所述第二雜質(zhì)分別聚集在所述第一區(qū)域中和所述第二區(qū)域中的所述中間層中；以及 通過執(zhí)行退火，使分別在所述第一區(qū)域和所述第二區(qū)域中的所述第一雜質(zhì)和所述第二雜質(zhì)擴(kuò)散。
14.如權(quán)利要求13所述的方法，其中，在所述凹部中形成所述中間層。
15.如權(quán)利要求13所述的方法，其中，所述捕獲物類包括碳和氮中的至少一種。
16.如權(quán)利要求13所述的方法，其中，形成所述柵導(dǎo)電層還包括以下步驟: 將所述捕獲物類原位摻雜到所述中間層中。
17.如權(quán)利要求13所述的方法，其中，所述第一雜質(zhì)包括硼，以及所述第二雜質(zhì)包括磷。
18.如權(quán)利要求13所述的方法，其中，所述下層、所述中間層以及所述上層包括未摻雜的多晶硅。
19.如權(quán)利要求13所述的方法，其中，所述第一區(qū)域?yàn)镻MOS區(qū)域，以及所述第二區(qū)域?yàn)镹MOS區(qū)域。
20.如權(quán)利要求13所述的方法，還包括以下步驟: 在使所述第一雜質(zhì)和所述第二雜質(zhì)擴(kuò)散之后，在所述柵導(dǎo)電層之上形成金屬層； 通過刻蝕所述金屬層和所述柵 導(dǎo)電層，形成柵結(jié)構(gòu)； 通過摻雜第三雜質(zhì)到所述柵結(jié)構(gòu)兩側(cè)之上的所述半導(dǎo)體襯底中，形成源極/漏極區(qū)域；以及 通過執(zhí)行退火，使所述第三雜質(zhì)在所述源極/漏極區(qū)域中擴(kuò)散。
21.一種制造晶體管的方法，包括以下步驟: 在半導(dǎo)體襯底之上形成柵電介質(zhì)層，所述半導(dǎo)體襯底包括限定凹部的第一區(qū)域和具有平坦表面的第二區(qū)域； 在所述柵電介質(zhì)層之上在第一區(qū)域中和在所述第二區(qū)域中形成柵導(dǎo)電層，所述柵導(dǎo)電層包括下層、中間層和上層，其中所述中間層包含捕獲物類； 用第一雜質(zhì)摻雜所述第一區(qū)域中的所述柵導(dǎo)電層，以及用與所述第一雜質(zhì)不同的第二雜質(zhì)摻雜所述第二區(qū)域中的所述柵導(dǎo)電層，其中所述第一雜質(zhì)和所述第二雜質(zhì)分別累積在所述第一區(qū)域中和所述第二區(qū)域中的所述中間層中；以及 通過執(zhí)行退火，使所述第一雜質(zhì)和所述第二雜質(zhì)分別在所述第一區(qū)域中和在所述第二區(qū)域中擴(kuò)散。
22.如權(quán)利要求21所述的方法，其中，在所述凹部中形成所述第一區(qū)域中的所述中間層。
23.如權(quán)利要求21所述的方法，其中，所述捕獲物類包括碳和氮中的至少一種。
24.如權(quán)利要求21所述的方法，還包括以下步驟: 在使所述第一雜質(zhì)和所述第二雜質(zhì)擴(kuò)散之后，在所述柵導(dǎo)電層之上形成金屬層； 通過刻蝕所述金屬層和所述柵導(dǎo)電層，分別在所述第一區(qū)域和所述第二區(qū)域中形成凹陷柵結(jié)構(gòu)和平面柵結(jié)構(gòu)； 通過摻雜第三雜質(zhì)到所述凹陷柵結(jié)構(gòu)和所述平面柵結(jié)構(gòu)的兩側(cè)之上的所述半導(dǎo)體襯底中，來形成源極/漏極區(qū)域；以及 通過執(zhí)行退火，使所述第三雜質(zhì)在所述源極/漏極區(qū)域中擴(kuò)散。
25.—種半導(dǎo)體裝置，包括: 半導(dǎo)體襯底，所述半導(dǎo)體襯底包括多個晶體管區(qū)域；凹部，所述凹部限定在所述多個晶體管區(qū)域中的至少一個中； 柵電介質(zhì)層，所述柵電介質(zhì)層形成在具有所述凹部的所述半導(dǎo)體襯底之上；以及凹陷柵結(jié)構(gòu)，所述凹陷柵結(jié)構(gòu)形成在所述凹部中和在所述柵電介質(zhì)層之上，所述凹陷柵結(jié)構(gòu)包括下層、中間層和上層，其中所述中間層包含捕獲物類以累積被摻雜到所述凹陷柵結(jié)構(gòu)中的雜質(zhì)。
26.如權(quán)利要求25所述的半導(dǎo)體裝置，其中，所述中間層位于所述凹部中。
27.如權(quán)利要求25所述的半導(dǎo)體裝置，其中，所述捕獲物類包括碳和氮中的至少一種。
28.如權(quán)利要求25所述的半導(dǎo)體裝置，其中，所述下層、所述中間層和所述上層包括摻雜硼或磷的多晶硅層。
29.如權(quán)利要求25所述的半導(dǎo)體裝置，其中，所述凹陷柵結(jié)構(gòu)包括CMOS電路的柵結(jié)構(gòu)。
30.如權(quán)利要求25所述的半導(dǎo)體裝置，還包括: 形成在所述柵電介質(zhì)層之上的平面柵結(jié)構(gòu)，所述平面柵結(jié)構(gòu)包括所述下層、所述中間層和所述上層，其中所述`中間層包含捕獲物類以累積被摻雜至所述平面柵結(jié)構(gòu)中的雜質(zhì)。
【文檔編號】H01L21/336GK103515243SQ201310136189
【公開日】2014年1月15日 申請日期:2013年4月18日 優(yōu)先權(quán)日:2012年6月29日
【發(fā)明者】盧徑奉, 殷庸碩, 李美梨 申請人:愛思開海力士有限公司