制造FinFET器件的方法
【專利摘要】本發(fā)明首先通過接收FinFET前體來制造FinFET器件。FinFET前體包括襯底，位于襯底上的鰭，位于鰭的兩側(cè)上的隔離區(qū)和位于襯底上的偽柵極堆疊件，該偽柵極堆疊件包括環(huán)繞鰭的一部分，這被稱為柵極溝道區(qū)。去除偽柵極堆疊件以形成柵極溝槽并且在柵極溝槽中沉積柵極介電層。在柵極介電層上共形的沉積金屬應(yīng)激層(MSL)。在MSL上沉積覆蓋層。對(duì)MSL施加熱處理以實(shí)現(xiàn)體積膨脹。然后去除覆蓋層并且在MSL上形成金屬柵極(MG)。
【專利說明】制造FinFET器件的方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體涉及半導(dǎo)體領(lǐng)域，更具體地，涉及制造FinFET器件的方法。
【背景技術(shù)】
[0002]半導(dǎo)體集成電路(IC)工業(yè)經(jīng)歷了指數(shù)式增長(zhǎng)。IC材料和設(shè)計(jì)方面的技術(shù)改進(jìn)產(chǎn)生了數(shù)代1C，每一代都比先前一代具有更小更復(fù)雜的電路。在IC發(fā)展的過程中，功能密度(即，每一芯片區(qū)域互連器件的數(shù)目)通常增大而幾何尺寸(即，使用制造工藝可制造的最小的部件(或線))卻縮小。按比例縮小工藝通常提供了提高生產(chǎn)效率和降低相關(guān)成本的益處。
[0003]這樣的按比例縮小還增加了加工和制造IC的復(fù)雜性，為實(shí)現(xiàn)這些改進(jìn)，需要IC加工和制造方面類似的發(fā)展。例如，已經(jīng)引入諸如鰭狀場(chǎng)效應(yīng)晶體管(FinFET)的三維晶體管來代替平面晶體管。盡管目前的FinFET器件和制造FinFET器件的方法通常已經(jīng)足以實(shí)現(xiàn)預(yù)期的目的，但是它們不能在各方面都盡如人意。例如，形成三維應(yīng)變溝道在FinFET工藝發(fā)展中增加了挑戰(zhàn)。我們期望在該領(lǐng)域繼續(xù)改進(jìn)。

【發(fā)明內(nèi)容】

[0004]為解決上述問題，本發(fā)明提供了一種用于制造鰭式場(chǎng)效應(yīng)晶體管(FinFET)器件的方法，該方法包括:接收FinFET前體，所述FinFET前體包括:襯底；鰭，位于所述襯底上；隔離區(qū)，位于所述鰭的兩側(cè)；和偽柵極堆疊件，位于所述襯底上，包括環(huán)繞所述鰭的一部分；去除所述偽柵極堆疊件，以形成柵極溝槽；在所述柵極溝槽的柵極溝道區(qū)中沉積柵極介電層；在所述柵極介電層上形成金屬應(yīng)激源層(MSL);在所述MSL上沉積覆蓋層；對(duì)所述MSL實(shí)施熱處理；在所述熱處理之后去除所述覆蓋層；以及在所述MSL上形成金屬柵極(MG)。
[0005]其中，選擇所述MSL，以在所述熱處理期間具有基本上更大的體積膨脹。
[0006]其中，所述MSL包括非晶態(tài)鎢(a -W)。
[0007]其中，所述MSL 包括選自由 T1、Ag、Al、TiAlN, TaC, TaCN, TaSiN, Mn、Zr、TiN, TaN,Ru、Mo、Al、WN、Co、N1、TiC、TiAlC, TaAlC和Cu所組成的組中的一種或多種導(dǎo)電材料。
[0008]其中，通過原子層沉積(ALD)來形成a -ff的所述MSL。
[0009]其中，通過如下步驟形成所述a-W:
[0010]在所述柵極介電層上基本共形地沉積多晶W層；以及
[0011]對(duì)所述多晶W層施加注入工藝，以將其轉(zhuǎn)化為所述a-W。
[0012]其中，所述熱處理的溫度基本上高于所述MSL的沉積工藝的溫度。
[0013]其中，選擇所述覆蓋層，以在所述熱處理期間具有比所述MSL的體積膨脹基本上更小的體積膨脹。
[0014]其中，所述覆蓋層包括氮化硅，而所述MSL包括α-W層。
[0015]其中，所述覆蓋層包括氮化硅，而所述MSL包括a-W。
[0016]其中，選擇所述覆蓋層的厚度，以滿足所述柵極溝道的誘導(dǎo)應(yīng)變的預(yù)定幅度。[0017]其中，選擇所述MSL的厚度，以與所述覆蓋層的厚度相配合，從而滿足所述柵極溝道的誘導(dǎo)應(yīng)變的預(yù)定幅度。
[0018]其中，在去除所述覆蓋層之后，所述MSL保留在柵極介電層的頂部。
[0019]其中，所述MG包括在接受所述熱處理之后沉積在W的所述MSL上的多晶W層。
[0020]此外，還提供了一種用于制造鰭式場(chǎng)效應(yīng)晶體管(FinFET)器件的方法，該方法包括:接收FinFET前體,所述FinFET前體包括:襯底；鰭,位于所述襯底上；隔離區(qū),位于所述鰭的兩側(cè)；和偽柵極堆疊件，位于所述襯底上，環(huán)繞所述鰭的一部分(柵極溝道區(qū))；去除所述偽柵極堆疊件，以露出所述柵極溝道區(qū)；在所述溝道區(qū)中沉積高k(HK)柵極介電層；在所述HK柵極介電層上沉積共形的金屬應(yīng)激源層(MSL)，其中，選擇所述MSL以在后續(xù)的熱處理中獲得第一體積膨脹；在所述MSL上沉積覆蓋層，其中，選擇所述覆蓋層以在所述后續(xù)的熱處理中獲得第二體積膨脹，所述第二體積膨脹基本上小于所述第一體積膨脹；對(duì)所述MSL實(shí)施熱處理，以實(shí)現(xiàn)所述第一體積膨脹，其中，所述熱處理的溫度基本上高于MSL沉積的溫度；在所述熱處理之后去除所述覆蓋層；以及在所述MSL上形成金屬柵極(MG)。
[0021]其中，所述MSL包括非晶態(tài)鎢(α-W)。
[0022]其中，通過如下步驟形成所述a -W的MSL:在所述柵極介電層上沉積基本共形的多晶W層；以及對(duì)所述多晶W層施加注入工藝，以將其轉(zhuǎn)化為所述a-W。
[0023]其中，所述覆蓋層包括氮化硅。
[0024]此外，還提供了一種用于制造鰭式場(chǎng)效應(yīng)晶體管(FinFET)器件的方法，該方法包括:接收FinFET前體,所述FinFET前體包括:襯底；鰭,位于所述襯底上；隔離區(qū),位于所述鰭的兩側(cè)；和偽柵極堆疊件，位于所述襯底上，包括環(huán)繞所述鰭的一部分(柵極溝道區(qū))的至少一個(gè)偽柵極堆疊件；去除所述偽柵極堆疊件，以露出所述柵極溝道區(qū)；在所述溝道區(qū)中沉積高k(HK)柵極介電層；在所述HK柵極介電層上沉積共形的非晶態(tài)鎢(a-W)金屬應(yīng)激源層(MSL);在所述a -W MSL上沉積氮化硅(SiN)覆蓋層；對(duì)所述a -ff MSL實(shí)施熱處理以將其轉(zhuǎn)化為多晶W，從而實(shí)現(xiàn)基本的體積膨脹；在所述熱處理之后去除所述SiN覆蓋層；以及在所述多晶W的所述MSL上形成金屬柵極(MG)。
[0025]其中，所述熱處理的溫度基本上高于所述a -W MSL沉積的溫度。
【專利附圖】

【附圖說明】
[0026]當(dāng)結(jié)合附圖進(jìn)行閱讀時(shí)，根據(jù)下面詳細(xì)的描述可以更好地理解本發(fā)明。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實(shí)踐，各種部件沒有被按比例繪制并且僅僅用于說明的目的。實(shí)際上，為了清楚的討論，各種部件的尺寸可以被任意增加或減少。
[0027]圖1是根據(jù)本發(fā)明的各方面用于制造FinFET器件的實(shí)例方法的流程圖。
[0028]圖2是根據(jù)本發(fā)明的各方面FinFET前體的側(cè)面透視圖。
[0029]圖3A示出沿圖2中的線A-A獲得的FinFET前體的截面圖。
[0030]圖3B示出沿圖2中的線B-B獲得的FinFET前體的截面圖。
[0031]圖4A、圖5A、圖6A、圖7A和圖8A示出沿圖2中的線A-A獲得的FinFET器件的截面圖。
[0032]圖4B、圖5B、圖6B、圖7B和圖8B示出沿圖2中的線B-B獲得的FinFET器件的截面圖?！揪唧w實(shí)施方式】
[0033]為了實(shí)施本發(fā)明的不同的部件，本發(fā)明提供了許多不同的實(shí)施例或?qū)嵗?。以下描述部件或布置的具體實(shí)例是為了簡(jiǎn)化本發(fā)明。當(dāng)然，這些僅僅是實(shí)例而不用于限制。例如，以下的描述中第一部件形成在第二部件上方或上可以包括其中第一部件和第二部件直接接觸形成的實(shí)施例，而且還可以包括其中在第一部件和第二部件之間形成額外的部件，從而第一部件和第二部件不是直接接觸的實(shí)施例。此外，在各種實(shí)例中本發(fā)明可以重復(fù)編號(hào)和/或字母。這種重復(fù)是為了簡(jiǎn)明和清楚的目的并且其本身并不規(guī)定所論述的各種實(shí)施例和/或配置之間的關(guān)系。
[0034]可以從本發(fā)明的一個(gè)或多個(gè)實(shí)施例得益的器件的實(shí)例包括FinFET器件。例如，F(xiàn)inFET器件可以是互補(bǔ)金屬氧化物半導(dǎo)體(CMOS)器件，包括P型金屬氧化物半導(dǎo)體(PMOS)FinFET器件和N型金屬氧化物半導(dǎo)體(NMOS)FinFET器件。本發(fā)明將繼續(xù)公開FinFET實(shí)例來示出本發(fā)明的各種實(shí)施例。然而，應(yīng)該理解，除非明確說明，本發(fā)明不應(yīng)該限于器件的具體類型。
[0035]圖1是根據(jù)本發(fā)明的各方面用于制造FinFET器件的方法100的流程圖。圖2是用于根據(jù)圖1的方法制造的FinFET(標(biāo)記為參考標(biāo)號(hào)200)的前體的側(cè)面透視圖。圖3A、圖4A、圖5A、圖6A、圖7A和圖8A示出沿圖2中的線A-A獲得的FinFET器件的截面圖。圖3B、圖4B、圖5B、圖6B、圖7B和圖8B示出沿圖2中的線B-B獲得的FinFET器件的截面圖，線B-B垂直于線A-A的方向。應(yīng)該理解，可以在該方法之前、期間和之后提供額外的步驟，并且對(duì)于該方法的其他實(shí)施例，可以代替或者排除所描述的這些步驟中的一些步驟。
[0036]參考圖1、圖2、圖3A和圖3B，方法100開始于步驟102，接收FinFET前體(precursor) 200。FinFET前體200包括襯底210。襯底210可以是塊狀硅襯底?？蛇x地，襯底210可以包括諸如晶體結(jié)構(gòu)的娃或者鍺的元素半導(dǎo)體；諸如娃鍺、碳化娃、砷化鎵、磷化鎵、磷化銦、砷化銦和/或銻化銦的化合物半導(dǎo)體；或者它們的組合?？赡艿囊r底210還包括絕緣體上硅(SOI)襯底。使用注氧隔離(SMOX)、晶圓接合和/或其他合適的方法來制造SOI襯底。
[0037]一些示例性的襯底210還包括絕緣層。絕緣層包括任何合適的材料，包括氧化娃、藍(lán)寶石和/或它們的組合。示例性的絕緣層可以是埋氧層(BOX)。通過諸如注入(例如SIM0X)、氧化、沉積和/或其他合適的工藝來形成絕緣層。在一些示例性的FinFET前體200中，絕緣層是絕緣體上硅襯底的部件(例如層)。
[0038]FinFET前體200還可以包括位于襯底210上的各種摻雜區(qū)。摻雜區(qū)可以摻雜諸如硼或BF2的P型摻雜物；諸如磷或砷的η型摻雜物；或者它們的組合。摻雜區(qū)可以直接形成在襯底210上、P阱結(jié)構(gòu)中、N阱結(jié)構(gòu)中、雙阱結(jié)構(gòu)中或者使用凸起結(jié)構(gòu)。襯底210可以進(jìn)一步包括各種有源區(qū)，諸如配置用于N型金屬氧化物半導(dǎo)體晶體管器件的區(qū)和配置用于P型金屬氧化物半導(dǎo)體晶體管器件的區(qū)。
[0039]FinFET前體200還可以包括形成在襯底210上的隔離區(qū)220以隔離襯底210的有源區(qū)?？梢允褂脗鹘y(tǒng)的隔離技術(shù)(諸如淺溝槽隔離(STI))來形成隔離區(qū)220，以限定和電隔離各種區(qū)。隔離區(qū)220包括氧化硅、氮化硅、氮氧化硅、氣隙、其他合適的材料或者它們的組合。通過任何合適的工藝來形成隔離區(qū)220。例如，STI的形成包括光刻工藝、在襯底210中蝕刻溝槽的蝕刻工藝(例如，通過使用干蝕刻和/或濕蝕刻)、用一種或多種介電材料填充溝槽(例如，通過使用化學(xué)汽相沉積工藝)的沉積。在一些實(shí)例中，填充的溝槽可以具有多層結(jié)構(gòu)，諸如由氮化硅或氧化硅填充的熱氧化物襯層。在本實(shí)施例中，余留在溝槽間的襯底210形成鰭225，并且鰭225被隔離區(qū)220隔開。
[0040]FinFET前體200還可以包括形成在襯底210上方的一個(gè)或多個(gè)偽柵極堆疊件240，其包括位于鰭225的一部分上方的部分(被稱為柵極溝道區(qū)230)。在實(shí)施高溫?zé)峁に?諸如源極/漏極形成期間的熱工藝)之后，用高k(HK)和金屬柵極(MG)來代替?zhèn)螙艠O堆疊件240。偽柵極堆疊件240可以包括介電層242、多晶硅層244。通過任何合適的工藝或處理來形成偽柵極堆疊件240。例如，可以通過包括沉積、光刻圖案化和蝕刻工藝的步驟來形成柵極堆疊件240。沉積工藝包括化學(xué)汽相沉積(CVD)、物理汽相沉積(PVD)、原子層沉積(ALD)、其他合適的方法、和/或它們的組合。光刻圖案化工藝包括光刻膠涂覆(例如旋涂)、軟烘焙、掩模對(duì)準(zhǔn)、曝光、曝光后烘焙、光刻膠顯影、沖洗、干燥(例如硬烘焙)、其他合適的工藝、和/或它們的組合。蝕刻工藝包括干蝕刻、濕蝕刻、和/或其他蝕刻方法(例如反應(yīng)離子蝕刻)。介電層242包括氧化硅、氮化硅或者任何其他合適的材料。
[0041]FinFET前體200還可以包括沿偽柵極堆疊件240形成的側(cè)壁間隔件250。側(cè)壁間隔件250可以包括諸如氧化硅、氮化硅、碳化硅、氮氧化硅、或它們的組合的介電材料。用于側(cè)壁間隔件250的典型的形成方法包括，在柵極堆疊件上方沉積介電材料，然后非均勻的回蝕刻介電材料?；匚g刻工藝可以包括多步驟蝕刻以獲得蝕刻選擇性、靈活性和期望的過蝕刻控制。
[0042]FinFET前體200還可以包括形成在襯底210上的源極/漏極部件260?？梢酝ㄟ^使柵極溝道區(qū)230旁邊的鰭225的一部分凹進(jìn)以形成源極/漏極凹槽并且在源極/漏極凹槽中的凹進(jìn)的鰭225上外延生長(zhǎng)半導(dǎo)體材料層來形成源極/漏極部件260。半導(dǎo)體材料層包括諸如鍺(Ge)或娃(Si)的元素半導(dǎo)體材料；或者諸如砷化鎵(GaAs)、砷化招鎵(AlGaAs)的化合物半導(dǎo)體材料；或者諸如硅鍺(SiGe)、磷砷化鎵(GaAsP)的合金半導(dǎo)體。外延工藝包括CVD沉積技術(shù)(例如汽相外延(VPE)和/或超高真空CVD(UHV-CVD))、分子束外延、和/或其他合適的工藝?？梢酝ㄟ^一種或多種外延或外延工藝來形成源極/漏極部件260?？梢栽谕庋庸に嚻陂g原位摻雜源極/漏極部件260。例如，外延生長(zhǎng)的SiGe源極/漏極部件260可以摻雜硼；以及外延生長(zhǎng)的Si外延源極/漏極部件260可以摻雜碳以形成S1:C源極/漏極部件，摻雜磷以形成S1:P源極/漏極部件，或者摻雜碳和磷以形成SiCP源極/漏極部件。在一個(gè)實(shí)施例中，非原位摻雜源極/漏極部件260，可以實(shí)施注入工藝(即結(jié)點(diǎn)注入工藝)以摻雜源極/漏極部件260?？梢詫?shí)施一種或多種退火工藝來激活源極/漏極外延部件。退火工藝包括快速熱退火(RTA)和/或激光退火工藝。
[0043]FinFET前體200還可以包括形成在襯底210上的層間介電(ILD)層270，其包括位于偽柵極堆疊件240之間的部分。ILD層270包括氧化硅、氮氧化物或者其他合適的材料。ILD層270包括單層或多層。通過諸如CVD、ALD和旋涂(SOG)的合適的技術(shù)來形成ILD層270?？梢詫?shí)施化學(xué)機(jī)械拋光(CMP)工藝來去除多余的ILD層270并且使ILD層270的頂面與偽柵極堆疊件240的頂面齊平。
[0044]參考圖1和圖4A-圖4B，一旦接收到FinFET前體200，該方法100繼續(xù)進(jìn)行步驟104，去除偽柵極堆疊件240以露出鰭255的柵極溝道區(qū)230進(jìn)而在FinFET器件500上形成柵極溝槽305?？梢酝ㄟ^光刻圖案化和蝕刻工藝去除偽柵極堆疊件240?？蛇x地，可以通過選擇性濕蝕刻或者選擇性干蝕刻去除偽柵極堆疊件240。
[0045]參考圖1和圖5A-圖5B，該方法100繼續(xù)進(jìn)行步驟106，在襯底210上的溝道區(qū)230上方沉積柵極介電層310。柵極介電層310可以包括通過諸如原子層沉積(ALD)、化學(xué)汽相沉積(CVD)和臭氧氧化的任何合適的方法沉積的界面層(IL)。IL包括氧化物、HfSiO和氮氧化物。柵極介電層310還可以包括通過合適的技術(shù)沉積在IL上的高k(HK)介電層，這些技術(shù)諸如ALD、CVD、金屬有機(jī)CVD(MOCVD)、物理汽相沉積(PVD)、熱氧化、和它們的組合、或者其他合適的技術(shù)。HK介電層可以包括LaO、A10、ZrO, TiO、Ta2O5> Y2O3> SrTiO3 (STO)、BaTiO3(BTO)、BaZrO、HfZrO、HfLaO、HfSiO、LaSiO、AlSiO、HfTaO、HfTiO、(Ba,Sr)TiO3 (BST)、A1203、Si3N4、氮氧化硅(SiON)、或者其他合適的材料。
[0046]參考圖1和圖6A-圖6B，方法100繼續(xù)進(jìn)行步驟108，在柵極溝槽305中的柵極溝道區(qū)230上的柵極介電層310上沉積金屬應(yīng)激源層(MSL, metal stressor layer)320和覆蓋層 330。MSL320 可以包括 T1、Ag、Al、TiAlN, TaC, TaCN, TaSiN, Mn、Zr、TiN, TaN, Ru、Mo、Al、WN、Cu、W、Co、N1、TiC、TiAlC, TaAlC或者任何合適的材料。在柵極介電層310上基本共形地沉積具有第一厚度A的MSL320?？梢酝ㄟ^PVD、ALD、CVD或者它們的組合來沉積MSL320。覆蓋層330可以包括氮化硅(SiN)、碳化硅(SiC)、氮氧化硅(SiON)、氮碳化硅(SiCN)，或者其他合適的材料?？梢酝ㄟ^低壓CVD (LPCVD)、等離子體增強(qiáng)CVD (PECVD)、原子層沉積CVD (ALDCVD)，或者其他合適的工藝來沉積覆蓋層330。覆蓋層330具有第二厚度t2。
[0047]在本實(shí)施例中，形成具有晶體結(jié)構(gòu)的MSL320，從而使其在后續(xù)的熱處理中經(jīng)歷體積膨脹(之后將詳細(xì)描述)。同時(shí)，形成覆蓋層330，從而其在后續(xù)的熱處理中經(jīng)歷比其中一個(gè)MSL320基本上更小的體積膨脹。在一個(gè)實(shí)施例中，通過CVD在柵極溝道區(qū)230上的柵極介電層310上基本共形地沉積非晶鎢(a -ff)MSL320,并且在a -ff MSL320上沉積SiN覆蓋層。在另一實(shí)施例中，首先在柵極介電層310上共形地沉積多晶W層，然后將注入工藝(諸如惰性氣體，包括氬注入和氦注入)施加至多晶W層以將其轉(zhuǎn)化為a-WMSL320。之后，在a -W MSL320上沉積SiN覆蓋層330。
[0048]參考圖1和圖7A-圖7B，方法100繼續(xù)進(jìn)行步驟110，實(shí)施熱處理以再結(jié)晶FinFET器件500的MSL320。在熱處理期間，MSL320在覆蓋層330下方獲得體積膨脹，這引起朝向下面的柵極溝道區(qū)230的有效應(yīng)變。在本實(shí)施例中，熱處理的溫度高于形成MSL層320的溫度。MSL320的厚度從&增加至t3。熱處理可以包括快速熱退火(RTA)、激光退火、熔爐退火、和/或閃光燈退火。在熱處理之后，從柵極溝道區(qū)230去除覆蓋層330。去除工藝可以包括濕蝕刻或者干蝕刻工藝。例如，通過含磷酸的蝕刻工藝來去除SiN覆蓋層330。又例如，通過氫氟酸(HF)或者緩沖的HF來蝕刻掉SiN覆蓋層。
[0049]參考圖1和圖8A-圖8B，方法100繼續(xù)進(jìn)行步驟112，去除位于MSL320上的覆蓋層330并且在MSL320上形成金屬柵極(MG) 340。通過干蝕刻、濕蝕刻、和/或其他蝕刻方法來去除覆蓋層330。MG340可以包括單層或多層。MG340可以包括T1、Ag、Al、TiAIN、TaC、TaCN、TaSiN、Mn、Zr、TiN、TaN、Ru、Mo、Al、WN、Cu、W、Co、N1、TiC、TiAlC、TaAlC、或者任何合適的材料。可以通過ALD、PVD、CVD、或者其他合適的工藝來形成MG340。例如，MG340包括沉積在再結(jié)晶的W MSL320上的多晶W。
[0050]可以實(shí)施CMP以去除多余的MG340、MSL320和介電層310。CMP為MG340和ILD層270提供了基本上平坦的頂面。
[0051]可以在方法100之前、期間和之后提供額外的步驟，并且對(duì)于方法100的其他實(shí)施例來說，可以代替、排除或者移動(dòng)所描述的這些步驟的一些步驟。
[0052]FinFET器件500可以包括額外的部件，這可以通過后續(xù)的工藝來形成。例如，可以在襯底上方形成各種接觸件/通孔/線和多層互連部件(例如，金屬層和層間電介質(zhì))，被配置以連接器件500的各種部件或結(jié)構(gòu)。例如，多層互連件包括諸如傳統(tǒng)的通孔或接觸件的垂直互連件，和諸如金屬線的水平互連件。各種互連部件可以實(shí)施包括銅、鎢和/或硅化物的各種導(dǎo)電材料。
[0053]基于以上所述，本發(fā)明提供了用于制造FinFET器件的方法。該方法對(duì)金屬M(fèi)SL采用MSL形成和熱處理以獲得MSL的體積膨脹。該方法證明了實(shí)現(xiàn)三維柵極溝道應(yīng)變來提高載流子遷移率和提高器件性能。
[0054]本發(fā)明提供了制造FinFET器件的許多不同的實(shí)施例，其提供了優(yōu)于目前的方法的一個(gè)或多個(gè)改進(jìn)。在一個(gè)實(shí)施例中，一種用于制造FinFET器件的方法包括接收FinFET前體。FinFET前體包括襯底，位于襯底上的鰭，位于鰭的兩側(cè)上的隔離區(qū)，和位于襯底上的偽柵極堆疊件，其環(huán)繞鰭的一部分(被稱為柵極溝道區(qū))。該方法還包括去除偽柵極堆疊件以形成柵極溝槽，在柵極溝槽中的柵極溝道區(qū)中沉積柵極介電層，在柵極溝道區(qū)上的柵極介電層上形成共形的金屬應(yīng)激源層(MSL)，在MSL上沉積覆蓋層，對(duì)MSL實(shí)施熱處理以實(shí)現(xiàn)體積膨脹，在熱處理之后去除覆蓋層，以及在柵極溝道區(qū)上的MSL上形成金屬柵極(MG)。
[0055]在另一實(shí)施例中，一種用于制造FinFET器件的方法包括接收FinFET前體。FinFET前體包括襯底，位于襯底上的鰭，位于鰭的兩側(cè)上的隔離區(qū)和位于襯底上的偽柵極堆疊件，其環(huán)繞鰭的一部分(被稱為柵極溝道區(qū))。該方法還包括去除偽柵極堆疊件以露出柵極溝道區(qū)，在柵極溝道區(qū)中沉積高k(HK)柵極介電層，在HK柵極介電層上沉積共形的金屬應(yīng)激源層(MSL)。選擇MSL以在后續(xù)的熱處理中獲得第一體積膨脹。該方法還包括在MSL上沉積覆蓋層。選擇覆蓋層以在后續(xù)的熱處理中獲得第二體積膨脹，從而第二體積膨脹基本上小于第一體積膨脹。該方法還包括對(duì)MSL實(shí)施熱處理以實(shí)現(xiàn)第一體積膨脹。熱處理的溫度基本上高于MSL沉積的溫度。該方法還包括在熱處理之后去除覆蓋層以及在MSL上形成金屬柵極(MG)。
[0056]在又一實(shí)施例中，一種用于制造FinFET器件的方法包括接收FinFET前體。FinFET前體包括襯底，位于襯底上的鰭，位于鰭的兩側(cè)上的隔離區(qū)，和位于襯底上的偽柵極堆疊件，其環(huán)繞鰭的一部分(被稱為柵極溝道區(qū))。該方法還包括去除偽柵極堆疊件以露出柵極溝道區(qū)，在柵極溝道區(qū)上沉積高k(HK)柵極介電層，在HK柵極介電層上沉積非晶態(tài)的鎢(a -ff)金屬應(yīng)激源層(MSL)，在a -W MSL上沉積氮化硅(SiN)覆蓋層；對(duì)a -ff MSL實(shí)施熱處理以將其轉(zhuǎn)化為多晶W進(jìn)而實(shí)現(xiàn)基本的體積膨脹，在熱處理之后去除SiN覆蓋層以及在多晶W MSL上形成金屬柵極(MG)。
[0057]上面論述了若干實(shí)施例的部件，使得本領(lǐng)域普通技術(shù)人員可以更好地理解本發(fā)明的各個(gè)方面。本領(lǐng)域普通技術(shù)人員應(yīng)該理解，可以很容易地使用本發(fā)明作為基礎(chǔ)來設(shè)計(jì)或更改其他用于達(dá)到與這里所介紹實(shí)施例相同的目的和/或?qū)崿F(xiàn)相同優(yōu)點(diǎn)的處理和結(jié)構(gòu)。本領(lǐng)域普通技術(shù)人員也應(yīng)該意識(shí)到，這種等效構(gòu)造并不背離本發(fā)明的精神和范圍，并且在不背離本發(fā)明的精神和范圍的情況下，可以進(jìn)行多種變化、替換以及改變。
【權(quán)利要求】
1.一種用于制造鰭式場(chǎng)效應(yīng)晶體管(FinFET)器件的方法，所述方法包括: 接收FinFET前體，所述FinFET前體包括: 襯底； 鰭,位于所述襯底上； 隔離區(qū)，位于所述鰭的兩側(cè)；和 偽柵極堆疊件，位于所述襯底上，包括環(huán)繞所述鰭的一部分； 去除所述偽柵極堆疊件，以形成柵極溝槽； 在所述柵極溝槽的柵極溝道區(qū)中沉積柵極介電層； 在所述柵極介電層上形成金屬應(yīng)激源層(MSL)； 在所述MSL上沉積覆蓋層； 對(duì)所述MSL實(shí)施熱處理； 在所述熱處理之后去除所述覆蓋層；以及 在所述MSL上形成金屬柵極(MG)。
2.根據(jù)權(quán)利要求1所述的方法，其中，選擇所述MSL，以在所述熱處理期間具有基本上更大的體積膨脹。
3.根據(jù)權(quán)利要求2所述的方法，其中，所述MSL包括非晶態(tài)鎢(a-W)。
4.根據(jù)權(quán)利要求2所述的方法，其中，所述MSL包括選自由T1、Ag、Al、TiAlN,TaC,TaCN, TaSiN, Mn、Zr、TiN, TaN, Ru、Mo、Al、WN、Co、N1、TiC、TiAlC, TaAlC 和 Cu 所組成的組中的一種或多種導(dǎo)電材料。
5.根據(jù)權(quán)利要求3所述的方法，其中，通過原子層沉積(ALD)來形成α-W的所述MSL。
6.根據(jù)權(quán)利要求3所述的方法，其中，通過如下步驟形成所述a-W: 在所述柵極介電層上基本共形地沉積多晶W層；以及 對(duì)所述多晶W層施加注入工藝，以將其轉(zhuǎn)化為所述α -W。
7.根據(jù)權(quán)利要求1所述的方法，其中，所述熱處理的溫度基本上高于所述MSL的沉積工藝的溫度。
8.根據(jù)權(quán)利要求1所述的方法，其中，選擇所述覆蓋層，以在所述熱處理期間具有比所述MSL的體積膨脹基本上更小的體積膨脹。
9.一種用于制造鰭式場(chǎng)效應(yīng)晶體管(FinFET)器件的方法，所述方法包括: 接收FinFET前體，所述FinFET前體包括: 襯底； 鰭,位于所述襯底上； 隔離區(qū)，位于所述鰭的兩側(cè)；和 偽柵極堆疊件，位于所述襯底上，環(huán)繞所述鰭的一部分(柵極溝道區(qū))； 去除所述偽柵極堆疊件，以露出所述柵極溝道區(qū)； 在所述溝道區(qū)中沉積高k(HK)柵極介電層； 在所述HK柵極介電層上沉積共形的金屬應(yīng)激源層(MSL)，其中，選擇所述MSL以在后續(xù)的熱處理中獲得第一體積膨脹； 在所述MSL上沉積覆蓋層，其中，選擇所述覆蓋層以在所述后續(xù)的熱處理中獲得第二體積膨脹，所述第二體積膨脹基本上小于所述第一體積膨脹；對(duì)所述MSL實(shí)施熱處理，以實(shí)現(xiàn)所述第一體積膨脹，其中，所述熱處理的溫度基本上高于MSL沉積的溫度； 在所述熱處理之后去除所述覆蓋層；以及 在所述MSL上形成金屬柵極(MG)。
10.一種用于制造鰭式場(chǎng)效應(yīng)晶體管(FinFET)器件的方法，所述方法包括: 接收FinFET前體，所述FinFET前體包括: 襯底； 鰭,位于所述襯底上； 隔離區(qū)，位于所述鰭的兩側(cè)；和 偽柵極堆疊件，位于所述襯底上，包括環(huán)繞所述鰭的一部分(柵極溝道區(qū))的至少一個(gè)偽柵極堆疊件； 去除所述偽柵極堆疊件，以露出所述柵極溝道區(qū)； 在所述溝道區(qū)中 沉積高k(HK)柵極介電層； 在所述HK柵極介電層上沉積共形的非晶態(tài)鎢(α-W)金屬應(yīng)激源層(MSL)； 在所述a -W MSL上沉積氮化硅(SiN)覆蓋層； 對(duì)所述a -W MSL實(shí)施熱處理以將其轉(zhuǎn)化為多晶W，從而實(shí)現(xiàn)基本的體積膨脹； 在所述熱處理之后去除所述SiN覆蓋層；以及 在所述多晶W的所述MSL上形成金屬柵極(MG)。
【文檔編號(hào)】H01L21/336GK103972097SQ201310150962
【公開日】2014年8月6日 申請(qǐng)日期:2013年4月26日 優(yōu)先權(quán)日:2013年1月31日
【發(fā)明者】孫詩平, 王菘豊, 林經(jīng)祥, 陳能國, 萬幸仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司