堆疊管芯之間的螺旋形螺旋電感器的制造方法
【專利摘要】本發(fā)明涉及了一種提供了良好電感和Q因數(shù)的多層集成電感器。在一些實(shí)施例中，該集成電感器具有第一電感結(jié)構(gòu)和第二電感結(jié)構(gòu)，第一電感結(jié)構(gòu)帶有設(shè)置在第一集成芯片(IC)管芯上的第一螺旋圖案中的第一金屬層，第二電感結(jié)構(gòu)帶有設(shè)置在第二IC管芯上的第二螺旋圖案中的第二金屬層。第一IC管芯垂直堆疊在第二IC管芯之上。在第一和第二IC管芯之間垂直設(shè)置有導(dǎo)電的互連結(jié)構(gòu)且被配置成電連接第一金屬層和第二金屬層。導(dǎo)電的互連結(jié)構(gòu)在第一和第二電感結(jié)構(gòu)之間提供了相對(duì)較大的距離，從而在大頻率范圍上提供了具有高Q因數(shù)的電感。本發(fā)明還提供了一種堆疊管芯之間的螺旋形螺旋電感器。
【專利說明】堆疊管芯之間的螺旋形螺旋電感器
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體領(lǐng)域，更具體地，本發(fā)明涉及一種堆疊管芯之間的螺旋形螺旋電感器。
【背景技術(shù)】
[0002]電感器是配置為生成存儲(chǔ)能量的磁場的無源電氣部件。電感器用于包括電壓調(diào)節(jié)器和多種RF電路的多種多樣的集成電路應(yīng)用。通常使用現(xiàn)有的集成芯片制造工藝將具有相對(duì)較小的值的電感器直接構(gòu)造在集成電路上。
[0003]電感器設(shè)計(jì)者通常會(huì)關(guān)注集成電感器的電感和品質(zhì)因數(shù)(Q因數(shù))。集成電感器的電感是存儲(chǔ)在電感器中的能量大小的標(biāo)準(zhǔn)。Q因數(shù)是存儲(chǔ)在電感器中的能量大小與電感器中消耗的能量大小的比值(例如，理想電感器具有高Q因數(shù))。
【發(fā)明內(nèi)容】
[0004]為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種多層集成電感器，包括:第一電感結(jié)構(gòu)，包括設(shè)置在第一集成芯片(IC)管芯上的第一導(dǎo)電層；第二電感結(jié)構(gòu)，包括設(shè)置在第二 IC管芯上的第二導(dǎo)電層，所述第二 IC管芯垂直堆疊在所述第一IC管芯上；以及導(dǎo)電互連結(jié)構(gòu)，垂直設(shè)置在所述第一 IC管芯和所述第二 IC管芯之間且被配置成電連接所述第一導(dǎo)電層和所述第二導(dǎo)電層。
[0005]在所述多層集成電感器中，所述導(dǎo)電互連結(jié)構(gòu)包括一個(gè)或多個(gè)微凸塊或銅柱。
[0006]在所述多層集成電感器中，所述導(dǎo)電互連結(jié)構(gòu)包括鐵酸鹽化合物。
[0007]在所述多層集成電感器中，進(jìn)一步包括:底部填充層，設(shè)置在所述第一導(dǎo)電層和所述第二導(dǎo)電層之間且被配置成圍繞所述導(dǎo)電互連結(jié)構(gòu)。
[0008]在所述多層集成電感器中，所述第一電感結(jié)構(gòu)包括繞著第一軸線卷繞第一多匝的螺旋圖案，所述第一軸線垂直于所述第一 IC管芯；并且所述第二電感結(jié)構(gòu)包括繞著第二軸線卷繞第二多匝的螺旋圖案，所述第二軸線垂直于所述第二 IC管芯。
[0009]在所述多層集成電感器中，所述第一軸線和所述第二軸線以非零偏移量相分離。
[0010]在所述多層集成電感器中，進(jìn)一步包括:第三電感結(jié)構(gòu)，包括垂直堆疊在所述第二IC管芯上的第三IC管芯上的第三導(dǎo)電層；以及第二導(dǎo)電互連結(jié)構(gòu)，垂直位于所述第二 IC管芯和所述第三IC管芯之間且被配置成電連接所述第二導(dǎo)電層和所述第三導(dǎo)電層。
[0011]在所述多層集成電感器中，所述第一電感結(jié)構(gòu)包括第一蜿蜒圖案，所述第一蜿蜒圖案沿著其長度在第一方向上卷繞、隨后在與所述第一方向相反的第二方向上卷繞；并且所述第二電感結(jié)構(gòu)包括第二蜿蜒圖案，所述第二蜿蜒圖案沿著其長度在第一方向上卷繞、隨后在與所述第一方向相反的第二方向上卷繞。
[0012]在所述多層集成電感器中，所述第一導(dǎo)電層被設(shè)置為第一圖案，所述第二導(dǎo)電層被設(shè)置為第二圖案；并且其中，所述第一圖案是所述第二圖案的鏡像。
[0013]在所述多層集成電感器中，所述導(dǎo)電互連結(jié)構(gòu)在所述第一電感結(jié)構(gòu)和所述第二電感結(jié)構(gòu)之間提供了范圍在大約20um至大約40um之間的距離。
[0014]在所述多層集成電感器中，所述第一電感結(jié)構(gòu)包括形成在所述第一 IC管芯上的第一鋁再分配層；并且所述第二電感結(jié)構(gòu)包括形成在所述第二 IC管芯上的第二鋁再分配層。
[0015]根據(jù)本發(fā)明的另一方面，提供了 一種多層集成電感器，包括:第一電感結(jié)構(gòu)，包括在第一集成芯片(IC)管芯的第一面上設(shè)置為第一螺旋圖案的第一金屬層；第二電感結(jié)構(gòu)，包括在第二 IC管芯的第一面上設(shè)置為第二螺旋圖案的第二金屬層，所述第二 IC管芯的第一面面向第一 IC管芯的第一面；以及導(dǎo)電互連結(jié)構(gòu)，垂直設(shè)置在所述第一 IC管芯和所述第二 IC管芯之間且被配置成電連接所述第一金屬層和所述第二金屬層。
[0016]在所述多層集成電感器中，所述導(dǎo)電互連結(jié)構(gòu)包括一個(gè)或多個(gè)微凸塊或銅柱。
[0017]在所述多層集成電感器中，進(jìn)一步包括:底部填充層，設(shè)置在所述第一金屬層和所述第二金屬層之間且被配置成圍繞所述導(dǎo)電互連結(jié)構(gòu)。
[0018]在所述多層集成電感器中，所述導(dǎo)電互連結(jié)構(gòu)包括鐵酸鹽化合物。
[0019]在所述多層集成電感器中，所述導(dǎo)電互連結(jié)構(gòu)在所述第一電感結(jié)構(gòu)和所述第二電感結(jié)構(gòu)之間提供了范圍在大約20um至大約40um之間的距離。
[0020]根據(jù)本發(fā)明的又一方面，提供了一種形成多層集成電感器的方法，包括:在第一集成芯片(IC)管芯的第一面上形成第一電感結(jié)構(gòu)；在第二 IC管芯的第一面上形成第二電感結(jié)構(gòu)；以及通過將所述第一電感結(jié)構(gòu)和所述第二電感結(jié)構(gòu)電連接的導(dǎo)電互連結(jié)構(gòu)將所述第
一IC管芯的第一面與所述第二 IC管芯的第一面相連接。
[0021]在所述方法中，所述第一電感結(jié)構(gòu)包括繞著第一軸線卷繞第一多匝的螺旋圖案，所述第一軸線垂直于所述第一 IC管芯；并且所述第二電感結(jié)構(gòu)包括繞著第二軸線卷繞第二多匝的螺旋圖案，所述第二軸線垂直于所述第二 IC管芯。
[0022]在所述方法中，所述導(dǎo)電互連結(jié)構(gòu)包括一個(gè)或多個(gè)微凸塊或銅柱。
[0023]在所述方法中，所述導(dǎo)電互連結(jié)構(gòu)包括鐵酸鹽化合物。
【專利附圖】
【附圖說明】
[0024]圖1示出了所公開的位于堆疊集成芯片(IC)管芯之間的多層集成電感器的一些實(shí)施例的截面圖；
[0025]圖2示出了所公開的位于堆疊IC管芯之間的多層集成電感器的一些其他實(shí)施例的截面圖；
[0026]圖3示出了所公開的位于堆疊IC管芯之間的螺旋電感器的一些實(shí)施例的三維視圖；
[0027]圖4A-圖4B示出了所公開的位于鄰接的可堆疊IC管芯上的電感結(jié)構(gòu)的幾何形狀的一些實(shí)施例；
[0028]圖5A-圖5B示出了所公開的集成電感器的一些可選實(shí)施例；
[0029]圖6A-圖6B示出了包括多個(gè)串聯(lián)連接的電感器的多層電感結(jié)構(gòu)的一些實(shí)施例；
[0030]圖7是在堆疊IC管芯之間形成多層集成電感器的方法的一些實(shí)施例的流程圖。
【具體實(shí)施方式】[0031]在這里參考附圖來進(jìn)行描述，其中，在整個(gè)說明書中類似的參考標(biāo)號(hào)大體上被用來表示類似的元件，并且其中，各種結(jié)構(gòu)沒有按照比例繪制。在下面的說明書中，出于解釋目的描述了大量具體細(xì)節(jié)以便于理解。然而，對(duì)本領(lǐng)域的技術(shù)人員而言較小程度地借助這些具體細(xì)節(jié)來實(shí)踐在此所述的一個(gè)或更多方面是顯而易見的。在其他例子中，以框圖形式示出了已知的結(jié)構(gòu)的器件以便于理解。
[0032]在后段工程(BEOL)金屬化堆疊中，集成電感器通常形成在一個(gè)或更多金屬層中。通常，將形成在不同金屬層上的多個(gè)電感結(jié)構(gòu)串聯(lián)連接在一起，以增大整體電感。例如，多層集成電感器可以包括形成在第一金屬層(例如，Ml層)上的螺旋圈狀圖案中的第一電感結(jié)構(gòu)，該第一金屬層與形成在與第一金屬層垂直分離的第二金屬層(例如，M2層)上的螺旋圈狀圖案中的第二電感結(jié)構(gòu)串聯(lián)連接。螺旋圈狀圖案將由流經(jīng)第一金屬層和第二金屬層的電流所引起的磁通量集中在一起，以將能量存儲(chǔ)在多層電感器內(nèi)。
[0033]然而，集成芯片(IC)部件的縮小尺寸將多層集成電感器的制造復(fù)雜化。例如，在發(fā)展的技術(shù)節(jié)點(diǎn)中，BEOL金屬化堆疊中的金屬層之間的垂直距離較小使得多層集成電感器的電感結(jié)構(gòu)之間距離較小。距離較小使得集成電感器具有低共振頻率和高寄生電容(例如，由于電容與電極間距成反比)。高寄生電容存儲(chǔ)能量使得多層集成電感器的品質(zhì)因數(shù)(Q因數(shù))偏離總能量。另外，使用電感結(jié)構(gòu)的較低金屬層(具有較小寬度和較高電阻)導(dǎo)致產(chǎn)生了減小集成電感器的電感的較高電阻。
[0034]因此，本發(fā)明涉及了提供良好電感和品質(zhì)因數(shù)的多層集成電感器及相關(guān)制造方法。在一些實(shí)施例中，集成電感器包括第一電感結(jié)構(gòu)和第二電感結(jié)構(gòu)，第一電感結(jié)構(gòu)包括設(shè)置在第一集成芯片(IC)管芯上的第一金屬層，第二電感結(jié)構(gòu)包括設(shè)置在第二 IC管芯上的第二金屬層。第一 IC管芯垂直堆疊在第二 IC管芯上。導(dǎo)電互連結(jié)構(gòu)垂直位于第一和第二IC管芯之間且被配置成電連接第一金屬層和第二金屬層。導(dǎo)電互連結(jié)構(gòu)被配置成在第一和第二電感結(jié)構(gòu)之間提供相對(duì)較大的距離，這在較大頻率范圍上提供了高Q因數(shù)。
[0035]圖1示出了所公開的位于堆疊集成芯片(IC)管芯之間的多層集成電感器100的一些實(shí)施例的截面圖。
[0036]多層集成電感器100包括堆疊在第一 IC管芯102上的第二集成芯片(IC)管芯104。在一些實(shí)施例中，一個(gè)或更多第一和第二 IC管芯102和104可以包括娃襯底(例如，具有多個(gè)集成芯片器件)。在其他實(shí)施例中，第一或更多第一和第二 IC管芯102和104可以包括被配置提供結(jié)構(gòu)穩(wěn)定性，改善散熱、改善互連等的中介層襯底(例如，玻璃或硅中介層襯底)。
[0037]第一 IC管芯102包括第一電感結(jié)構(gòu)110,該第一電感結(jié)構(gòu)包括設(shè)置在第一襯底112的第一面上方的第一導(dǎo)電層。在一些實(shí)施例中，第一電感結(jié)構(gòu)110被設(shè)置在介電層108之上，該介電層包括一種或更多種位于半導(dǎo)體襯底100上方的介電材料(例如，氧化物)。在一些實(shí)施例中，第一導(dǎo)電層包括設(shè)置在一個(gè)或更多介電層內(nèi)部的金屬互連層(例如，銅金屬互連層)，該介電層設(shè)置在第一襯底112的第一面之上。在其他實(shí)施例中，第一導(dǎo)電層可以包括形成在BEOL金屬化堆疊之上的再分配層(例如，鋁再分配層)或背面金屬。在一些實(shí)施例中，第一電感結(jié)構(gòu)110可以包括具有導(dǎo)電材料第一螺旋電感器，該導(dǎo)電材料形成了繞著固定中心點(diǎn)卷繞η匝的曲線的螺旋圖案。在其他實(shí)施例中，第一電感結(jié)構(gòu)110可以包括形成非螺旋圖案的導(dǎo)電材料。[0038]第二 IC管芯104包括第二電感結(jié)構(gòu)118，該第二電感結(jié)構(gòu)包括設(shè)置在第二襯底120的第一面上方的第二導(dǎo)電層。在一些實(shí)施例中，第二電感結(jié)構(gòu)118設(shè)置在介電層116之上，該介電層包括一種或更多種位于半導(dǎo)體襯底114之上的介電材料。在一些實(shí)施例中,第二導(dǎo)電層包括設(shè)置在一個(gè)或更多介電層內(nèi)的金屬互連層，該介電層被設(shè)置在第二襯底120的第一面上。在其他實(shí)施例中，第二導(dǎo)電層可以包括形成在BEOL金屬化堆疊之上的再分配層或背面金屬。在一些實(shí)施例中，第二電感結(jié)構(gòu)118可以包括具有導(dǎo)電材料的第二螺旋電感器，該導(dǎo)電材料形成了繞著固定中心點(diǎn)卷繞η匝的曲線的螺旋圖案。在其他實(shí)施例中，第二導(dǎo)電結(jié)構(gòu)118可以包括形成非螺旋圖案的導(dǎo)電材料。
[0039]導(dǎo)電互連結(jié)構(gòu)122垂直位于第一 IC管芯102和第二 IC管芯104之間。導(dǎo)電互連結(jié)構(gòu)122被配置成電連接第一電感結(jié)構(gòu)110和第二電感結(jié)構(gòu)118。在一些實(shí)施例中，導(dǎo)電互連結(jié)構(gòu)122包括一個(gè)或更多微凸塊(例如，鎢微凸塊)或銅柱。
[0040]在一些實(shí)施例中，導(dǎo)電互連結(jié)構(gòu)122包括多個(gè)微凸塊或銅柱，它們被包括在設(shè)置在第一 IC管芯102和第二 IC管芯104之間的底部填充層124內(nèi)。底部填充層124被配置成防止第一 IC管芯102和第二 IC管芯104之間的熱失配。在多個(gè)實(shí)施例中，底部填充層124可以包括可塑的底部填充，該底部填充包括例如，合成樹脂或環(huán)氧樹脂。底部填充層124還可以在第一 IC管芯102和第二 IC管芯104之間提供額外的粘合且保護(hù)導(dǎo)電互連結(jié)構(gòu)122不受到腐蝕性污染(例如，濕氣)的侵害。
[0041]通過連接第一和第二電感結(jié)構(gòu)110和118，通過導(dǎo)電互連結(jié)構(gòu)122可以在第一和第二電感結(jié)構(gòu)110和118之間實(shí)現(xiàn)較大距離。第一和第二電感結(jié)構(gòu)110和118之間的大的距離減小了寄生電容，由此改善了多層集成電感器100的Q因數(shù)。另外，第一和第二電感結(jié)構(gòu)110和118可以由具有大厚度的金屬層形成。金屬層的較大厚度減小了電感結(jié)構(gòu)110和118的電阻，從而改善了多層集成電感器100的電感。
[0042]應(yīng)該理解，所公開的多層集成電感器結(jié)構(gòu)可以實(shí)施在2.5維集成芯片(2.5D IC)或3維集成芯片(3D IC)之間。例如，圖2示出了包括位于2.0TIC和3DIC結(jié)構(gòu)中的堆疊的IC之間的多層集成電感器的半導(dǎo)體模塊200的一些額外的實(shí)施例的截面圖。
[0043]半導(dǎo)體模塊200包括通過一個(gè)或更多焊球204與第一層間襯底206相連接的封裝件襯底202(例如，印刷電路板、有機(jī)板等)。第一層間襯底206包括一個(gè)或更多硅通孔(TSV) 208，這些硅通孔提供了穿過第一層間襯底206延伸的垂直的電連接。在一些實(shí)施例中，一個(gè)或更多焊球204可以包括倒裝芯片C4焊料凸塊。
[0044]在一些實(shí)施例中，半導(dǎo)體模塊200可以包括形成在2.5D IC結(jié)構(gòu)210內(nèi)的多層集成電感器。在這種實(shí)施例中，一個(gè)或更多TSV208與第一再分配層212相連接，包括設(shè)置在第一層間襯底206之上的第一電感結(jié)構(gòu)。第一再分配層212被配置成在一個(gè)或更多TSV208和一個(gè)或更多微凸塊214(例如，位于底部填充層218內(nèi))之間提供電連接。在一些實(shí)施例中，第一再分配層212可以包括鋁再分配層(ALRDL)。在一些實(shí)施例中，第一再分配層212可以包括再分配層(RDL)和一個(gè)或更多金屬間層的組合。一個(gè)或更多微凸塊214連接第一再分配層212和第二再分配層216，包括設(shè)置在上面的IC管芯222之上的第二電感結(jié)構(gòu)。在一些實(shí)施例中，第二再分配層216與一個(gè)或更多金屬互連層相連接，該金屬互連層形成在一個(gè)或更多設(shè)置在上面的IC管芯222上的介電層220之內(nèi)。
[0045]與倒裝芯片C4焊球相比，一個(gè)或更多微凸塊214提供了更小的凸塊尺寸(例如，10um-70um)和更近的間距(例如，10um-80um)。更小的凸塊尺寸在第一再分配層212上的第一電感結(jié)構(gòu)和第二再分配層216的第二電感結(jié)構(gòu)之間提供了大約10um-70um的垂直距離。
[0046]在一些可選的實(shí)施例中，半導(dǎo)體模塊200可以包括形成在3DIC結(jié)構(gòu)224內(nèi)部的多層集成電感器。在這種實(shí)施例中，一個(gè)或更多TSV208與第一再分配層226相連接，包括設(shè)置在第一層間襯底206上面的第一電感結(jié)構(gòu)。第一再分配層226被配置成在一個(gè)或更多TSV208和一個(gè)或更多微凸塊228 (例如，位于底部填充層232內(nèi))之間提供電連接。一個(gè)或更多微凸塊228將第一再分配層226和第二再分配層230相連接，包括設(shè)置在第二層間襯底236上的第二電感結(jié)構(gòu)。在一些實(shí)施例中，第二再分配層230與一個(gè)或更多金屬互連層相連接，該金屬互連層形成在設(shè)置在第二層間襯底236上的一個(gè)或更多介電層234之內(nèi)。
[0047]在一些實(shí)施例中，3D IC結(jié)構(gòu)224可以包括多個(gè)垂直連接的電感器。例如，在一些實(shí)施例中，第二再分配層230與一個(gè)或更多穿過第二層間襯底236延伸的TSV相連接。在這種實(shí)施例中，第一或更多TSV238與第三再分配層242 (例如，通過形成在一個(gè)或更多介電層240內(nèi)部的一個(gè)或更多金屬互連層)相連接，包括設(shè)置在第二層間襯底236上方的第三電感結(jié)構(gòu)。第三再分配層242被配置成在一個(gè)或更多TSV238和一個(gè)或更多金屬，一個(gè)或更多微凸塊244(例如，位于底部填充層248內(nèi)部)之間提供電連接。一個(gè)或更多微凸塊244將第三再分配層242與第四再分配層246相連接，包括設(shè)置在上面的IC管芯252之上的第四電感結(jié)構(gòu)。在一些實(shí)施例中，第四再分配層246與一個(gè)或更多金屬互連層相連接，該金屬互連層形成在一個(gè)或更多設(shè)置在上面的IC管芯252之上的介電層250之內(nèi)。
[0048]圖3示出了所公開的位于堆疊管芯之間的多層螺旋電感器300的一些實(shí)施例的三維視圖。
[0049]多層螺旋電感器300包括第一電感結(jié)構(gòu)302和第二電感結(jié)構(gòu)304。第一電感結(jié)構(gòu)302包括具有導(dǎo)電材料的第一螺旋電感器，該導(dǎo)電材料形成了繞著固定中心點(diǎn)卷繞η匝的曲線的螺旋圖案。第二電感結(jié)構(gòu)304包括具有導(dǎo)電材料的第二螺旋電感器，該導(dǎo)電材料形成了以繞著固定中心點(diǎn)卷繞η匝的螺旋圖案。在一些實(shí)施例中，第一電感結(jié)構(gòu)302是第二電感結(jié)構(gòu)304的鏡像，從而使得第一和第二電感結(jié)構(gòu)關(guān)于對(duì)稱軸線308對(duì)稱。
[0050]導(dǎo)電互連結(jié)構(gòu)306被設(shè)置在第一電感結(jié)構(gòu)302和第二電感結(jié)構(gòu)304之間。在一些實(shí)施例中，導(dǎo)電互連結(jié)構(gòu)306包括具有高磁導(dǎo)率(例如，具有50以上的相對(duì)磁導(dǎo)率)的磁性材料。例如，在一些實(shí)施例中，導(dǎo)電互連結(jié)構(gòu)306可以包括鐵酸鹽化合物，該鐵酸鹽化合物包括有鐵。
[0051]將理解，所公開的多層電感器可以包括具有大范圍幾何形狀的電感結(jié)構(gòu)。圖4Α-圖4Β示出了位于相鄰接的可堆疊的IC管芯上的一些實(shí)施例電感結(jié)構(gòu)。將理解，圖4Α-圖4Β所示出的幾何形狀并不是限制性的實(shí)例且所公開的電感結(jié)構(gòu)可以具有其他幾何形狀。
[0052]圖4Α不出了位于第一 IC管芯上的第一電感結(jié)構(gòu)400的俯視圖和位于第二 IC管芯上的第二電感結(jié)構(gòu)402的俯視圖。第一電感結(jié)構(gòu)400包括具有蜿蜒圖案的導(dǎo)電材料，該導(dǎo)電材料沿著其長度在第一方向上卷繞且然后在與第一方向相反的第二方向上卷繞。第二電感結(jié)構(gòu)402包括具有蜿蜒圖案的導(dǎo)電材料，第二電感結(jié)構(gòu)是第一電感結(jié)構(gòu)400沿著對(duì)稱軸線406的鏡像。第一和第二電感結(jié)構(gòu)402和404的幾何形狀提供了陽性互感。換言之，第一電感結(jié)構(gòu)400導(dǎo)致經(jīng)過第一電感結(jié)構(gòu)400的電流出現(xiàn)變化從而在第二電感結(jié)構(gòu)402中引起電動(dòng)勢(emf),該電動(dòng)勢是之間的互感,反之亦然。
[0053]圖4A還示出了俯視圖404，該圖示出了第一和第二電感結(jié)構(gòu)400和402的重疊。第一和第二電感結(jié)構(gòu)400和402通過408處的導(dǎo)電互連結(jié)構(gòu)122沿著對(duì)稱軸線406相互串聯(lián)連接。
[0054]圖4B不出了位于第一 IC管芯上的第一電感結(jié)構(gòu)410的俯視圖和位于第二 IC管芯上的第二電感結(jié)構(gòu)412的俯視圖。第一電感結(jié)構(gòu)410包括以順時(shí)針方向的旋轉(zhuǎn)圖案向內(nèi)卷繞的導(dǎo)電材料。第二導(dǎo)電結(jié)構(gòu)412包括以逆時(shí)針方向的旋轉(zhuǎn)圖案向內(nèi)卷繞的導(dǎo)電材料。
[0055]圖4B還示出了俯視圖414，該圖示出了第一和第二電感結(jié)構(gòu)410和412的重疊。如俯視圖414中所示的那樣，第一和第二電感結(jié)構(gòu)410和412通過416處的導(dǎo)電互連結(jié)構(gòu)串聯(lián)連接從而形成兩個(gè)端口的電感器，該電感器在418處具有第一上端口 418且在420處具有第二下端口。
[0056]圖5A-圖5B不出了公開的多層集成電感器的一些可選的實(shí)施例。
[0057]圖5A示出了多層集成電感器500的三維視圖。多層集成電感器500包括形成在第一 IC管芯上的第一 電感結(jié)構(gòu)502和形成在第二 IC管芯上的第二電感結(jié)構(gòu)506。第一和第二電感結(jié)構(gòu)502和506通過導(dǎo)電互連結(jié)構(gòu)510串聯(lián)連接。第一電感結(jié)構(gòu)502包括繞著第一軸線504卷繞多匝的導(dǎo)電材料，該第一軸線垂直于第一 IC管芯。第二電感結(jié)構(gòu)506包括繞著第二軸線508卷繞多匝的導(dǎo)電材料，該第二軸線垂直于第二 IC管芯。第二軸線508以非零偏移d偏離第一軸線504，從而使得第一和第二電感結(jié)構(gòu)相互偏離。
[0058]圖5B示出了多層集成電感器500的截面圖512。如截面圖512所示，第一軸線504和第二軸線508之間的偏移導(dǎo)致第一電感結(jié)構(gòu)502的邊緣以偏移D偏離第二電感結(jié)構(gòu)506的邊緣。在一些實(shí)施例中，第一電感結(jié)構(gòu)502可以具有不同于第二電感結(jié)構(gòu)506的尺寸。例如，第一電感結(jié)構(gòu)502可以包括以第一半徑1ι遠(yuǎn)離第一軸線504進(jìn)行卷繞的導(dǎo)電材料，該第一半徑大于第二半徑1*2，第二電感結(jié)構(gòu)506以第二半徑遠(yuǎn)離第二軸線508進(jìn)行卷繞。第一和第二電感結(jié)構(gòu)的不同的半徑^和r2導(dǎo)致軸線中的偏移d不同與第一和第二電感結(jié)構(gòu)502和508的邊緣之間的偏移D。
[0059]將理解，所公開的電感器可以包括位于堆疊的管芯配置的相應(yīng)的IC管芯上的多個(gè)電感結(jié)構(gòu)。例如，第一 IC管芯可以包括串聯(lián)連接的一個(gè)或更多電感結(jié)構(gòu),而堆疊在第一IC管芯上的第二 IC管芯可以包括一個(gè)或更多個(gè)與第一 IC管芯上的電感結(jié)構(gòu)串聯(lián)連接的電感結(jié)構(gòu)。
[0060]圖6A是包括四個(gè)公開的串聯(lián)連接的電感結(jié)構(gòu)的多層電感器600的一些實(shí)施例的三維視圖。
[0061]多層電感器600包括位于第一 IC管芯(未不出)上的第一電感結(jié)構(gòu)602和第二電感結(jié)構(gòu)604。多層電感器600另外包括位于第二 IC管芯(未不出)上的第三電感結(jié)構(gòu)606和第四電感結(jié)構(gòu)608，第二 IC管芯垂直放置在第一 IC管芯上面。第三和第四電感結(jié)構(gòu)606和608通過在第三和第四電感結(jié)構(gòu)606和608之間橫向地延伸的導(dǎo)線相互連接。第一和第三導(dǎo)電結(jié)構(gòu)602和60通過導(dǎo)電互連結(jié)構(gòu)610垂直相連接。第二和第四電感結(jié)構(gòu)604和608通過導(dǎo)電互連結(jié)構(gòu)612垂直地相連接。
[0062]圖6B示出了圖表614，該圖表示出了多層電感器600的電感和Q因數(shù)。[0063]沿著第一 y軸線，圖表614示出了作為頻率(x軸線)的函數(shù)的電感(y_軸線)。形成在相同的管芯上的電感器(即，傳統(tǒng)的集成電感器)的電感被示為趨勢線616。如所公開的電感器那樣的形成在不同的管芯上的電感器的電感被示為趨勢線618。傳統(tǒng)的電感器提供的電感被限制在大約2.5GHz的共振頻率上。所公開的電感器提供了在6GHz以上的共振頻率上的電感。
[0064]沿著第二 y軸線，圖表614示出了作為頻率(x軸線)的函數(shù)的Q因數(shù)(第二 y軸線)。形成在相同的管芯上的電感器(即，傳統(tǒng)的集成電感器)的Q因數(shù)被示為趨勢線620。如所公開的電感器那樣的形成在不同的管芯上的電感器的電感被示為趨勢線622。傳統(tǒng)的電感器提供的Q因數(shù)被限制在大約2.5GHz的共振頻率上。所公開的電感器提供了在6GHz以上的共振頻率上的電感。
[0065]圖7是在堆疊的集成芯片(IC)管芯之間形成多層電感器的方法700的一些實(shí)施例的流程圖。
[0066]雖然下面以一系列的動(dòng)作和事件示出和描述了在此所提供的方法700，但將理解:這些動(dòng)作或事件的所示順序并不被解釋成限制性的。例如，一些動(dòng)作可以不同的順序發(fā)生和/或與除了在此所示出和/或描述的那些所不同的動(dòng)作或事件同時(shí)發(fā)生。另外，不是所有的示出的動(dòng)作都應(yīng)實(shí)施此處的說明書的一個(gè)或更多方面或?qū)嵤├?。另外，在此所述的一個(gè)或更多動(dòng)作可以在一個(gè)或更多不同的動(dòng)作和/或階段中進(jìn)行。
[0067]在動(dòng)作702中，在第一集成芯片(IC)管芯的第一面上形成第一電感結(jié)構(gòu)。在一些實(shí)施例中，第一電感結(jié)構(gòu)包括螺旋結(jié)構(gòu)，該螺旋結(jié)構(gòu)包括設(shè)置第一 IC管芯上的再分配層。
[0068]在動(dòng)作704中，在第二 IC管芯的第一面上形成第二電感結(jié)構(gòu)。在一些實(shí)施例中，第二電感結(jié)構(gòu)包括螺旋結(jié)構(gòu)，該螺旋結(jié)構(gòu)包括設(shè)置在第二 IC管芯上的再分配層。
[0069]在動(dòng)作706中，第一 IC管芯通過一個(gè)或更多導(dǎo)電互連結(jié)構(gòu)與第二 IC管芯相連接，該導(dǎo)電互連結(jié)構(gòu)電連接第一和第二電感結(jié)構(gòu)。第一和第二 IC管芯以第一 IC管芯的第一面面向第二管芯的第一面的方式相互連接，從而使得一個(gè)或更多導(dǎo)電互連結(jié)構(gòu)分開第一和第二電感結(jié)構(gòu)。在一些實(shí)施例中，第一 IC管芯的第一面與第二 IC管芯的第一面面對(duì)面。第一和第二 IC管芯隨后通過一個(gè)或更多使用熱壓接合而形成的微凸塊相互接觸。
[0070]將理解，雖然在整個(gè)文件中參考示例性的結(jié)構(gòu)(例如，圖6-圖15所示出的那些結(jié)構(gòu))來論述在此所述的方法的多個(gè)方面，但那些方法并不局限于所展示的相應(yīng)的結(jié)構(gòu)。反之，這些方法(和結(jié)構(gòu))被認(rèn)為是相互獨(dú)立的且能夠獨(dú)立成立并且在不參考附圖中所述的具體方面的情況下仍可被實(shí)踐。另外，此處所描述的層可以任意適合的方式形成，諸如，旋涂、濺射、生長和/或沉積技術(shù)等。
[0071]同樣，本領(lǐng)域的技術(shù)人員可以在閱讀和/或理解說明書和附圖的基礎(chǔ)上得出等效的變化和/或更改。在此所公開的內(nèi)容包括所有這種更改和變化并且大體上不局限于此。另外，雖然已經(jīng)借助多個(gè)實(shí)施中的僅僅一個(gè)公開了具體的特征或方面，但正如所期望的那樣，這種特征或方面可以與其它實(shí)施的一個(gè)或更多其它特征和/或方面相結(jié)合。另外，對(duì)于此處所使用的措辭“包括”、“具有”、“帶有”和/或它們的變型的范圍而言，這些措辭均是包含意味的，類似于“包括”。同時(shí)，“示例性的”僅僅指的是一個(gè)實(shí)例，而不是最佳的。還應(yīng)理解:出于簡單和易于理解的目的，在此所述的部件、層和/或元件均以具體的尺寸和/或相互方位示出，但實(shí)際的尺寸和/或方位可能基本上不同于此處所述的那樣。[0072]因此，本發(fā)明涉及了一種提供了良好電感和Q因數(shù)的多層集成電感器以及相關(guān)的形成方法。
[0073]在一些實(shí)施例中，本發(fā)明涉及了 一種多層集成電感器。該多層集成電感器包括第一電感結(jié)構(gòu)和第二電感結(jié)構(gòu)，第一電感結(jié)構(gòu)包括設(shè)置在第一集成芯片(IC)管芯上的第一導(dǎo)電層，第二電感結(jié)構(gòu)包括設(shè)置在垂直堆疊在第一 IC管芯上的第二 IC管芯之上的第二導(dǎo)電層。在第一 IC管芯和第二 IC管芯之間垂直設(shè)置有導(dǎo)電的互連結(jié)構(gòu)且被配置成電連接第一導(dǎo)電層和第二導(dǎo)電層。
[0074]在其他實(shí)施例中，本發(fā)明涉及了一種多層集成電感器，包括第一電感結(jié)構(gòu)和第二電感結(jié)構(gòu)，第一電感結(jié)構(gòu)包括設(shè)置在第一集成芯片(IC)管芯的第一面上的第一螺旋圖案中的第一金屬層，第二電感結(jié)構(gòu)包括設(shè)置在第二 IC管芯的第一面上的第二螺旋圖案中的第二金屬層，第二 IC管芯的第一面面向第一 IC管芯的第一面。在第一和第二 IC管芯之間垂直設(shè)置有導(dǎo)電的互連結(jié)構(gòu)且被配置成電連接第一金屬層和第二金屬層。
[0075]在其他實(shí)施例中，本發(fā)明涉及了一種形成多層集成電感器的方法。該方法包括在第一集成芯片(IC)管芯的第一面上形成第一電感結(jié)構(gòu)。該方法進(jìn)一步包括在第二 IC管芯的第一面上形成第二電感結(jié)構(gòu)。該方法另外包括通過電連接第一電感結(jié)構(gòu)和第二電感結(jié)構(gòu)的導(dǎo)電的互連結(jié)構(gòu)將第一 IC管芯的第一面與第二 IC管芯的第一面相連接。
【權(quán)利要求】
1.一種多層集成電感器,包括: 第一電感結(jié)構(gòu)，包括設(shè)置在第一集成芯片(IC)管芯上的第一導(dǎo)電層； 第二電感結(jié)構(gòu)，包括設(shè)置在第二 IC管芯上的第二導(dǎo)電層，所述第二 IC管芯垂直堆疊在所述第一 IC管芯上；以及 導(dǎo)電互連結(jié)構(gòu)，垂直設(shè)置在所述第一 IC管芯和所述第二 IC管芯之間且被配置成電連接所述第一導(dǎo)電層和所述第二導(dǎo)電層。
2.根據(jù)權(quán)利要求1所述的多層集成電感器，其中，所述導(dǎo)電互連結(jié)構(gòu)包括一個(gè)或多個(gè)微凸塊或銅柱。
3.根據(jù)權(quán)利要求1所述的多層集成電感器，其中，所述導(dǎo)電互連結(jié)構(gòu)包括鐵酸鹽化合物。
4.根據(jù)權(quán)利要求1所述的多層集成電感器，進(jìn)一步包括: 底部填充層，設(shè)置在所述第一導(dǎo)電層和所述第二導(dǎo)電層之間且被配置成圍繞所述導(dǎo)電互連結(jié)構(gòu)。
5.根據(jù)權(quán)利要求1所述的多層集成電感器，其中， 所述第一電感結(jié)構(gòu) 包括繞著第一軸線卷繞第一多匝的螺旋圖案，所述第一軸線垂直于所述第一 IC管芯；并且 所述第二電感結(jié)構(gòu)包括繞著第二軸線卷繞第二多匝的螺旋圖案，所述第二軸線垂直于所述第二 IC管芯。
6.根據(jù)權(quán)利要求5所述的多層集成電感器，其中，所述第一軸線和所述第二軸線以非零偏移量相分尚。
7.根據(jù)權(quán)利要求1所述的多層集成電感器，進(jìn)一步包括: 第三電感結(jié)構(gòu)，包括垂直堆疊在所述第二 IC管芯上的第三IC管芯上的第三導(dǎo)電層；以及 第二導(dǎo)電互連結(jié)構(gòu)，垂直位于所述第二 IC管芯和所述第三IC管芯之間且被配置成電連接所述第二導(dǎo)電層和所述第三導(dǎo)電層。
8.根據(jù)權(quán)利要求1所述的多層集成電感器，其中， 所述第一電感結(jié)構(gòu)包括第一蜿蜒圖案，所述第一蜿蜒圖案沿著其長度在第一方向上卷繞、隨后在與所述第一方向相反的第二方向上卷繞；并且 所述第二電感結(jié)構(gòu)包括第二蜿蜒圖案，所述第二蜿蜒圖案沿著其長度在第一方向上卷繞、隨后在與所述第一方向相反的第二方向上卷繞。
9.一種多層集成電感器,包括: 第一電感結(jié)構(gòu)，包括在第一集成芯片(IC)管芯的第一面上設(shè)置為第一螺旋圖案的第一金屬層; 第二電感結(jié)構(gòu)，包括在第二 IC管芯的第一面上設(shè)置為第二螺旋圖案的第二金屬層，所述第二 IC管芯的第一面面向第一 IC管芯的第一面；以及 導(dǎo)電互連結(jié)構(gòu)，垂直設(shè)置在所述第一 IC管芯和所述第二 IC管芯之間且被配置成電連接所述第一金屬層和所述第二金屬層。
10.一種形成多層集成電感器的方法，包括: 在第一集成芯片(IC)管芯的第一面上形成第一電感結(jié)構(gòu)；在第二 IC管芯的第一面上形成第二電感結(jié)構(gòu)；以及 通過將所述第一電感結(jié)構(gòu)和所述第二電感結(jié)構(gòu)電連接的導(dǎo)電互連結(jié)構(gòu)將所述第一 IC管芯的第一面與所述第二 IC管芯的第一面相連接。
【文檔編號(hào)】H01L21/02GK103972207SQ201310162963
【公開日】2014年8月6日 申請(qǐng)日期:2013年5月6日 優(yōu)先權(quán)日:2013年2月6日
【發(fā)明者】顏孝璁, 羅正瑋, 郭晉瑋, 鄭敏祺 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司