半導(dǎo)體器件以及在fo-wlcsp中形成雙側(cè)互連結(jié)構(gòu)的方法
【專利摘要】本發(fā)明為半導(dǎo)體器件以及在FO-WLCSP中形成雙側(cè)互連結(jié)構(gòu)的方法。一種半導(dǎo)體器件具有襯底，所述襯底包括形成在所述襯底的第一和第二相反表面上的第一和第二導(dǎo)電層。多個(gè)引線柱或柱形凸起被形成在所述襯底上。半導(dǎo)體小片被安裝到所述引線柱之間的所述襯底上。第一密封劑被沉積在所述半導(dǎo)體小片周圍。第一互連結(jié)構(gòu)被形成在所述半導(dǎo)體小片和第一密封劑上。第二密封劑被沉積在所述襯底、半導(dǎo)體小片和第一互連結(jié)構(gòu)上。所述第二密封劑能夠被形成在所述半導(dǎo)體小片的一部分和所述襯底的側(cè)表面上。所述第二密封劑的一部分被去除以暴露所述襯底和第一互連結(jié)構(gòu)。第二互連結(jié)構(gòu)被形成在所述第二密封劑和第一互連結(jié)構(gòu)上并且與所述引線柱電耦合。分立半導(dǎo)體器件能夠被形成在所述互連結(jié)構(gòu)上。
【專利說明】半導(dǎo)體器件以及在FO-WLCSP中形成雙側(cè)互連結(jié)構(gòu)的方法
[0001]國(guó)內(nèi)優(yōu)先權(quán)的聲明
本申請(qǐng)要求2012年9月14日提交的、申請(qǐng)?zhí)枮?1/701,366的美國(guó)臨時(shí)申請(qǐng)的權(quán)益，該申請(qǐng)通過引用并入本文。
[0002]相關(guān)申請(qǐng)的交叉引用
本申請(qǐng)與序號(hào) 13/832，118、代理人案號(hào) 2515.0424、題為 “Semiconductor Device andMethod of Forming Build-up Interconnect Structure over Carrier for Testing atInterim stages (半導(dǎo)體器件以及在載體上形成積層互連結(jié)構(gòu)用于在中間階段進(jìn)行測(cè)試的方法)”的美國(guó)專利申請(qǐng)相關(guān)。本申請(qǐng)還與序號(hào)13/832，205、代理人案號(hào)2515.0408、題為“Semiconductor Device and Method of Forming Dual-Sided Interconnect Structuresin Fo-WLCSP (半導(dǎo)體器件以及在F0-WLCSP中形成雙側(cè)互連結(jié)構(gòu)的方法)”的美國(guó)專利申請(qǐng)相關(guān)。
【技術(shù)領(lǐng)域】
[0003]本申請(qǐng)一般地涉及半導(dǎo)體器件，并且更具體地，涉及一種半導(dǎo)體器件以及在Fo-WLCSP中形成雙側(cè)互連結(jié)構(gòu)的方法。
【背景技術(shù)】
[0004]半導(dǎo)體器件通常在現(xiàn)代電子產(chǎn)品中被發(fā)現(xiàn)。半導(dǎo)體器件在電部件的數(shù)量和密度方面各不相同。分立半導(dǎo)體器件通常包含一種類型的電部件，例如發(fā)光二極管(LED)、小信號(hào)晶體管、電阻器、電容器、電感器以及功率金屬氧化物半導(dǎo)體場(chǎng)效應(yīng)晶體管(MOSFET)。集成半導(dǎo)體器件典型地包含數(shù)百到數(shù)百萬個(gè)電部件。集成半導(dǎo)體器件的示例包括微控制器、微處理器、電荷耦合器件(CCD)、太陽能電池以及數(shù)字微鏡器件(DMD)。
[0005]半導(dǎo)體器件執(zhí)行范圍廣泛的功能，諸如信號(hào)處理、高速計(jì)算、發(fā)射及接收電磁信號(hào)、控制電子器件、將日光轉(zhuǎn)換為電力以及創(chuàng)建用于電視顯示的視覺投影。半導(dǎo)體器件在娛樂、通信、功率變換、網(wǎng)絡(luò)、計(jì)算機(jī)以及消費(fèi)品領(lǐng)域中被發(fā)現(xiàn)。半導(dǎo)體器件還在軍事應(yīng)用、航空、汽車、工業(yè)控制器以及辦公設(shè)備中被發(fā)現(xiàn)。
[0006]半導(dǎo)體器件利用了半導(dǎo)體材料的電特性。半導(dǎo)體材料的結(jié)構(gòu)允許它的電導(dǎo)率通過電場(chǎng)或基電流的施加或經(jīng)由摻雜工藝來操縱。摻雜將雜質(zhì)引入半導(dǎo)體材料中以操縱并且控制半導(dǎo)體器件的電導(dǎo)率。
[0007]半導(dǎo)體器件包含有源和無源的電結(jié)構(gòu)。包括雙極型和場(chǎng)效應(yīng)晶體管的有源結(jié)構(gòu)控制電流的流動(dòng)。通過改變摻雜的程度和電場(chǎng)或基電流的施加，晶體管或者促進(jìn)或者限制電流的流動(dòng)。包括電阻器、電容器和電感器的無源結(jié)構(gòu)在電壓與電流之間建立對(duì)于執(zhí)行各種電功能所必需的關(guān)系。無源和有源結(jié)構(gòu)被電連接以形成電路，這使半導(dǎo)體器件能夠執(zhí)行高速操作及其他有用的功能。
[0008]半導(dǎo)體器件通常使用兩種復(fù)雜的制造工藝，即前端制造和后端制造來制造，所述每種工藝都潛在地涉及數(shù)百個(gè)步驟。前端制造涉及多個(gè)小片在半導(dǎo)體晶片的表面上的形成。每個(gè)半導(dǎo)體小片通常是一致的并且包含通過電連接有源和無源部件所形成的電路。后端制造涉及從完成的晶片分割(Singulate)出單獨(dú)的半導(dǎo)體小片并且對(duì)所述小片進(jìn)行封裝以提供結(jié)構(gòu)支撐和環(huán)境隔離。在本文中所使用的術(shù)語“半導(dǎo)體小片”指詞的單數(shù)形式和復(fù)數(shù)形式兩者，并且相應(yīng)地，能夠指單個(gè)半導(dǎo)體器件和多個(gè)半導(dǎo)體器件兩者。
[0009]半導(dǎo)體制造的一個(gè)目標(biāo)是產(chǎn)生更小的半導(dǎo)體器件。更小的器件典型地消耗更少的功率、具有更高的性能并且能夠被更高效地生產(chǎn)。此外，更小的半導(dǎo)體器件具有更小的占用面積，這對(duì)于更小的終端產(chǎn)品來說是所期望的。更小的半導(dǎo)體小片尺寸能夠由前端工藝方面的改進(jìn)來達(dá)到，從而產(chǎn)生具有更小的、更高密度的有源和無源部件的半導(dǎo)體小片。后端工藝可以通過電互連和封裝材料方面的改進(jìn)來產(chǎn)生具有更小占用面積的半導(dǎo)體器件封裝。
[0010]半導(dǎo)體小片常常為與外部器件的電連接而在扇出型晶片級(jí)芯片規(guī)模封裝(Fo-WLCSP)中需要頂部和底部積層互連結(jié)構(gòu)。積層互連結(jié)構(gòu)典型地逐層形成在Fo-WLCSP的兩側(cè)。由于工業(yè)標(biāo)準(zhǔn)的臨時(shí)接合工藝，積層互連結(jié)構(gòu)的逐層形成需要長(zhǎng)循環(huán)時(shí)間和高制造成本。臨時(shí)接合可能降低制造良率并且增加缺陷。

【發(fā)明內(nèi)容】

[0011]存在對(duì)F0-WLCSP中的簡(jiǎn)單并且有成本效益的雙側(cè)互連結(jié)構(gòu)的需要。因此，在一個(gè)實(shí)施例中，本發(fā)明是一種制作半導(dǎo)體器件的方法，其包括以下步驟:提供襯底，所述襯底包括形成在所述襯底的第一和第二相反表面上的第一和第二導(dǎo)電層；在所述襯底上形成多個(gè)引線柱(wire stud);將半導(dǎo)體小片安裝到所述引線柱之間的所述襯底上；在所述半導(dǎo)體小片上形成第一互連結(jié)構(gòu)；將第一密封劑沉積在所述襯底、半導(dǎo)體小片和第一互連結(jié)構(gòu)上；以及在所述第一密封劑和第一互連結(jié)構(gòu)上形成第二互連結(jié)構(gòu)并且所述第二互連結(jié)構(gòu)與所述引線柱電耦合。
[0012]在另一實(shí)施例中，本發(fā)明是一種制作半導(dǎo)體器件的方法，其包括以下步驟:提供襯底；在所述襯底上形成垂直互連結(jié)構(gòu)；將半導(dǎo)體小片安裝到所述襯底上；在所述半導(dǎo)體小片上形成第一互連結(jié)構(gòu)；將第一密封劑沉積在所述襯底和半導(dǎo)體小片上；以及在所述第一密封劑和第一互連結(jié)構(gòu)上形成第二互連結(jié)構(gòu)。
[0013]在另一實(shí)施例中，本發(fā)明是一種制作半導(dǎo)體器件的方法，其包括以下步驟:提供第一互連結(jié)構(gòu)；提供半導(dǎo)體小片；在所述半導(dǎo)體小片上形成保護(hù)層；將所述半導(dǎo)體小片安裝到所述第一互連結(jié)構(gòu)上；在所述第一互連結(jié)構(gòu)上形成多個(gè)柱形凸起(stud bump);將密封劑沉積在所述第一互連結(jié)構(gòu)和半導(dǎo)體小片上；去除所述保護(hù)層以暴露所述半導(dǎo)體小片；以及在所述密封劑和半導(dǎo)體小片上形成第二互連結(jié)構(gòu)。
[0014]在另一實(shí)施例中，本發(fā)明是一種半導(dǎo)體器件，其包括襯底和形成在所述襯底上的垂直互連結(jié)構(gòu)。半導(dǎo)體小片被安裝到所述襯底上。第一互連結(jié)構(gòu)被形成在所述半導(dǎo)體小片上。第一密封劑被沉積在所述襯底和半導(dǎo)體小片上。第二互連結(jié)構(gòu)被形成在所述第一密封劑和第一互連結(jié)構(gòu)上。
【專利附圖】

【附圖說明】
[0015]圖1示意了其中不同類型的封裝被安裝到其表面上的印刷電路板(PCB)；
圖2a-2c示意了安裝到PCB上的有代表性的半導(dǎo)體封裝的更多細(xì)節(jié)； 圖3a_3e示意了具有被鋸齒型街溝分開的多個(gè)半導(dǎo)體小片的半導(dǎo)體晶片；
圖4a_4g示意了形成內(nèi)插板襯底的過程，其中半導(dǎo)體小片被安裝到該襯底上；
圖5a-5h示意了在Fo-WLCSP中形成積層互連結(jié)構(gòu)和內(nèi)插板襯底作為雙側(cè)互連結(jié)構(gòu)的過程；
圖6示意了具有根據(jù)圖5a-5h的雙側(cè)互連結(jié)構(gòu)的Fo-WLCSP ；
圖7a-7d示意了在Fo-WLCSP中形成積層互連結(jié)構(gòu)和內(nèi)插板襯底作為雙側(cè)互連結(jié)構(gòu)的另一過程；
圖8示意了具有根據(jù)圖7a-7d的雙側(cè)互連結(jié)構(gòu)的Fo-WLCSP ；
圖9a-9d示意了在Fo-WLCSP中形成積層互連結(jié)構(gòu)和內(nèi)插板襯底作為雙側(cè)互連結(jié)構(gòu)的過程；
圖10示意了具有根據(jù)圖9a-9d的雙側(cè)互連結(jié)構(gòu)的Fo-WLCSP ；
圖11示意了在雙側(cè)互連結(jié)構(gòu)之間具有柱形凸起(stud bump)的Fo-WLCSP ；
圖12示意了其中密封劑沿內(nèi)插板襯底的側(cè)面延伸的Fo-WLCSP ；
圖13示意了其中密封劑被置于半導(dǎo)體小片的有源表面的一部分上的Fo-WLCSP ；
圖14示意了在互連結(jié)構(gòu)上具有掩膜層的Fo-WLCSP ；
圖15示意了具有引線框作為互連結(jié)構(gòu)的Fo-WLCSP ;以及 圖16a-16f示意了在Fo-WLCSP中形成頂部和底部積層互連結(jié)構(gòu)的過程。
【具體實(shí)施方式】
[0016]參考附圖在以下說明中用一個(gè)或多個(gè)實(shí)施例對(duì)本發(fā)明進(jìn)行描述，在附圖中相同的標(biāo)記表示相同的或類似的元件。雖然就用于達(dá)到本發(fā)明的目標(biāo)的最佳模式而言對(duì)本發(fā)明進(jìn)行了描述，但本領(lǐng)域的技術(shù)人員將理解的是，本發(fā)明旨在涵蓋可以被包括在本發(fā)明的精神和范圍內(nèi)的替代方案、修改以及等同物，本發(fā)明的精神和范圍由以下公開內(nèi)容和附圖所支持的所附權(quán)利要求及其等同物限定。
[0017]半導(dǎo)體器件通常使用兩個(gè)復(fù)雜的制造工藝來制造:前端制造和后端制造。前端制造涉及多個(gè)小片在半導(dǎo)體晶片的表面上的形成。晶片上的每個(gè)小片都包含有源和無源電部件，其被電連接以形成功能電路。諸如晶體管和二極管的有源電部件具有控制電流流動(dòng)的能力。諸如電容器、電感器以及電阻器的無源電部件在電壓與電流之間產(chǎn)生對(duì)于執(zhí)行電路功能所必需的關(guān)系。
[0018]無源和有源部件通過一系列工藝步驟形成在半導(dǎo)體晶片的表面上，所述一系列工藝步驟包括摻雜、沉積、光刻、蝕刻以及平面化。摻雜通過諸如離子注入或熱擴(kuò)散的技術(shù)將雜質(zhì)引入半導(dǎo)體材料中。摻雜工藝通過響應(yīng)于電場(chǎng)或基電流動(dòng)態(tài)地改變半導(dǎo)體材料的電導(dǎo)率來改變有源器件中的半導(dǎo)體材料的電導(dǎo)率。晶體管包含根據(jù)需要被布置以使該晶體管能夠在電場(chǎng)或基電流被施加時(shí)促進(jìn)或限制電流的流動(dòng)的不同類型和程度的摻雜的區(qū)域。
[0019]有源和無源部件由具有不同電特性的材料的層形成。所述層能夠通過部分地由被沉積的材料的類型確定的各種沉積技術(shù)來形成。例如，薄膜沉積可能涉及化學(xué)氣相淀積(CVD)、物理氣相沉積(PVD)、電解電鍍以及無電鍍工藝。每一層通常都被圖形化以形成有源部件、無源部件或部件之間的電連接的部分。
[0020]后端制造指將完成的晶片切割或分割成單獨(dú)的半導(dǎo)體小片并且進(jìn)而對(duì)半導(dǎo)體小片進(jìn)行封裝以用于結(jié)構(gòu)支撐和環(huán)境隔離。為了分割出半導(dǎo)體小片，沿被稱為鋸齒型街溝或劃線的、晶片的非功能區(qū)域刻痕并且截?cái)嗑?。使用激光切割工具或鋸條來分割晶片。在分割之后，單獨(dú)的半導(dǎo)體小片被安裝到封裝襯底上，所述封裝襯底包括用于與其他系統(tǒng)部件的互連的管腳或接觸墊。形成在半導(dǎo)體小片上的接觸墊進(jìn)而被連接到封裝內(nèi)的接觸墊。電連接能夠用焊料凸起、柱形凸起、導(dǎo)電膠或線接合來進(jìn)行。密封劑或其他成型材料被沉積在封裝上以提供物理支撐和電隔離。完成的封裝進(jìn)而被插入電系統(tǒng)中，并且使半導(dǎo)體器件的功能對(duì)于其他系統(tǒng)部件可用。
[0021]圖1示意了具有芯片載體襯底或印刷電路板(PCB) 52的電子器件50，其中多個(gè)半導(dǎo)體封裝被安裝在所述芯片載體襯底或印刷電路板(PCB) 52的表面上。取決于應(yīng)用，電子器件50能夠具有一種類型的半導(dǎo)體封裝或多種類型的半導(dǎo)體封裝。出于示意的目的在圖1中示出了不同類型的半導(dǎo)體封裝。
[0022]電子器件50可以是使用半導(dǎo)體封裝來執(zhí)行一個(gè)或多個(gè)電功能的獨(dú)立系統(tǒng)。備選地，電子器件50可以是較大系統(tǒng)的子部件。例如，電子器件50可以是蜂窩電話、個(gè)人數(shù)字助理(PDA)、數(shù)碼攝像機(jī)(DVC)或其他電子通信設(shè)備的部分。備選地，電子器件50可以是圖形卡、網(wǎng)絡(luò)接口卡或能夠被插入計(jì)算機(jī)中的其他信號(hào)處理卡。半導(dǎo)體封裝能夠包括微處理器、存儲(chǔ)器、專用集成電路(ASIC)、邏輯電路、模擬電路、RF電路、分立器件或其他半導(dǎo)體小片或電部件。小型化和重量降低對(duì)于產(chǎn)品被市場(chǎng)接受來說是必要的。半導(dǎo)體器件之間的距離必須被減小以達(dá)到較高的密度。
[0023]在圖1中，PCB 52提供了用于安裝在該P(yáng)CB上的半導(dǎo)體封裝的結(jié)構(gòu)支撐和電互連的一般的襯底。導(dǎo)電信號(hào)跡線54使用蒸發(fā)、電解電鍍、無電鍍、絲網(wǎng)印刷或其他適當(dāng)?shù)慕饘俪练e工藝形成在PCB 52的表面上或PCB 52的各層內(nèi)。信號(hào)跡線54提供半導(dǎo)體封裝、所安裝的部件以及其他外部系統(tǒng)部件中的每一個(gè)之間的電通信。跡線54還向半導(dǎo)體封裝中的每一個(gè)提供電源和地連接。
[0024]在一些實(shí)施例中，半導(dǎo)體器件具有兩個(gè)封裝級(jí)。第一級(jí)封裝是用于將半導(dǎo)體小片機(jī)械地并且電性地附接至中間載體的技術(shù)。第二級(jí)封裝涉及將中間載體機(jī)械地并且電性地附接至PCB。在其他實(shí)施例中，半導(dǎo)體器件可以僅具有第一級(jí)封裝，其中小片直接被機(jī)械地并且電性地安裝到PCB上。
[0025]出于示意的目的，若干類型的第一級(jí)封裝，包括接合線封裝56和倒裝芯片58在PCB 52上示出。此外，若干類型的第二級(jí)封裝，包括球柵陣列(BGA) 60、凸起芯片載體(BCC) 62、雙列直插式封裝(DIP) 64、柵格陣列(LGA) 66、多芯片模塊(MCM) 68、方形扁平無引腳封裝(QFN) 70以及方形扁平封裝72被示出為安裝在PCB 52上。取決于系統(tǒng)要求，以第一和第二級(jí)封裝樣式的任何組合配置的、半導(dǎo)體封裝的任何組合以及其他電子部件能夠被連接到PCB 52。在一些實(shí)施例中，電子器件50包括單個(gè)附接的半導(dǎo)體封裝，而其他實(shí)施例需要多個(gè)互連的封裝。通過在單個(gè)襯底上組合一個(gè)或多個(gè)半導(dǎo)體封裝，制造商能夠?qū)㈩A(yù)制部件并入電子器件和系統(tǒng)中。因?yàn)榘雽?dǎo)體封裝包括成熟的功能，所以電子器件能夠使用不那么昂貴的部件和精簡(jiǎn)了的制造工藝來制造。結(jié)果得到的器件不太可能失效并且對(duì)于制造而言不那么昂貴，從而對(duì)于消費(fèi)者來說導(dǎo)致較低的成本。
[0026]圖2a_2c示出了示例性的半導(dǎo)體封裝。圖2a示意了安裝在PCB 52上的DIP 64的更多細(xì)節(jié)。半導(dǎo)體小片74包括包含形成在小片內(nèi)并且根據(jù)小片的電設(shè)計(jì)電互連的模擬或數(shù)字電路的有源區(qū)域，所述模擬或數(shù)字電路被實(shí)現(xiàn)為有源器件、無源器件、導(dǎo)電層以及介電層。例如，所述電路能夠包括一個(gè)或多個(gè)晶體管、二極管、電感器、電容器、電阻器以及形成在半導(dǎo)體小片74的有源區(qū)域內(nèi)的其他電路元件。接觸墊76是諸如鋁(Al)、銅(Cu)、錫(Sn)、鎳(Ni)、金(Au)或銀(Ag)的導(dǎo)電材料的一個(gè)或多個(gè)層，并且被電連接到形成在半導(dǎo)體小片74內(nèi)的電路元件。在DIP 64的組裝期間，使用金-硅共晶層或諸如熱環(huán)氧樹脂或環(huán)氧樹脂的粘結(jié)材料將半導(dǎo)體小片74安裝到中間載體78上。封裝主體包括諸如聚合物或陶瓷的絕緣封裝材料。導(dǎo)體引線80和接合線82在半導(dǎo)體小片74與PCB 52之間提供電互連。密封劑84被沉積在封裝上以通過防止?jié)駳夂臀⒘＿M(jìn)入封裝并且污染半導(dǎo)體小片74或接合線82來進(jìn)行環(huán)境保護(hù)。
[0027]圖2b示意了安裝在PCB 52上的BCC 62的更多細(xì)節(jié)。使用底層填料或環(huán)氧樹脂粘結(jié)材料92將半導(dǎo)體小片88安裝到載體90上。接合線94在接觸墊96與98之間提供第一級(jí)封裝互連。成型化合物或密封劑100被沉積在半導(dǎo)體小片88和接合線94上以為器件提供物理支撐和電隔離。使用諸如電解電鍍或無電鍍的適當(dāng)?shù)慕饘俪练e工藝在PCB 52的表面上形成接觸墊102以防止氧化。接觸墊102被電連接到PCB 52中的一個(gè)或多個(gè)導(dǎo)電信號(hào)跡線54。凸起104被形成在BCC 62的接觸墊98與PCB 52的接觸墊102之間。
[0028]在圖2c中，以倒裝芯片式第一級(jí)封裝將半導(dǎo)體小片58面朝下安裝到中間載體106上。半導(dǎo)體小片58的有源區(qū)域108包含根據(jù)小片的電設(shè)計(jì)形成的模擬或數(shù)字電路，所述模擬或數(shù)字電路被實(shí)現(xiàn)為有源器件、無源器件、導(dǎo)電層以及介電層。例如，所述電路能夠包括一個(gè)或多個(gè)晶體管、二極管、電感器、電容器、電阻器以及有源區(qū)域108內(nèi)的其他電路元件。半導(dǎo)體小片58通過凸起110被電性地并且機(jī)械地連接到載體106。
[0029]使用凸起112以BGA式第二級(jí)封裝將BGA 60電性地并且機(jī)械地連接到PCB 52。通過凸起110、信號(hào)線114以及凸起112將半導(dǎo)體小片58電連接到PCB 52中的導(dǎo)電信號(hào)跡線54。成型化合物或密封劑116被沉積在半導(dǎo)體小片58和載體106上以為器件提供物理支撐和電隔離。倒裝芯片半導(dǎo)體器件提供了從半導(dǎo)體小片58上的有源器件到PCB 52上的導(dǎo)電軌跡的短的導(dǎo)電路徑，以便減少信號(hào)傳播距離、降低電容并且改善總的電路性能。在另一實(shí)施例中，能夠在沒有中間載體106的情況下使用倒裝芯片式第一級(jí)封裝直接將半導(dǎo)體小片58機(jī)械地并且電性地連接到PCB 52。
[0030]圖3a示出了具有用于結(jié)構(gòu)支撐的基襯底材料122的半導(dǎo)體晶片120，所述基襯底材料122諸如為硅、鍺、砷化鎵、磷化銦或碳化硅。多個(gè)半導(dǎo)體小片或部件124形成在晶片120上，被非有源的小片間晶片區(qū)域或鋸齒型街溝126分開，如在上文中所描述的那樣。鋸齒型街溝126提供了切割區(qū)域以將半導(dǎo)體晶片120分割成單獨(dú)的半導(dǎo)體小片124。
[0031]圖3b示出了半導(dǎo)體晶片120的一部分的截面圖。每個(gè)半導(dǎo)體小片124都具有背表面128和有源表面130，所述有源表面130包含形成在小片內(nèi)并且根據(jù)小片的電設(shè)計(jì)和功能電互連的模擬或數(shù)字電路，所述模擬或數(shù)字電路被實(shí)現(xiàn)為有源器件、無源器件、導(dǎo)電層以及介電層。例如，所述電路可以包括一個(gè)或多個(gè)晶體管、二極管以及形成在有源表面130內(nèi)的其他電路元件以實(shí)現(xiàn)模擬電路或數(shù)字電路，諸如數(shù)字信號(hào)處理器(DSP)、ASIC、存儲(chǔ)器或其他信號(hào)處理電路。半導(dǎo)體小片124還可以包含諸如電感器、電容器以及電阻器的集成無源器件(IPD)，以用于RF信號(hào)處理。
[0032]使用PVD、CVD、電解電鍍、無電鍍工藝或其他適當(dāng)?shù)慕饘俪练e工藝在有源表面130上形成導(dǎo)電層132。導(dǎo)電層132可以是Al、Cu、Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層132作為電連接到有源表面130上的電路的接觸墊進(jìn)行操作。導(dǎo)電層132能夠被形成為并排置于距半導(dǎo)體小片124的邊緣第一距離處的接觸墊，如圖3b所示。備選地，導(dǎo)電層132能夠被形成為以多行偏移的接觸墊，使得第一行接觸墊被置于距小片的邊緣第一距離處，并且與第一行交替的第二行接觸墊被置于距小片的邊緣第二距離處。
[0033]使用PVD、CVD、印刷、旋涂、噴涂、燒結(jié)或熱氧化在有源表面130和導(dǎo)電層132上形成絕緣或鈍化層134。絕緣層134包含二氧化硅(Si02)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二鉭(Ta205)、氧化鋁(A1203)或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。使用激光器136通過激光直接燒蝕(LDA)去除絕緣層134的一部分以暴露導(dǎo)電層132。備選地，經(jīng)由圖形化的光致抗蝕劑層通過蝕刻工藝去除絕緣層134的一部分以暴露導(dǎo)電層132。
[0034]在圖3c中，半導(dǎo)體晶片120的背表面128經(jīng)歷使用研磨機(jī)137的背面研磨操作，在這之后是用于減小晶片的厚度的拋光步驟。在圖3d中，小片附接粘結(jié)膜或膠帶138在分割之前被層疊到經(jīng)拋光的背表面128上。
[0035]在圖3e中，使用鋸條或激光切割工具139貫穿鋸齒型街溝126將半導(dǎo)體晶片120分割成單獨(dú)的半導(dǎo)體小片124。
[0036]圖4a_4g示意了內(nèi)插板襯底的形成,其中半導(dǎo)體小片被安裝到該襯底上。圖4a示出了芯襯底(core substrate) 140,其包括采用酹醒棉紙、環(huán)氧樹脂、樹脂、玻璃布、毛玻璃、聚酯及其他增強(qiáng)纖維或織物的組合的、聚四氟乙烯預(yù)浸潰(預(yù)浸處理)、FR-4、FR-U CEM-1或CEM-3的一個(gè)或多個(gè)層疊的層。備選地，芯襯底140包含一個(gè)或多個(gè)絕緣或介電層。 [0037]使用激光鉆孔、機(jī)械鉆孔或深反應(yīng)離子蝕刻(DRIE)貫穿芯襯底140形成多個(gè)通孔。使用電解電鍍、無電鍍工藝或其他適當(dāng)?shù)某练e工藝以八1、(:11、511、附、411^8、鈦(Ti)、鎢(W)或其他適當(dāng)?shù)膶?dǎo)電材料來填充通孔以形成z向垂直互連導(dǎo)電通孔144。在一個(gè)實(shí)施例中，Cu通過無電鍍和電鍍術(shù)沉積在通孔的側(cè)壁上。通孔用導(dǎo)電膠或帶填料的堵塞樹脂來填充。
[0038]使用諸如印刷、PVD、CVD、濺射、電解電鍍以及無電鍍的圖形化和金屬沉積工藝在芯襯底140的第一表面和導(dǎo)電通孔144上形成導(dǎo)電層或再分布層(RDL) 146。導(dǎo)電層146包括Al、Cu、Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層146被電連接到導(dǎo)電通孔144。
[0039]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在芯襯底140的第一表面和導(dǎo)電層146上形成絕緣或鈍化層148。絕緣層148包含Si02、Si3N4、Si0N、Ta205、A1203、二氧化鉿(Hf02)、苯并環(huán)丁烯(BCB)、聚酰亞胺(PI)、聚苯并惡唑(PBO)、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和介電特性的其他材料的一個(gè)或多個(gè)層。在另一實(shí)施例中，絕緣層148是掩膜層。
[0040]使用諸如印刷、PVD、CVD、濺射、電解電鍍以及無電鍍的圖形化和金屬沉積工藝在芯襯底140的與第一表面相對(duì)的第二表面和導(dǎo)電通孔144上形成導(dǎo)電層或RDL 150。導(dǎo)電層150包括Al、Cu、Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層150被電連接到導(dǎo)電通孔144和導(dǎo)電層146。在另一實(shí)施例中，在形成導(dǎo)電層146和/或?qū)щ妼?50之后貫穿芯襯底140形成導(dǎo)電通孔144。[0041]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在芯襯底140的第二表面和導(dǎo)電層150上形成絕緣或鈍化層152。絕緣層152包含Si02、Si3N4、Si0N、Ta205、A1203、Hf02, BCB, P1、ΡΒ0、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和介電特性的其他材料的一個(gè)或多個(gè)層。在一個(gè)實(shí)施例中，絕緣層148和152包括用于增強(qiáng)彎曲強(qiáng)度的填料和纖維，諸如硅石、A1203或玻璃纖維。使用激光器154通過LDA去除絕緣層152的一部分以暴露導(dǎo)電層150。在另一實(shí)施例中，絕緣層152是掩膜層。
[0042]結(jié)果得到的內(nèi)插板襯底155根據(jù)半導(dǎo)體小片124的電功能經(jīng)由導(dǎo)電層146和150以及導(dǎo)電通孔144垂直地并且橫向地跨襯底提供電互連。襯底155在中間階段，即在安裝半導(dǎo)體小片124之前被檢查和測(cè)試以通過開路/短路探測(cè)或自動(dòng)范圍檢查而被已知為良好。根據(jù)半導(dǎo)體小片124的設(shè)計(jì)和功能，導(dǎo)電層146和150的部分與導(dǎo)電通孔144是電共用的或電絕緣的。
[0043]襯底155還可以是包括有源表面的多層柔性層壓制品、陶瓷、銅箔、玻璃或半導(dǎo)體晶片，所述有源表面包含用于實(shí)現(xiàn)模擬電路或數(shù)字電路的一個(gè)或多個(gè)晶體管、二極管及其他電路元件。
[0044]在圖4b中，引線柱156通過壓縮接合、縫編接合、球焊接合或楔焊接合附接到襯底155的導(dǎo)電層146。引線柱156在與作為基部156a被不出的導(dǎo)電層146接觸時(shí)壓縮。桿部156b能夠被壓縮到(cut to)適當(dāng)長(zhǎng)度，例如250-500 Mm。在一個(gè)實(shí)施例中，引線柱156包括Cu、Al或金屬合金。引線柱156提供3D垂直互連結(jié)構(gòu)。
[0045]圖4c不出了其中導(dǎo)電層150被絕緣層152覆蓋的襯底155的實(shí)施例，即導(dǎo)電層150沒有通過LDA或蝕刻工藝被暴露。
[0046]在圖4d中，在背表面128朝襯底定向的情況下使用例如拾取和放置操作將來自圖3c的半導(dǎo)體小片124安裝到內(nèi)插板襯底155上。采用小片附接粘結(jié)劑或膜138將半導(dǎo)體小片124固定到襯底155的絕緣層148上。圖4e示出了半導(dǎo)體小片124安裝到襯底155上作為重構(gòu)晶片158。半導(dǎo)體小片124是在安裝到襯底155上之前已被測(cè)試的已知為良好的小片(KGD)。襯底155具有足夠的尺寸來容納多個(gè)半導(dǎo)體小片。
[0047]在另一實(shí)施例中，諸如可脫離干膜、介電抗蝕劑或光致抗蝕劑的保護(hù)層160被形成在絕緣層134和導(dǎo)電層132上，如圖4f所示。
[0048]在另一實(shí)施例中，密封劑162被沉積在半導(dǎo)體小片124周圍。積層互連結(jié)構(gòu)164被形成在絕緣層134、導(dǎo)電層132以及密封劑162上，如圖4g所示。積層互連結(jié)構(gòu)164包括絕緣層166、導(dǎo)電層168、絕緣層170、導(dǎo)電層172以及絕緣層174。積層互連結(jié)構(gòu)164在中間階段，即在分割之前被檢查和測(cè)試以通過開路/短路探測(cè)或自動(dòng)范圍檢查而被已知為良好。使用鋸條或激光切割工具176貫穿襯底155分割重構(gòu)晶片158以分開半導(dǎo)體小片124。
[0049]圖5a_5h相對(duì)于圖1和2a_2c不意了在Fo-WLCSP中形成積層互連結(jié)構(gòu)和內(nèi)插板襯底作為雙側(cè)互連結(jié)構(gòu)的過程。圖5a示出了載體或臨時(shí)襯底180，其包含用于結(jié)構(gòu)支撐的、諸如硅、聚合物、氧化鈹、玻璃、鐵合金或其他適當(dāng)?shù)牡统杀緞傂圆牧系?、可再使用或犧牲的基材。載體180可以是圓形的或矩形的。包括可壓縮粘結(jié)脫離(releasing)膜184的界面層或雙側(cè)膠帶182作為臨時(shí)粘結(jié)接合膜、蝕刻停止層或熱脫離層(thermal release layer)形成在載體180上。半導(dǎo)體小片124在被安裝到襯底140上時(shí)被接合到載體180上的可壓縮粘結(jié)脫離膜184，其中積層互連結(jié)構(gòu)164朝載體定向。圖5b示出了安裝到載體180上的半導(dǎo)體小片124和襯底140，其中導(dǎo)電層172和絕緣層174被嵌入載體180上的可壓縮脫離膜184內(nèi)。襯底180具有足夠的尺寸來容納多個(gè)半導(dǎo)體小片124。
[0050]在圖5c中，使用膏印刷(paste printing)、壓縮成型、傳遞成型、液體封裝成型、真空層疊、旋涂或其他適當(dāng)?shù)耐糠笃鲗⒚芊鈩┗虺尚突衔?88沉積在載體180、襯底155、半導(dǎo)體小片124以及引線柱156上及它們的周圍。密封劑188可以是聚合物合成材料，諸如帶填料的環(huán)氧樹脂、帶填料的環(huán)氧丙烯酸酯或帶適當(dāng)填料的聚合物。密封劑188是不導(dǎo)電的并且在環(huán)境方面保護(hù)半導(dǎo)體器件免受外部元件和污染物影響。
[0051]在圖5d中，載體180、界面層182以及可壓縮脫離膜184通過化學(xué)蝕刻、機(jī)械剝離、化學(xué)機(jī)械平面化(CMP)、機(jī)械研磨、熱烘、UV光、激光掃描或濕法剝離被去除。附加的背面研磨可以被應(yīng)用于控制翹曲。使用激光器190通過LDA去除密封劑188的一部分以暴露引線柱156以及積層互連結(jié)構(gòu)164的導(dǎo)電層172和絕緣層174。
[0052]在圖5e中，使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在密封劑188、積層互連結(jié)構(gòu)164以及所暴露的引線柱156上形成絕緣或鈍化層196。絕緣層196包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。
[0053]使用諸如印刷、PVD、CVD、濺射、電解電鍍以及無電鍍的圖形化和金屬沉積工藝在絕緣層196、積層互連結(jié)構(gòu)164以及所暴露的引線柱156上形成導(dǎo)電層或RDL 198。導(dǎo)電層198包括Al、Cu、T1、Tiff, Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層198的一個(gè)部分被電連接到積層互連結(jié)構(gòu)164的導(dǎo)電層172。導(dǎo)電層198的另一部分被電連接到引線柱156。取決于半導(dǎo)體小片124的設(shè)計(jì)和功能，導(dǎo)電層198的其他部分可以是電共用的或電絕緣的。
[0054]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在絕緣層196和導(dǎo)電層198上形成絕緣或鈍化層200。絕緣層200包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層200的一部分以暴露導(dǎo)電層198。
[0055]使用蒸發(fā)、電解電鍍、無電鍍、球滴(ball drop)或絲網(wǎng)印刷工藝將導(dǎo)電凸起材料沉積在導(dǎo)電層198上。在可選焊劑溶液的情況下，凸起材料可以是Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料及其組合。例如，凸起材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。使用適當(dāng)?shù)母浇踊蚪雍瞎に噷⑼蛊鸩牧辖雍系綄?dǎo)電層198上。在一個(gè)實(shí)施例中，通過將凸起材料加熱至其熔點(diǎn)以上使該材料回流以形成球體或凸起202。在一些應(yīng)用中，凸起202被二次回流以改進(jìn)與導(dǎo)電層198的電接觸。在一個(gè)實(shí)施例中，凸起202被形成在具有潤(rùn)濕層、阻擋層以及粘結(jié)層的UBM上。凸起還可以被壓縮接合或熱壓縮接合到導(dǎo)電層198上。凸起202表示能夠被形成在導(dǎo)電層198上的一種類型的互連結(jié)構(gòu)。該互連結(jié)構(gòu)還能夠使用接合線、導(dǎo)電膠、柱形凸起、微凸起或其他電互連。
[0056]絕緣層196和202與導(dǎo)電層198及凸起202的組合構(gòu)成積層互連結(jié)構(gòu)204。積層互連結(jié)構(gòu)204在附加的器件集成之前被檢查和測(cè)試以被已知為良好。
[0057]在圖5f中，背面研磨膠帶或支撐膠帶194被應(yīng)用在積層互連結(jié)構(gòu)204上。用研磨機(jī)192以研磨操作去除密封劑188的一部分以使表面平整并且暴露襯底155的絕緣層152?；瘜W(xué)蝕刻或CMP工藝還能夠被用于去除由研磨操作產(chǎn)生的機(jī)械損傷并且使密封劑188平整。圖5g示出了在研磨操作之后的襯底155，其中通過激光器193和/或剝離及清洗工藝從導(dǎo)電層150和絕緣層152去除任何剩余的密封劑。
[0058]在圖5h中，背面研磨膠帶或支撐膠帶194被去除并且使用鋸條或激光切割工具208貫穿密封劑188和積層互連結(jié)構(gòu)204將半導(dǎo)體小片124分割成單獨(dú)的雙側(cè)F0-WLCSP210。圖6示出了分割之后的Fo-WLCSP 210。半導(dǎo)體小片124經(jīng)由積層互連結(jié)構(gòu)164、積層互連結(jié)構(gòu)204以及引線柱156電連接到襯底155以用于與外部器件的連接。襯底155和積層互連結(jié)構(gòu)164和204在Fo-WLCSP 210的相對(duì)側(cè)(雙側(cè))為半導(dǎo)體小片124提供垂直和橫向互連。襯底155在不同時(shí)間形成并且獨(dú)立于積層互連結(jié)構(gòu)164和204。襯底155在小片安裝之前的形成和測(cè)試簡(jiǎn)化了制造工藝并且降低了成本。其中引線柱156在襯底155與積層互連結(jié)構(gòu)之間提供垂直互連的積層互連結(jié)構(gòu)164和204的稍后形成在Fo-WLCSP 210的相對(duì)側(cè)使用于半導(dǎo)體小片124的垂直和橫向互連完整。
[0059]在另一實(shí)施例中，從圖4g繼續(xù)，半導(dǎo)體小片124被安裝到載體220上，其中襯底140的絕緣層152朝該載體定向，如圖7a所示。導(dǎo)電層150可以被絕緣層152完全覆蓋。高溫(大于200° C)可脫離接合膠帶222被施加在載體220上。備選地，具有可選填料或纖維的永久介電接合層222被施加在載體220上。襯底140的導(dǎo)電層146和絕緣層148被壓縮到載體220上的可脫離接合膠帶222中。與圖4f中的保護(hù)層160類似的保護(hù)層可以被形成在積層互連結(jié)構(gòu)164的絕緣層174上。備選地，絕緣層174可以是帶填料并且厚度大于25 Mm的介電材料。
[0060]使用膏印刷、壓縮成型、傳遞成型、液體封裝成型、真空層疊、旋涂或其他適當(dāng)?shù)耐糠笃鲗⒚芊鈩┗虺尚突衔?26沉積在載體220、襯底155、半導(dǎo)體小片124以及引線柱156上。密封劑226可以是聚合物合成材料，諸如帶填料的環(huán)氧樹脂、帶填料的環(huán)氧丙烯酸酯或帶適當(dāng)填料的聚合物。密封劑226是不導(dǎo)電的并且在環(huán)境方面保護(hù)半導(dǎo)體器件不受外部元件和污染物影響。
[0061]在圖7b中，使用激光器228通過LDA去除密封劑226的一部分以暴露引線柱156以及積層互連結(jié)構(gòu)164的導(dǎo)電層172和絕緣層174。
[0062]在圖7c中，使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在密封劑226、積層互連結(jié)構(gòu)164以及所暴露的引線柱156上形成絕緣或鈍化層230。絕緣層230包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。
[0063]使用諸如印刷、PVD、CVD、濺射、電解電鍍以及無電鍍的圖形化和金屬沉積工藝在絕緣層230、積層互連結(jié)構(gòu)164以及所暴露的引線柱156上形成導(dǎo)電層或RDL 232。導(dǎo)電層232包括Al、Cu、T1、Tiff, Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層232的一個(gè)部分被電連接到積層互連結(jié)構(gòu)164的導(dǎo)電層172。導(dǎo)電層232的另一部分被電連接到引線柱156。取決于半導(dǎo)體小片124的設(shè)計(jì)和功能，導(dǎo)電層232的其他部分可以是電共用的或電絕緣的。
[0064]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在絕緣層230和導(dǎo)電層232上形成絕緣或鈍化層234。絕緣層234包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層234的一部分以暴露導(dǎo)電層232。
[0065]使用蒸發(fā)、電解電鍍、無電鍍、球滴或絲網(wǎng)印刷工藝將導(dǎo)電凸起材料沉積在導(dǎo)電層232上。在可選焊劑溶液的情況下，凸起材料可以是Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料及其組合。例如，凸起材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。使用適當(dāng)?shù)母浇踊蚪雍瞎に噷⑼蛊鸩牧辖雍系綄?dǎo)電層232上。在一個(gè)實(shí)施例中，通過將凸起材料加熱至其熔點(diǎn)以上使該材料回流以形成球體或凸起236。在一些應(yīng)用中，凸起236被二次回流以改進(jìn)與導(dǎo)電層232的電接觸。在一個(gè)實(shí)施例中，凸起236被形成在具有潤(rùn)濕層、阻擋層以及粘結(jié)層的UBM上。凸起還可以被壓縮接合或熱壓縮接合到導(dǎo)電層232上。凸起236表示能夠被形成在導(dǎo)電層232上的一種類型的互連結(jié)構(gòu)。該互連結(jié)構(gòu)還能夠使用接合線、導(dǎo)電膠、柱形凸起、微凸起或其他電互連。
[0066]絕緣層230和234與導(dǎo)電層232及凸起236的組合構(gòu)成積層互連結(jié)構(gòu)238。積層互連結(jié)構(gòu)238在附加的器件集成之前被檢查和測(cè)試以被已知為良好。
[0067]在圖7d中，載體220和可脫離接合膠帶222通過化學(xué)蝕刻、機(jī)械剝離、CMP、機(jī)械研磨、熱烘、UV光、激光掃描或濕法剝離被去除。載體220在永久接合材料222的情況下可以部分地被去除。使用鋸條或激光切割工具239貫穿密封劑226和積層互連層238將半導(dǎo)體小片124分割成單獨(dú)的雙側(cè)Fo-WLCSP 240。圖8示出了分割之后的F0-WLCSP 240。半導(dǎo)體小片124經(jīng)由積層互連結(jié)構(gòu)164、積層互連結(jié)構(gòu)238以及引線柱156被電連接到襯底155以用于與外部器件的連接。襯底155以及積層互連結(jié)構(gòu)164和238在F0-WLCSP 240的相對(duì)側(cè)(雙側(cè))為半導(dǎo)體小片124提供垂直和橫向互連。襯底155在不同時(shí)間形成并且獨(dú)立于積層互連結(jié)構(gòu)164和238。襯底155在小片安裝之前的形成和測(cè)試簡(jiǎn)化了制造工藝并且降低了成本。其中引線柱156在襯底155與積層互連結(jié)構(gòu)之間提供垂直互連的積層互連結(jié)構(gòu)164和238的稍后形成在Fo-WLCSP 240的相對(duì)側(cè)使用于半導(dǎo)體小片124的垂直和橫向互連完整。
[0068]在另一實(shí)施例中，從圖4g繼續(xù)，襯底155在半導(dǎo)體小片124被安裝到襯底上的情況下保持為未被分割(見圖4c)，如圖9a所示。密封劑或成型化合物242被沉積在襯底155、半導(dǎo)體小片124以及引線柱156上。
[0069]在圖9b中，使用激光器243通過LDA去除密封劑242的一部分以暴露引線柱156以及積層互連結(jié)構(gòu)164的導(dǎo)電層172和絕緣層174。
[0070]在圖9c中，使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在密封劑242、積層互連結(jié)構(gòu)164以及所暴露的引線柱156上形成絕緣或鈍化層244。絕緣層244包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。
[0071]使用諸如印刷、PVD、CVD、濺射、電解電鍍以及無電鍍的圖形化和金屬沉積工藝在絕緣層244、積層互連結(jié)構(gòu)164以及所暴露的引線柱156上形成導(dǎo)電層或RDL 246。導(dǎo)電層246包括Al、Cu、Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層246的一個(gè)部分被電連接到積層互連結(jié)構(gòu)164的導(dǎo)電層172。導(dǎo)電層246的另一部分被電連接到引線柱156。取決于半導(dǎo)體小片124的設(shè)計(jì)和功能，導(dǎo)電層246的其他部分可以是電共用的或電絕緣的。[0072]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在絕緣層244和導(dǎo)電層246上形成絕緣或鈍化層248。絕緣層248包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層248的一部分以暴露導(dǎo)電層246。
[0073]使用蒸發(fā)、電解電鍍、無電鍍、球滴或絲網(wǎng)印刷工藝將導(dǎo)電凸起材料沉積在導(dǎo)電層246上。在可選焊劑溶液的情況下，凸起材料可以是Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料及其組合。例如，凸起材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。使用適當(dāng)?shù)母浇踊蚪雍瞎に噷⑼蛊鸩牧辖雍系綄?dǎo)電層246上。在一個(gè)實(shí)施例中，通過將凸起材料加熱到其熔點(diǎn)以上使該材料回流以形成球體或凸起250。在一些應(yīng)用中，凸起250被二次回流以改進(jìn)與導(dǎo)電層246的電接觸。在一個(gè)實(shí)施例中，凸起250被形成在具有潤(rùn)濕層、阻擋層以及粘結(jié)層的UBM上。凸起還可以被壓縮接合或熱壓縮接合到導(dǎo)電層246上。凸起250表示能夠被形成在導(dǎo)電層246上的一種類型的互連結(jié)構(gòu)。該互連結(jié)構(gòu)還能夠使用接合線、導(dǎo)電膠、柱形凸起、微凸起或其他電互連。
[0074]絕緣層244和248與導(dǎo)電層246及凸起250的組合構(gòu)成積層互連結(jié)構(gòu)252。積層互連結(jié)構(gòu)252在附加的器件集成之前被檢查和測(cè)試以被已知為良好。
[0075]在圖9d中，使用激光器254通過LDA去除絕緣層152的一部分以暴露導(dǎo)電層150。使用鋸條或激光切割工具255貫穿襯底155、密封劑242以及積層互連結(jié)構(gòu)252將半導(dǎo)體小片124分割成單獨(dú)的雙側(cè)Fo-WLCSP 256。圖10示出了分割之后的F0-WLCSP 256。半導(dǎo)體小片124經(jīng)由積層互連結(jié)構(gòu)164、積層互連結(jié)構(gòu)252以及引線柱156被電連接到襯底155以用于與外部器件的連接。襯底155以及積層互連結(jié)構(gòu)164和252在F0-WLCSP 256的相對(duì)側(cè)(雙側(cè))為半導(dǎo)體小片124提供垂直和橫向互連。襯底155在不同時(shí)間形成并且獨(dú)立于積層互連結(jié)構(gòu)164和252。襯底155在小片安裝之前的形成和測(cè)試簡(jiǎn)化了制造工藝并且降低了成本。其中引線柱156在襯底155與積層互連結(jié)構(gòu)之間提供垂直互連的積層互連結(jié)構(gòu)164和252的稍后形成在Fo-WLCSP 256的相對(duì)側(cè)使用于半導(dǎo)體小片124的垂直和橫向互連完整。
[0076]圖11示意了與圖10類似的Fo-WLCSP 260的實(shí)施例，其中柱形凸起262被置于襯底155與積層互連結(jié)構(gòu)252之間。柱形凸起262將襯底155的導(dǎo)電層146電連接到積層互連結(jié)構(gòu)252的導(dǎo)電層246。積層互連結(jié)構(gòu)164包括至少一個(gè)RDL層，例如導(dǎo)電層168。
[0077]圖12示意了與圖5a_5h類似的Fo-WLCSP 270的實(shí)施例，其中柱形凸起272被置于襯底155與積層互連結(jié)構(gòu)204之間。柱形凸起272將襯底155的導(dǎo)電層146電連接到積層互連結(jié)構(gòu)204的導(dǎo)電層198。密封劑188沿襯底155的側(cè)表面延伸到絕緣層152的上表面。積層互連結(jié)構(gòu)164包括至少一個(gè)RDL層，例如導(dǎo)電層168。
[0078]圖13示意了與圖5a_5h類似的Fo-WLCSP 280的實(shí)施例，其中柱形凸起282被置于襯底155與積層互連結(jié)構(gòu)204之間。柱形凸起282將襯底155的導(dǎo)電層146電連接到積層互連結(jié)構(gòu)204的導(dǎo)電層198。密封劑188沿襯底155的側(cè)表面延伸到絕緣層152的上表面。密封劑188覆蓋半導(dǎo)體小片124的側(cè)表面以及該半導(dǎo)體小片的有源表面130的一部分。
[0079]圖14示意了與圖5a_5h類似的Fo-WLCSP 290的實(shí)施例，其中柱形凸起292被置于襯底155與積層互連結(jié)構(gòu)204之間。柱形凸起292將襯底155的導(dǎo)電層146電連接到積層互連結(jié)構(gòu)204的導(dǎo)電層198。密封劑188覆蓋半導(dǎo)體小片124的側(cè)表面和該半導(dǎo)體小片的有源表面130的一部分。襯底155被去除并且用掩膜層294代替。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除掩膜層294的一部分以暴露導(dǎo)電層146。
[0080]圖15示意了與圖5a_5h類似的Fo-WLCSP 300的實(shí)施例，其中引線框302被嵌入密封劑304內(nèi)。柱形凸起306被置于引線框302與積層互連結(jié)構(gòu)204之間。密封劑188覆蓋半導(dǎo)體小片124的側(cè)表面和該半導(dǎo)體小片的有源表面130的一部分。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除密封劑304的一部分以暴露引線框302。
[0081]圖16a_16f相對(duì)于圖1和2a_2c示意了在Fo-WLCSP中形成頂部和底部積層互連結(jié)構(gòu)的過程。圖16a示出了用于結(jié)構(gòu)支撐的載體或臨時(shí)襯底310，所述載體或臨時(shí)襯底310包含諸如硅、聚合物、氧化鈹、玻璃或其他適當(dāng)?shù)牡统杀緞傂圆牧系臓奚摹?br> [0082]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在載體310上形成絕緣或鈍化層312。絕緣層312包含Si02、Si3N4、Si0N、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。在一個(gè)實(shí)施例中，絕緣層312包括用于增強(qiáng)彎曲強(qiáng)度的玻璃布、玻璃絲網(wǎng)、填料或纖維，諸如硅石、Al203或玻璃纖維。
[0083]使用諸如銅箔層疊、印刷、PVD、CVD、噴濺、電解電鍍以及無電鍍的圖形化和金屬沉積工藝在絕緣層312上形成導(dǎo)電層或RDL 314。導(dǎo)電層314包括Al、Cu、Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。在一個(gè)實(shí)施例中，導(dǎo)電層314是用光致抗蝕劑或油墨印刷圖形化的銅箔。備選地，導(dǎo)電層314包括Ti (TiW)/Cu種子層，在其之后是光刻和選擇性電鍍。取決于半導(dǎo)體小片的設(shè)計(jì)和功能，導(dǎo)電層314的部分可以是電共用的或電絕緣的。
[0084]在圖16b中，使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在絕緣層312和導(dǎo)電層314上形成絕緣或鈍化層316。絕緣層316包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。在一個(gè)實(shí)施例中，絕緣層316包括用于增強(qiáng)彎曲強(qiáng)度的玻璃布、玻璃絲網(wǎng)、填料或纖維，諸如硅石、A1203或玻璃纖維。使用激光器318通過LDA去除絕緣層316的一部分以暴露導(dǎo)電層314。備選地，通過蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層316的一部分以暴露導(dǎo)電層314。導(dǎo)電層314和絕緣層316在中間階段，即在安裝半導(dǎo)體小片320之前被檢查和測(cè)試以通過開路/短路探測(cè)或自動(dòng)范圍檢查而被已知為良好。
[0085]圖16c示出了來自與圖3a類似的半導(dǎo)體晶片的半導(dǎo)體小片320，其中背表面322和有源表面324包含形成在小片內(nèi)并且根據(jù)小片的電設(shè)計(jì)和功能電互連的模擬或數(shù)字電路，所述模擬或數(shù)字電路被實(shí)現(xiàn)為有源器件、無源器件、導(dǎo)電層以及介電層。例如，該電路可以包括形成在有源表面324內(nèi)以實(shí)現(xiàn)諸如DSP、ASIC、存儲(chǔ)器的模擬電路或數(shù)字電路或者其他信號(hào)處理電路的一個(gè)或多個(gè)晶體管、二極管及其他電路元件。半導(dǎo)體小片320還可以包含諸如電感器、電容器以及電阻器的IPD，用于RF信號(hào)處理。
[0086]使用PVD、CVD、電解電鍍、無電鍍工藝或其他適當(dāng)?shù)慕饘俪练e工藝在有源表面324上形成導(dǎo)電層326。導(dǎo)電層326可以是Al、Cu、Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層326作為電連接到有源表面324上的電路的接觸墊進(jìn)行操作。[0087]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在有源表面324和導(dǎo)電層326上形成絕緣或鈍化層328。絕緣層328包含Si02、Si3N4、Si0N、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層328的一部分以暴露導(dǎo)電層326。
[0088]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在絕緣層328和導(dǎo)電層326上形成絕緣或鈍化層330。絕緣層330包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層330的一部分以暴露導(dǎo)電層326。
[0089]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在絕緣層330和導(dǎo)電層326上形成保護(hù)層332。保護(hù)層332包含Si02、Si3N4、SiON、Ta205、A1203或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。
[0090]采用諸如環(huán)氧樹脂的小片附接粘結(jié)劑334將半導(dǎo)體小片320安裝到絕緣層316上。柱形凸起336被形成在導(dǎo)電層314上。使用導(dǎo)電膠340使分立半導(dǎo)體器件338冶金地并且電性地與導(dǎo)電層314耦合。分立半導(dǎo)體器件338可以是電感器、電容器、電阻器、晶體
管或二極管。
[0091]在圖16d中，使用膏印刷、壓縮成型、傳遞成型、液體封裝成型、真空層疊、旋涂或其他適當(dāng)?shù)耐糠笃鲗⒚芊鈩┗虺尚突衔?42沉積在絕緣層316、半導(dǎo)體小片320、柱形凸起336以及分立半導(dǎo)體器件338上及它們的周圍。密封劑342可以是聚合物合成材料，諸如帶填料的環(huán)氧樹脂、帶填料的環(huán)氧丙烯酸酯或帶適當(dāng)填料的聚合物。密封劑342是不導(dǎo)電的并且在環(huán)境方面保護(hù)半導(dǎo)體器件不受外部元件和污染物影響。
[0092]在圖16e中，保護(hù)層332被去除以暴露絕緣層330和密封劑342中的淺腔中的導(dǎo)電層326。使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在半導(dǎo)體小片320、密封劑342以及柱形凸起336上形成絕緣或鈍化層350。絕緣層350包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層350的一部分以暴露導(dǎo)電層326和柱形凸起336。
[0093]使用諸如印刷、PVD、CVD、濺射、電解電鍍以及無電鍍的圖形化和金屬沉積工藝在絕緣層350和柱形凸起336上形成導(dǎo)電層或RDL 352。導(dǎo)電層352包括Al、Cu、Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層352的一個(gè)部分被電連接到半導(dǎo)體小片320的導(dǎo)電層326。導(dǎo)電層352的另一部分被電連接到柱形凸起336。取決于半導(dǎo)體小片320的設(shè)計(jì)和功能，導(dǎo)電層352的其他部分可以是電共用的或電絕緣的。
[0094]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在絕緣層350和導(dǎo)電層352上形成絕緣或鈍化層354。絕緣層354包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層354的一部分以暴露導(dǎo)電層326和柱形凸起352。
[0095]使用諸如印刷、PVD、CVD、濺射、電解電鍍以及無電鍍的圖形化和金屬沉積工藝在絕緣層354和導(dǎo)電層352上形成導(dǎo)電層或RDL 356。導(dǎo)電層356包括Al、Cu、Sn、N1、Au、Ag或其他適當(dāng)?shù)膶?dǎo)電材料的一個(gè)或多個(gè)層。導(dǎo)電層356的一個(gè)部分被電連接到導(dǎo)電層352。取決于半導(dǎo)體小片320的設(shè)計(jì)和功能，導(dǎo)電層356的其他部分可以是電共用的或電絕緣的。
[0096]使用PVD、CVD、印刷、旋涂、噴涂、狹縫式涂布、滾涂、層疊、燒結(jié)或熱氧化在絕緣層354和導(dǎo)電層356上形成絕緣或鈍化層358。絕緣層358包含Si02、Si3N4、SiON、Ta205、A1203、有或沒有填料或纖維的聚合物介電抗蝕劑或者具有類似結(jié)構(gòu)和絕緣特性的其他材料的一個(gè)或多個(gè)層。通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層358的一部分以暴露導(dǎo)電層356。
[0097]使用蒸發(fā)、電解電鍍、無電鍍、球滴或絲網(wǎng)印刷工藝將導(dǎo)電凸起材料沉積在導(dǎo)電層356上。在可選焊劑溶液的情況下，凸起材料可以是Al、Sn、N1、Au、Ag、Pb、B1、Cu、焊料及其組合。例如，凸起材料可以是共晶Sn/Pb、高鉛焊料或無鉛焊料。使用適當(dāng)?shù)母浇踊蚪雍瞎に噷⑼蛊鸩牧辖雍系綄?dǎo)電層356上。在一個(gè)實(shí)施例中，通過將凸起材料加熱到其熔點(diǎn)以上使該材料回流以形成球體或凸起360。在一些應(yīng)用中，凸起360被二次回流以改進(jìn)與導(dǎo)電層356的電接觸。在一個(gè)實(shí)施例中，凸起360被形成在具有潤(rùn)濕層、阻擋層以及粘結(jié)層的UBM上。凸起還可以被壓縮接合或熱壓縮接合到導(dǎo)電層356上。凸起360表示能夠被形成在導(dǎo)電層356上的一種類型的互連結(jié)構(gòu)。該互連結(jié)構(gòu)還能夠使用接合線、導(dǎo)電膠、柱形凸起、微凸起或其他電互連。
[0098]絕緣層350、354和358與導(dǎo)電層352和356及凸起360的組合構(gòu)成積層互連結(jié)構(gòu)362。積層互連結(jié)構(gòu)362在附加的器件集成之前被檢查和測(cè)試以被已知為良好。
[0099]在圖16f中，通過化學(xué)蝕刻、機(jī)械剝離、CMP、機(jī)械研磨、熱烘、UV光、激光掃描或濕法剝離去除載體310以暴露導(dǎo)電層314和絕緣層316。附加的背面研磨可以被應(yīng)用于控制翹曲。使用激光器366通過LDA去除絕緣層312的一部分以暴露導(dǎo)電層314。備選地，通過LDA或蝕刻工藝經(jīng)由圖形化的光致抗蝕劑層去除絕緣層312的一部分以暴露導(dǎo)電層314。
[0100]在Fo-WLCSP 370中，半導(dǎo)體小片320經(jīng)由積層互連結(jié)構(gòu)362和柱形凸起336被電連接到導(dǎo)電層314。積層互連結(jié)構(gòu)362和導(dǎo)電層314在F0-WLCSP 370的相對(duì)側(cè)(雙側(cè))為半導(dǎo)體小片320提供垂直和橫向互連。導(dǎo)電層314在不同時(shí)間形成并且獨(dú)立于積層互連結(jié)構(gòu)362。導(dǎo)電層314在小片安裝之前的形成和測(cè)試簡(jiǎn)化了制造工藝并且降低了成本。其中柱形凸起336在導(dǎo)電層314與積層互連結(jié)構(gòu)之間提供垂直互連的積層互連結(jié)構(gòu)362的稍后形成在Fo-WLCSP 370的相對(duì)側(cè)使用于半導(dǎo)體小片320的垂直和橫向互連完整。
[0101]雖然已經(jīng)詳細(xì)地示意了本發(fā)明的一個(gè)或多個(gè)實(shí)施例，但技術(shù)人員將理解，可以對(duì)那些實(shí)施例進(jìn)行修改和調(diào)整而不背離如在以下權(quán)利要求中所闡述的本發(fā)明的范圍。
【權(quán)利要求】
1.一種制作半導(dǎo)體器件的方法，其包括: 提供襯底； 在所述襯底上形成垂直互連結(jié)構(gòu)； 將半導(dǎo)體小片安裝到所述襯底上； 在所述半導(dǎo)體小片上形成第一互連結(jié)構(gòu)； 將第一密封劑沉積在所述襯底和半導(dǎo)體小片上；以及 在所述第一密封劑和第一互連結(jié)構(gòu)上形成第二互連結(jié)構(gòu)。
2.根據(jù)權(quán)利要求1所述的方法，其還包括: 在所述半導(dǎo)體小片周圍沉積第二密封劑；以及 在所述半導(dǎo)體小片和第二密封劑上形成所述第一互連結(jié)構(gòu)。
3.根據(jù)權(quán)利要求1所述的方法，其還包括去除所述第一密封劑的一部分以暴露所述第一互連結(jié)構(gòu)。
4.根據(jù)權(quán)利要求1所述的方法，其還包括去除所述第一密封劑的一部分以暴露所述襯
。
5.一種制作半導(dǎo)體器件的方法，其包括:` 提供第一互連結(jié)構(gòu)； 提供半導(dǎo)體小片； 在所述半導(dǎo)體小片上形成保護(hù)層； 將所述半導(dǎo)體小片安裝到所述第一互連結(jié)構(gòu)上； 在所述第一互連結(jié)構(gòu)上形成多個(gè)柱形凸起； 將密封劑沉積在所述第一互連結(jié)構(gòu)和半導(dǎo)體小片上； 去除所述保護(hù)層以暴露所述半導(dǎo)體小片；以及 在所述密封劑和半導(dǎo)體小片上形成第二互連結(jié)構(gòu)。
6.根據(jù)權(quán)利要求5所述的方法，其中形成所述第一互連結(jié)構(gòu)包括: 形成第一絕緣層； 在所述第一絕緣層上形成導(dǎo)電層；以及 在所述第一絕緣層和導(dǎo)電層上形成第二絕緣層。
7.根據(jù)權(quán)利要求5所述的方法，其還包括通過激光直接燒蝕去除所述第二絕緣層的一部分。
8.根據(jù)權(quán)利要求5所述的方法，其還包括在所述第二絕緣層和導(dǎo)電層上形成第三絕緣層。
9.根據(jù)權(quán)利要求5所述的方法，其中形成所述第二互連結(jié)構(gòu)包括: 在所述密封劑和半導(dǎo)體小片上形成第一絕緣層； 在所述第一絕緣層上形成第一導(dǎo)電層； 在所述第一絕緣層和第一導(dǎo)電層上形成第二絕緣層； 在所述第二絕緣層和第一導(dǎo)電層上形成第二導(dǎo)電層；以及 在所述第二絕緣層和第二導(dǎo)電層上形成第三絕緣層。
10.一種半導(dǎo)體器件，其包括: 襯底；形成在所述襯底上的垂直互連結(jié)構(gòu)； 安裝到所述襯底上的半導(dǎo)體小片； 形成在所述半導(dǎo)體小片上的第一互連結(jié)構(gòu)； 沉積在所述襯底和半導(dǎo)體小片上的第一密封劑；以及 形成在所述第一密封劑和第一互連結(jié)構(gòu)上的第二互連結(jié)構(gòu)。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述襯底包括形成在所述襯底的第一和第二相反表面上的第一和第二導(dǎo)電層。
12.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其還包括沉積在所述半導(dǎo)體小片周圍的第二密封劑，其中所述第一互連結(jié)構(gòu)被形成在所述半導(dǎo)體小片和第二密封劑上。
13.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述第一密封劑被形成在所述半導(dǎo)體小片的一部分上。
14.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述第一密封劑被形成在所述襯底的側(cè)表面上。
15.根據(jù)權(quán)利要求10所述的半導(dǎo)體器件，其中所述垂直互連結(jié)構(gòu)包括引線柱或柱形凸起。
【文檔編號(hào)】H01L21/60GK103681362SQ201310170374
【公開日】2014年3月26日 申請(qǐng)日期:2013年5月10日 優(yōu)先權(quán)日:2012年9月14日
【發(fā)明者】林耀劍, 陳康 申請(qǐng)人:新科金朋有限公司