半導(dǎo)體元件及其制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體元件及其制造方法，半導(dǎo)體元件的制造方法包括以下步驟。提供基底，此基底具有多數(shù)個柱狀物，且柱狀物周圍形成有多數(shù)個溝渠；在每一個上述柱狀物下方的上述基底中形成摻雜區(qū)；移除溝渠下方的摻雜區(qū)，以形成多個開口，使相鄰的柱狀物下方的上述摻雜區(qū)分離；在每一個上述開口中形成遮蔽層。
【專利說明】半導(dǎo)體元件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明是有關(guān)于一種電子元件及其制造方法，且特別是有關(guān)于一種半導(dǎo)體元件及其制造方法。

【背景技術(shù)】
[0002]為了提高集成電路的工作速度，符合消費者對于小型化電子裝置的需求，半導(dǎo)體裝置中的晶體管尺寸有持續(xù)縮小的趨勢。然而，隨著晶體管尺寸的縮小，晶體管的通道區(qū)長度也隨之縮短，如此造成晶體管遭受嚴(yán)重的短通道效應(yīng)(short channel effect)以及導(dǎo)通電流(on current)下降等問題。針對此問題,現(xiàn)有的一種解決方法是提高通道區(qū)中的摻質(zhì)濃度，然而，此種作法反而會造成漏電流增加，影響元件的可靠性。
[0003]為了克服上述問題，近年來業(yè)界提出將水平方向的晶體管結(jié)構(gòu)改為垂直方向的晶體管結(jié)構(gòu)的方案，舉例來說，將垂直式晶體管結(jié)構(gòu)形成于基底的深溝渠中。如此一來，可以提升集成電路的工作速度與集成度，且能避免短通道效應(yīng)等問題。然而，目前一般的垂直式晶體管在相鄰的兩個導(dǎo)電區(qū)(例如重?fù)诫s區(qū))之間的耦合效應(yīng)愈來愈大，因而衍生寄生電容的問題。


【發(fā)明內(nèi)容】

[0004]本發(fā)明提供一種半導(dǎo)體元件及其制造方法，可以降低相鄰的兩個導(dǎo)電區(qū)(例如重?fù)诫s區(qū))之間的耦合效應(yīng)，減少寄生電容的問題。
[0005]本發(fā)明提出一種半導(dǎo)體元件的制造方法，此方法包括提供基底。上述基底具有多數(shù)個柱狀物，且上述柱狀物周圍形成有多數(shù)個溝渠。在每一上述柱狀物下方的上述基底中形成摻雜區(qū)。移除溝渠下方的摻雜區(qū)，以形成多個開口，使相鄰的柱狀物下方的上述摻雜區(qū)分離。在每一上述開口中形成遮蔽層。
[0006]依照本發(fā)明一實施例所述，上述遮蔽層的材料包括導(dǎo)體層。
[0007]依照本發(fā)明一實施例所述，上述導(dǎo)體層包括摻雜的磊晶硅、摻雜多晶硅或金屬。
[0008]依照本發(fā)明一實施例所述，在形成上述遮蔽層之前還包括在每一上述柱狀物以及上述摻雜區(qū)的側(cè)壁形成一間隙壁，上述間隙壁裸露出上述開口底部的上述基底表面。
[0009]依照本發(fā)明一實施例所述，形成上述間隙壁的方法包括在每一上述柱狀物以及上述摻雜區(qū)的側(cè)壁形成一間隙壁材料層，接著，非等向性蝕刻上述間隙壁材料層，以形成多數(shù)個間隙壁。
[0010]依照本發(fā)明一實施例所述，上述間隙壁使上述開口底部的上述基底裸露出來，且上述遮蔽層與上述基底電性連接。
[0011]依照本發(fā)明一實施例所述，上述摻雜區(qū)的形成方法包括進行離子植入制程，將摻質(zhì)植入于上述溝渠底部，接著，進行驅(qū)入制程，使上述摻質(zhì)擴散至上述柱狀物下方，以形成上述摻雜區(qū)。
[0012]依照本發(fā)明一實施例所述，上述半導(dǎo)體元件的制造方法還包括在進行上述離子植入制程之前，在每一上述柱狀物的側(cè)壁形成襯層。
[0013]依照本發(fā)明一實施例所述，上述半導(dǎo)體元件的制造方法還包括在進行上述離子植入制程之前，在每一上述柱狀物的上表面形成一頂蓋層。
[0014]本發(fā)明提出一種半導(dǎo)體元件，包括多數(shù)個柱狀物、多數(shù)個摻雜區(qū)以及多數(shù)個遮蔽層。上述柱狀物位于基底上，上述柱狀物周圍有多數(shù)個溝渠。摻雜區(qū)在每一上述柱狀物下方的上述基底中，且在相鄰的兩個柱狀物之間有開口，以使相鄰的柱狀物下方的上述摻雜區(qū)分離。遮蔽層位于上述開口中。
[0015]依照本發(fā)明一實施例所述，上述遮蔽層的材料包括導(dǎo)體層。
[0016]依照本發(fā)明一實施例所述，上述導(dǎo)體層包括摻雜的磊晶硅、摻雜多晶硅或金屬。
[0017]依照本發(fā)明一實施例所述，上述半導(dǎo)體元件還包括間隙壁，位于每一上述柱狀物以及上述摻雜區(qū)的側(cè)壁與上述遮蔽層之間。
[0018]依照本發(fā)明一實施例所述，上述半導(dǎo)體元件，還包括一襯層，位于每一上述柱狀物的側(cè)壁與上述間隙壁之間。
[0019]依照本發(fā)明一實施例所述，上述半導(dǎo)體元件，其中上述遮蔽層與上述基底電性連接。
[0020]基于上述，本發(fā)明的半導(dǎo)體元件及其制造方法，通過遮蔽層的形成，可以降低相鄰的兩個源極與漏極之間的耦合效應(yīng)，減少寄生電容的問題。
[0021]為讓本發(fā)明的上述特征和優(yōu)點能更明顯易懂，下文特舉實施例，并配合附圖作詳細(xì)說明如下。

【專利附圖】

【附圖說明】
[0022]圖1是根據(jù)本發(fā)明所示出的半導(dǎo)體元件立體示意圖；
[0023]圖2A至圖2D是根據(jù)本發(fā)明實施例所示出的半導(dǎo)體元件制造流程的剖面圖。
[0024]附圖標(biāo)記說明:
[0025]10:半導(dǎo)體元件；
[0026]20、100:基底；
[0027]22、102:柱狀物；
[0028]24、104:溝渠；
[0029]26、27、106、106a:摻雜區(qū)；
[0030]30:位元線；
[0031]32:字元線；
[0032]36、136:遮蔽層；
[0033]108:襯層；
[0034]110:開口；
[0035]114:頂蓋層；
[0036]120:間隙壁材料層；
[0037]120a:間隙壁。

【具體實施方式】
[0038]圖1是根據(jù)本發(fā)明所示出的半導(dǎo)體元件立體示意圖。
[0039]請參照圖1，根據(jù)本發(fā)明的制造方法制作的半導(dǎo)體元件10包括基底20，基底20上形成有多個柱狀物22。每一柱狀物22可以在后續(xù)制程中作為元件主動區(qū)(AA)。單一元件AA柱狀物22周圍具有多個溝渠24。每一元件AA柱狀物22的底部和頂部分別配置有摻雜區(qū)26和摻雜區(qū)27。摻雜區(qū)26之間配置遮蔽層36。遮蔽層36為導(dǎo)體層，與基底20電性連接。完成制程以后，每一元件AA柱狀物22可作為垂直式晶體管,摻雜區(qū)26與摻雜區(qū)27可分別作為垂直式晶體管的源極或漏極。再者，半導(dǎo)體元件10還可包括多條位元線30(分別連接多個摻雜區(qū)26)、多條字元線32 (即每一垂直式晶體管的柵極)以及電性連接每一柱狀物22的電容器(未示出),從而構(gòu)成動態(tài)隨機存取存儲器(Dynamic Random Access Memory,DRAM)陣列。
[0040]接著，將以剖面圖來說明本發(fā)明的半導(dǎo)體元件的制造方法。在以下描述中，主要以沿一特定方向的剖面線所示出的剖面圖來描述本發(fā)明，具體地說，例如沿著與圖1的I1-1I切線所示出的剖面圖。
[0041]圖2A至圖2D是根據(jù)本發(fā)明實施例所示出的半導(dǎo)體元件制造流程的剖面圖。
[0042]請參照圖2A，半導(dǎo)體元件的制造方法包括下列步驟。首先提供基底100?；?00例如為硅基底。每一柱狀物102的頂部可以具有頂蓋層114。頂蓋層114的材料與柱狀物102的材料不同。頂蓋層114的材料例如是氧化硅或是氮化硅。柱狀物102的形成方法例如是在基底100上形成頂蓋材料層，然后利用微影制程圖案化頂蓋材料層以及基底100。執(zhí)行蝕刻制程以在基底100中形成多個溝渠104。長AA柱狀物102由此形成，且頂蓋層114保持在每一長AA柱狀物102上方,如圖2A所示。
[0043]接著，在每一長AA柱狀物102的側(cè)壁上以及頂蓋層114的側(cè)壁上與頂部上形成襯層108。襯層108的材料例如是氧化物、氮化物或其組合，且其形成方法例如為化學(xué)氣相沉積法。
[0044]然后，進行離子植入制程，穿過襯層108，將摻雜植入于溝渠104的底部，之后進行熱驅(qū)入制程，使摻質(zhì)擴散至長AA柱狀物下方，以形成連續(xù)的摻雜區(qū)106。摻雜區(qū)106的導(dǎo)電型態(tài)可與基底100相反。舉例來說，若基底100為P型基底，則可植入η型摻質(zhì)，以形成摻雜區(qū)106 ;若基底100為η型基底，則可植入P型摻質(zhì)，以形成摻雜區(qū)106。
[0045]之后，請參照圖2Β，以等向性與非等向性蝕刻的組合方式移除溝渠104底部的襯層108以及部分基底100，以在相鄰的兩個長AA柱狀物102的底部之間形成開口 110，使相鄰的長AA柱狀物102下方的摻雜區(qū)106a彼此分離。
[0046]之后，在柱狀物102的表面、上述摻雜區(qū)106a的側(cè)壁以及基底100表面上形成間隙壁材料層120。間隙壁材料層120可與襯層108的材料不同。間隙壁材料層120的材料例如是氧化物、氮化物或其組合，且其形成方法例如為化學(xué)氣相沉積法。
[0047]其后，請參照圖2C，移除部分間隙壁材料層120，形成多個間隙壁120a。間隙壁120a使開口 110底部的基底100表面裸露出來。移除部分間隙壁材料層120的方法可以采用非等向性蝕刻法，例如為干式蝕刻法。
[0048]之后，請參照圖2D，摻雜區(qū)106a之間的開口 110之中形成遮蔽層136。遮蔽層136與基底100電性連接。遮蔽層可以由下而上生成，例如，利用選擇性磊晶硅生長。磊晶硅可以在生長時歷經(jīng)原位(in-situ)摻雜，或者可以在之后摻雜，使其具有導(dǎo)電性。遮蔽層136的形成方法例如是將遮蔽材料層填入于開口 110之中，再對遮蔽材料層進行回蝕制程。在這種狀況下，遮蔽材料層可為導(dǎo)體層，例如摻雜多晶硅或金屬。遮蔽材料層可以用化學(xué)氣相沉積法或原子層沉積法形成。使用這兩種方法，可以控制遮蔽材料的頂部位置，以在不同的導(dǎo)電區(qū)域之間達(dá)到理想的耦合電容。
[0049]在后續(xù)的半導(dǎo)體元件制程中，沿著與長AA柱狀物實質(zhì)上垂直的方向進行圖案化與蝕刻制程，每一長AA柱狀物均可形成一晶體管單元。由于晶體管單元的尺寸日漸縮小，因此晶體管單元的摻雜區(qū)(或?qū)щ妳^(qū))間的耦合效應(yīng)愈來愈大。根據(jù)本發(fā)明的制作方法，在摻雜區(qū)(或?qū)щ妳^(qū))間形成遮蔽層，可降低相鄰的特征間的耦合效應(yīng)，減少寄生電容的問題。
[0050]綜上所述，本發(fā)明在源極與漏極之間形成遮蔽層，具有遮蔽效應(yīng)，可以降低相鄰摻雜區(qū)(或?qū)щ妳^(qū))間的耦合效應(yīng)，減少摻雜區(qū)(或?qū)щ妳^(qū))間寄生電容的問題。
[0051]最后應(yīng)說明的是:以上各實施例僅用以說明本發(fā)明的技術(shù)方案，而非對其限制；盡管參照前述各實施例對本發(fā)明進行了詳細(xì)的說明，本領(lǐng)域的普通技術(shù)人員應(yīng)當(dāng)理解:其依然可以對前述各實施例所記載的技術(shù)方案進行修改，或者對其中部分或者全部技術(shù)特征進行等同替換；而這些修改或者替換，并不使相應(yīng)技術(shù)方案的本質(zhì)脫離本發(fā)明各實施例技術(shù)方案的范圍。
【權(quán)利要求】
1.一種半導(dǎo)體元件的制造方法，其特征在于，包括: 提供基底，上述基底具有多數(shù)個柱狀物，且上述柱狀物周圍形成有多數(shù)個溝渠； 在每一上述柱狀物下方的上述基底中形成摻雜區(qū)； 移除溝渠下方的摻雜區(qū)，以形成開口，以使相鄰的柱狀物下方的上述摻雜區(qū)分離；以及 在每一上述開口中形成遮蔽層。
2.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，上述遮蔽層的材料包括導(dǎo)體層。
3.根據(jù)權(quán)利要求2所述的半導(dǎo)體元件的制造方法，其特征在于，上述導(dǎo)體層包括摻雜的磊晶硅、摻雜多晶硅或金屬。
4.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，形成上述遮蔽層之前還包括: 在每一上述柱狀物以及上述摻雜區(qū)的側(cè)壁形成間隙壁，上述間隙壁裸露出上述開口底部的上述基底表面。
5.根據(jù)權(quán)利要求 1所述的半導(dǎo)體元件的制造方法，其特征在于，形成上述間隙壁的方法包括: 在每一上述柱狀物以及上述摻雜區(qū)的側(cè)壁形成間隙壁材料層；以及 非等向性蝕刻上述間隙壁材料層，以形成多數(shù)個間隙壁。
6.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，上述間隙壁使上述開口底部的上述基底的上述表面裸露出來，且上述遮蔽層與上述基底電性連接。
7.根據(jù)權(quán)利要求1所述的半導(dǎo)體元件的制造方法，其特征在于，上述摻雜區(qū)的形成方法包括: 進行離子植入制程，將摻質(zhì)植入于上述溝渠底部；以及 進行驅(qū)入制程，使上述摻質(zhì)擴散至上述柱狀物下方，以形成上述摻雜區(qū)。
8.根據(jù)權(quán)利要求7所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在進行上述離子植入制程之前，在每一上述柱狀物的側(cè)壁形成襯層。
9.根據(jù)權(quán)利要求7所述的半導(dǎo)體元件的制造方法，其特征在于，還包括在進行上述離子植入制程之前，在每一上述柱狀物的上表面形成頂蓋層。
10.一種半導(dǎo)體元件，其特征在于，包括: 多數(shù)個柱狀物位于基底上，上述柱狀物周圍有多數(shù)個溝渠； 摻雜區(qū)，在每一上述柱狀物下方的上述基底中，且在相鄰的兩個柱狀物之間有開口，以使相鄰的柱狀物下方的上述摻雜區(qū)分離；以及 遮蔽層，位于每一上述開口中。
11.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，其特征在于，上述遮蔽層的材料包括導(dǎo)體層。
12.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件，其特征在于，上述導(dǎo)體層包括摻雜的磊晶硅、摻雜多晶硅或金屬。
13.根據(jù)權(quán)利要求11所述的半導(dǎo)體元件，其特征在于，還包括間隙壁，在每一上述柱狀物的側(cè)壁上，以及在上述摻雜區(qū)與上述遮蔽層之間。
14.根據(jù)權(quán)利要求13所述的半導(dǎo)體元件，其特征在于，還包括一襯層，位于每一上述柱狀物的側(cè)壁與上述間隙壁之間。
15.根據(jù)權(quán)利要求10所述的半導(dǎo)體元件，其特征在于，上述遮蔽層與上述基底電性連
接。
【文檔編號】H01L29/78GK104051319SQ201310196353
【公開日】2014年9月17日 申請日期:2013年5月24日 優(yōu)先權(quán)日:2013年3月11日
【發(fā)明者】楊勝威, 莊英政, 席揚姆·塞斯 申請人:南亞科技股份有限公司