半導(dǎo)體器件及其制造方法
【專利摘要】本發(fā)明公開(kāi)了一種半導(dǎo)體器件及其制造方法，包括：多個(gè)鰭片，位于襯底上且沿第一方向延伸；柵極堆疊，沿第二方向延伸并且跨越了每個(gè)鰭片；柵極側(cè)墻，位于鰭片上，且位于柵極堆疊的沿第一方向的兩側(cè)，包括第一側(cè)墻材料層構(gòu)成的第一側(cè)墻以及第二側(cè)墻材料層構(gòu)成的第二側(cè)墻，其中第一側(cè)墻具有L型形貌；源漏擴(kuò)展區(qū)，位于鰭片中，且位于柵極堆疊的沿第一方向的兩側(cè)。依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)壁形成了復(fù)合的多層?xùn)艠O側(cè)墻，提高了SDE橫向?qū)挾鹊目刂凭炔⑶彝瑫r(shí)能保護(hù)鰭片頂部以減小缺陷。
【專利說(shuō)明】半導(dǎo)體器件及其制造方法

【技術(shù)領(lǐng)域】
[0001] 本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種FinFET側(cè)墻結(jié)構(gòu)及 其制造方法。

【背景技術(shù)】
[0002] 在當(dāng)前的亞20nm技術(shù)中，三維多柵器件（FinFET或Tri-gate)是主要的器件結(jié) 構(gòu)，這種結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003] 例如，雙柵SOI結(jié)構(gòu)的M0SFET與傳統(tǒng)的單柵體Si或者SOI M0SFET相比，能夠抑 制短溝道效應(yīng)（SCE)以及漏致感應(yīng)勢(shì)壘降低（DIBL)效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝 道輕摻雜，可以通過(guò)設(shè)置金屬柵極的功函數(shù)來(lái)調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動(dòng)電流， 降低了對(duì)于有效柵氧厚度（EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū) 頂面以及兩個(gè)側(cè)面，柵極控制能力更強(qiáng)。進(jìn)一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢(shì)。
[0004] 現(xiàn)有的FinFET結(jié)構(gòu)以及制造方法通常包括：在體Si或者SOI襯底中刻蝕形成多 個(gè)平行的沿第一方向延伸的鰭片和溝槽；對(duì)鰭片執(zhí)行離子注入或者沉積摻雜層并退火，在 鰭片中部形成穿通阻擋層（PTSL)以抑制寄生溝道效應(yīng)；在溝槽中填充絕緣材料，回刻以露 出部分鰭片，形成淺溝槽隔離（STI);在鰭片頂部以及側(cè)壁沉積通常為氧化硅的較薄(例如 僅1?5nm)假柵極絕緣層，在假柵極絕緣層上沉積通常為多晶硅、非晶硅的假柵極層；刻 蝕假柵極層和假柵極絕緣層，形成沿第二方向延伸的假柵極堆疊，其中第二方向優(yōu)選地垂 直于第一方向；以假柵極堆疊為掩模，對(duì)鰭片進(jìn)行淺摻雜形成輕摻雜漏結(jié)構(gòu)（LDD)特別是 源漏延伸（SDE)結(jié)構(gòu)以抑制漏致感應(yīng)勢(shì)壘降低效應(yīng)，摻雜方式可以包括大傾角淺結(jié)傾斜注 入、擴(kuò)散或者分子沉積；在假柵極堆疊的沿第一方向的兩側(cè)沉積并刻蝕形成柵極側(cè)墻；在 柵極側(cè)墻的沿第一方向的兩側(cè)的鰭片上外延生長(zhǎng)相同或者相近材料形成源漏區(qū)，優(yōu)選采用 SiGe、SiC等高于Si應(yīng)力的材料以提高載流子遷移率；優(yōu)選地，在源漏區(qū)上形成接觸刻蝕停 止層（CESL);在晶片上沉積層間介質(zhì)層（ILD);刻蝕去除假柵極堆疊，在ILD中留下柵極溝 槽；在柵極溝槽中沉積高k材料（HK)的柵極絕緣層以及金屬/金屬合金/金屬氮化物（MG) 的柵極導(dǎo)電層，并優(yōu)選包括氮化物材質(zhì)的柵極蓋層以保護(hù)金屬柵極。進(jìn)一步地，利用掩?？?蝕ILD形成源漏接觸孔，暴露源漏區(qū)；可選地，為了降低源漏接觸電阻，在源漏接觸孔中形 成金屬硅化物。填充金屬/金屬氮化物形成接觸塞，通常優(yōu)選填充率較高的金屬W、Ti。由 于CESL、柵極側(cè)墻的存在，填充的金屬W、Ti會(huì)自動(dòng)對(duì)準(zhǔn)源漏區(qū)，最終形成接觸塞。
[0005] 通常，在形成LDD/SDE結(jié)構(gòu)之前，例如通過(guò)PECVD、HDPCVD等保形性較好的沉積 工藝首先沉積氧化硅或者氧化氮材質(zhì)的絕緣介質(zhì)材料層，然后采用等離子體干法刻蝕或者 反應(yīng)離子刻蝕（RIE)工藝刻蝕形成較薄的第一側(cè)墻或臨時(shí)側(cè)墻，以便在稍后的LDD、SDE或 Halo摻雜時(shí)保護(hù)溝道區(qū)，盡量減小不可避免的側(cè)向摻雜擴(kuò)散。隨后，可以在LDD摻雜之后形 成較厚的第二側(cè)墻以作為最終的柵極側(cè)墻。
[0006] 在上述刻蝕第一側(cè)墻的過(guò)程中，需要嚴(yán)格控制刻蝕工藝參數(shù)以便精確控制鰭片頂 部柵極側(cè)墻的底部寬度，因?yàn)檫@很大程度上影響了稍后LDD、SDE或者Halo摻雜結(jié)構(gòu)的位 置，特別是與溝道區(qū)之間的界面位置以及延伸區(qū)橫向?qū)挾?。然而在特征尺寸已低?2nm以 下時(shí)，對(duì)于刻蝕特別是側(cè)墻底部寬度的精確控制難度陡增。另一方面，在移除大部分介質(zhì)材 料以形成第一側(cè)墻時(shí)，又需要確保完全移除假柵極絕緣層上的介質(zhì)并且同時(shí)確保其下方的 鰭片頂部不受損傷，這進(jìn)一步增大了工藝控制的難度。


【發(fā)明內(nèi)容】

[0007] 由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新的FinFET結(jié)構(gòu)特別 是柵極側(cè)墻結(jié)構(gòu)及其制造方法，能通過(guò)簡(jiǎn)化工藝低成本的實(shí)現(xiàn)對(duì)于SDE橫向?qū)挾鹊木_控 制并且同時(shí)能保護(hù)鰭片頂部以減小缺陷。
[0008] 為此，本發(fā)明提供了一種半導(dǎo)體器件制造方法，包括：在襯底上沿第一方向延伸 的多個(gè)鰭片；在鰭片上形成沿第二方向延伸的柵極堆疊；在整個(gè)器件上形成第一側(cè)墻材料 層；對(duì)鰭片進(jìn)行輕摻雜，在柵極堆疊的沿第一方向的側(cè)面形成源漏擴(kuò)展區(qū)；在整個(gè)器件上 形成第二側(cè)墻材料層；刻蝕第二側(cè)墻材料層以及第一側(cè)墻材料層，在柵極堆疊的沿第一方 向的側(cè)面形成柵極側(cè)墻。
[0009] 其中，在形成柵極堆疊之前進(jìn)一步包括：在鰭片中和/或底部形成穿通阻擋層。 [0010] 其中，調(diào)整第一側(cè)墻材料層的厚度以便控制源漏擴(kuò)展區(qū)的橫向?qū)挾取?br> [0011] 其中，第一側(cè)墻材料層的厚度為1?5nm。
[0012] 其中，第一和/或第二側(cè)墻材料層的材料選自氮化硅、氮氧化硅、氧化硅、含碳氧 化硅、非晶碳、低k材料、類金剛石無(wú)定形碳（DLC)、空氣及其組合。
[0013] 其中，柵極側(cè)墻包括第一側(cè)墻材料層構(gòu)成的第一側(cè)墻以及第二側(cè)墻材料層構(gòu)成的 第二側(cè)墻，其中第一側(cè)墻具有L型形貌。
[0014] 其中，第二側(cè)墻材料層為多層層疊結(jié)構(gòu)。
[0015] 本發(fā)明還提供了一種半導(dǎo)體器件，包括：多個(gè)鰭片，位于襯底上且沿第一方向延 伸；柵極堆疊，沿第二方向延伸并且跨越了每個(gè)鰭片；柵極側(cè)墻，位于鰭片上，且位于柵極 堆疊的沿第一方向的兩側(cè)，包括第一側(cè)墻材料層構(gòu)成的第一側(cè)墻以及第二側(cè)墻材料層構(gòu)成 的第二側(cè)墻，其中第一側(cè)墻具有L型形貌；源漏擴(kuò)展區(qū)，位于鰭片中，且位于柵極堆疊的沿 第一方向的兩側(cè)。
[0016] 其中，在鰭片中和/或底部進(jìn)一步包括穿通阻擋層。
[0017] 其中，第一側(cè)墻材料層的厚度為1?5nm。
[0018] 其中，第一和/或第二側(cè)墻材料層的材料選自氮化硅、氮氧化硅、氧化硅、含碳氧 化硅、非晶碳、低k材料、類金剛石無(wú)定形碳（DLC)、空氣及其組合。
[0019] 其中，第二側(cè)墻材料層為多層層疊結(jié)構(gòu)。
[0020] 依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)壁形成了復(fù)合的多層?xùn)艠O側(cè) 墻，提高了 SDE橫向?qū)挾鹊目刂凭炔⑶彝瑫r(shí)能保護(hù)鰭片頂部以減小缺陷。

【專利附圖】

【附圖說(shuō)明】
[0021] 以下參照附圖來(lái)詳細(xì)說(shuō)明本發(fā)明的技術(shù)方案，其中：
[0022] 圖1至圖13為依照本發(fā)明的FinFET制造方法各步驟的剖面示意圖；
[0023] 圖14為依照本發(fā)明的FinFET的示意性透視圖；以及
[0024] 圖15為依照本發(fā)明的FinFET制造方法的示意性流程圖。

【具體實(shí)施方式】
[0025] 以下參照附圖并結(jié)合示意性的實(shí)施例來(lái)詳細(xì)說(shuō)明本發(fā)明技術(shù)方案的特征及其技 術(shù)效果，公開(kāi)了能有效精確控制SDE橫向?qū)挾炔⑶彝瑫r(shí)能保護(hù)鰭片頂部以減小缺陷的三維 多柵FinFET及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所 用的術(shù)語(yǔ)"第一"、"第二"、"上"、"下"等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾 除非特別說(shuō)明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。
[0026] 值得注意的是，以下各個(gè)附圖中上部部分為器件沿圖14中第一方向（鰭片延伸方 向，源漏延伸方向，也即Y-Y'軸線）的剖視圖，中間部分為器件沿第二方向（柵極堆疊延伸 方向，垂直于第一方向，也即X-X'軸線)的柵極堆疊中線的剖視圖，下部部分為器件沿平行 于第二方向且位于柵極堆疊之外(第一方向上具有一定距離)位置處(也即Χ1-ΧΓ軸線)獲 得的剖視圖。
[0027] 如圖1所示，在襯底1上形成沿第一方向延伸的多個(gè)鰭片結(jié)構(gòu)1F以及鰭片結(jié)構(gòu)之 間的溝槽1G，其中第一方向?yàn)槲磥?lái)器件溝道區(qū)延伸方向（圖14中的Y-Y'軸線)。提供襯 底1，襯底1依照器件用途需要而合理選擇，可包括單晶體硅（Si)、單晶體鍺（Ge)、應(yīng)變硅 (Strained Si)、鍺娃（SiGe)，或是化合物半導(dǎo)體材料，例如氮化鎵（GaN)、砷化鎵（GaAs)、 磷化銦（InP)、銻化銦（InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS 工藝兼容的考慮，襯底1優(yōu)選地為體Si。優(yōu)選地，在襯底1上通過(guò)LPCVD、PECVD等工藝沉 積形成硬掩模2,材質(zhì)例如為氧化娃、氮化娃、氮氧化娃及其組合。以硬掩模2為掩模，光刻 /刻蝕襯底1，在襯底1中形成多個(gè)沿第一方向平行分布的溝槽1G以及溝槽1G之間剩余的 襯底1材料所構(gòu)成的鰭片1F?？涛g優(yōu)選各向異性的刻蝕，例如等離子體干法刻蝕、反應(yīng)離子 刻蝕（RIE)或者四甲基氫氧化銨（TMAH)濕法腐蝕，使得溝槽1G的深寬比優(yōu)選地大于5:1。
[0028] 如圖2所示，在鰭片1F之間的溝槽1G中通過(guò)PECVD、HDPCVD、RTO (快速熱氧化)、 旋涂、FlowCVD等工藝沉積填充材質(zhì)例如為氧化硅、氮氧化硅、氫氧化硅、有機(jī)物等的隔離層 3。優(yōu)選地，在圖2之后、圖3之前進(jìn)一步執(zhí)行CMP、回刻等平坦化工藝，對(duì)隔離層3平坦化直 至暴露硬掩模層2。
[0029] 如圖3所示，在鰭片1F中和/或底部形成穿通阻擋層（PTSL)4。在圖2所示結(jié)構(gòu) 平坦化露出硬掩模層2之后，執(zhí)行離子注入，可以包括N、C、F、P、Cl、As、B、In、Sb、Ga、Si、 Ge等及其組合。隨后執(zhí)行退火，例如在500?1200攝氏度下熱處理lms?lOmin，使得注 入的元素與鰭片1F反應(yīng)，形成高摻雜的(摻雜上述材料的Si)或者絕緣材料的(例如摻雜有 上述元素的氧化硅）的穿通阻擋層4。在本發(fā)明一個(gè)實(shí)施例中，控制注入能量和劑量，僅在 鰭片1F中形成了溝道穿通阻擋層4B，如圖3所示，以抑制溝道區(qū)通過(guò)STI側(cè)面的泄漏。然 而，在本發(fā)明另一優(yōu)選實(shí)施例中，控制注入能量和劑量，使得穿通阻擋層4還分布在鰭片1F 底部與襯底1界面處作為STI穿通阻擋層4A，以有效隔絕鰭片1F中溝道區(qū)、源漏區(qū)與相鄰 鰭片有源區(qū)之間的泄漏電流。層4B材質(zhì)可以與層4A材質(zhì)相同，也可以包含上述元素中的不 同組分(但至少包含氧)。層4B可以與層4A同時(shí)一次性注入形成(不同元素注入深度不同)， 也可以先后兩次不同深度、劑量的注入，例如可以先深距離注入形成層4A，后淺距離注入形 成層4B，反之亦然。此外，除了上述高摻雜的穿通阻擋層之外，也可以注入大量的氧（0)以 形成氧化硅基的絕緣層以作為穿通阻擋層(該氧化硅層內(nèi)也可以進(jìn)一步摻雜上述雜質(zhì))。值 得注意的是，溝道穿通阻擋層4B距離鰭片1F頂部(或底部)的高度可以任意設(shè)定，在本發(fā)明 一個(gè)實(shí)施例中優(yōu)選為鰭片1F自身高度的1/3?1/2。STI穿通阻擋層4A和溝道穿通阻擋 層4B厚度例如是5?30nm。層4A的寬度(沿第一和/或第二方向）依照整個(gè)器件有源區(qū) 覽度而設(shè)定，層4B的覽度則與轄片1F相問(wèn)，也即層4A的覽度明顯大于層4B的覽度。
[0030] 如圖4所示，選擇性刻蝕隔離層3,再次形成溝槽1G，暴露出鰭片1F-部分?？梢?采用光刻膠圖形或者其他硬掩模圖形，選擇各向異性的刻蝕方法，例如等離子體干法刻蝕、 RIE，刻蝕隔離層3,使得剩余的隔離層3構(gòu)成了淺溝槽隔離（STI) 3。優(yōu)選地，溝槽1G的深 度，也即STI3頂部距離鰭片1F頂部的距離，大于等于溝道穿通阻擋層4B頂部距離鰭片1F 頂部的距離，以便完全抑制溝道區(qū)之間的穿通。隨后，濕法腐蝕去除了硬掩模2。
[0031] 如圖5所示，在鰭片1F頂部形成沿第二方向延伸的假柵極堆疊結(jié)構(gòu)5。在整個(gè)器 件上通過(guò)LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、熱氧化、化學(xué)氧化、蒸發(fā)、濺射等 工藝形成假柵極絕緣層5A和假柵極材料層5B，并優(yōu)選進(jìn)一步包括硬掩模層5C。層5A例如 是氧化硅，層5B例如是多晶硅、非晶硅、非晶碳、氮化硅等，層5C例如是氮化硅。以具有垂 直于第一方向的第二方向的矩形開(kāi)口的掩模板，依次光刻/刻蝕（同樣地，刻蝕是各向異性 的，優(yōu)選等離子體干法刻蝕、RIE)硬掩模層5C、假柵極材料層5B以及假柵極絕緣層5A，在 鰭片1F頂部形成沿第二方向延伸的假柵極堆疊5。如圖5上部以及中部所示，假柵極堆疊 5 (5C/5B/5A)僅分布在沿X-X'軸線的一定寬度范圍內(nèi)，在一定距離之外的Χ1-ΧΓ軸線 處沒(méi)有分布。
[0032] 如圖6所示，在整個(gè)器件上形成第一側(cè)墻材料層6A。在整個(gè)器件上通過(guò)LPCVD、 PECVD、HDPCVD、UHVCVD、M0CVD、MBE、ALD、蒸發(fā)、（磁控）濺射等工藝形成第一側(cè)墻材料層6A， 其材質(zhì)例如氮化娃、氮氧化娃、氧化娃、含碳氧化娃、非晶碳、低k材料、類金剛石無(wú)定形碳 (DLC)等及其組合，其中低k材料例如包括但是不限于有機(jī)低k材料(例如含芳基或者多元 環(huán)的有機(jī)聚合物)、無(wú)機(jī)低k材料(例如無(wú)定形碳氮薄膜、多晶硼氮薄膜、氟硅玻璃、BSG、PSG、 BPSG)、多孔低k材料(例如二硅三氧烷（SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、 摻C二氧化硅、摻F多孔無(wú)定形碳、多孔金剛石、多孔有機(jī)聚合物)。在本發(fā)明一個(gè)實(shí)施例中， 優(yōu)選氮化硅。
[0033] 值得注意的是，與以往沉積之后立即刻蝕形成側(cè)墻不同，沉積層6A之后并不立即 刻蝕形成側(cè)墻，而是將其保留至圖9的步驟，在摻雜形成SDE以及較厚的第二側(cè)墻材料層6B 之后再統(tǒng)一刻蝕形成柵極側(cè)墻。此時(shí)層6A的厚度決定了 SDE橫向?qū)挾?也即淺、輕摻雜的 源漏區(qū)與溝道區(qū)的界面位置)。在本發(fā)明一個(gè)優(yōu)選實(shí)施例中，層6A的厚度例如僅1?5nm、 優(yōu)選2?4nm、并最佳為3nm。此時(shí)，如圖6上部所示，層6A覆蓋了假柵極堆疊5 (5C)的頂 部和側(cè)壁，并覆蓋了鰭片1F的頂部；如圖6下部所示，層6A覆蓋了鰭片1F的頂部和側(cè)壁， 并覆蓋了 STI3的頂部。換言之，層6A至少具有水平的第一部分以及垂直的第二部分。層 6A在稍后的SDE摻雜過(guò)程中限定了橫向擴(kuò)散的寬度并且保護(hù)了鰭片頂部以減小缺陷。
[0034] 如圖7所示，穿透第一側(cè)墻材料層6A，對(duì)鰭片1F進(jìn)行輕摻雜，包括多角度(可以是 垂直和/或傾斜，傾角可以例如80?90±0. 5度）淺注入或者分子摻雜、擴(kuò)散摻雜等，在鰭 片1F頂部以及側(cè)壁周圍形成了輕摻雜源漏區(qū)（LDD結(jié)構(gòu)或者SDE結(jié)構(gòu)）1LS和1LD。如圖7 中部以及下部所示，SDE結(jié)構(gòu)1LS/1LD環(huán)繞了鰭片1F頂部以及側(cè)壁。在此過(guò)程中，由于層 6A較薄，能量/劑量較高的一部分摻雜劑可以基本不受阻擋或者受到較小阻擋而穿透層6A 進(jìn)入鰭片1F中。同時(shí)，由于層6A具有一定的厚度，能量/劑量低于一定閾值的摻雜劑則無(wú) 法穿透層6A并終止或者保留在層6A中，由此減小了（除了垂直方向之外的)橫向擴(kuò)散，提高 了 SDE或者LDD結(jié)構(gòu)的橫向?qū)挾?例如圖7中部以及下部中1LS的厚度）的精確度，有利于 工藝的均勻化以及降低工藝參數(shù)控制的難度。
[0035] 如圖8所示，在整個(gè)器件上形成第二側(cè)墻材料層6B。與層6A相似，例如通過(guò) LPCVD、PECVD、HDPCVD、UHVCVD、MOCVD、MBE、ALD、蒸發(fā)、（磁控）濺射等工藝形成第二側(cè)墻材 料層6B，其材質(zhì)例如也選自氮化硅、氮氧化硅、氧化硅、含碳氧化硅、非晶碳、低k材料、類金 剛石無(wú)定形碳（DLC)等及其組合，其中低k材料例如包括但是不限于有機(jī)低k材料(例如含 芳基或者多元環(huán)的有機(jī)聚合物)、無(wú)機(jī)低k材料(例如無(wú)定形碳氮薄膜、多晶硼氮薄膜、氟硅 玻璃、BSG、PSG、BPSG )、多孔低k材料(例如二硅三氧烷（SSQ )基多孔低k材料、多孔二氧化 娃、多孔SiOCH、摻C二氧化娃、摻F多孔無(wú)定形碳、多孔金剛石、多孔有機(jī)聚合物)。在本發(fā) 明一個(gè)實(shí)施例中，層6B材料優(yōu)選不同于層6A材料。層6B用于實(shí)現(xiàn)柵極的絕緣隔離，因此 其厚度明顯大于層6A，例如為5?20nm并優(yōu)選10nm。在本發(fā)明一個(gè)優(yōu)選實(shí)施例中，層6B 具有應(yīng)力，并且其應(yīng)力的大小(絕對(duì)值）大于層6A的應(yīng)力大小，例如為1?4GPa (可以通過(guò) 控制PECVD或者磁控濺射的工藝參數(shù)來(lái)獲得不同應(yīng)力的氮化硅或者DLC等應(yīng)力材質(zhì))，以便 向鰭片頂部的溝道區(qū)施加應(yīng)力從而增大載流子遷移率。
[0036] 此外，值得注意的是，雖然圖8以及后續(xù)附圖中僅顯示了單一的層6B，但是實(shí)際上 層6B可以是多種介質(zhì)材料的堆疊，例如上述氮化硅、氮氧化硅、氧化硅、含碳氧化硅、非晶 碳、低k材料、類金剛石無(wú)定形碳（DLC)材料的堆疊(依次沉積多個(gè)層構(gòu)成層疊結(jié)構(gòu))。此外， 層6B還可以進(jìn)一步包括空氣隙(例如在層6A上依次沉積氮化硅下層一氧化硅中層--氮 化硅上層的NON結(jié)構(gòu)（或者0N0結(jié)構(gòu))，刻蝕頂部的上層形成暴露中層的開(kāi)口，以HF基腐蝕 液去除部分中層以形成孔隙）以提高絕緣隔離效果，也即層6Β材質(zhì)可以包括空氣。
[0037] 如圖9所示，刻蝕第二側(cè)墻材料層6Β以及第一側(cè)墻材料層6Α，直至暴露假柵極堆 疊5 (5C)，在假柵極堆疊5沿第一方向的兩側(cè)形成柵極側(cè)墻6。優(yōu)選各向異性的刻蝕工藝， 例如等離子體干法刻蝕或者RIE，刻蝕氣體例如為碳氟基氣體，通過(guò)調(diào)整刻蝕氣體配比(例 如調(diào)整碳氟基氣體中C與F原子數(shù)目比)來(lái)控制對(duì)于不同材料的刻蝕速率，以便精確控制柵 極側(cè)墻6的形貌。如圖9上部所示，柵極側(cè)墻6至少包括第一側(cè)墻6Α以及第二側(cè)墻6Β，其 中第一側(cè)墻6Α具有水平的第一部分以及垂直的第二部分從而構(gòu)成"L"型，第二側(cè)墻6Β位 于第一側(cè)墻的第一部分上方以及第二部分側(cè)壁從而形貌具有三角形（圖9所示)、梯形(頂部 受到刻蝕而具有平臺(tái)，圖9中未示出）、多邊形(平行四邊形等)、部分橢圓(例如1/4橢圓)等 及其組合。優(yōu)選地，可以
[0038] 如圖10所示，在鰭片1F上被假柵極堆疊5覆蓋部分之外的區(qū)域上外延生長(zhǎng)提升 源漏1HS和1HD。例如通過(guò)PECVD、M0CVD、MBE、ALD、熱分解、蒸發(fā)、濺射等工藝，在鰭片1F 頂部輕摻雜區(qū)1LS和1LD上方外延生長(zhǎng)提升漏區(qū)1HD和提升源區(qū)1HS。其中，提升源漏區(qū) 1HS/1HD材質(zhì)可以與襯底1、鰭片1F相同，例如均為Si，也可以材質(zhì)不同，例如具有更高應(yīng)力 的SiGe、Si : C、Si :H、SiSn、GeSn、SiGe: C等及其組合。優(yōu)選地，在外延生長(zhǎng)提升源漏的同時(shí) 進(jìn)行原位摻雜或者外延之后進(jìn)行離子注入而重?fù)诫s，使得提升源漏1HD/1HS具有高于輕摻 雜源漏1LD/1LS的雜質(zhì)濃度。隨后，退火以激活摻雜的雜質(zhì)。
[0039] 如圖11所示，在整個(gè)器件上形成接觸刻蝕停止層（CESL)7A以及層間介質(zhì)層（ILD) 7B。優(yōu)選地，先在器件上通過(guò)PECVD、HDPCVD、濺射等工藝形成氮化硅的接觸刻蝕停止層 7A (可以省略)。隨后，通過(guò)旋涂、噴涂、絲網(wǎng)印刷、CVD、PVD等工藝形成氧化硅、低k材料的 ILD7B，其中低k材料包括但不限于有機(jī)低k材料(例如含芳基或者多元環(huán)的有機(jī)聚合物)、 無(wú)機(jī)低k材料(例如無(wú)定形碳氮薄膜、多晶硼氮薄膜、氟娃玻璃、1^、？36、1^6)、多孔低1^材 料(例如二硅三氧烷（SSQ)基多孔低k材料、多孔二氧化硅、多孔SiOCH、摻C二氧化硅、摻F 多孔無(wú)定形碳、多孔金剛石、多孔有機(jī)聚合物)。隨后，采用CMP、回刻等工藝平坦化ILD 7B 以及硬掩模層5C直至暴露假柵極堆疊5的假柵極材料層5B。
[0040] 如圖12所示，去除假柵極堆疊5,形成柵極溝槽7C。去除假柵極堆疊5,可以采用 濕法腐蝕，例如熱磷酸針對(duì)氮化硅，TMAH針對(duì)多晶硅、非晶硅，強(qiáng)酸(硫酸、硝酸）以及強(qiáng)氧化 齊? (臭氧、雙氧水)組合針對(duì)非晶碳、DLC，HF基腐蝕液(稀釋HF或者ΒΟΕ,ΒΟΕ為緩釋刻蝕劑， NH4F與HF混合溶液)針對(duì)氧化硅，由此去除假柵極材料層5Β以及假柵極絕緣層5Α，直至暴 露鰭片1F頂部。此外，也可以采用各向異性的干法刻蝕(僅沿第二方向的Χ-Χ'軸線)，調(diào) 節(jié)碳氟基氣體的配比，使得底部刻蝕速率大于側(cè)壁刻蝕速率(刻蝕比例如大于5:1并優(yōu)選 10?15:1)，由此刻蝕形成垂直側(cè)壁形貌的柵極溝槽7C。
[0041] 如圖13所示，在柵極溝槽7C中形成最終的柵極堆疊8。例如，采用PECVD、HDPCVD、 M0CVD、MBE、ALD、蒸發(fā)、濺射等工藝，在柵極溝槽中形成了柵極堆疊8。柵極堆疊8至少包括 高k材料的柵極絕緣層8A以及金屬基材料的柵極導(dǎo)電層10B。高k材料包括但不限于包括 選自 Hf02、HfSiOx、HfSiON、HfA10x、HfTaO x、HfLaOx、HfAlSiOx、HfLaSiOx 的鉿基材料（其中， 各材料依照多元金屬組分配比以及化學(xué)價(jià)不同，氧原子含量x可合理調(diào)整，例如可為1?6 且不限于整數(shù))，或是包括選自Zr0 2、La203、LaA103、Ti02、Y 203的稀土基高K介質(zhì)材料，或是 包括Α1203，以其上述材料的復(fù)合層。柵極導(dǎo)電層8Β則可為多晶硅、多晶鍺硅、或金屬，其中 金屬可包括 Co、Ni、Cu、Al、Pd、Pt、Ru、Re、Mo、Ta、Ti、Hf、Zr、W、Ir、Eu、Nd、Er、La 等金屬單 質(zhì)、或這些金屬的合金以及這些金屬的氮化物，柵極導(dǎo)電層10B中還可摻雜有C、F、N、0、B、 P、As等元素以調(diào)節(jié)功函數(shù)。柵極導(dǎo)電層8B與柵極絕緣層8A之間還優(yōu)選通過(guò)PVD、CVD、ALD 等常規(guī)方法形成氮化物的阻擋層(未示出），阻擋層材質(zhì)為MxNy、MxSi yNz、MxAlyNz、M aAlxSiyNz， 其中M為T(mén)a、Ti、Hf、Zr、Mo、W或其它元素。
[0042] 之后可以采用常規(guī)工藝完成器件互連。例如，依次刻蝕ILD 7B、接觸刻蝕停止層 7A，直至暴露源漏區(qū)1HS/1HD，形成接觸孔?？涛g方法優(yōu)選各向異性的干法刻蝕，例如等離子 干法刻蝕或者RIE。優(yōu)選地，在接觸孔暴露的源漏區(qū)上形成金屬硅化物(未示出）以降低接觸 電阻。例如，在接觸孔中蒸發(fā)、濺射、M0CVD、MBE、ALD形成金屬層(未示出），其材質(zhì)例如Ni、 Pt、Co、Ti、W等金屬以及金屬合金。在250?1000攝氏度下退火lms?10min，使得金屬或 金屬合金與源漏區(qū)中所含的Si元素反應(yīng)形成金屬硅化物，以降低接觸電阻。隨后在接觸孔 中填充接觸金屬層，例如通過(guò)M0CVD、MBE、ALD、蒸發(fā)、濺射等工藝，形成了接觸金屬層，其材 料優(yōu)選延展性較好、填充率較高并且相對(duì)低成本的材料，例如包括W、Ti、Pt、Ta、Mo、Cu、Al、 Ag、Au等金屬、這些金屬的合金、以及這些金屬的相應(yīng)氮化物。隨后，采用CMP、回刻等工藝 平坦化接觸金屬層，直至暴露CESL層7A。
[0043] 最終形成的器件結(jié)構(gòu)透視圖如圖14所示，剖視圖如圖13所示，器件包括：襯底上 沿第一方向延伸的多個(gè)鰭片，沿第二方向延伸（與第一方向相交并且優(yōu)選地垂直）并且跨越 了每個(gè)鰭片的柵極，位于柵極沿第一方向的兩側(cè)的鰭片上的源漏區(qū)，柵極側(cè)墻位于柵極沿 第一方向的側(cè)面，其中，柵極側(cè)墻包括第一柵極側(cè)墻以及第二柵極側(cè)墻。第一柵極側(cè)墻具有 水平的第一部分以及垂直的第二部分，具有L型形貌。第二柵極側(cè)墻位于第一柵極側(cè)墻的 水平的第一部分上方以及垂直的第二部分的側(cè)壁，具有三角形、梯形、多邊形、部分橢圓等 及其組合的形貌。第二柵極側(cè)墻優(yōu)選地包括多層結(jié)構(gòu)，例如包括空氣隙。第一和/或第二 柵極側(cè)墻的材質(zhì)選自氮化硅、氮氧化硅、氧化硅、含碳氧化硅、非晶碳、低k材料、類金剛石 無(wú)定形碳（DLC)、空氣等及其組合。此外，鰭片中和/或鰭片與襯底界面處具有穿通阻擋層。 其余各個(gè)部件結(jié)構(gòu)以及參數(shù)、材料均在方法中詳述，在此不再贅述。
[0044] 依照本發(fā)明的半導(dǎo)體器件及其制造方法，在鰭片側(cè)壁形成了復(fù)合的多層?xùn)艠O側(cè) 墻，提高了 SDE橫向?qū)挾鹊目刂凭炔⑶彝瑫r(shí)能保護(hù)鰭片頂部以減小缺陷。
[0045] 盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說(shuō)明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無(wú)需 脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開(kāi)的教導(dǎo)可 做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在 于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開(kāi)的特定實(shí)施例，而所公開(kāi)的器件結(jié)構(gòu) 及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1. 一種半導(dǎo)體器件制造方法，包括： 在襯底上沿第一方向延伸的多個(gè)鰭片； 在鰭片上形成沿第二方向延伸的柵極堆疊； 在整個(gè)器件上形成第一側(cè)墻材料層； 對(duì)鰭片進(jìn)行輕摻雜，在柵極堆疊的沿第一方向的側(cè)面形成源漏擴(kuò)展區(qū)； 在整個(gè)器件上形成第二側(cè)墻材料層； 刻蝕第二側(cè)墻材料層以及第一側(cè)墻材料層，在柵極堆疊的沿第一方向的側(cè)面形成柵極 側(cè)墻。
2. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，在形成柵極堆疊之前進(jìn)一步包括：在鰭 片中和/或底部形成穿通阻擋層。
3. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，調(diào)整第一側(cè)墻材料層的厚度以便控制 源漏擴(kuò)展區(qū)的橫向?qū)挾取?br> 4. 如權(quán)利要求3的半導(dǎo)體器件制造方法，其中，第一側(cè)墻材料層的厚度為1?5nm。
5. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，第一和/或第二側(cè)墻材料層的材料選自 氮化娃、氮氧化娃、氧化娃、含碳氧化娃、非晶碳、低k材料、類金剛石無(wú)定形碳（DLC)、空氣 及其組合。
6. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，柵極側(cè)墻包括第一側(cè)墻材料層構(gòu)成的 第一側(cè)墻以及第二側(cè)墻材料層構(gòu)成的第二側(cè)墻，其中第一側(cè)墻具有L型形貌。
7. 如權(quán)利要求1的半導(dǎo)體器件制造方法，其中，第二側(cè)墻材料層為多層層疊結(jié)構(gòu)。
8. -種半導(dǎo)體器件，包括： 多個(gè)鰭片，位于襯底上且沿第一方向延伸； 柵極堆疊，沿第二方向延伸并且跨越了每個(gè)鰭片； 柵極側(cè)墻，位于鰭片上，且位于柵極堆疊的沿第一方向的兩側(cè)，包括第一側(cè)墻材料層構(gòu) 成的第一側(cè)墻以及第二側(cè)墻材料層構(gòu)成的第二側(cè)墻，其中第一側(cè)墻具有L型形貌； 源漏擴(kuò)展區(qū)，位于鰭片中，且位于柵極堆疊的沿第一方向的兩側(cè)。
9. 如權(quán)利要求8的半導(dǎo)體器件，其中，在鰭片中和/或底部進(jìn)一步包括穿通阻擋層。
10. 如權(quán)利要求8的半導(dǎo)體器件，其中，第一側(cè)墻材料層的厚度為1?5nm。
11. 如權(quán)利要求8的半導(dǎo)體器件，其中，第一和/或第二側(cè)墻材料層的材料選自氮化 娃、氮氧化娃、氧化娃、含碳氧化娃、非晶碳、低k材料、類金剛石無(wú)定形碳（DLC)、空氣及其 組合。
12. 如權(quán)利要求8的半導(dǎo)體器件，其中，第二側(cè)墻材料層為多層層疊結(jié)構(gòu)。
【文檔編號(hào)】H01L21/336GK104217949SQ201310215728
【公開(kāi)日】2014年12月17日 申請(qǐng)日期:2013年5月31日 優(yōu)先權(quán)日:2013年5月31日
【發(fā)明者】殷華湘, 朱慧瓏 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所