射頻ldmos器件及其制造方法
【專利摘要】本發(fā)明公開了一種射頻LDMOS器件，在漂移區(qū)中包括和漂移區(qū)摻雜類型相反的埋層，埋層被漂移區(qū)和漏區(qū)包圍，埋層和溝道區(qū)相隔離一段距離，埋層和漂移區(qū)的摻雜濃度滿足在漏區(qū)加工作電壓時(shí)埋層和漂移區(qū)完全耗盡；在滿足漏區(qū)加工作電壓時(shí)埋層和漂移區(qū)完全耗盡條件下，漂移區(qū)的摻雜濃度越高，射頻LDMOS器件的源漏導(dǎo)通電阻越小；在漏區(qū)加工作電壓時(shí)埋層和漂移區(qū)形成的完全耗盡區(qū)域越大，射頻LDMOS器件的源漏寄生電容越小。本發(fā)明還公開了一種射頻LDMOS器件的制造方法。本發(fā)明能同時(shí)降低器件的源漏導(dǎo)通電阻和源漏寄生電容，提高器件的性能。
【專利說明】 射頻LDMOS器件及其制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體集成電路制造領(lǐng)域，特別是涉及一種射頻LDMOS器件；本發(fā)明還涉及一種射頻LDMOS器件的制造方法。

【背景技術(shù)】
[0002]射頻橫向場效應(yīng)晶體管(RF LDMOS)是應(yīng)用于射頻基站和廣播站的常用器件。高擊穿電壓、低源漏導(dǎo)通電阻(RDSON)和低源漏寄生電容(Coss)是RF LDMOS所必須具備的器件特性。為了最大可能地減小源區(qū)和溝道、襯底之間的寄生電容，通常采用重?fù)诫s的襯底材料加輕摻雜的外延層，并利用鎢深接觸孔連接源區(qū)、溝道、外延層和襯底。如圖1所示，是現(xiàn)有射頻LDMOS器件的結(jié)構(gòu)示意圖，以N型器件為例，現(xiàn)有射頻LDMOS器件包括:P型重?fù)诫s即P+摻雜的娃襯底101,娃襯底101的摻雜濃度大于le20cm 3 ；P型輕摻雜的娃外延層102,娃外延層102的摻雜濃度和厚度取決于器件的漏端工作電壓，漏端工作電壓越高，硅外延層102摻雜越低、厚度越厚#型漂移區(qū)103，形成于硅外延層102中；P型摻雜的溝道區(qū)104，溝道區(qū)104和漂移區(qū)103在橫向上相鄰接；柵介質(zhì)層107和多晶硅柵108 ;N型重?fù)诫s即N+摻雜的源區(qū)105、漏區(qū)106 ;在源區(qū)105、漏區(qū)106和多晶硅柵108的表面形成有金屬硅化物112 ；屏蔽介質(zhì)層109和法拉第屏蔽層110，覆蓋在多晶硅柵108的漏端的側(cè)面和頂面上；深接觸孔111，由填充于深槽中的金屬如鎢組成，深槽穿過源區(qū)105、溝道區(qū)104和硅外延層102并進(jìn)入到硅襯底101中，深接觸孔111將源區(qū)105、溝道區(qū)104、硅外延層102和硅襯底101電連接。
[0003]在超高頻應(yīng)用時(shí)，對射頻LDMOS器件的RDSON和Coss的要求更高。要RDSON保持較低時(shí)，需要盡可能提高漂移區(qū)103的摻雜濃度，但這可能會(huì)造成漏區(qū)106端加高壓時(shí)漂移區(qū)103不能全耗盡而引起擊穿電壓下降。另外制約Coss下降的主要因素是漂移區(qū)103到硅襯底101的結(jié)電容，如漂移區(qū)103濃度提高，也會(huì)增加該結(jié)電容，同樣不利于Coss的下降。因此，RDSON和Coss兩項(xiàng)參數(shù)相互制約，現(xiàn)有器件結(jié)構(gòu)不能通過增加漂移區(qū)的濃度來使兩者同時(shí)都降低，所以現(xiàn)有射頻LDMOS的器件特性難以達(dá)到優(yōu)異性能。


【發(fā)明內(nèi)容】

[0004]本發(fā)明所要解決的技術(shù)問題是提供一種射頻LDMOS器件，能同時(shí)降低器件的源漏導(dǎo)通電阻和源漏寄生電容，提高器件的性能。為此，本發(fā)明還提供一種射頻LDMOS器件的制造方法。
[0005]為解決上述技術(shù)問題，本發(fā)明提供的射頻LDMOS器件包括:
[0006]第一導(dǎo)電類型重?fù)诫s的娃襯底。
[0007]第一導(dǎo)電類型摻雜的娃外延層，該娃外延層形成于所述娃襯底表面上。
[0008]漂移區(qū)，由形成于所述硅外延層的選定區(qū)域中的第二導(dǎo)電類型離子注入?yún)^(qū)組成，所述漂移區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述漂移區(qū)的深度小于所述硅外延層的厚度。
[0009]溝道區(qū)，由形成于所述硅外延層的選定區(qū)域中的第一導(dǎo)電類型離子注入?yún)^(qū)組成，所述溝道區(qū)和所述漂移區(qū)在橫向上相鄰接，所述溝道區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述溝道區(qū)的深度小于等于所述漂移區(qū)的深度。
[0010]多晶硅柵，形成于所述溝道區(qū)上方，所述多晶硅柵和所述硅外延層間隔離有柵介質(zhì)層，所述多晶硅柵覆蓋部分所述溝道區(qū)并延伸到所述漂移區(qū)上方，被所述多晶硅柵覆蓋的所述溝道區(qū)表面用于形成溝道。
[0011]源區(qū)，由形成于所述溝道區(qū)中的第二導(dǎo)電類型重?fù)诫s區(qū)組成，所述源區(qū)和所述多晶硅柵的第一側(cè)自對準(zhǔn)。
[0012]漏區(qū)，由形成于所述漂移區(qū)中的第二導(dǎo)電類型重?fù)诫s區(qū)組成，所述漏區(qū)和所述多晶硅柵的第二側(cè)相隔一橫向距離。
[0013]法拉第屏蔽層，覆蓋在所述多晶硅柵的第二側(cè)的側(cè)面和頂面上、且所述法拉第屏蔽層和所述多晶硅柵之間隔離有屏蔽介質(zhì)層。
[0014]深接觸孔，由填充于深槽中的金屬組成，所述深槽穿過所述源區(qū)、所述溝道區(qū)和所述硅外延層并進(jìn)入到所述硅襯底中，所述深接觸孔將所述源區(qū)、所述溝道區(qū)、所述硅外延層和所述娃襯底電連接。
[0015]第一導(dǎo)電類型摻雜的埋層，所述埋層位于所述漂移區(qū)中并被所述漂移區(qū)和所述漏區(qū)包圍，所述埋層和所述溝道區(qū)相隔離一段距離，所述埋層和所述漂移區(qū)的摻雜濃度滿足在所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)完全耗盡；在滿足所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)完全耗盡條件下，所述漂移區(qū)的摻雜濃度越高，射頻LDMOS器件的源漏導(dǎo)通電阻越??；在所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)形成的完全耗盡區(qū)域越大，所述射頻LDMOS器件的源漏寄生電容越小。
[0016]進(jìn)一步的改進(jìn)是，所述埋層和所述漏區(qū)相接觸；或者所述埋層和所述漏區(qū)不相接觸。
[0017]進(jìn)一步的改進(jìn)是，所述埋層的深度為所述漂移區(qū)的結(jié)深的三分之一到二分之一之間。
[0018]進(jìn)一步的改進(jìn)是，所述漂移區(qū)的第二導(dǎo)電類型離子注入?yún)^(qū)由一次第二導(dǎo)電類型離子注入加爐管退火推進(jìn)后形成；或者所述漂移區(qū)的第二導(dǎo)電類型離子注入?yún)^(qū)由多次注入深度不同的離子注入?yún)^(qū)連接形成；所述埋層由第一導(dǎo)電類型離子注入?yún)^(qū)組成。
[0019]進(jìn)一步的改進(jìn)是，所述射頻LDMOS器件為N型器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；或者，所述射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
[0020]為解決上述技術(shù)問題，本發(fā)明提供的射頻LDMOS器件的制造方法包括如下步驟:
[0021]步驟一、在第一導(dǎo)電類型重?fù)诫s的硅襯底表面上外延生長形成第一導(dǎo)電類型摻雜的娃外延層。
[0022]步驟二、采用第二導(dǎo)電類型離子注入工藝在所述硅外延層的選定區(qū)域中形成漂移區(qū)，形成所述漂移區(qū)的選定區(qū)域由光刻工藝定義，所述漂移區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述漂移區(qū)的深度小于所述硅外延層的厚度。
[0023]步驟三、采用第一導(dǎo)電類型離子注入工藝在所述漂移區(qū)中形成第一導(dǎo)電類型摻雜的埋層，所述埋層被所述漂移區(qū)和后續(xù)形成的漏區(qū)包圍，所述埋層和后續(xù)形成的溝道區(qū)相隔離一段距離，所述埋層和所述漂移區(qū)的摻雜濃度滿足在所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)完全耗盡；在滿足所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)完全耗盡條件下，所述漂移區(qū)的摻雜濃度越高，射頻LDMOS器件的源漏導(dǎo)通電阻越??；在所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)形成的完全耗盡區(qū)域越大，所述射頻LDMOS器件的源漏寄生電容越小。
[0024]步驟四、在形成有所述埋層的所述硅外延層表面生長柵介質(zhì)層。
[0025]步驟五、在所述柵介質(zhì)層表面淀積多晶娃。
[0026]步驟六、采用光刻刻蝕工藝對所述多晶硅進(jìn)行刻蝕形成多晶硅柵，所述多晶硅柵作為所述射頻LDMOS器件的柵極；所述多晶硅柵的第二側(cè)延伸到所述漂移區(qū)上方。
[0027]步驟七、在所述硅外延層的選定區(qū)域中的進(jìn)行第一導(dǎo)電類型離子注入形成所述溝道區(qū)，形成所述溝道區(qū)的選定區(qū)域由光刻工藝定義、且所述溝道區(qū)的選定區(qū)域和所述多晶硅柵的第一側(cè)自對準(zhǔn)，退火推阱后所述溝道區(qū)和所述漂移區(qū)在橫向上相鄰接，所述溝道區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述溝道區(qū)的深度小于等于所述漂移區(qū)的深度；被所述多晶硅柵覆蓋的所述溝道區(qū)表面用于形成溝道。
[0028]步驟八、在形成所述溝道區(qū)后的所述硅襯底正面淀積屏蔽介質(zhì)層，所述屏蔽介質(zhì)層覆蓋所述多晶硅柵的頂面和側(cè)面表面以及所述多晶硅柵外的所述硅外延層表面。
[0029]步驟九、在所述屏蔽介質(zhì)層表面淀積法拉第屏蔽層。
[0030]步驟十、采用干法刻蝕工藝對所述法拉第屏蔽層進(jìn)行刻蝕，刻蝕后所述法拉第屏蔽層覆蓋在所述多晶硅柵的第二側(cè)的側(cè)面和頂面上。
[0031]步驟十一、進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入形成源區(qū)和漏區(qū)，所述源區(qū)和所述多晶硅柵的第一側(cè)自對準(zhǔn)；所述漏區(qū)和所述多晶硅柵的第二側(cè)相隔一橫向距離。
[0032]步驟十二、淀積金屬硅化物并退火合金化，所述金屬硅化物形成于所述源區(qū)、所述漏區(qū)和未被所述法拉第屏蔽層覆蓋的所述多晶硅柵表面。
[0033]步驟十三、進(jìn)行深槽刻蝕，所述深槽穿過所述源區(qū)、所述溝道區(qū)和所述硅外延層并進(jìn)入到所述硅襯底中；在所述深槽中填充金屬形成所述深接觸孔，所述深接觸孔將所述源區(qū)、所述溝道區(qū)、所述硅外延層和所述硅襯底電連接。
[0034]進(jìn)一步的改進(jìn)是，所述埋層和所述漏區(qū)相接觸；或者所述埋層和所述漏區(qū)不相接觸。
[0035]進(jìn)一步的改進(jìn)是，所述埋層的深度為所述漂移區(qū)的結(jié)深的三分之一到二分之一之間。
[0036]進(jìn)一步的改進(jìn)是，步驟二中所述漂移區(qū)的第二導(dǎo)電類型離子注入工藝為一次離子注入，該一次離子注入加上爐管退火推進(jìn)形成所述漂移區(qū)；或者所述漂移區(qū)的第二導(dǎo)電類型離子注入工藝為多次注入能量不同的離子注入，多次離子注入形成的深度不同的離子注入?yún)^(qū)直接連接形成所述漂移區(qū)、或者多次離子注入形成的深度不同的離子注入?yún)^(qū)爐管退火推進(jìn)后形成所述漂移區(qū)。
[0037]進(jìn)一步的改進(jìn)是，所述射頻LDMOS器件為N型器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型，所述漂移區(qū)的N型離子注入工藝條件為:注入雜質(zhì)為磷，注入能量范圍為20KeV至500KeV ;或者，所述射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型，所述漂移區(qū)的P型離子注入工藝條件為:注入雜質(zhì)為硼，注入能量范圍為1KeV至300KeV。
[0038]本發(fā)明通過在漂移區(qū)中形成一個(gè)被漂移區(qū)完全包圍、且摻雜類型和漂移區(qū)相反的埋層，埋層的設(shè)置有助于提高漂移區(qū)的耗盡，從而能夠?qū)崿F(xiàn)在保證埋層和漂移區(qū)完全耗盡的條件下能夠盡量提高漂移區(qū)的摻雜濃度，從而漂移區(qū)的摻雜濃度的提高能夠降低器件的源漏導(dǎo)通電阻。埋層提高漂移區(qū)的耗盡后能夠使得埋層和漂移區(qū)形成的完全耗盡區(qū)域?yàn)樽畲?，漂移區(qū)的完全耗盡能夠使得器件的源漏寄生電容取最小值，且通過擴(kuò)大完全耗盡區(qū)范圍能夠進(jìn)一步降低源漏寄生電容，所以本發(fā)明能夠?qū)崿F(xiàn)源漏寄生電容的降低。本發(fā)明能夠同時(shí)實(shí)現(xiàn)降低源漏導(dǎo)通電阻和源漏寄生電容，相對于現(xiàn)有器件結(jié)構(gòu)，本發(fā)明能夠大大優(yōu)化器件的性能。

【專利附圖】

【附圖說明】
[0039]下面結(jié)合附圖和【具體實(shí)施方式】對本發(fā)明作進(jìn)一步詳細(xì)的說明:
[0040]圖1是現(xiàn)有射頻LDMOS器件的結(jié)構(gòu)示意圖；
[0041]圖2是本發(fā)明實(shí)施例射頻LDMOS器件的結(jié)構(gòu)示意圖；
[0042]圖3A-圖3K是本發(fā)明實(shí)施例一方法各步驟中射頻LDMOS器件的結(jié)構(gòu)示意圖。

【具體實(shí)施方式】
[0043]如圖2所不,是本發(fā)明實(shí)施例一射頻LDMOS器件的結(jié)構(gòu)不意圖；本發(fā)明實(shí)施例一射頻LDMOS器件包括:
[0044]第一導(dǎo)電類型重?fù)诫s的硅襯底I。硅襯底I的摻雜濃度大于le20cnT3。
[0045]第一導(dǎo)電類型摻雜的娃外延層2,該娃外延層2形成于所述娃襯底I表面上。所述硅外延層2的摻雜濃度和厚度取決于器件的漏端工作電壓，漏端工作電壓越高，硅外延層2摻雜越低、厚度越厚；較佳為，硅外延層2的摻雜濃度范圍5X 114CnT3至2X 1015cm_3。
[0046]漂移區(qū)3，由形成于所述硅外延層2的選定區(qū)域中的第二導(dǎo)電類型離子注入?yún)^(qū)組成，所述漂移區(qū)3的頂部表面和所述硅外延層2的頂部表面相平、所述漂移區(qū)3的深度小于所述硅外延層2的厚度。所述漂移區(qū)3的第二導(dǎo)電類型離子注入?yún)^(qū)由一次第二導(dǎo)電類型離子注入加爐管退火推進(jìn)后形成；或者所述漂移區(qū)3的第二導(dǎo)電類型離子注入?yún)^(qū)由多次注入深度不同的離子注入?yún)^(qū)連接形成。
[0047]溝道區(qū)7，由形成于所述硅外延層2的選定區(qū)域中的第一導(dǎo)電類型離子注入?yún)^(qū)組成，所述溝道區(qū)7和所述漂移區(qū)3在橫向上相鄰接，所述溝道區(qū)7的頂部表面和所述硅外延層2的頂部表面相平、所述溝道區(qū)7的深度小于等于所述漂移區(qū)3的深度。
[0048]多晶硅柵6，形成于所述溝道區(qū)7上方，所述多晶硅柵6和所述硅外延層2間隔離有柵介質(zhì)層5。較佳為，柵介質(zhì)層5的材料為氧化硅。所述多晶硅柵6覆蓋部分所述溝道區(qū)7并延伸到所述漂移區(qū)3上方，被所述多晶硅柵6覆蓋的所述溝道區(qū)7表面用于形成溝道。
[0049]源區(qū)9，由形成于所述溝道區(qū)7中的第二導(dǎo)電類型重?fù)诫s區(qū)組成，所述源區(qū)9和所述多晶娃柵6的第一側(cè)自對準(zhǔn)。
[0050]漏區(qū)8，由形成于所述漂移區(qū)3中的第二導(dǎo)電類型重?fù)诫s區(qū)組成，所述漏區(qū)8和所述多晶硅柵6的第二側(cè)相隔一橫向距離。
[0051]法拉第屏蔽層11，覆蓋在所述多晶硅柵6的第二側(cè)的側(cè)面和頂面上、且所述法拉第屏蔽層11和所述多晶硅柵6之間隔離有屏蔽介質(zhì)層10。較佳為，屏蔽介質(zhì)層10的材料為氧化硅。
[0052]在所述源區(qū)9、所述漏區(qū)8和未被所述法拉第屏蔽層11覆蓋的所述多晶硅柵6的正面表面都形成有金屬娃化物12。
[0053]深接觸孔13，由填充于深槽中的金屬組成，所述深槽穿過所述源區(qū)9、所述溝道區(qū)7和所述硅外延層2并進(jìn)入到所述硅襯底I中，所述深接觸孔13將所述源區(qū)9、所述溝道區(qū)
7、所述硅外延層2和所述硅襯底I電連接。較佳為，深接觸孔13由填充于深槽中的金屬鎢組成。
[0054]第一導(dǎo)電類型摻雜的埋層4，所述埋層4位于所述漂移區(qū)3中并被所述漂移區(qū)3和所述漏區(qū)8包圍，所述埋層4和所述溝道區(qū)7相隔離一段距離，所述埋層4和所述漂移區(qū)3的摻雜濃度滿足在所述漏區(qū)8加工作電壓時(shí)所述埋層4和所述漂移區(qū)3完全耗盡，所述漏區(qū)8的工作電壓通過形成于所述漏區(qū)8上的漏極加入。在滿足所述漏區(qū)8加工作電壓時(shí)所述埋層4和所述漂移區(qū)3完全耗盡條件下，所述漂移區(qū)3的摻雜濃度越高，射頻LDMOS器件的源漏導(dǎo)通電阻越?。辉谒雎﹨^(qū)8加工作電壓時(shí)所述埋層4和所述漂移區(qū)3形成的完全耗盡區(qū)域越大，所述射頻LDMOS器件的源漏寄生電容越小。
[0055]所述埋層4和所述漏區(qū)8相接觸，這時(shí)所述埋層4和所述漏區(qū)8存在交疊區(qū)域，該交疊區(qū)域中的所述埋層4的雜質(zhì)全部被所述漏區(qū)8補(bǔ)償，最后所述交疊區(qū)域的摻雜類型和所述漏區(qū)8相同即所述交疊區(qū)域的摻雜類型為第二導(dǎo)電類型。在其它實(shí)施例中，也能為所述埋層和所述漏區(qū)不相接觸。
[0056]所述埋層4由第一導(dǎo)電類型離子注入?yún)^(qū)組成，所述埋層4的深度為所述漂移區(qū)3的結(jié)深的三分之一到二分之一之間。
[0057]本發(fā)明實(shí)施例一射頻LDMOS器件的結(jié)構(gòu)即適用于N型器件，也適用于P型器件。當(dāng)本發(fā)明實(shí)施例一射頻LDMOS器件為N型器件時(shí)，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；或者，當(dāng)本發(fā)明實(shí)施例一射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
[0058]本發(fā)明實(shí)施例中，通過在漂移區(qū)3中植入埋層4，埋層4的導(dǎo)電類型與漂移區(qū)3相反，埋層4位于漂移區(qū)3體內(nèi)，四周被漂移區(qū)3包圍，當(dāng)漏端加高壓時(shí)，全部漂移區(qū)3耗盡，中間的埋層4也同時(shí)耗盡，埋層4幫助其周圍漂移區(qū)3耗盡，因此漂移區(qū)3的摻雜濃度在保證全耗盡下還可以提高，以降低導(dǎo)通電阻。通過TCAD模擬發(fā)現(xiàn)，植入埋層4，可以使得RDSON和Coss分別下降20%,效果明顯。
[0059]如圖3A至圖3K所示，是本發(fā)明實(shí)施例一方法各步驟中射頻LDMOS器件的結(jié)構(gòu)示意圖。為解決上述技術(shù)問題，本發(fā)明實(shí)施例一射頻LDMOS器件的制造方法包括如下步驟:
[0060]步驟一、如圖3A所示，在第一導(dǎo)電類型重?fù)诫s的硅襯底I表面上外延生長形成第一導(dǎo)電類型摻雜的娃外延層2。所述娃襯底I的摻雜濃度大于le20cm_3。所述娃外延層2的摻雜濃度和厚度取決于器件的漏端工作電壓，漏端工作電壓越高，硅外延層2摻雜越低、厚度越厚。較佳為，硅外延層2的摻雜濃度范圍5X 114CnT3至2X 1015cm_3。
[0061]步驟二、如圖3B所示，采用第二導(dǎo)電類型離子注入工藝在所述硅外延層2的選定區(qū)域中形成漂移區(qū)3，形成所述漂移區(qū)3的選定區(qū)域由光刻工藝定義，所述漂移區(qū)3的頂部表面和所述硅外延層2的頂部表面相平、所述漂移區(qū)3的深度小于所述硅外延層2的厚度。
[0062]所述漂移區(qū)3的第二導(dǎo)電類型離子注入工藝為一次離子注入，該一次離子注入加上爐管退火推進(jìn)形成所述漂移區(qū)3。或者，所述漂移區(qū)3的第二導(dǎo)電類型離子注入工藝為多次注入能量不同的離子注入，多次離子注入形成的深度不同的離子注入?yún)^(qū)直接連接形成所述漂移區(qū)3、或者多次離子注入形成的深度不同的離子注入?yún)^(qū)爐管退火推進(jìn)后形成所述漂移區(qū)3。
[0063]步驟三、如圖3C所示，采用第一導(dǎo)電類型離子注入工藝在所述漂移區(qū)3中形成第一導(dǎo)電類型摻雜的埋層4，所述埋層4被所述漂移區(qū)3和后續(xù)形成的漏區(qū)8包圍，所述埋層4和后續(xù)形成的溝道區(qū)7相隔離一段距離。所述埋層4和所述漂移區(qū)3的摻雜濃度滿足在所述漏區(qū)8加工作電壓時(shí)所述埋層4和所述漂移區(qū)3完全耗盡，所述漏區(qū)8的工作電壓通過形成于所述漏區(qū)8上的漏極加入。在滿足所述漏區(qū)8加工作電壓時(shí)所述埋層4和所述漂移區(qū)3完全耗盡條件下，所述漂移區(qū)3的摻雜濃度越高，射頻LDMOS器件的源漏導(dǎo)通電阻越小；在所述漏區(qū)8加工作電壓時(shí)所述埋層4和所述漂移區(qū)3形成的完全耗盡區(qū)域越大，所述射頻LDMOS器件的源漏寄生電容越小。
[0064]所述埋層4的深度為所述漂移區(qū)3的結(jié)深的三分之一到二分之一之間。
[0065]步驟四、如圖3D所示，在形成有所述埋層4的所述硅外延層2表面生長柵介質(zhì)層
5。較佳為柵介質(zhì)層5的材料為氧化硅，采用熱氧化工藝形成。
[0066]步驟五、如圖3E所示，在所述柵介質(zhì)層5表面淀積多晶硅6。所述多晶硅6為第二導(dǎo)電類型重?fù)诫s，所述多晶硅6的摻雜能通過淀積時(shí)的在位摻雜、或者通過在所述多晶硅6淀積完成后進(jìn)行全面離子注入摻雜。
[0067]步驟六、如圖3F所示，采用光刻刻蝕工藝對所述多晶硅6進(jìn)行刻蝕形成多晶硅柵6，所述多晶硅柵6作為所述射頻LDMOS器件的柵極；所述多晶硅柵6的第二側(cè)延伸到所述漂移區(qū)3上方。
[0068]步驟七、如圖3G所示，在所述硅外延層2的選定區(qū)域中的進(jìn)行第一導(dǎo)電類型離子注入形成所述溝道區(qū)7，形成所述溝道區(qū)7的選定區(qū)域由光刻工藝形成的光刻膠圖形7a定義、且所述溝道區(qū)7的選定區(qū)域和所述多晶硅柵6的第一側(cè)自對準(zhǔn)，退火推阱后所述溝道區(qū)7和所述漂移區(qū)3在橫向上相鄰接，所述溝道區(qū)7的頂部表面和所述硅外延層2的頂部表面相平、所述溝道區(qū)7的深度小于等于所述漂移區(qū)3的深度；被所述多晶硅柵6覆蓋的所述溝道區(qū)7表面用于形成溝道。
[0069]步驟八、如圖31所示，在形成所述溝道區(qū)7后的所述硅襯底I正面淀積屏蔽介質(zhì)層10，所述屏蔽介質(zhì)層10覆蓋所述多晶硅柵6的頂面和側(cè)面表面以及所述多晶硅柵6外的所述娃外延層2表面。
[0070]可以選擇，后續(xù)步驟十一中的形成源區(qū)9和漏區(qū)8的步驟可以放在所述屏蔽介質(zhì)層10淀積工藝之前形成。如圖3H所示，進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入形成源區(qū)9和漏區(qū)8，所述源區(qū)9和所述多晶硅柵6的第一側(cè)自對準(zhǔn)；所述漏區(qū)8和所述多晶硅柵6的第二側(cè)相隔一橫向距離。
[0071]步驟九、如圖3J所示，在所述屏蔽介質(zhì)層10表面淀積法拉第屏蔽層11。
[0072]步驟十、如圖3J所示，采用干法刻蝕工藝對所述法拉第屏蔽層11進(jìn)行刻蝕，刻蝕后所述法拉第屏蔽層11覆蓋在所述多晶硅柵6的第二側(cè)的側(cè)面和頂面上。
[0073]步驟十一、在步驟八中未進(jìn)行源區(qū)9和漏區(qū)8的離子注入時(shí)，此時(shí)可完成源區(qū)9和漏區(qū)8的離子注入:如圖3K所示，進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入形成源區(qū)9和漏區(qū)8，所述源區(qū)9和所述多晶硅柵6的第一側(cè)自對準(zhǔn)；所述漏區(qū)8和所述多晶硅柵6的第二側(cè)相隔一橫向距離。
[0074]本發(fā)明實(shí)施例中所述埋層4和所述漏區(qū)8相接觸，這時(shí)所述埋層4和所述漏區(qū)8存在交疊區(qū)域，該交疊區(qū)域中的所述埋層4的雜質(zhì)全部被所述漏區(qū)8補(bǔ)償，最后所述交疊區(qū)域的摻雜類型和所述漏區(qū)8相同即所述交疊區(qū)域的摻雜類型為第二導(dǎo)電類型。在其它實(shí)施例中，也能為所述埋層和所述漏區(qū)不相接觸。
[0075]步驟十二、如圖3K所示，淀積金屬硅化物12并退火合金化，所述金屬硅化物12形成于所述源區(qū)9、所述漏區(qū)8和未被所述法拉第屏蔽層11覆蓋的所述多晶硅柵6表面。
[0076]步驟十三、如圖2所示，進(jìn)行深槽刻蝕，所述深槽穿過所述源區(qū)9、所述溝道區(qū)7和所述硅外延層2并進(jìn)入到所述硅襯底I中；在所述深槽中填充金屬形成所述深接觸孔13，所述深接觸孔13將所述源區(qū)9、所述溝道區(qū)7、所述硅外延層2和所述硅襯底I電連接。
[0077]之后可以進(jìn)行后續(xù)的常規(guī)后道工序。
[0078]本發(fā)明實(shí)施例一方法中，所述射頻LDMOS器件能為N型器件或P型器件，當(dāng)本發(fā)明實(shí)施例一方法形成的射頻LDMOS器件為N型器件時(shí)，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；此時(shí)步驟二中所述漂移區(qū)的N型離子注入工藝條件為:注入雜質(zhì)為磷，注入能量范圍為20KeV至500KeV ;采用所述爐管退火時(shí)，所述爐管退火溫度范圍為800°C至1200。。。
[0079]當(dāng)本發(fā)明實(shí)施例一方法形成的射頻LDMOS器件為P型器件時(shí)，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型；此時(shí)步驟二中所述漂移區(qū)的P型離子注入工藝條件為:所述漂移區(qū)的P型離子注入工藝條件為:注入雜質(zhì)為硼，注入能量范圍為1KeV至300KeV ；采用所述爐管退火時(shí)，所述爐管退火溫度范圍為800°C至1200°C。
[0080]以上通過具體實(shí)施例對本發(fā)明進(jìn)行了詳細(xì)的說明，但這些并非構(gòu)成對本發(fā)明的限制。在不脫離本發(fā)明原理的情況下，本領(lǐng)域的技術(shù)人員還可做出許多變形和改進(jìn)，這些也應(yīng)視為本發(fā)明的保護(hù)范圍。
【權(quán)利要求】
1.一種射頻LDMOS器件，其特征在于，包括: 第一導(dǎo)電類型重?fù)诫s的娃襯底； 第一導(dǎo)電類型摻雜的娃外延層，該娃外延層形成于所述娃襯底表面上； 漂移區(qū)，由形成于所述硅外延層的選定區(qū)域中的第二導(dǎo)電類型離子注入?yún)^(qū)組成，所述漂移區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述漂移區(qū)的深度小于所述硅外延層的厚度； 溝道區(qū)，由形成于所述硅外延層的選定區(qū)域中的第一導(dǎo)電類型離子注入?yún)^(qū)組成，所述溝道區(qū)和所述漂移區(qū)在橫向上相鄰接，所述溝道區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述溝道區(qū)的深度小于等于所述漂移區(qū)的深度； 多晶硅柵，形成于所述溝道區(qū)上方，所述多晶硅柵和所述硅外延層間隔離有柵介質(zhì)層，所述多晶硅柵覆蓋部分所述溝道區(qū)并延伸到所述漂移區(qū)上方，被所述多晶硅柵覆蓋的所述溝道區(qū)表面用于形成溝道； 源區(qū)，由形成于所述溝道區(qū)中的第二導(dǎo)電類型重?fù)诫s區(qū)組成，所述源區(qū)和所述多晶硅柵的第一側(cè)自對準(zhǔn)； 漏區(qū)，由形成于所述漂移區(qū)中的第二導(dǎo)電類型重?fù)诫s區(qū)組成，所述漏區(qū)和所述多晶硅柵的第二側(cè)相隔一橫向距離； 法拉第屏蔽層，覆蓋在所述多晶硅柵的第二側(cè)的側(cè)面和頂面上、且所述法拉第屏蔽層和所述多晶硅柵之間隔離有屏蔽介質(zhì)層； 深接觸孔，由填充于深槽中的金屬組成，所述深槽穿過所述源區(qū)、所述溝道區(qū)和所述硅外延層并進(jìn)入到所述硅襯底中，所述深接觸孔將所述源區(qū)、所述溝道區(qū)、所述硅外延層和所述娃襯底電連接； 第一導(dǎo)電類型摻雜的埋層，所述埋層位于所述漂移區(qū)中并被所述漂移區(qū)和所述漏區(qū)包圍，所述埋層和所述溝道區(qū)相隔離一段距離，所述埋層和所述漂移區(qū)的摻雜濃度滿足在所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)完全耗盡；在滿足所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)完全耗盡條件下，所述漂移區(qū)的摻雜濃度越高，射頻LDMOS器件的源漏導(dǎo)通電阻越??；在所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)形成的完全耗盡區(qū)域越大，所述射頻LDMOS器件的源漏寄生電容越小。
2.如權(quán)利要求1所述射頻LDMOS器件，其特征在于:所述埋層和所述漏區(qū)相接觸；或者所述埋層和所述漏區(qū)不相接觸。
3.如權(quán)利要求1所述射頻LDMOS器件，其特征在于:所述埋層的深度為所述漂移區(qū)的結(jié)深的三分之一到二分之一之間。
4.如權(quán)利要求1或3所述射頻LDMOS器件，其特征在于:所述漂移區(qū)的第二導(dǎo)電類型離子注入?yún)^(qū)由一次第二導(dǎo)電類型離子注入加爐管退火推進(jìn)后形成；或者所述漂移區(qū)的第二導(dǎo)電類型離子注入?yún)^(qū)由多次注入深度不同的離子注入?yún)^(qū)連接形成；所述埋層由第一導(dǎo)電類型離子注入?yún)^(qū)組成。
5.如權(quán)利要求1所述射頻LDMOS器件，其特征在于:所述射頻LDMOS器件為N型器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型；或者，所述射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型。
6.一種射頻LDMOS器件的制造方法，其特征在于，包括如下步驟: 步驟一、在第一導(dǎo)電類型重?fù)诫s的硅襯底表面上外延生長形成第一導(dǎo)電類型摻雜的硅外延層； 步驟二、采用第二導(dǎo)電類型離子注入工藝在所述硅外延層的選定區(qū)域中形成漂移區(qū)，形成所述漂移區(qū)的選定區(qū)域由光刻工藝定義，所述漂移區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述漂移區(qū)的深度小于所述硅外延層的厚度； 步驟三、采用第一導(dǎo)電類型離子注入工藝在所述漂移區(qū)中形成第一導(dǎo)電類型摻雜的埋層，所述埋層被所述漂移區(qū)和后續(xù)形成的漏區(qū)包圍，所述埋層和后續(xù)形成的溝道區(qū)相隔離一段距離，所述埋層和所述漂移區(qū)的摻雜濃度滿足在所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)完全耗盡；在滿足所述漏區(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)完全耗盡條件下，所述漂移區(qū)的摻雜濃度越高，射頻LDMOS器件的源漏導(dǎo)通電阻越?。辉谒雎﹨^(qū)加工作電壓時(shí)所述埋層和所述漂移區(qū)形成的完全耗盡區(qū)域越大，所述射頻LDMOS器件的源漏寄生電容越??； 步驟四、在形成有所述埋層的所述硅外延層表面生長柵介質(zhì)層； 步驟五、在所述柵介質(zhì)層表面淀積多晶硅； 步驟六、采用光刻刻蝕工藝對所述多晶硅進(jìn)行刻蝕形成多晶硅柵，所述多晶硅柵作為所述射頻LDMOS器件的柵極；所述多晶硅柵的第二側(cè)延伸到所述漂移區(qū)上方； 步驟七、在所述硅外延層的選定區(qū)域中的進(jìn)行第一導(dǎo)電類型離子注入形成所述溝道區(qū)，形成所述溝道區(qū)的選定區(qū)域由光刻工藝定義、且所述溝道區(qū)的選定區(qū)域和所述多晶硅柵的第一側(cè)自對準(zhǔn)，退火推阱后所述溝道區(qū)和所述漂移區(qū)在橫向上相鄰接，所述溝道區(qū)的頂部表面和所述硅外延層的頂部表面相平、所述溝道區(qū)的深度小于等于所述漂移區(qū)的深度；被所述多晶硅柵覆蓋的所述溝道區(qū)表面用于形成溝道； 步驟八、在形成所述溝道區(qū)后的所述硅襯底正面淀積屏蔽介質(zhì)層，所述屏蔽介質(zhì)層覆蓋所述多晶硅柵的頂面和側(cè)面表面以及所述多晶硅柵外的所述硅外延層表面； 步驟九、在所述屏蔽介質(zhì)層表面淀積法拉第屏蔽層； 步驟十、采用干法刻蝕工藝對所述法拉第屏蔽層進(jìn)行刻蝕，刻蝕后所述法拉第屏蔽層覆蓋在所述多晶硅柵的第二側(cè)的側(cè)面和頂面上； 步驟十一、進(jìn)行第二導(dǎo)電類型重?fù)诫s離子注入形成源區(qū)和漏區(qū)，所述源區(qū)和所述多晶硅柵的第一側(cè)自對準(zhǔn)；所述漏區(qū)和所述多晶硅柵的第二側(cè)相隔一橫向距離； 步驟十二、淀積金屬硅化物并退火合金化，所述金屬硅化物形成于所述源區(qū)、所述漏區(qū)和未被所述法拉第屏蔽層覆蓋的所述多晶硅柵表面； 步驟十三、進(jìn)行深槽刻蝕，所述深槽穿過所述源區(qū)、所述溝道區(qū)和所述硅外延層并進(jìn)入到所述硅襯底中；在所述深槽中填充金屬形成所述深接觸孔，所述深接觸孔將所述源區(qū)、所述溝道區(qū)、所述硅外延層和所述硅襯底電連接。
7.如權(quán)利要求6所述方法，其特征在于:所述埋層和所述漏區(qū)相接觸；或者所述埋層和所述漏區(qū)不相接觸。
8.如權(quán)利要求6所述方法，其特征在于:所述埋層的深度為所述漂移區(qū)的結(jié)深的三分之一到二分之一之間。
9.如權(quán)利要求6所述方法，其特征在于:步驟二中所述漂移區(qū)的第二導(dǎo)電類型離子注入工藝為一次離子注入，該一次離子注入加上爐管退火推進(jìn)形成所述漂移區(qū)；或者所述漂移區(qū)的第二導(dǎo)電類型離子注入工藝為多次注入能量不同的離子注入，多次離子注入形成的深度不同的離子注入?yún)^(qū)直接連接形成所述漂移區(qū)、或者多次離子注入形成的深度不同的離子注入?yún)^(qū)爐管退火推進(jìn)后形成所述漂移區(qū)。
10.如權(quán)利要求6或9所述方法，其特征在于:所述射頻LDMOS器件為N型器件，所述第一導(dǎo)電類型為P型，所述第二導(dǎo)電類型為N型，所述漂移區(qū)的N型離子注入工藝條件為:注入雜質(zhì)為磷，注入能量范圍為20KeV至500KeV ;或者，所述射頻LDMOS器件為P型器件，所述第一導(dǎo)電類型為N型，所述第二導(dǎo)電類型為P型，所述漂移區(qū)的P型離子注入工藝條件為:注入雜質(zhì)為硼，注入能量范圍為1KeV至300KeV。
【文檔編號】H01L29/06GK104241358SQ201310244707
【公開日】2014年12月24日 申請日期:2013年6月19日 優(yōu)先權(quán)日:2013年6月19日
【發(fā)明者】錢文生 申請人:上海華虹宏力半導(dǎo)體制造有限公司