芯片布置組件及用于形成芯片布置組件的方法
【專利摘要】本發(fā)明提供了一種芯片布置組件及用于形成芯片布置組件的方法。該芯片布置組件包括：芯片，包括至少一個(gè)導(dǎo)電觸頭；鈍化材料，被形成在至少一個(gè)導(dǎo)電觸頭上；封裝材料，被形成在鈍化材料上；一個(gè)或多個(gè)孔，穿過(guò)封裝材料和鈍化材料而形成，其中，鈍化材料至少部分圍繞一個(gè)或多個(gè)孔；以及導(dǎo)電材料，被設(shè)置在一個(gè)或多個(gè)孔內(nèi)，其中，導(dǎo)電材料與至少一個(gè)導(dǎo)電觸頭電連接。
【專利說(shuō)明】芯片布置組件及用于形成芯片布置組件的方法
【技術(shù)領(lǐng)域】
[0001]各種實(shí)施方式總體上涉及芯片布置組件以及用于形成芯片布置組件的方法。
【背景技術(shù)】
[0002]芯片嵌入技術(shù)可包括將芯片設(shè)置在板材(例如，引線框或印刷電路板PCB)上，以及將模具材料或封裝材料粘附在芯片上并粘附至板材。通常，可以對(duì)可包括銅的板材進(jìn)行粗糙化處理，以改善模具材料或封裝材料與板材的粘附性。然而，粗糙化處理對(duì)板材產(chǎn)生的影響與對(duì)芯片的金屬化層產(chǎn)生的影響不同。正常情況下，粗糙化處理必須考慮并在提供足夠強(qiáng)度之間折衷以對(duì)板材進(jìn)行充分粗糙化處理，而不損壞其他組件(諸如芯片或芯片金屬化)。正常情況下，粗糙化處理無(wú)法對(duì)板材進(jìn)行充分粗糙化處理，但卻可能損壞芯片正面或芯片正面金屬化。在圖5A中示出了“打開(kāi)的”，即，暴露的導(dǎo)電觸頭506。鈍化材料508可被設(shè)置在導(dǎo)電觸頭506的一部分上，但很大一部分導(dǎo)電觸頭506從鈍化材料508中被釋放，例如暴露出來(lái)。包括導(dǎo)電觸頭506的芯片504可任選被設(shè)置在板材536上。導(dǎo)電觸頭506和板材536的區(qū)域可被進(jìn)行粗糙化處理，其中，導(dǎo)電觸頭506可能有被損壞的風(fēng)險(xiǎn)。隨后，如圖5B所示，封裝材料512和一個(gè)或多個(gè)電互連件516可被形成在芯片504上。

【發(fā)明內(nèi)容】

[0003]各種實(shí)施方式提供了一種芯片布置組件，包括:芯片，包括至少一個(gè)導(dǎo)電觸頭；鈍化材料，被形成在所述至少一個(gè)導(dǎo)電觸頭上；封裝材料，被形成在所述鈍化材料上；一個(gè)或多個(gè)孔，穿過(guò)所述封裝材料和所述鈍化材料而形成，其中，所述鈍化材料至少部分圍繞所述一個(gè)或多個(gè)孔；以及導(dǎo)電材料，被設(shè)置在所述一個(gè)或多個(gè)孔內(nèi)，其中，所述導(dǎo)電材料與所述至少一個(gè)導(dǎo)電觸頭電連接。
【專利附圖】

【附圖說(shuō)明】
[0004]附圖中，類似附圖標(biāo)記在不同視圖中通常是指相同部分。附圖不一定按比例繪出，而是通常將重點(diǎn)放在示出本發(fā)明的原理上。在以下描述中，參照以下附圖對(duì)本發(fā)明的各種實(shí)施方式進(jìn)行描述，其中:
[0005]圖1示出了根據(jù)實(shí)施方式的芯片布置組件；
[0006]圖2示出了根據(jù)實(shí)施方式的用于形成芯片布置組件的方法；
[0007]圖3A至圖3E示出了根據(jù)實(shí)施方式的用于形成芯片布置組件的方法；
[0008]圖3F示出了根據(jù)實(shí)施方式的芯片布置組件；
[0009]圖4示出了根據(jù)實(shí)施方式的芯片布置組件；
[0010]圖5A和圖5B示出了根據(jù)實(shí)施方式的芯片布置組件；
[0011]圖6示出了根據(jù)實(shí)施方式的芯片布置組件；
[0012]圖7示出了根據(jù)實(shí)施方式的芯片布置組件。【具體實(shí)施方式】
[0013]以下詳細(xì)描述涉及通過(guò)說(shuō)明方式示出可實(shí)施本發(fā)明的具體細(xì)節(jié)以及實(shí)施方式的附圖。
[0014]本文中使用術(shù)語(yǔ)“示例性”來(lái)表示“用作一個(gè)實(shí)例、示例或說(shuō)明”。本文中描述成“示例性”的任何實(shí)施方式或設(shè)計(jì)不一定被解釋為優(yōu)選于或優(yōu)于其他實(shí)施方式或設(shè)計(jì)。
[0015]本文中可使用針對(duì)形成在側(cè)面或表面“上”的淀積材料而使用的術(shù)語(yǔ)“在…上”來(lái)表示淀積材料可“直接”形成在隱含側(cè)面或表面“上”，例如與其直接接觸。本文中可使用針對(duì)形成在側(cè)面或表面“上”的淀積材料而使用的術(shù)語(yǔ)“在…上”來(lái)表示淀積材料可“間接”形成在隱含側(cè)面或表面“上”，且一個(gè)或多個(gè)附加層被設(shè)置在隱含側(cè)面或表面與淀積材料之間。
[0016]各種實(shí)施方式提供了一種芯片布置組件，其中，鈍化材料可被設(shè)置在芯片的整個(gè)表面上。
[0017]各種實(shí)施方式提供了一種芯片布置組件，其中，鈍化材料可被設(shè)置在芯片接觸金屬化的整個(gè)表面上，除了其中通孔互連件通過(guò)接觸金屬化設(shè)置的區(qū)域之外。
[0018]各種實(shí)施方式提供了一種用于形成芯片布置組件的方法，其中，可保護(hù)芯片表面和芯片金屬化免受對(duì)引線框的粗糙化處理的影響。
[0019]圖1示出了根據(jù)實(shí)施方式的芯片布置組件102。
[0020]芯片布置組件102可包括具有至少一個(gè)導(dǎo)電觸頭106的芯片104 ;形成在至少一個(gè)導(dǎo)電觸頭106上的鈍化材料108 ;形成在鈍化材料108上的封裝材料112 ;穿過(guò)封裝材料112和鈍化材料108形成的一個(gè)或多個(gè)孔114，其中，鈍化材料108可至少部分圍繞一個(gè)或多個(gè)孔114 ；以及設(shè)置在一個(gè)或多個(gè)孔114內(nèi)的導(dǎo)電材料116，其中，導(dǎo)電材料116可與至少一個(gè)導(dǎo)電觸頭106電連接。
[0021]圖2示出了根據(jù)實(shí)施方式的用于形成芯片布置組件的方法200。方法200可包括:
[0022]在芯片的至少一個(gè)導(dǎo)電觸頭上形成鈍化材料(在210中)；
[0023]在鈍化材料上形成封裝材料(在220中)；
[0024]穿過(guò)封裝材料和鈍化材料形成一個(gè)或多個(gè)孔(在230中)；以及
[0025]將導(dǎo)電材料設(shè)置在一個(gè)或多個(gè)孔內(nèi)，使導(dǎo)電材料與至少一個(gè)導(dǎo)電觸頭電連接(在240 中)。
[0026]圖3A至圖3E示出了根據(jù)實(shí)施方式的用于形成芯片布置組件(例如，芯片布置組件102、芯片布置組件302)的方法300。方法300可包括針對(duì)方法200描述的一種或多種或所有處理。
[0027]芯片104可包括至少一個(gè)導(dǎo)電觸頭106。至少一個(gè)導(dǎo)電觸頭106可被形成在芯片頂側(cè)318上。芯片104可包括面向與芯片頂側(cè)318所面向的方向相反的方向的芯片底側(cè)322。至少一個(gè)導(dǎo)電觸頭106可包括導(dǎo)電觸頭106以及形成在芯片頂側(cè)318上的其他導(dǎo)電觸頭106a。圖3A至圖3E中僅示出了一個(gè)導(dǎo)電觸頭106，然而，可以理解，芯片104可包括多個(gè)導(dǎo)電接觸墊，例如，如圖3F所示的106U06A。換句話說(shuō)，至少一個(gè)導(dǎo)電觸頭106不但可包括一個(gè)導(dǎo)電觸頭106，而且可包括多于一個(gè)的導(dǎo)電觸頭。例如，至少一個(gè)導(dǎo)電觸頭可包括多個(gè)導(dǎo)電觸頭。例如，導(dǎo)電觸頭106可包括形成在芯片頂側(cè)318上的一個(gè)、兩個(gè)、三個(gè)、四個(gè)、五個(gè)電觸頭，例如幾十個(gè)電觸頭。芯片104可包括半導(dǎo)體芯片，例如，半導(dǎo)體管芯。[0028]芯片104可包括半導(dǎo)體集成電路邏輯芯片。例如，芯片104可包括一個(gè)或多個(gè)邏輯器件，例如專用集成芯片ASIC、驅(qū)動(dòng)器、控制器、傳感器。芯片104可包括低功率半導(dǎo)體器件，例如能夠承載高達(dá)100V至150V的器件?？商娲兀酒?04可包括功率半導(dǎo)體芯片，例如能夠承載高達(dá)約600V的電壓的器件。例如，芯片104可包括功率器件，例如功率晶體
管、功率晶閘管、功率整流器、功率二極管。
[0029]芯片頂側(cè)318也可被稱為芯片的“第一側(cè)”、“正面”或“上側(cè)”。術(shù)語(yǔ)“頂側(cè)”、“第一側(cè)”、“正面”或“上側(cè)”在下文中可互換使用。芯片底側(cè)322也可被稱為芯片的“第二側(cè)”或“背面”。術(shù)語(yǔ)“第二側(cè)”、“背面”或“底側(cè)”在下文中可互換使用。
[0030]針對(duì)較低功率半導(dǎo)體器件，芯片頂側(cè)318可被理解為是指承載一個(gè)或多個(gè)接觸墊或電觸頭的芯片的側(cè)面，其中，可附接接合墊或電觸頭；或者其中，該芯片頂側(cè)318是大部分可由金屬化層遮蓋的芯片的側(cè)面。芯片底側(cè)322可被理解為是指可沒(méi)有金屬化或接觸墊或者電觸頭的芯片的側(cè)面。
[0031]針對(duì)功率半導(dǎo)體器件，芯片頂側(cè)318可被理解為是指承載一個(gè)或多個(gè)接觸墊或電觸頭的芯片的側(cè)面，其中，可附接接合墊或電觸頭；或者其中，該芯片頂側(cè)318是大部分可由金屬化層遮蓋的芯片的側(cè)面。芯片底側(cè)322可被理解為是指其中可以典型形成有至少一個(gè)接觸墊或電觸頭的芯片的側(cè)面，其中，半導(dǎo)體功率器件可支持芯片頂側(cè)318與芯片底側(cè)322之間的垂直電流流動(dòng)。
[0032]至少一個(gè)導(dǎo)電觸頭106可包括來(lái)自以下一組材料中的至少一種材料、元素或合金，所述組由銅、招、銀、錫、金、鋅、鎳組成。
[0033]在320中，鈍化材料108可被形成在芯片104的至少一個(gè)導(dǎo)電觸頭106上方。例如，鈍化材料108可被直接形成在芯片104的至少一個(gè)導(dǎo)電觸頭106上。鈍化材料108可通過(guò)來(lái)自以下一組淀積法中的至少一種方法來(lái)進(jìn)行淀積，這組淀積法由濺射、化學(xué)氣相淀積、蒸發(fā)、等離子體增強(qiáng)化學(xué)氣相淀積、印刷、氧化、浸涂、旋轉(zhuǎn)涂布組成。例如，等離子體淀積可被用于淀積包括氧化物(例如，二氧化硅)或氮化物(例如，氮化硅)的鈍化材料108。
[0034]鈍化材料108的厚度tP范圍可從約Inm到約50 μ m,例如約5nm到約25 μ m,例如約5nm到約10 μ m。
[0035]鈍化材料108可覆蓋至少一個(gè)導(dǎo)電觸頭106的表面324以及芯片的側(cè)面，例如芯片104的未被至少一個(gè)導(dǎo)電觸頭106覆蓋的頂側(cè)318。例如，鈍化材料108可被直接形成在表面324 (例如至少一個(gè)導(dǎo)電觸頭106的頂面)上，且可被直接形成在芯片的側(cè)面(例如芯片104的未被至少一個(gè)導(dǎo)電觸頭106覆蓋的頂側(cè)318)上。
[0036]鈍化材料108可包括無(wú)機(jī)鈍化材料，例如氮化硅、氧化硅、氧化鋁、氮化鋁。無(wú)機(jī)鈍化材料108可以非常薄地進(jìn)行淀積，下至約lnm。例如，鈍化材料108可包括有機(jī)鈍化材料，例如聚酰亞胺、環(huán)氧樹脂。例如，可使用無(wú)機(jī)和有機(jī)鈍化的組合。鈍化材料108可包括來(lái)自以下一組材料中的至少一種，這組材料由聚酰亞胺、環(huán)氧樹脂、氮化硅、氧化硅、氧化鋁、氮化鋁組成。
[0037]根據(jù)各種實(shí)施方式，鈍化材料108可覆蓋至少一個(gè)導(dǎo)電觸頭106的整個(gè)表面324。根據(jù)各種實(shí)施方式，鈍化材料108可部分覆蓋至少一個(gè)導(dǎo)電觸頭106的表面324。根據(jù)各種實(shí)施方式，鈍化材料108可覆蓋芯片104的整個(gè)頂側(cè)318。根據(jù)各種實(shí)施方式，鈍化材料108可部分覆蓋芯片104的頂側(cè)318。鈍化材料108可被形成為使得一層連續(xù)的鈍化材料108可被形成在電觸頭106上方。換句話說(shuō)，鈍化材料108不可以開(kāi)口，且不可以暴露出電觸頭106的任何區(qū)域和/或芯片104的頂側(cè)318的任何區(qū)域。鈍化材料108不可被移除，即便在后繼粘合處理之后，也可保留在芯片布置組件102中，由此還增加了芯片布置組件的強(qiáng)健性。
[0038]在330中，封裝材料112可被形成在鈍化材料108上。
[0039]封裝材料112可被形成在至少一個(gè)導(dǎo)電觸頭106以及芯片的側(cè)面(例如，芯片104的未被至少一個(gè)導(dǎo)電觸頭106覆蓋的頂側(cè)318)上。鈍化材料108可被設(shè)置在封裝層與芯片104的頂側(cè)318之間。鈍化材料108可被設(shè)置在封裝層與至少一個(gè)導(dǎo)電觸頭106之間。
[0040]根據(jù)各種實(shí)施方式，封裝材料112可被形成在至少一個(gè)導(dǎo)電觸頭106的整個(gè)表面324上。根據(jù)各種實(shí)施方式，封裝材料112可被形成在芯片104的整個(gè)頂側(cè)318上。
[0041]封裝材料112的厚度tE范圍可從約10 μ m到約300 μ m，例如約20 μ m到200 μ m,例如約30 μ m到約100 μ m。
[0042]封裝材料112可包括來(lái)自以下一組材料中的至少一種，所述組由電絕緣材料、填充或未填充環(huán)氧樹脂、預(yù)浸潰復(fù)合纖維、增強(qiáng)纖維、層疊體、模具材料、熱固性材料、熱塑性材料、填料顆粒、纖維增強(qiáng)層疊體、纖維增強(qiáng)聚合物層疊體、具有填料顆粒的纖維增強(qiáng)聚合物層疊體組成。
[0043]在340中，一個(gè)或多個(gè)孔114可穿過(guò)封裝材料112和鈍化材料108而形成?？?14可被稱為穿過(guò)封裝材料112和鈍化材料108兩者而形成的通孔。一個(gè)或多個(gè)孔114可各自包括盲孔，例如，僅暴露于芯片布置組件302的一側(cè)上的孔。例如，一個(gè)或多個(gè)孔114可僅暴露于封裝材料的頂側(cè)338處。
[0044]一個(gè)或多個(gè)孔114 (例如，通孔)，可例如通過(guò)激光打孔工藝來(lái)形成。激光打孔可穿過(guò)封裝材料112和鈍化材料108來(lái)構(gòu)建一個(gè)或多個(gè)孔114?？商娲?，可執(zhí)行機(jī)械打孔來(lái)穿過(guò)封裝材料112和鈍化材料108構(gòu)建一個(gè)或多個(gè)孔114。在開(kāi)啟一個(gè)或多個(gè)孔114 (例如，微孔)期間，鈍化材料108可通過(guò)激光打孔工藝被局部開(kāi)孔?？梢岳斫?，直到隨后在必要位置成功進(jìn)行穿過(guò)鈍化材料108之前，不會(huì)暴露出至少一個(gè)導(dǎo)電觸頭106。此外，封裝材料112的粘附可發(fā)生在芯片上方，例如直接粘附在鈍化材料108上，且不再直接粘附在至少一個(gè)導(dǎo)電觸頭106 (B卩，芯片金屬化層)上，和/或不再直接粘附在芯片頂側(cè)318上。封裝材料112與鈍化材料108的粘附是高標(biāo)準(zhǔn)的，且可不需要專用粘合處理(其在正常情況下可能面臨挑戰(zhàn))，以例如將封裝材料112粘附在芯片金屬化層上。一個(gè)或多個(gè)孔114，即接觸孔，可被設(shè)置有導(dǎo)電材料116 (例如，金屬)，以提供電互連和/或重分布層。
[0045]其中，鈍化材料108可包括無(wú)機(jī)材料，例如氧化硅、氮化硅、氧化鋁、氮化鋁，或有機(jī)材料，例如聚酰亞胺、環(huán)氧樹脂，因此可采用激光處理。例如，適應(yīng)于激光功率和孔徑聚焦中的至少一種。根據(jù)各種實(shí)施方式，可根據(jù)不同激光打孔步驟，例如利用不同激光源，對(duì)可包括有機(jī)和無(wú)機(jī)材料的組合的鈍化材料108執(zhí)行一個(gè)或多個(gè)孔114的形成。根據(jù)替代實(shí)施方式，激光打孔可與機(jī)械打孔相結(jié)合以形成一個(gè)或多個(gè)孔114。可選地，在處理350之前，一個(gè)或多個(gè)孔114可經(jīng)過(guò)改性化學(xué)清洗?？山?jīng)由等離子體清洗和/或濕法化學(xué)清洗來(lái)對(duì)一個(gè)或多個(gè)孔114執(zhí)行清洗。
[0046]在350中，導(dǎo)電材料116可被設(shè)置在一個(gè)或多個(gè)孔114內(nèi)，使導(dǎo)電材料116與至少一個(gè)導(dǎo)電觸頭106電連接。導(dǎo)電材料116的至少一部分326可直接與鈍化材料108接觸；且導(dǎo)電材料116的至少另一部分328可直接與封裝材料112接觸。部分326和另一部分328可包括形成在一個(gè)或多個(gè)孔114內(nèi)的導(dǎo)電材料116。
[0047]形成在一個(gè)或多個(gè)孔114之間的鈍化材料108可直接與設(shè)置在一個(gè)或多個(gè)孔114內(nèi)的導(dǎo)電材料116接觸。鈍化材料108可基本覆蓋至少一個(gè)導(dǎo)電觸頭106的表面324，除了導(dǎo)電材料116可與至少一個(gè)導(dǎo)電觸頭106電連接的區(qū)域334之外。例如，鈍化材料108可全部覆蓋至少一個(gè)導(dǎo)電觸頭106的表面324，除了導(dǎo)電材料116可與至少一個(gè)導(dǎo)電觸頭106電連接的區(qū)域334之外。鈍化材料108可至少部分圍繞一個(gè)或多個(gè)孔114以及覆蓋芯片104的未被至少一個(gè)導(dǎo)電觸頭106覆蓋的側(cè)面318。
[0048]導(dǎo)電材料116可包括來(lái)自以下一組材料中的至少一種材料、元素或合金，所述組由銅、招、銀、錫、金、鋅、鎳組成。
[0049]將導(dǎo)電材料116設(shè)置在一個(gè)或多個(gè)孔114內(nèi)可包括用導(dǎo)電材料116填充一個(gè)或多個(gè)孔114以及在一個(gè)或多個(gè)孔114內(nèi)生長(zhǎng)導(dǎo)電材料116中的至少一種。
[0050]用導(dǎo)電材料116填充一個(gè)或多個(gè)孔114可包括利用電填充、電鍍、印刷導(dǎo)電膏來(lái)淀積導(dǎo)電材料116。在一個(gè)或多個(gè)孔114內(nèi)生長(zhǎng)導(dǎo)電材料116可包括淀積例如納米結(jié)構(gòu)和/或微結(jié)構(gòu)等結(jié)構(gòu)。微結(jié)構(gòu)可包括例如微纖維、微管、微線等。納米結(jié)構(gòu)可包括例如納米管、納米線、納米顆粒等。微結(jié)構(gòu)可利用電化學(xué)淀積和/或化學(xué)氣相淀積和/或等離子體增強(qiáng)化學(xué)氣相淀積來(lái)進(jìn)行淀積。
[0051]導(dǎo)電材料116的至少一部分，例如區(qū)域332，可被形成在封裝材料112上方。例如，導(dǎo)電材料116的區(qū)域332可被形成在封裝材料頂側(cè)338上方。封裝材料頂側(cè)338可面向與芯片頂側(cè)318所面向的方向相同的方向。
[0052]導(dǎo)電材料116的區(qū)域332可經(jīng)過(guò)進(jìn)一步處理，例如，區(qū)域332可包括重分布層，且可經(jīng)歷選擇性去除，例如選擇性刻蝕，以選擇性去除區(qū)域332的一個(gè)或多個(gè)部分。其他重分布層(未示出)可被涂覆在區(qū)域332上，并可與導(dǎo)電材料116 (例如，區(qū)域332)電連接。
[0053]根據(jù)各種實(shí)施方式，導(dǎo)電材料116的區(qū)域332隨后可與另一芯片(未示出)電連接。根據(jù)各種實(shí)施方式，導(dǎo)電材料116的區(qū)域332隨后可與印刷電路板電連接。根據(jù)各種實(shí)施方式，導(dǎo)電材料116的區(qū)域332隨后可與至少另一導(dǎo)電觸頭106 (例如一個(gè)或多個(gè)其他導(dǎo)電觸頭、例如形成在芯片104上的接觸墊106A)電連接(如圖3F的芯片布置組件302a所示)。
[0054]根據(jù)另一實(shí)施方式，芯片104可被設(shè)置在芯片載體336上(參見(jiàn)圖3F)。根據(jù)另一實(shí)施方式，在處理320之前，即在形成鈍化材料108之前，芯片104可被設(shè)置在芯片載體336上。根據(jù)另一實(shí)施方式，在處理320之后，即在形成鈍化材料108之后，芯片104可被設(shè)置在芯片載體336上。芯片載體336可包括來(lái)自以下一組材料中的至少一種，所述組由銅、鎳、鐵、銅合金、鎳合金、鐵合金組成。芯片載體336可包括印刷電路板。芯片載體336可包括引線框，該引線框包括來(lái)自以下一組材料中的至少一種，所述組由銅、鎳、鐵、銅合金、鎳合金、鐵合金組成。芯片載體336可包括印刷電路板。
[0055]芯片104可經(jīng)由芯片底側(cè)322粘附在芯片載體336上。例如，若芯片104包括功率器件，則芯片104可經(jīng)由形成在芯片底側(cè)322上的至少一個(gè)接觸墊，例如通過(guò)軟焊、硬焊、擴(kuò)散焊例如導(dǎo)電膠來(lái)與芯片載體336電連接。每個(gè)導(dǎo)電接觸墊可包括來(lái)自以下一組材料中的至少一種材料、元素或合金，所述組由銅、鋁、銀、錫、金、鋅、鎳、鈦、鎢組成。例如，若芯片104包括較低功率邏輯器件，則芯片104可經(jīng)由芯片底側(cè)322通過(guò)電絕緣介質(zhì)(例如，粘合齊U、電絕緣粘合劑、環(huán)氧樹脂、膠、膏、粘合箔、粘合膜)粘附在芯片載體336上。
[0056]根據(jù)一種實(shí)施方式，在處理320之后，芯片104可被設(shè)置在芯片載體336上。換句話說(shuō)，在鈍化材料108形成在芯片頂側(cè)318上之后，芯片104可被設(shè)置在芯片載體336上。在該情況下，鈍化材料108可不形成在芯片載體336上，因此，僅一種類型的銅表面，即芯片載體頂側(cè)342的引線框，可暴露且可需要直接與封裝材料112粘合，由此簡(jiǎn)化粘合處理。此夕卜，僅一種類型的銅表面，即芯片載體336的頂側(cè)342，可經(jīng)過(guò)粗糙化處理。根據(jù)各種實(shí)施方式，在處理320之前，例如在淀積鈍化材料108之前，芯片104可被設(shè)置在芯片載體336上。在該情況下，處理320可適用于處理420，其中，鈍化材料108除了形成在芯片104上之外還可直接形成在芯片載體336上。此外，鈍化材料108和封裝材料112中的至少一種還可形成在芯片載體336 (例如，芯片載體336的頂側(cè)342)上，該頂側(cè)342是芯片底側(cè)322可粘附的側(cè)面。芯片載體336的頂側(cè)342可面向與芯片104的頂側(cè)318所面向的方向相同的方向。處理420可包括針對(duì)處理320描述的一個(gè)或多個(gè)或所有特征和/或處理和/或特征的基本功能。在形成鈍化材料108之后(在處理420中)，可選擇地對(duì)芯片載體336 (例如，銅引線框)執(zhí)行粗糙化處理。粗糙化處理可包括例如對(duì)包括芯片載體頂側(cè)342的芯片載體336的一個(gè)或多個(gè)表面進(jìn)行刻蝕，例如化學(xué)和/或等離子體刻蝕，以改善封裝材料112與芯片載體336 (例如，芯片載體頂側(cè)342)的粘附性。
[0057]隨后，處理330可適用于處理430并可執(zhí)行處理430。處理430可包括針對(duì)處理330描述的一個(gè)或多個(gè)或所有特征和/或處理和/或特征的基本功能。此外，封裝材料112可進(jìn)一步形成在芯片載體336上，例如在芯片載體側(cè)面342上。封裝材料112可至少部分圍繞芯片104的一個(gè)或多個(gè)側(cè)面344、346 (參見(jiàn)圖4中的芯片布置組件402)。
[0058]可以理解，在形成鈍化材料108之后(在420中)且在形成封裝材料112之前(在430中)，可對(duì)芯片載體執(zhí)行粗糙化處理。
[0059]圖4示出了根據(jù)實(shí)施方式的芯片布置組件402。
[0060]芯片布置組件402，例如芯片封裝件，可包括具有至少一個(gè)導(dǎo)電觸頭106 (例如，導(dǎo)電觸頭106、導(dǎo)電觸頭106a等)的芯片104 ;形成在至少一個(gè)導(dǎo)電觸頭106上的鈍化材料108 ;形成在鈍化材料108上的封裝材料112 ;穿過(guò)封裝材料112和鈍化材料108形成的一個(gè)或多個(gè)孔114，其中，鈍化材料108至少部分圍繞一個(gè)或多個(gè)孔114 ;被設(shè)置在一個(gè)或多個(gè)孔114內(nèi)的導(dǎo)電材料116，其中，導(dǎo)電材料116可與至少一個(gè)導(dǎo)電觸頭106電連接。
[0061]鈍化材料108可包括來(lái)自以下一組材料中的至少一種，這組材料由聚酰亞胺、環(huán)氧樹脂、氮化硅、氧化硅、氧化鋁、氮化鋁組成。
[0062]封裝材料112可包括來(lái)自以下一組材料中的至少一種，所述組由電絕緣材料、填充或未填充環(huán)氧樹脂、預(yù)浸潰復(fù)合纖維、增強(qiáng)纖維、層疊體、模具材料、熱固性材料、熱塑性材料、填料顆粒、纖維增強(qiáng)層疊體、纖維增強(qiáng)聚合物層疊體、具有填料顆粒的纖維增強(qiáng)聚合物層疊體組成。
[0063]鈍化材料108的厚度tP范圍可從約Inm到約50 μ m,例如約5nm到約25 μ m,例如約5nm到約10 μ m。
[0064]封裝材料112的厚度范圍可從約10 μ m到約300 μ m。
[0065]鈍化材料108可覆蓋至少一個(gè)導(dǎo)電觸頭106的表面324以及芯片的側(cè)面，例如芯片104的未被至少一個(gè)導(dǎo)電觸頭106覆蓋的頂側(cè)318。[0066]導(dǎo)電材料116的至少一部分326直接與鈍化材料108接觸；且導(dǎo)電材料116的至少另一部分328直接與封裝材料112接觸。
[0067]形成在一個(gè)或多個(gè)孔114之間的鈍化材料108可直接與設(shè)置在一個(gè)或多個(gè)孔114內(nèi)的導(dǎo)電材料116接觸。
[0068]導(dǎo)電材料116可包括來(lái)自以下一組材料中的至少一種材料、元素或合金，所述組由銅、招、銀、錫、金、鋅、鎳組成。
[0069]導(dǎo)電材料116的至少一部分332可被形成在封裝材料112上。
[0070]芯片104可被設(shè)置在芯片載體336上；且鈍化材料108和封裝材料112中的至少一種可被形成在芯片載體336上。
[0071]芯片載體336可包括引線框，該引線框包括來(lái)自以下一組材料中的至少一種，所述組由銅、鎳、鐵、銅合金、鎳合金、鐵合金組成。
[0072]芯片布置組件402可包括具有至少一個(gè)導(dǎo)電觸頭106的芯片104 ;形成在至少一個(gè)導(dǎo)電觸頭106上的鈍化材料108 ;形成在鈍化材料108上的封裝材料112 ;穿過(guò)封裝材料112和鈍化材料108形成的一個(gè)或多個(gè)孔114，其中，導(dǎo)電材料116設(shè)置在一個(gè)或多個(gè)孔114內(nèi)，其中，鈍化材料108基本覆蓋至少一個(gè)導(dǎo)電觸頭106的表面324，除了導(dǎo)電材料116與至少一個(gè)導(dǎo)電觸頭106電連接的區(qū)域334之外。
[0073]鈍化材料108可至 少部分圍繞一個(gè)或多個(gè)孔114且可覆蓋芯片104的未被至少一個(gè)導(dǎo)電觸頭106覆蓋的側(cè)面318。
[0074]可以理解，盡管僅示出一個(gè)導(dǎo)電觸頭106被設(shè)置在芯片頂側(cè)318上，但如根據(jù)圖3F所描述的其他導(dǎo)電觸頭106a (未示出)也可被設(shè)置在芯片頂側(cè)318上。
[0075]各種實(shí)施方式提供了一種芯片布置組件，例如芯片布置組件102、芯片布置組件302、芯片布置組件402，其中，至少一個(gè)導(dǎo)電觸頭106可基本例如被鈍化材料完全覆蓋，并隨后被嵌入到芯片嵌入外殼中。
[0076]各種實(shí)施方式提供了一種芯片布置組件，其中，至少一個(gè)導(dǎo)電觸頭106可基本上但不全部由鈍化材料108覆蓋，例如，鈍化材料108可使導(dǎo)電觸頭106的一個(gè)或多個(gè)區(qū)域經(jīng)過(guò)粗糙化處理，或者用于其他目的。
[0077]圖5B示出了包括圖5A的“開(kāi)口式”導(dǎo)電觸頭506的芯片布置組件502。一個(gè)或多個(gè)孔514僅可穿過(guò)封裝材料512而不穿過(guò)鈍化材料508形成。封裝材料512可直接形成在導(dǎo)電觸頭506上。此外，導(dǎo)電觸頭506可經(jīng)過(guò)化學(xué)處理，例如粗糙化處理，其中，在粗糙化處理期間，無(wú)法保護(hù)其免受損壞。此外，可執(zhí)行的粗糙化處理除不是最優(yōu)化之外，而是相反可按照折衷水平來(lái)執(zhí)行，其中，粗糙化處理可能具有不充分的用于對(duì)芯片載體進(jìn)行充分粗糙化處理以產(chǎn)生對(duì)封裝材料512的足夠高的粘附標(biāo)準(zhǔn)的粗糙化強(qiáng)度。此外，折衷水平的粗糙化處理仍可能損壞芯片504和/或芯片導(dǎo)電觸頭506。
[0078]盡管目前所描述的芯片布置組件102、302、402已描述了包括單個(gè)芯片104的芯片布置組件，但可以理解，根據(jù)各種實(shí)施方式，芯片布置組件102、302、402可包括多于一個(gè)的芯片104。
[0079]如圖6所示，芯片布置組件602(例如，芯片封裝件)可包括芯片布置組件102、302、402中的至少一個(gè)的一個(gè)或多個(gè)芯片104、KM1UCM2等(參見(jiàn)圖6)。例如，一個(gè)或多個(gè)芯片104,104!可形成在芯片載體336上，例如形成在芯片載體頂側(cè)342上。根據(jù)各種其他實(shí)施方式，一個(gè)或多個(gè)芯片1042、1043可形成在芯片載體336上，例如形成在芯片載體底側(cè)648上，其中，芯片載體底側(cè)648可面向大致與芯片載體頂側(cè)342所面向的方向相反的方向。類似于方法300，芯片底側(cè)648可在與芯片載體頂側(cè)342的粗糙化處理類似的處理中被粗糙化處理，使得可改善封裝材料612與芯片載體底側(cè)648的粘附性。一個(gè)或多個(gè)孔(例如，1143、1144)可穿過(guò)鈍化材料(例如，1083、1084)和封裝材料612形成。
[0080]根據(jù)各種實(shí)施方式，來(lái)自一個(gè)或多個(gè)芯片KMUCMplOt中的至少一個(gè)芯片可設(shè)置有“完全鈍化”，其中，鈍化材料108覆蓋至少一個(gè)導(dǎo)電觸頭106的整個(gè)表面324，如圖4中的芯片布置組件402所示，并根據(jù)針對(duì)方法300所描述的一個(gè)或多個(gè)或者所有處理來(lái)進(jìn)行 制造。
[0081]根據(jù)各種實(shí)施方式，芯片布置組件602 (參見(jiàn)圖6)可包括具有如圖4所不設(shè)置有“完全鈍化”的一個(gè)芯片104的至少一個(gè)芯片布置組件102、302、402以及具有如圖4所示設(shè)置有“完全鈍化”的一個(gè)芯片KM1的至少一個(gè)其他芯片布置組件102、302、402，并根據(jù)針對(duì)方法300所描述的一個(gè)或多個(gè)或者所有處理來(lái)進(jìn)行制造。
[0082]根據(jù)各種實(shí)施方式，一個(gè)或多個(gè)芯片104、KM1UCM2等中的至少一個(gè)可包括功率半導(dǎo)體芯片。根據(jù)各種實(shí)施方式，一個(gè)或多個(gè)芯片KMUOlUOt等中的至少一個(gè)可包括半導(dǎo)體邏輯芯片。根據(jù)各種實(shí)施方式，芯片布置組件可包括至少一個(gè)半導(dǎo)體邏輯芯片和至少一個(gè)半導(dǎo)體功率芯片。
[0083]根據(jù)各種實(shí)施方式，芯片布置組件702 (參見(jiàn)圖7)可包括具有如圖4所不設(shè)置有“完全鈍化”的一個(gè)或多個(gè)芯片104,104^104等的至少一個(gè)芯片布置組件102、302、402以及具有如圖5所示的“開(kāi)口式觸頭”芯片504的至少一個(gè)其他芯片布置組件502。
[0084]其中，一個(gè)或多個(gè)芯片104、可被形成在芯片載體336上，在單個(gè)處理中，封裝材料112、112^ 1122等可形成在一個(gè)或多個(gè)芯片104、KM1UCM2等上。封裝材料112可使一個(gè)或多個(gè)芯片104、KM1UCM2等粘附到芯片載體336，例如，粘附到芯片頂側(cè)342?？梢岳斫?，與針對(duì)圖6所描述的各種實(shí)施方式類似，一個(gè)或多個(gè)芯片可形成在芯片頂側(cè)342和/或芯片底側(cè)648上。
[0085]其中，一個(gè)或多個(gè)芯片104、KM1UCM2等可形成在芯片載體336上，且其中，來(lái)自一個(gè)或多個(gè)芯片104、KM1UCM2等中的至少一個(gè)芯片包括具有“完全鈍化”的芯片404，且至少一個(gè)其他芯片包括“開(kāi)口式觸頭”芯片504，在單個(gè)處理中，封裝材料112、512可形成在一個(gè)或多個(gè)芯片104、504上。封裝材料112、512可使一個(gè)或多個(gè)芯片104、504粘附到芯片載體336上(參見(jiàn)圖7)。
[0086]各種實(shí)施方式提供了一種芯片布置組件，包括:芯片，包括至少一個(gè)導(dǎo)電觸頭；鈍化材料，被形成在所述至少一個(gè)導(dǎo)電觸頭上；封裝材料，被形成在所述鈍化材料上；一個(gè)或多個(gè)孔，穿過(guò)所述封裝材料和所述鈍化材料而形成，其中，所述鈍化材料至少部分圍繞所述一個(gè)或多個(gè)孔；導(dǎo)電材料，被設(shè)置在所述一個(gè)或多個(gè)孔內(nèi)，其中，所述導(dǎo)電材料與所述至少一個(gè)導(dǎo)電觸頭電連接。
[0087]根據(jù)一種實(shí)施方式，所述鈍化材料包括來(lái)自以下一組材料中的至少一種，所述組材料由聚酰亞胺、環(huán)氧樹脂、氮化硅、氧化硅組成。
[0088]根據(jù)一種實(shí)施方式，所述封裝材料包括來(lái)自以下一組材料中的至少一種，所述組由電絕緣材料、填充或未填充環(huán)氧樹脂、預(yù)浸潰復(fù)合纖維、增強(qiáng)纖維、層疊體、模具材料、熱固性材料、熱塑性材料、填料顆粒、纖維增強(qiáng)層疊體、纖維增強(qiáng)聚合物層疊體、具有填料顆粒的纖維增強(qiáng)聚合物層疊體組成。
[0089]根據(jù)一種實(shí)施方式,所述鈍化材料包括范圍從約Inm到約50 μ m的厚度。
[0090]根據(jù)一種實(shí)施方式，所述封裝材料包括范圍從約10 μ m到約300 μ m的厚度。
[0091]根據(jù)一種實(shí)施方式，所述鈍化材料覆蓋所述至少一個(gè)導(dǎo)電觸頭的表面以及所述芯片的未被所述至少一個(gè)導(dǎo)電觸頭覆蓋的側(cè)面。
[0092]根據(jù)一種實(shí)施方式，所述導(dǎo)電材料的至少一部分直接與所述鈍化材料接觸；以及所述導(dǎo)電材料的至少另一部分直接與所述封裝材料接觸。
[0093]根據(jù)一種實(shí)施方式，形成在所述一個(gè)或多個(gè)孔之間的所述鈍化材料直接與填充所述一個(gè)或多個(gè)孔的所述導(dǎo)電材料接觸。
[0094]根據(jù)一種實(shí)施方式，所述導(dǎo)電材料包括來(lái)自以下一組材料中的至少一種材料、兀素或合金，所述組由銅、鋁、銀、錫、金、鋅、鎳組成。
[0095]根據(jù)一種實(shí)施方式，所述導(dǎo)電材料的至少一部分被形成在所述封裝材料上。
[0096]根據(jù)一種實(shí)施方式，所述芯片被設(shè)置在芯片載體上；以及所述鈍化材料和所述封裝材料中的至少一個(gè)被形成在所述芯片載體上。
[0097]根據(jù)實(shí)施方式，所述芯片載體包括引線框，所述引線框包括來(lái)自以下一組材料中的至少一種，所述組由銅、鎳、鐵、銅合金、鎳合金、鐵合金組成。
[0098]根據(jù)一種實(shí)施方式，所述芯片載體包括印刷電路板PCB或直接敷銅DCB基板。
[0099]根據(jù)一種實(shí)施方式，所述至少一個(gè)導(dǎo)電觸頭包括多個(gè)導(dǎo)電觸頭。各種實(shí)施方式提供了一種芯片布置組件，包括:芯片，包括至少一個(gè)導(dǎo)電觸頭；鈍化材料，被形成在所述至少一個(gè)導(dǎo)電觸頭上；封裝材料，被形成在所述鈍化材料上；一個(gè)或多個(gè)孔，穿過(guò)所述封裝材料和所述鈍化材料而形成，導(dǎo)電材料被設(shè)置在所述一個(gè)或多個(gè)孔內(nèi)；其中，所述鈍化材料基本覆蓋所述至少一個(gè)導(dǎo)電觸頭的表面，除了所述導(dǎo)電材料與所述至少一個(gè)導(dǎo)電觸頭電連接的區(qū)域之外。
[0100]根據(jù)一種實(shí)施方式，所述鈍化材料包括來(lái)自以下一組材料中的至少一種，所述組材料由聚酰亞胺、環(huán)氧樹脂、氮化硅、氧化硅、氧化鋁、氮化鋁組成。
[0101]根據(jù)一種實(shí)施方式，所述封裝材料包括來(lái)自以下一組材料中的至少一種，所述組由電絕緣材料、填充或未填充環(huán)氧樹脂、預(yù)浸潰復(fù)合纖維、增強(qiáng)纖維、層疊體、模具材料、熱固性材料、熱塑性材料、填料顆粒、纖維增強(qiáng)層疊體、纖維增強(qiáng)聚合物層疊體、具有填料顆粒的纖維增強(qiáng)聚合物層疊體組成。
[0102]根據(jù)一種實(shí)施方式，所述鈍化材料至少部分圍繞所述一個(gè)或多個(gè)孔，并覆蓋所述芯片的未被所述至少一個(gè)導(dǎo)電觸頭覆蓋的側(cè)面。
[0103]根據(jù)一種實(shí)施方式，所述導(dǎo)電材料的至少一部分直接與所述鈍化材料接觸；以及所述導(dǎo)電材料的至少另一部分直接與所述封裝材料接觸。
[0104]根據(jù)一種實(shí)施方式，所述導(dǎo)電材料包括來(lái)自以下材料組中的至少一種材料以及所述組中的一種或多種材料的合金，所述組由銅、鋁、銀、錫、金、鋅、鎳組成。
[0105]根據(jù)一種實(shí)施方式，所述芯片被設(shè)置在芯片載體上；以及所述鈍化材料和所述封裝材料中的至少一個(gè)被形成在所述芯片載體上。
[0106]根據(jù)一種實(shí)施方式，所述芯片載體包括引線框，所述引線框包括來(lái)自以下一組材料中的至少一種，所述組由銅、鎳、鐵、銅合金、鎳合金、鐵合金組成。
[0107]根據(jù)一種實(shí)施方式，所述芯片載體包括印刷電路板或直接敷銅基板。
[0108]各種實(shí)施方式提供了一種用于形成芯片布置組件的方法，所述方法包括:在芯片的至少一個(gè)導(dǎo)電觸頭上形成鈍化材料；在所述鈍化材料上形成封裝材料；穿過(guò)所述封裝材料和所述鈍化材料形成一個(gè)或多個(gè)孔；以及將導(dǎo)電材料設(shè)置在所述一個(gè)或多個(gè)孔內(nèi)，使所述導(dǎo)電材料與所述至少一個(gè)導(dǎo)電觸頭電連接。
[0109]根據(jù)一種實(shí)施方式，所述方法還包括:在于芯片的至少一個(gè)導(dǎo)電觸頭上形成所述鈍化材料之前或之后，將所述芯片設(shè)置在芯片載體上。
[0110]根據(jù)一種實(shí)施方式，所述方法還包括:在形成所述鈍化材料之后且在所述鈍化材料上形成所述封裝材料之前，對(duì)所述芯片載體進(jìn)行粗糙化處理。
[0111]根據(jù)一種實(shí)施方式，穿過(guò)所述封裝材料和所述鈍化材料形成一個(gè)或多個(gè)孔包括利用來(lái)自以下方法組中的至少一種方法來(lái)穿過(guò)所述封裝材料和所述鈍化材料形成一個(gè)或多個(gè)孔，所述組由激光打孔和機(jī)械打孔組成。
[0112]根據(jù)一種實(shí)施方式，將導(dǎo)電材料設(shè)置在所述一個(gè)或多個(gè)孔內(nèi)包括用導(dǎo)電材料填充所述一個(gè)或多個(gè)孔以及在所述一個(gè)或多個(gè)孔內(nèi)生長(zhǎng)導(dǎo)電材料中的至少一種。
[0113]盡管已針對(duì)【具體實(shí)施方式】具體示出并描述了本發(fā)明，但本領(lǐng)域技術(shù)人員應(yīng)理解，在不背離由所附權(quán)利要求限定的本發(fā)明的精神和范圍的情況下，可對(duì)其進(jìn)行形式和細(xì)節(jié)上的各種改變。因此，由所附權(quán)利要求指示本發(fā)明的范圍，且因此，屬于權(quán)利要求等同物的含義和范圍內(nèi)的所有改變均意味著被包括在本發(fā)明中。
【權(quán)利要求】
1.一種芯片布置組件，包括: 芯片，包括至少一個(gè)導(dǎo)電觸頭； 鈍化材料，被形成在所述至少一個(gè)導(dǎo)電觸頭上； 封裝材料，被形成在所述鈍化材料上； 一個(gè)或多個(gè)孔，穿過(guò)所述封裝材料和所述鈍化材料而形成，其中，所述鈍化材料至少部分圍繞所述一個(gè)或多個(gè)孔； 導(dǎo)電材料，被設(shè)置在所述一個(gè)或多個(gè)孔內(nèi)，其中，所述導(dǎo)電材料與所述至少一個(gè)導(dǎo)電觸頭電連接。
2.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述鈍化材料包括來(lái)自以下材料組中的至少一種，所述材料組由聚酰亞胺、環(huán)氧樹脂、氮化硅、氧化硅、氧化鋁、氮化鋁組成。
3.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述封裝材料包括來(lái)自以下材料組中的至少一種，所述組由電絕緣材料、填充或未填充環(huán)氧樹脂、預(yù)浸潰復(fù)合纖維、增強(qiáng)纖維、層疊體、模具材料、熱固性材料、熱塑性材料、填料顆粒、纖維增強(qiáng)層疊體、纖維增強(qiáng)聚合物層疊體、具有填料顆粒的纖維增強(qiáng)聚合物層疊體組成。
4.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述鈍化材料包括范圍從約Inm到約50 μ m的厚度。`
5.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述封裝材料包括范圍從約?ο μ m到約300 μ m的厚度。
6.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述鈍化材料覆蓋所述至少一個(gè)導(dǎo)電觸頭的表面以及所述芯片的未被所述至少一個(gè)導(dǎo)電觸頭覆蓋的側(cè)面。
7.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述導(dǎo)電材料的至少一部分直接與所述鈍化材料接觸；以及 其中，所述導(dǎo)電材料的至少另一部分直接與所述封裝材料接觸。
8.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，形成在所述一個(gè)或多個(gè)孔之間的所述鈍化材料直接與填充所述一個(gè)或多個(gè)孔的所述導(dǎo)電材料接觸。
9.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述導(dǎo)電材料包括來(lái)自以下材料組中的至少一種材料、元素或合金，所述組由銅、招、銀、錫、金、鋅、鎳組成。
10.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述導(dǎo)電材料的至少一部分被形成在所述封裝材料上。
11.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述芯片被設(shè)置在芯片載體上；以及 其中，所述鈍化材料和所述封裝材料中的至少一個(gè)被形成在所述芯片載體上。
12.根據(jù)權(quán)利要求11所述的芯片布置組件， 其中，所述芯片載體包括引線框，所述引線框包括來(lái)自以下材料組中的至少一種，所述組由銅、鎳、鐵、銅合金、鎳合金、鐵合金組成。
13.根據(jù)權(quán)利要求11所述的芯片布置組件， 其中，所述芯片載體包括印刷電路板或直接敷銅基板。
14.根據(jù)權(quán)利要求1所述的芯片布置組件， 其中，所述至少一個(gè)導(dǎo)電觸頭為多個(gè)導(dǎo)電觸頭。
15.—種芯片布置組件,包括: 芯片，包括至少一個(gè)導(dǎo)電觸頭； 鈍化材料，被形成在所述至少一個(gè)導(dǎo)電觸頭上； 封裝材料，被形成在所述鈍化材料上； 一個(gè)或多個(gè)孔，穿過(guò)所述封裝材料和所述鈍化材料而形成，其中，所述一個(gè)或多個(gè)孔被填充有與所述至少一個(gè)導(dǎo)電觸頭電連接的導(dǎo)電材料； 其中，所述鈍化材料基本覆蓋所述至少一個(gè)導(dǎo)電觸頭的表面，除了所述導(dǎo)電材料與所述至少一個(gè)導(dǎo)電觸頭電連接的區(qū)域之外。
16.根據(jù)權(quán)利要求15所述的芯片布置組件， 其中，所述鈍化材料包括來(lái)自以下材料組中的至少一種，所述材料組由聚酰亞胺、環(huán)氧樹脂、氮化硅、氧化硅、氧化鋁、氮化鋁組成。`
17.根據(jù)權(quán)利要求15所述的芯片布置組件， 其中，所述封裝材料包括來(lái)自以下材料組中的至少一種，所述組由電絕緣材料、填充或未填充環(huán)氧樹脂、預(yù)浸潰復(fù)合纖維、增強(qiáng)纖維、層疊體、模具材料、熱固性材料、熱塑性材料、填料顆粒、纖維增強(qiáng)層疊體、纖維增強(qiáng)聚合物層疊體、具有填料顆粒的纖維增強(qiáng)聚合物層疊體組成。
18.根據(jù)權(quán)利要求15所述的芯片布置組件， 其中，所述鈍化材料至少部分圍繞所述一個(gè)或多個(gè)孔，并覆蓋所述芯片的未被所述至少一個(gè)導(dǎo)電觸頭覆蓋的側(cè)面。
19.根據(jù)權(quán)利要求15所述的芯片布置組件， 其中，所述導(dǎo)電材料的至少一部分直接與所述鈍化材料接觸；以及 其中，所述導(dǎo)電材料的至少另一部分直接與所述封裝材料接觸。
20.根據(jù)權(quán)利要求15所述的芯片布置組件， 其中，所述導(dǎo)電材料包括來(lái)自以下材料組中的至少一種材料以及所述組中的一種或多種材料的合金，所述組由銅、鋁、銀、錫、金、鋅、鎳組成。
21.根據(jù)權(quán)利要求15所述的芯片布置組件， 其中，所述芯片被設(shè)置在芯片載體上；以及 其中，所述鈍化材料和所述封裝材料中的至少一個(gè)被形成在所述芯片載體上。
22.根據(jù)權(quán)利要求21所述的芯片布置組件， 其中，所述芯片載體包括引線框，所述引線框包括來(lái)自以下材料組中的至少一種，所述組由銅、鎳、鐵、銅合金、鎳合金、鐵合金組成。
23.根據(jù)權(quán)利要求21所述的芯片布置組件， 其中，所述芯片載體包括印刷電路板或直接敷銅基板。
24.一種用于形成芯片布置組件的方法，所述方法包括:在芯片的至少一個(gè)導(dǎo)電觸頭上形成鈍化材料； 在所述鈍化材料上形成封裝材料； 穿過(guò)所述封裝材料和所述鈍化材料形成一個(gè)或多個(gè)孔；以及 將導(dǎo)電材料設(shè)置在所述一個(gè)或多個(gè)孔內(nèi)，使所述導(dǎo)電材料與所述至少一個(gè)導(dǎo)電觸頭電連接。
25.根據(jù)權(quán)利要求24所述的方法，還包括: 在于芯片的至少一個(gè)導(dǎo)電觸頭上形成所述鈍化材料之前或之后，將所述芯片設(shè)置在芯片載體上。
26.根據(jù)權(quán)利要求24所述的方法，還包括: 在形成所述鈍化材料之后且在所述鈍化材料上形成所述封裝材料之前，對(duì)所述芯片載體進(jìn)行粗糙化處理。
27.根據(jù)權(quán)利要求24所述的方法， 其中，穿過(guò)所述封裝材料和所述鈍化材料形成一個(gè)或多個(gè)孔包括利用來(lái)自以下方法組中的至少一種方法來(lái)穿過(guò)所述封裝材料和所述鈍化材料形成一個(gè)或多個(gè)孔，所述組由激光打孔和機(jī)械打孔組成。
28.根據(jù)權(quán)利要求24所述的方法， 其中，將導(dǎo)電材料設(shè)置在所述一個(gè)或多個(gè)孔內(nèi)包括用導(dǎo)電材料填充所述一個(gè)或多個(gè)孔以及在所述一個(gè)或多個(gè)孔內(nèi)生`長(zhǎng)導(dǎo)電材料中的至少一種。
【文檔編號(hào)】H01L23/485GK103515254SQ201310244953
【公開(kāi)日】2014年1月15日 申請(qǐng)日期:2013年6月19日 優(yōu)先權(quán)日:2012年6月20日
【發(fā)明者】托爾斯藤·沙夫, 亨里克·埃韋, 斯特凡·蘭道, 鮑里斯·普利卡特, 安東·普呂克 申請(qǐng)人:英飛凌科技股份有限公司