堆疊納米線mos晶體管及其制作方法
【專利摘要】本發(fā)明公開了一種堆疊納米線MOS晶體管及其制作方法，包括：由多個(gè)納米線上下層疊構(gòu)成的串珠狀的納米線堆疊，在襯底上沿第一方向延伸；多個(gè)柵極堆疊，沿第二方向延伸并且跨越了每個(gè)納米線堆疊；多個(gè)源漏區(qū)，位于每個(gè)柵極堆疊沿第二方向兩側(cè)；多個(gè)溝道區(qū)，由位于多個(gè)源漏區(qū)之間的納米線堆疊構(gòu)成。依照本發(fā)明的堆疊納米線MOS晶體管及其制作方法，通過多次回刻、側(cè)向刻蝕溝槽并填充，形成了質(zhì)量良好的串珠狀的納米線堆疊，以較低的成本充分增大導(dǎo)電溝道有效寬度，并且提高了有效導(dǎo)電總截面面積，從而提高驅(qū)動(dòng)電流。
【專利說明】堆疊納米線MOS晶體管及其制作方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及一種半導(dǎo)體器件及其制造方法，特別是涉及一種新型串珠狀的堆疊納米線MOS晶體管及其制作方法。

【背景技術(shù)】
[0002]在當(dāng)前的亞20nm技術(shù)中，三維多柵器件(FinFET或Tr1-gate)是主要的器件結(jié)構(gòu)，這種結(jié)構(gòu)增強(qiáng)了柵極控制能力、抑制了漏電與短溝道效應(yīng)。
[0003]例如，雙柵SOI結(jié)構(gòu)的MOSFET與傳統(tǒng)的單柵體Si或者SOI MOSFET相比，能夠抑制短溝道效應(yīng)(SCE)以及漏致感應(yīng)勢(shì)壘降低(DIBL)效應(yīng)，具有更低的結(jié)電容，能夠?qū)崿F(xiàn)溝道輕摻雜，可以通過設(shè)置金屬柵極的功函數(shù)來調(diào)節(jié)閾值電壓，能夠得到約2倍的驅(qū)動(dòng)電流，降低了對(duì)于有效柵氧厚度(EOT)的要求。而三柵器件與雙柵器件相比，柵極包圍了溝道區(qū)頂面以及兩個(gè)側(cè)面，柵極控制能力更強(qiáng)。進(jìn)一步地，全環(huán)繞納米線多柵器件更具有優(yōu)勢(shì)。
[0004]環(huán)柵納米線器件雖然有更好的柵控作用，能更有效的控制短溝道效應(yīng)，在亞14納米技術(shù)的縮減過程中更具優(yōu)勢(shì)，但是一個(gè)關(guān)鍵問題是由于微小的導(dǎo)電溝道，在等效硅平面面積內(nèi)不能提供更多的驅(qū)動(dòng)電流。
[0005]例如，對(duì)于等效線寬Iym的器件而言，環(huán)柵納米線器件的尺寸要滿足:d*n+(n_l)*s = I μ m,并且3i*d*n>lym。其中，d為單個(gè)納米線(NW)的直徑,η為納米線的數(shù)目，s為納米線之間的間距。因此，對(duì)于直徑d分別為3、5、7、10nm的情形而言，納米線間距s必須分別小于6.4、10.6、15、21..4nm。也即，如果要獲得等同于體娃Ium的柵寬,納米線器件的平行排列要非常的緊密。依據(jù)現(xiàn)有的FinFET曝光和刻蝕技術(shù)(Fin間距在60納米左右)，制作這種極小間距的納米線立體排列結(jié)構(gòu)是很難實(shí)現(xiàn)的。
[0006]在垂直方向上實(shí)現(xiàn)堆疊環(huán)柵納米線結(jié)構(gòu)是提高晶體管驅(qū)動(dòng)電流的有效方法，但在實(shí)現(xiàn)工藝(制作方法上)十分困難，與傳統(tǒng)工藝兼容并減少工藝成本面臨重大挑戰(zhàn)。例如，一種現(xiàn)有的實(shí)現(xiàn)堆疊納米線的是利用Si/SiGe多層異質(zhì)外延并進(jìn)行選擇腐蝕，也即在埋氧層(BOX)上依次交替異質(zhì)外延多個(gè)Si與SiGe的層疊，然后通過例如濕法腐蝕等方法選擇性去除SiGe，從而留下Si納米線的堆疊。這種方法嚴(yán)重受制于外延薄層質(zhì)量的影響，極大的增加了工藝成本。另一方面，在單位footprint面積下,傳統(tǒng)結(jié)構(gòu)(納米線堆疊之間有柵極填充，也即每個(gè)納米線四周均被HK/MG的柵極堆疊環(huán)繞)的堆疊納米線有效總電流較小，而在同一投影面積下，非堆疊納米線的鰭片(翅片，F(xiàn)in)的導(dǎo)通有效截面積(垂直于Fin或者納米線延伸方向截得，也即垂直于溝道方向)更大。
[0007]因此，需要尋找一種充分增大導(dǎo)電溝道有效寬度與有效截面積，從而提高總有效電流的新型納米線器件結(jié)構(gòu)及其制造方法。


【發(fā)明內(nèi)容】

[0008]由上所述，本發(fā)明的目的在于克服上述技術(shù)困難，提出一種新型納米線器件結(jié)構(gòu)及其制造方法，充分增大導(dǎo)電溝道有效寬度與有效截面積，從而提高總有效電流。
[0009]為此，本發(fā)明提供了一種堆疊納米線MOS晶體管制作方法，包括:在襯底上形成沿第一方向延伸的多個(gè)鰭片；在每個(gè)鰭片中形成由多個(gè)納米線上下層疊構(gòu)成的串珠狀的納米線堆疊；在納米線堆疊上形成沿第二方向延伸的柵極堆疊結(jié)構(gòu)；在柵極堆疊結(jié)構(gòu)兩側(cè)形成源漏區(qū)，源漏區(qū)之間的納米線構(gòu)成溝道區(qū)。
[0010]其中，在每個(gè)鰭片中形成納米線堆疊的步驟進(jìn)一步包括:步驟a,側(cè)向刻蝕鰭片，在鰭片沿第二方向的側(cè)面形成凹槽；步驟b，沉積保護(hù)層，填充凹槽；以及，重復(fù)步驟a和步驟b,形成多個(gè)納米線。
[0011]其中，相鄰的納米線之間具有連接部。
[0012]其中，連接部和/或納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。
[0013]其中，連接部的尺寸小于納米線自身尺寸的20%。
[0014]刻蝕鰭片的步驟選自以下之一或其組合:具有橫向刻蝕深度的各向同性的等離子體干法刻蝕；或者各向同性干法刻蝕與各向異性干法刻蝕的組合方法；利用不同晶向上選擇腐蝕的濕法腐蝕方法。
[0015]其中，形成多個(gè)納米線之后進(jìn)一步包括:去除保護(hù)層，露出多個(gè)納米線；對(duì)納米線堆疊進(jìn)行表面處理、圓化工藝。
[0016]本發(fā)明還提供了一種堆疊納米線MOS晶體管，包括:由多個(gè)納米線上下層疊構(gòu)成的串珠狀的納米線堆疊，在襯底上沿第一方向延伸；多個(gè)柵極堆疊，沿第二方向延伸并且跨越了每個(gè)納米線堆疊；多個(gè)源漏區(qū)，位于每個(gè)柵極堆疊沿第二方向兩側(cè)；多個(gè)溝道區(qū)，由位于多個(gè)源漏區(qū)之間的納米線堆疊構(gòu)成。
[0017]其中，相鄰的納米線之間具有連接部。
[0018]其中，連接部和/或納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。
[0019]其中，連接部的尺寸小于納米線自身尺寸的20%。
[0020]依照本發(fā)明的堆疊納米線MOS晶體管及其制作方法，通過多次回刻、側(cè)向刻蝕溝槽并填充，形成了質(zhì)量良好的串珠狀的納米線堆疊，以較低的成本充分增大導(dǎo)電溝道有效寬度，并且提高了有效導(dǎo)電總截面面積，從而提高驅(qū)動(dòng)電流。

【專利附圖】

【附圖說明】
[0021]以下參照附圖來詳細(xì)說明本發(fā)明的技術(shù)方案，其中:
[0022]圖1至圖8為依照本發(fā)明的堆疊納米線MOS晶體管制造方法各步驟的剖面示意圖；以及
[0023]圖9為依照本發(fā)明的堆疊納米線MOS晶體管器件結(jié)構(gòu)的立體示意圖。

【具體實(shí)施方式】
[0024]以下參照附圖并結(jié)合示意性的實(shí)施例來詳細(xì)說明本發(fā)明技術(shù)方案的特征及其技術(shù)效果，公開了充分增大導(dǎo)電溝道有效寬度以及有效導(dǎo)電總截面面積從而提高驅(qū)動(dòng)電流的堆疊納米線MOS晶體管及其制造方法。需要指出的是，類似的附圖標(biāo)記表示類似的結(jié)構(gòu)，本申請(qǐng)中所用的術(shù)語“第一”、“第二”、“上”、“下”等等可用于修飾各種器件結(jié)構(gòu)或制造工序。這些修飾除非特別說明并非暗示所修飾器件結(jié)構(gòu)或制造工序的空間、次序或?qū)蛹?jí)關(guān)系。
[0025]圖9所示為依照本發(fā)明制造的堆疊納米線MOS晶體管的立體示意圖，其中堆疊納米線MOS晶體管，包括襯底上沿第一方向延伸的由多個(gè)納米線上下疊構(gòu)成的納米線堆疊結(jié)構(gòu)，沿第二方向延伸并且跨越了納米線堆疊結(jié)構(gòu)的多個(gè)柵極堆疊，沿第一方向延伸的納米線堆疊結(jié)構(gòu)兩側(cè)的多個(gè)源漏區(qū)，位于多個(gè)源漏區(qū)之間的納米線堆疊結(jié)構(gòu)構(gòu)成的多個(gè)溝道區(qū)，其中納米線堆疊結(jié)構(gòu)中上下相鄰的納米線之間還具有連接部，多個(gè)納米線與其間的多個(gè)連接部構(gòu)成串珠狀的堆疊結(jié)構(gòu)。以下將先參照?qǐng)D1至圖8來描述制造方法的各個(gè)剖視圖，最后將回頭進(jìn)一步詳細(xì)描述圖9的器件結(jié)構(gòu)。
[0026]特別地，以下某圖的左部所示是沿圖9中垂直于溝道方向(沿第二方向，也即X-X’軸)的剖視圖，某圖的右部所示是沿圖9中平行于溝道方向(沿第一方向，也即Y-Y’方向)的首1J視圖。
[0027]參照?qǐng)D1，形成沿第一方向(圖9中X-X’軸線)延伸的多個(gè)鰭片結(jié)構(gòu)，其中第一方向?yàn)槲磥砥骷系绤^(qū)延伸方向。提供襯底1，襯底I依照器件用途需要而合理選擇，可包括單晶體娃(Si)、單晶體鍺(Ge)、應(yīng)變娃(Strained Si)、鍺娃(SiGe),或是化合物半導(dǎo)體材料，例如氮化鎵(GaN)、砷化鎵(GaAs)、磷化銦(InP)、銻化銦(InSb)，以及碳基半導(dǎo)體例如石墨烯、SiC、碳納管等等。出于與CMOS工藝兼容的考慮，襯底I優(yōu)選地為體Si。光刻/刻蝕襯底1，在襯底I中形成多個(gè)沿第一方向平行分布的溝槽IG以及溝槽IG之間剩余的襯底I材料所構(gòu)成的鰭片1F。溝槽IG的深寬比優(yōu)選地大于5:1。優(yōu)選地，在多個(gè)鰭片結(jié)構(gòu)的頂部沉積硬掩模層HM，其材質(zhì)可以是氧化硅、氮化硅、氮氧化硅及其組合，并且優(yōu)選地為氮化硅。
[0028]參照?qǐng)D2，刻蝕每個(gè)鰭片結(jié)構(gòu)1F，形成串珠狀的多個(gè)納米線INl?INm上下層疊構(gòu)成的納米線堆疊結(jié)構(gòu)IN。優(yōu)選地，通過干法或者濕法刻蝕，以HM為掩模，沿垂直于第一方向的第二方向(圖9中Y-Y’軸線)側(cè)向刻蝕每個(gè)鰭片結(jié)構(gòu)IF的側(cè)面，在IF的側(cè)面形成連續(xù)的向內(nèi)(從IF的側(cè)面表層垂直地朝向中心)凹陷IR，使得剩余的IF成為串珠狀的納米線堆疊結(jié)構(gòu)，從上至下依次包括多個(gè)納米線1N1、1N2……INm，其中m為大于I的自然數(shù)(依照器件性能需要，m可以選擇為2?20)，并且在上下相鄰的納米線之間依次具有多個(gè)連接部1C1、1C2……lCm-1。相鄰的納米線INi與INj之間(1、j為不同的自然數(shù))具有連接部ICi。
[0029]刻蝕IF形成納米線IN堆疊的刻蝕工藝可以是各向同性的氟基或氯基等離子體干法刻蝕，或者TMAH濕法腐蝕，選擇刻蝕溫度等工藝參數(shù)以提高對(duì)于側(cè)面的刻蝕。優(yōu)選地，亥_工藝是反應(yīng)離子刻蝕(RIE)，刻蝕氣體包括氟基或氯基氣體，例如NF3、SF6, CF4, CH2F2,CH3F, CHF3、C12等及其組合。依照刻蝕工藝參數(shù)不同，可以控制凹進(jìn)IR的形狀為矩形、梯形、倒梯形、Σ形(多段折線相連)、C形(超過1/2曲面，曲面可以是圓面、橢圓面、雙曲面)、D形(1/2曲面，曲面可以是圓面、橢圓面、雙曲面)，從而使得納米線INl?INm的截面(可以與IR的截面互補(bǔ))為圓形、橢圓形、矩形、菱形、梯形、倒梯形、C形、D形、Σ形以及其他多邊形或曲面。獲得的納米線堆疊中，最頂部(INl)和/或最低部的納米線(INm)可以是上述截面的一部分，例如半圓。
[0030]與之類似的，連接部ICi的剖面形態(tài)與納米線INi相同、相似或相近，可以包括圓形、橢圓形、矩形、菱形、梯形、倒梯形、C形、D形、Σ形以及其他多邊形或曲面。在本發(fā)明一個(gè)實(shí)施例中，連接部ICi的剖面形態(tài)為矩形。可選地，連接部依照刻蝕工藝不同也可以具有一定尺寸(沿第二方向)，例如一定的厚度/高度/寬度(沿第一方向的長度與納米線的長度相同)，但是優(yōu)選地連接部的厚度/高度/寬度小于納米線自身最大尺寸(厚度/高度/寬度)的20%，例如僅為納米線自身尺寸的5%?10% (從而在剖視圖中示出，納米線尺寸遠(yuǎn)大于連接部，使得剖面形態(tài)呈現(xiàn)串珠狀)，例如其尺寸僅為I?5nm。
[0031]在本發(fā)明一個(gè)優(yōu)選實(shí)施例中，刻蝕形成串珠狀的納米線堆疊IN與IC的工藝步驟具體包括:
[0032]在鰭片IF之間的溝槽IG中填充臨時(shí)保護(hù)層(未示出)，用作臨時(shí)隔離保護(hù)鰭片。沿第一方向在鰭片IF頂部中側(cè)向刻蝕形成第一凹槽(例如IR等)，暴露出鰭片IF—部分的頂部(未來形成頂層溝道區(qū)的那部分)。第一凹槽的側(cè)壁形狀可以是矩形、梯形、倒梯形、Σ形(多段折線相連)、C形(超過1/2曲面，曲面可以是圓面、橢圓面、雙曲面)、D形(1/2曲面，曲面可以是圓面、橢圓面、雙曲面)。依照材料不同，刻蝕方法可以是氟基或氯基等離子體干法刻蝕，或者TMAH濕法腐蝕。值得注意的是，在該步驟中，刻蝕形成了凹槽之后，控制工藝參數(shù)以進(jìn)一步增大垂直向下的刻蝕速率，或者在形成凹槽時(shí)減小橫向刻蝕速率，使得鰭片結(jié)構(gòu)IF在橫向上保留的較少的部分未被刻蝕區(qū)域以留作連接部ICi，而垂直的縱向上保留的較多的部分構(gòu)成納米線INi。
[0033]在整個(gè)器件上沉積第一保護(hù)層，其材質(zhì)包括氧化硅、氮化硅、非晶硅、非晶鍺、非晶碳等及其組合，優(yōu)選地為以與臨時(shí)保護(hù)層材質(zhì)相區(qū)別，從而避免后續(xù)刻蝕過程中被意外地去除。
[0034]各向異性刻蝕第一保護(hù)層，露出頂部納米線以及臨時(shí)保護(hù)層。各向異性刻蝕方法例如是碳氟氫基氣體等離子刻蝕，并且調(diào)整刻蝕氣體成分使得例如氧化硅的保護(hù)層基本不被刻蝕，而僅刻蝕氮化硅的第一保護(hù)層。
[0035]回刻臨時(shí)保護(hù)層，暴露鰭片IF的中部。對(duì)于氧化硅材質(zhì)的臨時(shí)保護(hù)層，可以采用HF基腐蝕液濕法去除，也可以采用氟基等離子體各向異性干法刻蝕，向下刻蝕保護(hù)層以暴露出鰭片IF的中部，該中部將用作稍后器件的溝道區(qū)，具體為納米線堆疊的中部層，最底部將被刻蝕而作為器件的隔離區(qū)。
[0036]隨后，重復(fù)以上步驟，依次刻蝕形成第二凹槽、沉積第二保護(hù)層、各向異性刻蝕第二保護(hù)層、回刻臨時(shí)保護(hù)層露出鰭片IF的中部、刻蝕形成第三凹槽、沉積第三保護(hù)層、各向異性刻蝕第三保護(hù)層……，最終形成圖2所示的結(jié)構(gòu)。優(yōu)選地，進(jìn)行表面處理、圓化等工藝，使得由干法刻蝕形成的納米線1N1、1N2……INm等的剖面形態(tài)向圓形轉(zhuǎn)變，以提高柵極、溝道區(qū)的對(duì)稱度，從而提高器件性能的均勻性。表面處理、圓化等工藝?yán)缡遣捎帽砻嫜趸笤贊穹ㄎ⒏g的方法，表面氧化工藝包括爐溫氧化或者強(qiáng)氧化劑溶液氧化等。表面處理、圓化等工藝還可以選擇氫氣高溫烘烤等。表面處理、圓化等工藝還可選擇各向同性腐蝕硅等。
[0037]參照?qǐng)D3，在納米線堆疊IN之間的溝槽IG中通過PECVD、HDPCVD, RTO (快速熱氧化)等工藝沉積填充材質(zhì)例如為氧化硅、氮氧化硅、碳氧化硅、low-k等的絕緣隔離介質(zhì)層，從而構(gòu)成了淺溝槽隔離(STI) 2。優(yōu)選地，隨后采用CMP、回刻等工藝平坦化STI2直至暴露硬掩模層HM。
[0038]參照?qǐng)D4，回刻STI2，暴露納米線堆疊IN的大部分，例如僅留下底部的若干(例如I個(gè)或2個(gè))納米線INj?INm埋設(shè)在STI2內(nèi)。對(duì)于氧化硅材質(zhì)的STI2，可以采用HF基腐蝕液濕法去除，也可以采用氟基等離子體干法刻蝕，向下刻蝕STI2以暴露出納米線堆疊，該暴露的納米線堆疊將用作稍后器件的溝道區(qū)，最底部將被刻蝕而作為器件的隔離區(qū)。優(yōu)選地，隨后通過濕法腐蝕去除硬掩模層HM。
[0039]參照?qǐng)D5，在多個(gè)納米線堆疊IN之間的再次暴露的溝槽IG中，填充假柵極堆疊層。首先在STI2以及納米線堆疊IN上通過LPCVD、PECVD、HDPCVD、RTO、化學(xué)氧化等方法沉積形成氧化硅材質(zhì)的墊氧化層3，用于保護(hù)納米線堆疊IN不在后續(xù)刻蝕過程中被過刻蝕。在墊氧化層3上通過PECVD、HDPCVD、MOCVD、MBE、ALD、蒸發(fā)、濺射等沉積方法形成假柵極層4，材質(zhì)可以是多晶硅、非晶硅、微晶硅、非晶碳、多晶鍺、非晶鍺等等及其組合。以上各層的厚度不必按照?qǐng)D示的比例，而是根據(jù)具體的器件尺寸以及電學(xué)性能需求而合理設(shè)定。假柵極堆疊3/4完全環(huán)繞包圍了各個(gè)納米線INl?INm等等。
[0040]參照?qǐng)D6，刻蝕假柵極堆疊層3/4，形成沿第二方向跨越納米線堆疊IN的假柵極堆疊結(jié)構(gòu)。例如，采用現(xiàn)有公知的圖形化方法，刻蝕假柵極堆疊3/4直至暴露納米堆疊(頂部的INl )，去除納米堆疊IN的第一方向兩側(cè)的部分層3/4，僅在納米堆疊IN之上留下多個(gè)假柵極堆疊結(jié)構(gòu)(圖中僅顯示一個(gè))。
[0041]參照?qǐng)D7，在納米線堆疊IN沿第一方向的兩側(cè)形成源漏區(qū)1S/1D。在本發(fā)明一個(gè)優(yōu)選實(shí)施例中，刻蝕納米線堆疊IN，直至暴露襯底1，通過UHVCVD、MOCVD、ALD、MBE、常壓外延等選擇性外延形成抬升的源漏區(qū)IS和1D，其材質(zhì)可以與襯底I相同均為Si ;或者對(duì)于PMOS而言，源漏區(qū)可以是SiGe、SiSn, GeSn, Si等及其組合，從而向溝道區(qū)IC施加壓應(yīng)力，提高空穴遷移率；而對(duì)于NMOS而言，源漏區(qū)可以是S1:C、S1:H、SiGe:C、Si等及其組合，從而向溝道區(qū)IC施加張應(yīng)力，提高電子遷移率。優(yōu)選地，在外延同時(shí)原位摻雜或者在外延之后注入摻雜并退火激活，使得源漏區(qū)1S/D具有與襯底I不同的摻雜類型、濃度，以控制器件的電學(xué)特性。源漏區(qū)1S/D的頂部可以高于納米線堆疊IN的頂部。優(yōu)選地，可以在納米線IN沿第一方向的側(cè)面形成側(cè)墻5，并利用側(cè)墻5形成輕摻雜的源漏擴(kuò)展區(qū)與重?fù)诫s的源漏區(qū)(均未分別示出)。
[0042]參照?qǐng)D8，采用后柵工藝，完成后續(xù)制造。在整個(gè)器件上形成層間介質(zhì)層(ILD) 6，濕法刻蝕去除假柵極堆疊3/4，在ILD6中留下柵極溝槽(未示出)，在柵極溝槽中依次沉積高k材料的柵極絕緣層7以及金屬材料的柵極導(dǎo)電層8，構(gòu)成柵極堆疊結(jié)構(gòu)。CMP平坦化柵極堆疊結(jié)構(gòu)直至暴露ILD6。此后，依照標(biāo)準(zhǔn)工藝，在ILDlO中刻蝕源漏接觸孔(未示出)直達(dá)源漏區(qū)1S/D，在源漏接觸孔中沉積金屬氮化物的阻擋層以及金屬材料的導(dǎo)電層，形成源漏接觸塞(未不出)。
[0043]最后形成的器件結(jié)構(gòu)的立體圖如圖9所示，包括:襯底上沿第一方向延伸的多個(gè)納米線堆疊，沿第二方向延伸并且跨越了每個(gè)納米線堆疊的多個(gè)金屬柵極，沿第一方向延伸的納米線堆疊兩側(cè)的多個(gè)源漏區(qū)，位于多個(gè)源漏區(qū)之間的納米線堆疊構(gòu)成多個(gè)溝道區(qū)，其中納米線堆疊為級(jí)聯(lián)的多個(gè)納米線構(gòu)成的堆疊，相鄰的納米線相切?；蛘?。相鄰納米線具有連接部，并且連接部的尺寸小于納米線自身尺寸的20%、例如5?10%。上述這些結(jié)構(gòu)的材料和幾何形狀已在方法描述中詳述，因此在此不再贅述。
[0044]依照本發(fā)明的堆疊納米線MOS晶體管及其制作方法，通過多次回刻、側(cè)向刻蝕溝槽并填充，形成了質(zhì)量良好的串珠狀的納米線堆疊，以較低的成本充分增大導(dǎo)電溝道有效寬度，并且提高了有效導(dǎo)電總截面面積，從而提高驅(qū)動(dòng)電流。
[0045]盡管已參照一個(gè)或多個(gè)示例性實(shí)施例說明本發(fā)明，本領(lǐng)域技術(shù)人員可以知曉無需脫離本發(fā)明范圍而對(duì)器件結(jié)構(gòu)做出各種合適的改變和等價(jià)方式。此外，由所公開的教導(dǎo)可做出許多可能適于特定情形或材料的修改而不脫離本發(fā)明范圍。因此，本發(fā)明的目的不在于限定在作為用于實(shí)現(xiàn)本發(fā)明的最佳實(shí)施方式而公開的特定實(shí)施例，而所公開的器件結(jié)構(gòu)及其制造方法將包括落入本發(fā)明范圍內(nèi)的所有實(shí)施例。
【權(quán)利要求】
1.一種堆疊納米線MOS晶體管制作方法，包括: 在襯底上形成沿第一方向延伸的多個(gè)鰭片； 在每個(gè)鰭片中形成由多個(gè)納米線上下層疊構(gòu)成的串珠狀的納米線堆疊； 在納米線堆疊上形成沿第二方向延伸的柵極堆疊結(jié)構(gòu)； 在柵極堆疊結(jié)構(gòu)兩側(cè)形成源漏區(qū)，源漏區(qū)之間的納米線構(gòu)成溝道區(qū)。
2.如權(quán)利要求1的方法，其中，在每個(gè)鰭片中形成納米線堆疊的步驟進(jìn)一步包括: 步驟a，側(cè)向刻蝕鰭片，在鰭片沿第二方向的側(cè)面形成凹槽； 步驟b，沉積保護(hù)層，填充凹槽；以及 重復(fù)步驟a和步驟b，形成多個(gè)納米線。
3.如權(quán)利要求1的方法，相鄰的納米線之間具有連接部。
4.如權(quán)利要求1或3的方法，其中，連接部和/或納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。
5.如權(quán)利要求3的方法，其中，連接部的尺寸小于納米線自身尺寸的20%。
6.如權(quán)利要求2的方法，刻蝕鰭片的步驟選自以下之一或其組合:具有橫向刻蝕深度的各向同性的等離子體干法刻蝕；或者各向同性干法刻蝕與各向異性干法刻蝕的組合方法；利用不同晶向上選擇腐蝕的濕法腐蝕方法。
7.如權(quán)利要求2的方法，其中，形成多個(gè)納米線之后進(jìn)一步包括:去除保護(hù)層，露出多個(gè)納米線；對(duì)納米線堆疊進(jìn)行表面處理、圓化工藝。
8.—種堆置納米線MOS晶體管，包括: 由多個(gè)納米線上下層疊構(gòu)成的串珠狀的納米線堆疊，在襯底上沿第一方向延伸； 多個(gè)柵極堆疊，沿第二方向延伸并且跨越了每個(gè)納米線堆疊； 多個(gè)源漏區(qū)，位于每個(gè)柵極堆疊沿第二方向兩側(cè)； 多個(gè)溝道區(qū)，由位于多個(gè)源漏區(qū)之間的納米線堆疊構(gòu)成。
9.如權(quán)利要求8所述的堆疊納米線MOS晶體管，其中，相鄰的納米線之間具有連接部。
10.如權(quán)利要求8或9所述的堆疊納米線MOS晶體管，其中，連接部和/或納米線截面的形狀包括矩形、梯形、倒梯形、圓形、橢圓形、Σ形、D形、C形及其組合。
11.如權(quán)利要求9所述的堆疊納米線MOS晶體管，其中，連接部的尺寸小于納米線自身尺寸的20%。
【文檔編號(hào)】H01L29/10GK104282559SQ201310274960
【公開日】2015年1月14日 申請(qǐng)日期:2013年7月2日 優(yōu)先權(quán)日:2013年7月2日
【發(fā)明者】殷華湘, 馬小龍, 徐唯佳, 徐秋霞, 朱慧瓏 申請(qǐng)人:中國科學(xué)院微電子研究所