鰭式場效應晶體管及其形成方法
【專利摘要】一種鰭式場效應晶體管及其形成方法，其中所述鰭式場效應晶體管包括：基底；位于所述基底上的第一鰭部，所述第一鰭部具有第一摻雜；位于所述第一鰭部上的第二鰭部，所述第二鰭部沒有摻雜；或者，所述第二鰭部具有第二摻雜，所述第二摻雜與所述第一摻雜類型相同，且第二摻雜濃度小于第一摻雜濃度；橫跨所述第一鰭部和所述第二鰭部的柵極。本發(fā)明提供的鰭式場效應晶體管能夠有效調(diào)節(jié)驅(qū)動電流和減小漏電流，且能有效擴散所述鰭式場效應晶體管中產(chǎn)生的熱量。
【專利說明】鰭式場效應晶體管及其形成方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體領(lǐng)域，特別涉及到一種鰭式場效應晶體管及其形成方法。

【背景技術(shù)】
[0002]隨著半導體技術(shù)的發(fā)展，半導體器件的關(guān)鍵尺寸在不斷地縮小。當器件的關(guān)鍵尺寸持續(xù)減小時，常規(guī)的MOS場效應晶體管會因為關(guān)鍵尺寸太小而導致短溝道效應等缺點。鰭式場效應晶體管(FinFET)由于具有較大的溝道區(qū)，且能克服短溝道效應而得到了廣泛的應用。
[0003]現(xiàn)有技術(shù)中，鰭式場效應晶體管的形成方法包括:
[0004]參考圖1，提供基底10。
[0005]參考圖2,在所述基底10上形成轄部11。
[0006]形成所述鰭部11的方法為:在所述基底10上形成圖形化的掩膜層，所述圖形化的掩膜層定義鰭部的位置；然后以所述圖形化的掩膜層為掩膜，刻蝕部分厚度的所述基底10，形成鰭部11，并去除所述圖形化的掩膜層。
[0007]參考圖3，形成柵極20，所述柵極20橫跨在所述鰭部11上。
[0008]在所述鰭式場效應晶體管中，所述鰭部11的上表面以及兩側(cè)的側(cè)壁與所述柵極20相對的部分都能成為溝道區(qū)，與常規(guī)的CMOS場效應晶體管的溝道區(qū)相比，所述鰭式場效應晶體管中的溝道區(qū)得到增大，這有利于增大驅(qū)動電流。
[0009]但當鰭式場效應晶體管的關(guān)鍵尺寸持續(xù)減小時，溝道區(qū)增大，會帶來以下三個缺占-
^ \\\.
[0010]首先，溝道區(qū)增大可以提高鰭式場效應晶體管的驅(qū)動電流，但當驅(qū)動電流增加到一定值后，反而會增加所述鰭式場效應晶體管的功耗；
[0011]其次，溝道區(qū)增大，使得所述鰭式場效應晶體管中源極與漏極間的漏電流增大；
[0012]再次，所述鰭式場效應晶體管的功耗和漏電流增大還會導致鰭式場效應晶體管內(nèi)產(chǎn)生更多的熱量，如果所述熱量聚集在所述鰭式場效應晶體管中，會嚴重影響所述鰭式場效應晶體管的性能。


【發(fā)明內(nèi)容】

[0013]本發(fā)明解決的問題是現(xiàn)有技術(shù)中，鰭式場效應晶體管由于溝道區(qū)大而導致功耗大、漏電流大以及熱量無法有效擴散。
[0014]為解決上述問題，本發(fā)明提供一種鰭式場效應晶體管的形成方法，包括:提供基底；在所述基底上由下至上依次形成具有第一摻雜的第一鰭部和具有第二摻雜的第二鰭部，第一摻雜與第二摻雜的類型相同，且第二摻雜濃度小于第一摻雜濃度；或者，在所述基底上由下至上依次形成具有第一摻雜的第一鰭部和沒有摻雜的第二鰭部；形成橫跨所述第一鰭部和所述第二鰭部的柵極。
[0015]可選的，形成具有第一摻雜的第一鰭部和具有第二摻雜的第二鰭部的方法包括:在所述基底上形成具有第一摻雜的第一鰭部材料層；在具有第一摻雜的第一鰭部材料層上形成具有第二摻雜的第二鰭部材料層；在具有第二摻雜的第二鰭部材料層上形成圖形化的掩膜層，所述圖形化的掩膜層定義第一鰭部和第二鰭部的位置；以所述圖形化的掩膜層為掩膜，刻蝕具有第一摻雜的第一鰭部材料層和具有第二摻雜的第二鰭部材料層，刻蝕至第一鰭部材料層下表面。
[0016]可選的，形成具有第一摻雜的第一鰭部和沒有摻雜的第二鰭部的方法包括:在所述基底上形成具有第一摻雜的第一鰭部材料層；在具有第一摻雜的第一鰭部材料層上形成沒有摻雜的第二鰭部材料層；在所述第二鰭部材料層上形成圖形化的掩膜層，所述圖形化的掩膜層定義第一鰭部和第二鰭部的位置；以所述圖形化的掩膜層為掩膜，刻蝕具有第一摻雜的第一鰭部材料層和所述第二鰭部材料層，刻蝕至所述第一鰭部材料層下表面。
[0017]可選的，形成所述第一鰭部和第二鰭部后，形成所述柵極前，還包括:在所述第一鰭部的全部側(cè)壁或靠近基底的部分側(cè)壁形成側(cè)墻。
[0018]可選的，所述側(cè)墻的材料為氧化硅、氮化硅和氮氧化硅中的一種或幾種。
[0019]可選的，形成具有第一摻雜的第一鰭部和沒有摻雜的第二鰭部的方法包括:在所述基底上形成鰭部結(jié)構(gòu)；在所述鰭部結(jié)構(gòu)側(cè)壁形成側(cè)墻，所述側(cè)墻的高度小于所述鰭部結(jié)構(gòu)的高度，高出所述側(cè)墻的鰭部結(jié)構(gòu)為第二鰭部，側(cè)壁被所述側(cè)墻覆蓋的鰭部結(jié)構(gòu)為第一鰭部；在所述鰭部結(jié)構(gòu)的上表面形成掩膜層；形成所述掩膜層后，對所述側(cè)墻和所述第一鰭部進行摻雜，形成具有第一摻雜的第一鰭部；形成具有第一摻雜的第一鰭部后，去除所述掩膜層。
[0020]可選的，形成鰭部結(jié)構(gòu)的方法為:在所述基底上形成圖形化的掩膜層，所述圖形化的掩膜層定義鰭部結(jié)構(gòu)的位置；以所述圖形化的掩膜層為掩膜，刻蝕部分厚度的所述基底，在基底上形成鰭部結(jié)構(gòu)；在基底上形成鰭部結(jié)構(gòu)后，去除所述圖形化的掩膜層。
[0021]可選的，所述基底為絕緣體上硅基底，所述絕緣體上硅基底包括:底部襯底、位于底部襯底上的介質(zhì)層和位于介質(zhì)層上的頂部硅層；所述被刻蝕的部分厚度的基底為頂部硅層。
[0022]可選的，形成鰭部結(jié)構(gòu)的方法為:使用沉積法或外延生長法在所述基底上形成鰭部結(jié)構(gòu)材料層；在所述鰭部結(jié)構(gòu)材料層上形成圖形化的掩膜層，所述圖形化的掩膜層定義鰭部結(jié)構(gòu)的位置；以所述圖形化的掩膜層為掩膜，刻蝕所述鰭部結(jié)構(gòu)材料層，刻蝕至所述鰭部結(jié)構(gòu)材料層下表面，形成鰭部結(jié)構(gòu)；形成鰭部結(jié)構(gòu)后，去除所述圖形化的掩膜層。
[0023]可選的，形成具有第一摻雜的第一鰭部后，形成所述柵極前，還包括:去除所述側(cè)
m ο
[0024]可選的，所述側(cè)墻的材料為氧化硅、氮化硅和氮氧化硅中的一種或幾種。
[0025]可選的，所述第一鰭部的材料為Si或SiGe ;所述第二鰭部的材料為Si或SiGe。
[0026]可選的，所述第一摻雜為P型或η型摻雜。
[0027]本發(fā)明還提供一種鰭式場效應晶體管，包括:基底；位于所述基底上的第一鰭部，所述第一鰭部具有第一摻雜；位于所述第一鰭部上的第二鰭部，所述第二鰭部沒有摻雜；或者，所述第二鰭部具有第二摻雜，所述第二摻雜與所述第一摻雜類型相同，且第二摻雜濃度小于第一摻雜濃度；橫跨所述第一鰭部和所述第二鰭部的柵極。
[0028]可選的，還包括:位于所述第一鰭部側(cè)壁的側(cè)墻。
[0029]可選的，所述側(cè)墻的材料為氧化硅、氮化硅和氮氧化硅中的一種或幾種。
[0030]可選的，所述第一鰭部的材料為Si或SiGe ;所述第二鰭部的材料為Si或SiGe。
[0031]可選的，所述第一摻雜為P型或η型摻雜。
[0032]與現(xiàn)有技術(shù)相比，本發(fā)明的技術(shù)方案具有以下優(yōu)點:
[0033]鰭式場效應晶體管的閾值電壓與鰭部內(nèi)摻雜的雜質(zhì)濃度有關(guān)，鰭部內(nèi)的雜質(zhì)濃度越高，鰭式場效應晶體管的閾值電壓越高。當柵極上施加的電壓達到閾值電壓時，使鰭部內(nèi)形成反型層，該反型層作為溝道區(qū)。在本技術(shù)方案中，第二鰭部內(nèi)第二摻雜的濃度小于第一鰭部內(nèi)第一摻雜的濃度；或者，第一鰭部具有第一摻雜，第二鰭部沒有摻雜；當在柵極上施加電壓時，隨著電壓的升高，首先會在所述第二鰭部內(nèi)形成反型層，繼續(xù)升高電壓才有可能使所述第一鰭部內(nèi)也形成反型層。通過控制柵極上的電壓，使所述第二鰭部內(nèi)形成反型層，而在所述第一鰭部內(nèi)不形成反型層，這時，只有與柵極相對的所述第二鰭部才能成為所述鰭式場效應晶體管的溝道區(qū)；與所述第一鰭部和第二鰭部內(nèi)都形成反型層的鰭式場效應晶體管相比，本技術(shù)方案的鰭式場效應晶體管的溝道區(qū)減小，溝道區(qū)的減小使得所述鰭式場效應晶體管的漏電流減小。本技術(shù)方案的鰭式場效應晶體管的溝道區(qū)可以通過所述第二鰭部的高度來調(diào)節(jié)，進而調(diào)節(jié)所述鰭式場效應晶體管的驅(qū)動電流，使所述驅(qū)動電流為一個較佳值，既能夠保持所述鰭式場效應晶體管的較佳工作狀態(tài)，又不會使所述鰭式場效應晶體管的功耗增大。所述第一鰭部可以作為所述鰭式場效應晶體管的散熱元件，擴散所述鰭式場效應晶體管工作時產(chǎn)生的熱量。

【專利附圖】

【附圖說明】
[0034]圖1至圖3是現(xiàn)有技術(shù)中制備鰭式場效應晶體管的方法的立體結(jié)構(gòu)示意圖；
[0035]圖4至圖9是本發(fā)明第一實施例中制備鰭式場效應晶體管的方法的立體結(jié)構(gòu)示意圖；
[0036]圖10至圖12是本發(fā)明第三實施例中制備鰭式場效應晶體管的方法的立體結(jié)構(gòu)示意圖。

【具體實施方式】
[0037]為使本發(fā)明的上述目的、特征和優(yōu)點能夠更為明顯易懂，下面結(jié)合附圖對本發(fā)明的具體實施例做詳細的說明。
[0038]第一實施例
[0039]參考圖4，提供基底110。
[0040]在具體實施例中，所述基底110的材料可以為硅、硅鍺、絕緣體上硅(silicon oninsulator,簡稱SOI)等常規(guī)的半導體材料。
[0041]然后，在所述基底110上由下至上依次形成具有第一摻雜的第一鰭部和具有第二摻雜的第二鰭部，第一摻雜與第二摻雜的類型相同，且第二摻雜濃度小于第一摻雜濃度。
[0042]在具體實施例中，形成第一鰭部和第二鰭部的方法包括:
[0043]參考圖5，在所述基底110上形成具有第一摻雜的第一鰭部材料層120。
[0044]形成第一鰭部材料層120的方法可以為化學氣相沉積、物理氣相沉積、原子層沉積、外延生長等本領(lǐng)域所熟知的技術(shù)。
[0045]在具體實施例中，所述第一鰭部材料層120的材料為Si或SiGe。
[0046]對所述第一鰭部材料層120進行摻雜的方法可以是:在形成所述第一鰭部材料層120期間，對所述第一鰭部材料層120進行原位摻雜；或者，在形成所述第一鰭部材料層120后，使用熱擴散、離子注入等本領(lǐng)域所熟知的方法對所述第一鰭部材料層120進行摻雜。
[0047]在具體實施例中，所述第一摻雜為P型摻雜，如硼或鎵。
[0048]繼續(xù)參考圖5，在具有第一摻雜的第一鰭部材料層120上形成具有第二摻雜的第二鰭部材料層121。
[0049]所述第一摻雜與第二摻雜的類型相同，即所述第二摻雜也為P型摻雜，如硼或鎵。且第二摻雜濃度小于第一摻雜濃度。
[0050]在具體實施例中，所述第一摻雜與第二摻雜的材料相同，如所述第一摻雜與第二摻雜的材料都為硼，或者都為鎵。
[0051]所述第二鰭部材料層121的材料、形成方法以及摻雜方法可參考所述第一鰭部材料層120的材料、形成方法以及摻雜方法。
[0052]參考圖6，在具有第二摻雜的第二鰭部材料層121上形成圖形化的掩膜層130，所述圖形化的掩膜層130定義第一鰭部和第二鰭部的位置。
[0053]所述圖形化的掩膜層130的材料可以為氮化硅、氮氧化硅等本領(lǐng)域所熟知的材料。
[0054]參考圖7，以所述圖形化的掩膜層130為掩膜，刻蝕具有第一摻雜的第一鰭部材料層120和具有第二摻雜的第二鰭部材料層121，刻蝕至第一鰭部材料層120下表面，形成具有第一摻雜的第一鰭部122和具有第二摻雜的第二鰭部123。形成第一鰭部122和第二鰭部123后，去除所述圖形化的掩膜層130。
[0055]刻蝕具有第一摻雜的第一鰭部材料層120和具有第二摻雜的第二鰭部材料層121的方法可以為本領(lǐng)域所熟知的干法刻蝕或者濕法刻蝕。
[0056]在具體實施例中，為使刻蝕停止在所述第一鰭部材料層120下表面，而不損傷所述基底110，所述第一鰭部材料層120與所述基底110具有較大的刻蝕選擇比。在其他實施例中，也可以在所述第一鰭部材料層120與所述基底110之間形成刻蝕停止層。
[0057]參考圖8，形成所述第一鰭部122和所述第二鰭部123后，在所述第一鰭部122的側(cè)壁形成側(cè)墻140，所述側(cè)墻140覆蓋所述第一鰭部122的全部側(cè)壁。
[0058]形成所述側(cè)墻140的方法可以為:
[0059]在所述基底110、所述第一鰭部122和所述第二鰭部123上形成側(cè)墻材料層；
[0060]利用回刻工藝刻蝕所述側(cè)墻材料層，露出所述第二鰭部123的上表面和側(cè)壁，在所述第一鰭部122的側(cè)壁上形成側(cè)墻140。
[0061]在其他實施例中，所述側(cè)墻140也可以只覆蓋所述第一鰭部122的部分側(cè)壁。
[0062]在具體實施例中，所述側(cè)墻140的材料為氧化硅、氮化硅和氮氧化硅中的一種或幾種。
[0063]參考圖9，形成橫跨所述第一鰭部122和所述第二鰭部123的柵極150。
[0064]在具體實施例中，在形成柵極150之前，還在所述第一鰭部122和所述第二鰭部123上形成柵介質(zhì)層(圖9中未示出)，然后再在所述柵介質(zhì)層上形成柵極150。
[0065]在具體實施例中，形成柵極150后，還包括:形成源極和漏極(圖9中未示出)。
[0066]由于所述第一鰭部122側(cè)壁形成側(cè)墻140，當在柵極150上施加電壓時，所述側(cè)墻140起到了介質(zhì)層的作用，削弱了第一鰭部122與柵極150之間的電場，因此，此設(shè)計比不在所述第一鰭部122側(cè)壁形成側(cè)墻140的設(shè)計，更難在所述第一鰭部122內(nèi)形成反型層。即所述第一鰭部122側(cè)壁形成側(cè)墻140，有助于在柵極150上施加電壓時，使所述第一鰭部122內(nèi)不形成反型層。所述鰭式場效應晶體管與在所述第一鰭部122和第二鰭部123內(nèi)都形成反型層的鰭式場效應晶體管相比，本技術(shù)方案的鰭式場效應晶體管的溝道區(qū)減小，溝道區(qū)的減小使得所述鰭式場效應晶體的漏電流減小。
[0067]以上描述僅以所述第一摻雜為P型摻雜為例，對鰭式場效應晶體管的形成方法進行說明。在其他實施例中，所述第一摻雜也可以為η型摻雜，如磷或砷。此時，所述第二摻雜也為η型摻雜。
[0068]以上描述僅以在所述第一鰭部122的側(cè)壁形成側(cè)墻140為例，對鰭式場效應晶體管的形成方法進行說明。在其他實施例中，也可以不在所述第一鰭部122的側(cè)壁形成側(cè)墻140。
[0069]本技術(shù)方案提供的鰭式場效應晶體管具有以下優(yōu)點:
[0070]由于鰭式場效應晶體管閾值電壓與鰭部內(nèi)摻雜的雜質(zhì)濃度有關(guān)，鰭部內(nèi)的雜質(zhì)濃度越高，鰭式場效應晶體管的閾值電壓越高；當柵極上施加的電壓達到閾值電壓時，使鰭部內(nèi)形成反型層，該反型層作為溝道區(qū)。在本技術(shù)方案中，第二鰭部123內(nèi)第二摻雜的濃度小于第一鰭部122內(nèi)第一摻雜的濃度；當在柵極150上施加電壓時，隨著電壓的升高，首先會在所述第二鰭部123內(nèi)形成反型層，繼續(xù)升高電壓才有可能使所述第一鰭部122內(nèi)也形成反型層。通過控制柵極150上的電壓，使所述第二鰭部123內(nèi)形成反型層，而在所述第一鰭部122內(nèi)不形成反型層，這時，只有與柵極150相對的所述第二鰭部123才能成為所述鰭式場效應晶體管的溝道區(qū)；與所述第一鰭部122和第二鰭部123內(nèi)都形成反型層的鰭式場效應晶體管相比，本技術(shù)方案的鰭式場效應晶體管的溝道區(qū)減小，溝道區(qū)的減小使得所述鰭式場效應晶體管的漏電流減小。
[0071]其次，本技術(shù)方案的鰭式場效應晶體管的溝道區(qū)可以通過所述第二鰭部123的高度來調(diào)節(jié)，進而調(diào)節(jié)所述鰭式場效應晶體管的驅(qū)動電流，使所述驅(qū)動電流為一個較佳值，既能夠保持所述鰭式場效應晶體管的較佳工作狀態(tài)，又不會使所述鰭式場效應晶體管的功耗增大。
[0072]再次，所述第一鰭部122可以作為所述鰭式場效應晶體管的散熱元件，擴散所述鰭式場效應晶體管工作時產(chǎn)生的熱量。
[0073]第二實施例
[0074]第二實施例與第一實施例的區(qū)別在于:
[0075]第一鰭部122具有第一摻雜，第二鰭部123沒有摻雜。在所述基底上形成第一鰭部122和第二鰭部123的方法包括:
[0076]在所述基底上形成具有第一摻雜的第一鰭部材料層；
[0077]在具有第一摻雜的第一鰭部材料層上形成沒有摻雜的第二鰭部材料層；
[0078]在所述第二鰭部材料層上形成圖形化的掩膜層，所述圖形化的掩膜層定義第一鰭部和第二鰭部的位置；
[0079]以所述圖形化的掩膜層為掩膜，刻蝕具有第一摻雜的第一鰭部材料層和所述第二鰭部材料層，刻蝕至所述第一鰭部材料層下表面，形成具有第一摻雜的第一鰭部和沒有摻雜的第二鰭部。
[0080]形成鰭式場效應晶體管的其他步驟可以參考第一實施例的相關(guān)步驟。
[0081]場效應晶體管的優(yōu)點可以參考第一實施例。
[0082]第三實施例
[0083]第三實施例與第一實施例的區(qū)別在于:
[0084]在所述基底110上形成所述第一鰭部122和第二鰭部123的方法包括:
[0085]參考圖10，在所述基底110上形成鰭部結(jié)構(gòu)124。
[0086]在具體實施例中，在所述基底110上形成鰭部結(jié)構(gòu)124的方法可以為:
[0087]使用沉積法或外延生長法在所述基底110上形成鰭部結(jié)構(gòu)材料層；
[0088]在所述鰭部結(jié)構(gòu)材料層上形成圖形化的掩膜層，所述圖形化的掩膜層定義鰭部結(jié)構(gòu)的位置；
[0089]以所述圖形化的掩膜層為掩膜，刻蝕所述鰭部結(jié)構(gòu)材料層，刻蝕至所述鰭部結(jié)構(gòu)材料層下表面；
[0090]刻蝕所述鰭部結(jié)構(gòu)材料層后，去除所述圖形化的掩膜層。
[0091]在具體實施例中，所述鰭部結(jié)構(gòu)124的材料為Si或SiGe。
[0092]參考圖11，在所述鰭部結(jié)構(gòu)側(cè)壁形成側(cè)墻140，所述側(cè)墻140的高度Hl小于所述鰭部結(jié)構(gòu)124的高度H2。其中，高出所述側(cè)墻140的鰭部結(jié)構(gòu)為第二鰭部123，側(cè)壁被所述側(cè)墻140覆蓋的鰭部結(jié)構(gòu)為第一鰭部122。圖11中，為區(qū)分所述第一鰭部122和所述第二鰭部123，在所述第一鰭部122和所述第二鰭部123之間使用實線將其分開。
[0093]所述側(cè)墻140的形成方法可以參考第一實施例中側(cè)墻140的形成方法。
[0094]繼續(xù)參考圖11，在所述鰭部結(jié)構(gòu)124的上表面形成掩膜層131。
[0095]形成所述掩膜層131后，對所述側(cè)墻140和所述第一鰭部122進行摻雜，形成具有第一摻雜的第一鰭部122。
[0096]在具體實施例中，對所述側(cè)墻140和所述第一鰭部122進行摻雜的方法可以為熱擴散、離子注入等本領(lǐng)域所熟知的方法。
[0097]使用離子注入對所述側(cè)墻140和所述第一鰭部122進行摻雜的方法包括:
[0098]使用離子注入對所述側(cè)墻140進行摻雜；
[0099]然后對所述側(cè)墻140進行熱處理，熱處理過程中，所述側(cè)墻140內(nèi)摻雜的雜質(zhì)擴散進入所述第一鰭部122，進而對所述第一鰭部122也進行了摻雜。
[0100]參考圖12，對所述側(cè)墻140和所述第一鰭部122進行摻雜后，去除所述掩膜層131。
[0101]去除所述掩膜層131后，形成橫跨所述第一鰭部122和所述第二鰭部123的柵極。
[0102]在其他實施例中，對所述側(cè)墻140和所述第一鰭部122進行摻雜后，形成柵極前，也可以去除所述側(cè)墻140。
[0103]其他信息可以參考第一實施例。
[0104]第四實施例
[0105]第四實施例與第三實施例的區(qū)別在于:
[0106]在所述基底110上形成鰭部結(jié)構(gòu)124的方法為:
[0107]在所述基底110上形成圖形化的掩膜層，所述圖形化的掩膜層定義鰭部結(jié)構(gòu)的位置；
[0108]以所述圖形化的掩膜層為掩膜，刻蝕部分厚度的所述基底，在基底上形成鰭部結(jié)構(gòu) 124 ；
[0109]在基底上形成鰭部結(jié)構(gòu)124后，去除所述圖形化的掩膜層。
[0110]所述基底110可以為絕緣體上硅基底，所述絕緣體上硅基底包括:底部襯底、位于底部襯底上的介質(zhì)層和位于介質(zhì)層上的頂部硅層；所述被刻蝕的部分厚度的基底為頂部硅層。
[0111]其他信息可以參考第三實施例。
[0112]第五實施例
[0113]參考圖9,鰭式場效應晶體管,包括:
[0114]基底110 ；
[0115]位于所述基底上的第一鰭部122 ;
[0116]位于所述第一鰭部上的第二鰭部123 ;
[0117]橫跨所述第一鰭部122和所述第二鰭部123的柵極150。
[0118]所述第一鰭部122具有第一摻雜,所述第二鰭部123沒有摻雜；或者，
[0119]所述第二鰭部123具有第二摻雜，所述第二摻雜與所述第一摻雜類型相同，且第二摻雜濃度小于第一摻雜濃度。
[0120]所述鰭式場效應晶體管還包括:覆蓋所述第一鰭部122全部側(cè)壁的側(cè)墻140。
[0121]在其他實施例中，所述側(cè)墻140也可以只覆蓋所述第一鰭部122靠近基底的部分側(cè)壁；或者，沒有所述側(cè)墻140。
[0122]其他材料和結(jié)構(gòu)信息可參考第一實施例。
[0123]雖然本發(fā)明披露如上，但本發(fā)明并非限定于此。任何本領(lǐng)域技術(shù)人員，在不脫離本發(fā)明的精神和范圍內(nèi)，均可作各種更動與修改，因此本發(fā)明的保護范圍應當以權(quán)利要求所限定的范圍為準。
【權(quán)利要求】
1.一種鰭式場效應晶體管的形成方法，其特征在于，包括: 提供基底； 在所述基底上由下至上依次形成具有第一摻雜的第一鰭部和具有第二摻雜的第二鰭部，第一摻雜與第二摻雜的類型相同，且第二摻雜濃度小于第一摻雜濃度；或者， 在所述基底上由下至上依次形成具有第一摻雜的第一鰭部和沒有摻雜的第二鰭部； 形成橫跨所述第一鰭部和所述第二鰭部的柵極。
2.如權(quán)利要求1所述的鰭式場效應晶體管的形成方法，其特征在于，形成具有第一摻雜的第一鰭部和具有第二摻雜的第二鰭部的方法包括: 在所述基底上形成具有第一摻雜的第一鰭部材料層； 在具有第一摻雜的第一鰭部材料層上形成具有第二摻雜的第二鰭部材料層； 在具有第二摻雜的第二鰭部材料層上形成圖形化的掩膜層，所述圖形化的掩膜層定義第一鰭部和第二鰭部的位置； 以所述圖形化的掩膜層為掩膜，刻蝕具有第一摻雜的第一鰭部材料層和具有第二摻雜的第二鰭部材料層，刻蝕至第一鰭部材料層下表面。
3.如權(quán)利要求1所述的鰭式場效應晶體管的形成方法，其特征在于，形成具有第一摻雜的第一鰭部和沒有摻雜的第二鰭部的方法包括: 在所述基底上形成具有第一摻雜的第一鰭部材料層； 在具有第一摻雜的第一鰭部材料層上形成沒有摻雜的第二鰭部材料層； 在所述第二鰭部材料層上形成圖形化的掩膜層，所述圖形化的掩膜層定義第一鰭部和第二鰭部的位置； 以所述圖形化的掩膜層為掩膜，刻蝕具有第一摻雜的第一鰭部材料層和所述第二鰭部材料層，刻蝕至所述第一鰭部材料層下表面。
4.如權(quán)利要求2或3所述的鰭式場效應晶體管的形成方法，其特征在于，形成所述第一鰭部和第二鰭部后，形成所述柵極前，還包括: 在所述第一鰭部的全部側(cè)壁或靠近基底的部分側(cè)壁形成側(cè)墻。
5.如權(quán)利要求4所述的鰭式場效應晶體管的形成方法，其特征在于，所述側(cè)墻的材料為氧化硅、氮化硅和氮氧化硅中的一種或幾種。
6.如權(quán)利要求1所述的鰭式場效應晶體管的形成方法，其特征在于，形成具有第一摻雜的第一鰭部和沒有摻雜的第二鰭部的方法包括: 在所述基底上形成轄部結(jié)構(gòu)； 在所述鰭部結(jié)構(gòu)側(cè)壁形成側(cè)墻，所述側(cè)墻的高度小于所述鰭部結(jié)構(gòu)的高度，高出所述側(cè)墻的鰭部結(jié)構(gòu)為第二鰭部，側(cè)壁被所述側(cè)墻覆蓋的鰭部結(jié)構(gòu)為第一鰭部； 在所述鰭部結(jié)構(gòu)的上表面形成掩膜層； 形成所述掩膜層后，對所述側(cè)墻和所述第一鰭部進行摻雜，形成具有第一摻雜的第一鰭部； 形成具有第一摻雜的第一鰭部后，去除所述掩膜層。
7.如權(quán)利要求6所述的鰭式場效應晶體管的形成方法，其特征在于，形成鰭部結(jié)構(gòu)的方法為: 在所述基底上形成圖形化的掩膜層，所述圖形化的掩膜層定義鰭部結(jié)構(gòu)的位置； 以所述圖形化的掩膜層為掩膜，刻蝕部分厚度的所述基底，在基底上形成鰭部結(jié)構(gòu)； 在基底上形成鰭部結(jié)構(gòu)后，去除所述圖形化的掩膜層。
8.如權(quán)利要求7所述的鰭式場效應晶體管的形成方法，其特征在于，所述基底為絕緣體上硅基底，所述絕緣體上硅基底包括:底部襯底、位于底部襯底上的介質(zhì)層和位于介質(zhì)層上的頂部硅層； 所述被刻蝕的部分厚度的基底為頂部硅層。
9.如權(quán)利要求6所述的鰭式場效應晶體管的形成方法，其特征在于，形成鰭部結(jié)構(gòu)的方法為: 使用沉積法或外延生長法在所述基底上形成鰭部結(jié)構(gòu)材料層； 在所述鰭部結(jié)構(gòu)材料層上形成圖形化的掩膜層，所述圖形化的掩膜層定義鰭部結(jié)構(gòu)的位置； 以所述圖形化的掩膜層為掩膜，刻蝕所述鰭部結(jié)構(gòu)材料層，刻蝕至所述鰭部結(jié)構(gòu)材料層下表面，形成鰭部結(jié)構(gòu)； 形成鰭部結(jié)構(gòu)后，去除所述圖形化的掩膜層。
10.如權(quán)利要求6所述的鰭式場效應晶體管的形成方法，其特征在于，形成具有第一摻雜的第一鰭部后，形成所述柵極前，還包括:去除所述側(cè)墻。
11.如權(quán)利要求6所述的鰭式場效應晶體管的形成方法，其特征在于，所述側(cè)墻的材料為氧化硅、氮化硅和氮氧化硅中的一種或幾種。
12.如權(quán)利要求1所述的鰭式場效應晶體管的形成方法，其特征在于，所述第一鰭部的材料為Si或SiGe ； 所述第二鰭部的材料為Si或SiGe0
13.如權(quán)利要求1所述的鰭式場效應晶體管的形成方法，其特征在于，所述第一摻雜為P型或η型摻雜。
14.一種鰭式場效應晶體管，其特征在于，包括: 基底； 位于所述基底上的第一鰭部，所述第一鰭部具有第一摻雜； 位于所述第一鰭部上的第二鰭部，所述第二鰭部沒有摻雜；或者， 所述第二鰭部具有第二摻雜，所述第二摻雜與所述第一摻雜類型相同，且第二摻雜濃度小于第一摻雜濃度； 橫跨所述第一鰭部和所述第二鰭部的柵極。
15.如權(quán)利要求14所述的鰭式場效應晶體管，其特征在于，還包括: 覆蓋所述第一鰭部的全部側(cè)壁或靠近基底的部分側(cè)壁的側(cè)墻。
16.如權(quán)利要求15所述的鰭式場效應晶體管，其特征在于，所述側(cè)墻的材料為氧化硅、氮化硅和氮氧化硅中的一種或幾種。
17.如權(quán)利要求14所述的鰭式場效應晶體管，其特征在于，所述第一鰭部的材料為Si或 SiGe ； 所述第二鰭部的材料為Si或SiGe0
18.如權(quán)利要求14所述的鰭式場效應晶體管，其特征在于，所述第一摻雜為P型或η型摻雜。
【文檔編號】H01L21/336GK104282562SQ201310277123
【公開日】2015年1月14日 申請日期:2013年7月3日 優(yōu)先權(quán)日:2013年7月3日
【發(fā)明者】張海洋 申請人:中芯國際集成電路制造(上海)有限公司