半導體器件的制備方法
【專利摘要】本發(fā)明揭示了一種半導體器件的制備方法，包含提供半導體襯底，所述半導體襯底上形成有場效應晶體管，所述場效應晶體管具有源極區(qū)、漏極區(qū)、淺摻雜區(qū)以及溝道區(qū)；去除所述源極區(qū)和漏極區(qū)中的所述半導體襯底，以在所述源極區(qū)和漏極區(qū)中形成空腔；在所述空腔中形成第一應變誘發(fā)半導體合金層；去除至少部分所述淺摻雜區(qū)，以形成空洞；以及在所述第一應變誘發(fā)半導體合金層上和所述空洞中形成第二應變誘發(fā)半導體合金層，所述第二應變誘發(fā)半導體合金層的摻雜濃度高于所述淺摻雜區(qū)的摻雜濃度。本發(fā)明的半導體器件的制備方法中，所述空洞中的所述第二應變誘發(fā)半導體合金層能夠降低所述溝道區(qū)勢壘，從而提高晶體管的電學性能。
【專利說明】半導體器件的制備方法

【技術領域】
[0001]本發(fā)明涉及半導體【技術領域】，特別是涉及一種半導體器件的制備方法。

【背景技術】
[0002]大規(guī)模集成電路的制造需要大量晶體管元件的供應，這些晶體管元件代表用于設計電路之主要的電路元件。例如，數(shù)億個晶體管可設置在目前可利用的大規(guī)模集成電路中。一般而言，目前實行有復數(shù)種工藝技術，其中，對于復雜電路(例如微處理器、儲存晶片等)而言，由于CMOS技術具有操作速度、電力消耗、成本效益的優(yōu)越特性，因此CMOS(互補金屬氧化物半導體，包括P溝道晶體管與N溝道晶體管，即PMOS與N0MS)技術是目前最有前景的方法。無論是N溝道晶體管或P溝道晶體管，都包括PN接面，該PN接面通過高度摻雜的漏極區(qū)域與源極區(qū)域與設置在該漏極區(qū)域與該源極區(qū)域之間的反向(inversely)或微弱(weakly)摻雜溝道區(qū)域之間的介面而形成。溝道區(qū)域的導電性(conductivity,亦即，導電溝道的驅(qū)動電流能力)通過形成在溝道區(qū)域附近并通過薄絕緣層而分隔的柵極電極而控制。在由于施加適當?shù)目刂齐妷褐翓艠O電極而形成導電溝道之后，溝道區(qū)域的導電性系取決于摻雜物濃度、電荷載子遷移率、以及對于在晶體管寬度方向中溝道區(qū)域的既定延伸(given extens1n)而言的在源極與漏極區(qū)域之間的距離(也稱為溝道長度)。因此，溝道長度的減少，以及與其關聯(lián)的溝道電阻率(resistivity)的減少，是用于大規(guī)模集成電路之操作速度的增加的主要設計標準。
[0003]然而，隨著關鍵尺寸(Critical Dimens1n,簡稱⑶)的持續(xù)減小，需要調(diào)適且可能需要高度復雜工藝技術的新發(fā)展，而且也可能由于遷移率的下降而造成較不明顯的性能增益(performance gain),所以已有人建議通過增加對于既定溝道長度的溝道區(qū)域中的電荷載子遷移率而提升晶體管元件的溝道導電性，因此能夠達到可與需要極度縮放比例(scaled)的關鍵尺寸的技術標準的發(fā)展匹敵的性能改善(performance improvement),同時避免或至少延遲與裝置縮放比例關聯(lián)的許多工藝調(diào)適(adaptat1n)。
[0004]一種增加電荷載子遷移率的有效方法是對溝道區(qū)域中的晶格結構(latticestructure)進行修改，例如，在溝道區(qū)域附近產(chǎn)生拉伸或壓縮應力以制造在溝道區(qū)域中的相應應變，其分別造成電子與空穴的遷移率發(fā)生改變。例如，對于襯底為硅材料的晶體(crystallographic)而言,在溝道區(qū)域中產(chǎn)生拉伸應變會增加電子的遷移率,并可直接轉(zhuǎn)變成在導電性的相應增加。另一方面，在溝道區(qū)域中的壓縮應變可增加空穴的遷移率，因此可以提升P型晶體管的性能。將應力或應變工程引入大規(guī)模集成電路制造是相當有前景的方法，因為應變硅可視為“新”類型的半導體材料，其可制造快速強大的半導體裝置而不需要昂貴的半導體材料，同時仍可使用許多廣為接受的制造技術。
[0005]由于緊鄰著溝道區(qū)域的硅鍺材料可以誘發(fā)(induce)可造成相應應變的壓縮應力，因此，在現(xiàn)有技術的CMOS制造技術中，e-SiGe (embedded SiGe，嵌入硅鍺)在溝道區(qū)域中加入壓應力(compressive stress)使得PMOS的性能得到明顯改善的技術已經(jīng)被廣泛應用。具體地，將硅鍺材料形成在晶體管的漏極與源極區(qū)域中，其中，受壓縮應變的漏極與源極區(qū)域在鄰近的硅溝道區(qū)域中產(chǎn)生單軸的應變。當形成硅鍺材料時，PMOS晶體管的漏極與源極區(qū)域為選擇性地去除以形成空腔(cavity)，而NMOS晶體管系被遮罩，接著通過外延生長(epitaxial growth)將娃鍺材料選擇性地形成在PMOS晶體管中。
[0006]圖1a至圖1c為現(xiàn)有技術中采用嵌入硅鍺的PMOS制造方法中器件結構的示意圖，具體過程如下:
[0007]首先，如圖1a所示，提供材料為硅的半導體襯底100，所述半導體襯底100上形成有PMOS晶體管110，所述PMOS晶體管110具有源極區(qū)111和漏極區(qū)112、淺摻雜區(qū)113 (亦可稱為暈環(huán)區(qū)域，halo reg1n)以及溝道區(qū)114 ;
[0008]接著，去除所述源極區(qū)111和漏極區(qū)112中的所述半導體襯底100，以在所述源極區(qū)111和漏極區(qū)112中形成空腔120。所述空腔120鄰近所述溝道區(qū)114 一側的邊緣由所述半導體襯底100的第一晶體方向(110)和第二晶體方向(111)界定。由于所述半導體襯底100為硅襯底，所以，所述空腔120鄰近所述溝道區(qū)114 一側的邊緣呈鉆石形狀(Diamond-shaped)，即所述空腔120鄰近所述溝道區(qū)114 一側的邊緣呈“ Σ ”形狀，如圖1b所示；
[0009]然后，如圖1c所示，在所述空腔120中形成應變誘發(fā)半導體合金層130，即e-SiGe。所述應變誘發(fā)半導體合金層130的引入，在所述溝道區(qū)114中加入壓應力，使得PMOS晶體管110的空缺遷移率增加，從而提高PMOS晶體管110的性能。
[0010]然而，在實際操作中，由于所述空腔120鄰近所述溝道區(qū)114 一側的邊緣呈“Σ”形狀，如圖1b所示，使得所述淺摻雜區(qū)113的面積減小，所以，在最終形成的器件結構中，如圖1c所示，所述淺摻雜區(qū)113的面積減小，從而造成所述溝道區(qū)114的勢壘增大，影響PMOS晶體管110的導通。


【發(fā)明內(nèi)容】

[0011]本發(fā)明的目的在于，提供一種半導體器件的制備方法，能夠解決現(xiàn)有技術中嵌入應變誘發(fā)半導體合金層的場效應晶體管存在的溝道區(qū)勢壘增大的問題，從而提高晶體管的電學性能。
[0012]為解決上述技術問題，本發(fā)明提供一種半導體器件的制備方法，包括:
[0013]提供半導體襯底，所述半導體襯底上形成有場效應晶體管，所述場效應晶體管具有源極區(qū)、漏極區(qū)、淺摻雜區(qū)以及溝道區(qū)；
[0014]去除所述源極區(qū)和漏極區(qū)中的所述半導體襯底，以在所述源極區(qū)和漏極區(qū)中形成空腔，所述空腔鄰近所述溝道區(qū)一側的邊緣由所述半導體襯底的第一晶體方向和第二晶體方向界定；
[0015]在所述空腔中形成第一應變誘發(fā)半導體合金層；
[0016]去除至少部分所述淺摻雜區(qū)，以形成空洞；以及
[0017]在所述第一應變誘發(fā)半導體合金層上和所述空洞中形成第二應變誘發(fā)半導體合金層，所述第二應變誘發(fā)半導體合金層的摻雜濃度高于所述淺摻雜區(qū)的摻雜濃度。
[0018]進一步的，所述半導體襯底為硅襯底。
[0019]進一步的，所述場效應晶體管為PMOS晶體管。
[0020]進一步的，所述第一應變誘發(fā)半導體合金層和所述第二應變誘發(fā)半導體合金層的材料為硅鍺合金。
[0021]進一步的，所述第一應變誘發(fā)半導體合金層具有第一摻雜濃度的III族元素，所述第二應變誘發(fā)半導體合金層具有第二摻雜濃度的III族元素，所述第一摻雜濃度低于第二摻雜濃度。
[0022]進一步的，所述第二應變誘發(fā)半導體合金層的材料中鍺元素的含量大于所述第一應變誘發(fā)半導體合金層的材料中鍺元素的含量。
[0023]進一步的，所述場效應晶體管為NMOS晶體管。
[0024]進一步的，所述第一應變誘發(fā)半導體合金層和所述第二應變誘發(fā)半導體合金層的材料為娃碳合金。
[0025]進一步的，所述第一應變誘發(fā)半導體合金層具有第三摻雜濃度的V族元素，所述第二應變誘發(fā)半導體合金層具有第四摻雜濃度的V族元素，所述第三摻雜濃度低于第四摻雜濃度。
[0026]進一步的，所述第二應變誘發(fā)半導體合金層的材料中碳元素的含量大于所述第一應變誘發(fā)半導體合金層的材料中碳元素的含量。
[0027]進一步的,所述第一應變誘發(fā)半導體合金層的底部厚度為15nm?30nm。
[0028]進一步的，采用第一干法刻蝕去除所述源極區(qū)和漏極區(qū)中的所述半導體襯底，其中，所述第一干法刻蝕的刻蝕氣體為氧氣與氫氣，或六氟丁二烯。
[0029]進一步的，采用第一濕法刻蝕去除所述源極區(qū)和漏極區(qū)中的所述半導體襯底，其中，所述第一濕法刻蝕的刻蝕液為硝酸、四甲基氫氧化氨或醋酸。
[0030]進一步的，采用第二干法刻蝕去除至少部分所述淺摻雜區(qū)，其中，所述第二干法刻蝕的刻蝕氣體為氧氣與氫氣，或六氟丁二烯。
[0031]進一步的，采用第二濕法刻蝕去除至少部分所述淺摻雜區(qū)，其中，所述第二濕法刻蝕的刻蝕液為硝酸、四甲基氫氧化氨或醋酸。
[0032]進一步的，采用外延工藝在所述空腔中形成第一應變誘發(fā)半導體合金層。
[0033]進一步的，采用外延工藝在所述第一應變誘發(fā)半導體合金層上和所述空洞中形成第二應變誘發(fā)半導體合金層。
[0034]與現(xiàn)有技術相比，本發(fā)明提供的半導體器件的制備方法具有以下優(yōu)點:所述半導體器件的制備方法包含先在所述空腔中形成第一應變誘發(fā)半導體合金層，然后，去除至少部分所述淺摻雜區(qū)，以形成空洞，之后，在所述第一應變誘發(fā)半導體合金層上和所述空洞中形成第二應變誘發(fā)半導體合金層，與現(xiàn)有技術相比，本發(fā)明的半導體器件的制備方法，先在所述空腔中形成第一應變誘發(fā)半導體合金層，由于所述第一應變誘發(fā)半導體合金層生長的特性，所述第一應變誘發(fā)半導體合金層在所述淺摻雜區(qū)的邊緣生長的比較薄，所以，隨后可以去除至少部分所述淺摻雜區(qū)，以形成空洞，使得之后制備的第二應變誘發(fā)半導體合金層可以形成在所述空洞中，由于所述第二應變誘發(fā)半導體合金層的摻雜濃度高于所述淺摻雜區(qū)的摻雜濃度，所以，所述空洞中的所述第二應變誘發(fā)半導體合金層能夠降低所述溝道區(qū)勢壘，從而提高晶體管的電學性能。

【專利附圖】

【附圖說明】
[0035]圖1a至圖1c為現(xiàn)有技術中采用嵌入硅鍺的PMOS制造方法中器件結構的示意圖；
[0036]圖2為本發(fā)明一實施例中半導體器件的制備方法的流程圖；
[0037]圖3a至圖3e為本發(fā)明一實施例中半導體器件的制備方法中器件結構的示意圖。

【具體實施方式】
[0038]下面將結合示意圖對本發(fā)明的半導體器件的制備方法進行更詳細的描述，其中表示了本發(fā)明的優(yōu)選實施例，應該理解本領域技術人員可以修改在此描述的本發(fā)明，而仍然實現(xiàn)本發(fā)明的有利效果。因此，下列描述應當被理解為對于本領域技術人員的廣泛知道，而并不作為對本發(fā)明的限制。
[0039]為了清楚，不描述實際實施例的全部特征。在下列描述中，不詳細描述公知的功能和結構，因為它們會使本發(fā)明由于不必要的細節(jié)而混亂。應當認為在任何實際實施例的開發(fā)中，必須做出大量實施細節(jié)以實現(xiàn)開發(fā)者的特定目標，例如按照有關系統(tǒng)或有關商業(yè)的限制，由一個實施例改變?yōu)榱硪粋€實施例。另外，應當認為這種開發(fā)工作可能是復雜和耗費時間的，但是對于本領域技術人員來說僅僅是常規(guī)工作。
[0040]在下列段落中參照附圖以舉例方式更具體地描述本發(fā)明。根據(jù)下面說明和權利要求書，本發(fā)明的優(yōu)點和特征將更清楚。需說明的是，附圖均采用非常簡化的形式且均使用非精準的比例，僅用以方便、明晰地輔助說明本發(fā)明實施例的目的。
[0041]本發(fā)明的核心思想在于，提供一種半導體器件的制備方法，所述半導體器件的制備方法包含先在所述空腔中形成第一應變誘發(fā)半導體合金層，由于所述第一應變誘發(fā)半導體合金層生長的特性，所述第一應變誘發(fā)半導體合金層在所述淺摻雜區(qū)的邊緣生長的比較薄，隨后，去除至少部分所述淺摻雜區(qū)，以形成空洞，使得之后制備的第二應變誘發(fā)半導體合金層可以形成在所述空洞中，由于所述第二應變誘發(fā)半導體合金層的摻雜濃度高于所述淺摻雜區(qū)的摻雜濃度，所以，所述空洞中的所述第二應變誘發(fā)半導體合金層能夠降低所述溝道區(qū)勢壘，從而提高晶體管的電學性能。
[0042]具體的，結合上述核心思想，本發(fā)明提供的半導體器件的制備方法，包括:
[0043]步驟S11，提供半導體襯底，所述半導體襯底上形成有場效應晶體管，所述場效應晶體管具有源極區(qū)和漏極區(qū)、淺摻雜區(qū)以及溝道區(qū)；
[0044]步驟S12，去除所述源極區(qū)和漏極區(qū)中的所述半導體襯底，以在所述源極區(qū)和漏極區(qū)中形成空腔，所述空腔鄰近所述溝道區(qū)一側的邊緣由所述半導體襯底的第一晶體方向和第二晶體方向界定；
[0045]步驟S13，在所述空腔中形成第一應變誘發(fā)半導體合金層；
[0046]步驟S14，去除至少部分所述淺摻雜區(qū)，以形成空洞；
[0047]步驟S15，在所述第一應變誘發(fā)半導體合金層上和所述空洞中形成第二應變誘發(fā)半導體合金層，所述第二應變誘發(fā)半導體合金層的摻雜濃度高于所述淺摻雜區(qū)的摻雜濃度。
[0048]以下列舉所述半導體器件的制備方法的幾個實施例，以清楚說明本發(fā)明的內(nèi)容，應當明確的是，本發(fā)明的內(nèi)容并不限制于以下實施例，其他通過本領域普通技術人員的常規(guī)技術手段的改進亦在本發(fā)明的思想范圍之內(nèi)。
[0049]以下結合圖2和圖3a至圖3e，具體說明本發(fā)明的半導體器件的制備方法。其中，圖2為本發(fā)明一實施例中半導體器件的制備方法的流程圖，圖3a至圖3e為本發(fā)明一實施例中半導體器件的制備方法中器件結構的示意圖。
[0050]首先，進行步驟S11，提供半導體襯底200，所述半導體襯底200上形成有場效應晶體管210，所述場效應晶體管210具有源極區(qū)211和漏極區(qū)212、淺摻雜區(qū)213以及溝道區(qū)214，如圖3a所示。在本實施例中，所述半導體襯底200為硅襯底，但所述半導體襯底200并不限于為硅襯底，如所述半導體襯底200還可以為硅鍺襯底或硅碳襯底等，亦在本發(fā)明的思想范圍之內(nèi)。在本實施例中，所述場效應晶體管210為PMOS晶體管。
[0051]接著，進行步驟S12，去除所述源極區(qū)211和漏極區(qū)212中的所述半導體襯底200，以在所述源極區(qū)211和漏極區(qū)212中形成空腔220。所述空腔220鄰近所述溝道區(qū)114 一側的邊緣由所述半導體襯底200的第一晶體方向(110)和第二晶體方向(111)界定。由于所述半導體襯底200為硅襯底，所以，所述空腔220鄰近所述溝道區(qū)214 —側的邊緣呈鉆石形狀(Diamond-shaped)，即所述空腔220鄰近所述溝道區(qū)214 —側的邊緣呈“ Σ ”形狀，如圖3b所示。
[0052]在本實施例中，可以采用第一干法刻蝕或第一濕法刻蝕去除所述源極區(qū)211和漏極區(qū)212中的所述半導體襯底200，其中，所述第一干法刻蝕的刻蝕氣體為氧氣與氫氣，或六氟丁二烯，所述第一濕法刻蝕的刻蝕液為硝酸、四甲基氫氧化氨或醋酸中的一種。
[0053]隨后，進行步驟S13，采用外延工藝在所述空腔220中形成第一應變誘發(fā)半導體合金層231。由于硅襯底的晶體方向，所述第一應變誘發(fā)半導體合金層231沿著所述空腔220的形狀的生長，在最終形成的所述第一應變誘發(fā)半導體合金層231中，靠近所述溝道區(qū)214的所述第一應變誘發(fā)半導體合金層231的生長速度低于所述第一應變誘發(fā)半導體合金層231底部的生長速度，最終，使得靠近所述溝道區(qū)214的所述第一應變誘發(fā)半導體合金層231 (如圖3c圓形區(qū)域所示)的厚度低于所述第一應變誘發(fā)半導體合金層231底部的厚度，如圖3c所示。
[0054]由于在本實施例中，所述半導體襯底200為硅襯底，所述場效應晶體管210為PMOS晶體管，所以，所述第一應變誘發(fā)半導體合金層231的材料為硅鍺合金，可以很好地為所述場效應晶體管210的所述溝道區(qū)214加入壓應力。較佳的，所述第一應變誘發(fā)半導體合金層231具有輕摻雜的III族元素，例如硼元素等，摻雜濃度可以為1E18?1E20。較佳的，所述第一應變誘發(fā)半導體合金層231的底部厚度為15nm?30nm，從而可以保證靠近所述溝道區(qū)214的所述第一應變誘發(fā)半導體合金層231 (如圖3c圓形區(qū)域所示)的厚度小于10nm，從而使得在步驟S14中，可以順利地形成空洞。但所述第一應變誘發(fā)半導體合金層231的底部厚度并不限于為15nm?30nm，所述第一應變誘發(fā)半導體合金層231的厚度可以更薄或更厚，只要控制步驟S14的刻蝕速度以及刻蝕時間，如，可以增加刻蝕時間，以去除過厚的所述第一應變誘發(fā)半導體合金層231，亦可以形成空洞，亦在本發(fā)明的思想范圍之內(nèi)。
[0055]然后，進行步驟S14，去除至少部分所述淺摻雜區(qū)213，以形成空洞221，如圖3d所示。在本步驟中，對硅的刻蝕速率高于對硅鍺的刻蝕速率，則去除硅的速度高于去除硅鍺的速度，最終，在所述淺摻雜區(qū)213中形成所述空洞221，并可以保留所述第一應變誘發(fā)半導體合金層231。
[0056]在本實施例中，可以采用第二干法刻蝕或第二濕法刻蝕去除至少部分所述淺摻雜區(qū)213，其中，所述第二干法刻蝕的刻蝕氣體為氧氣與氫氣，或六氟丁二烯，所述第二濕法刻蝕的刻蝕液為硝酸、四甲基氫氧化氨或醋酸，可以保證對硅的刻蝕速率高于對硅鍺的刻蝕速率。
[0057]步驟S15，采用外延工藝在所述第一應變誘發(fā)半導體合金層231上和所述空洞221中形成第二應變誘發(fā)半導體合金層232，所述第二應變誘發(fā)半導體合金層232的摻雜濃度高于所述淺摻雜區(qū)214的摻雜濃度，使得所述空洞221中的摻雜濃度高于原來的所述淺摻雜區(qū)213的摻雜濃度，從而可以降低所述溝道區(qū)213的勢壘，從而提高所述場效應晶體管210的電學性能。
[0058]由于在本實施例中，所述半導體襯底200為硅襯底，所述場效應晶體管210為PMOS晶體管，所以，所述第二應變誘發(fā)半導體合金層232的材料為硅鍺合金，可以很好地為所述場效應晶體管210的所述溝道區(qū)214加入壓應力。較佳的，所述第二應變誘發(fā)半導體合金層232具有重摻雜的III族元素，例如硼元素等，摻雜濃度可以為1E21?1E22，作為所述場效應晶體管210的源極以及漏極。其中，所述第二應變誘發(fā)半導體合金層232的材料中鍺元素的含量大于所述第一應變誘發(fā)半導體合金層231的材料中鍺元素的含量，并且所述第二應變誘發(fā)半導體合金層232的材料中III族元素的含量大于所述第一應變誘發(fā)半導體合金層231的材料中III族元素的含量，可以保證所述場效應晶體管210具有更好的電學性能。例如，所述第二應變誘發(fā)半導體合金層232的材料中鍺元素的含量為1E15?5E15，所述第一應變誘發(fā)半導體合金層231的材料中鍺元素的含量為1E14?5E14。
[0059]本發(fā)明的所述半導體器件的制備方法并不限于上述實施例，例如，所述場效應晶體管210還可以為NMOS晶體管，當所述場效應晶體管210還可以為NMOS晶體管時，所述第一應變誘發(fā)半導體合金層231和所述第二應變誘發(fā)半導體合金層232的材料為硅碳合金，以為所述場效應晶體管210的所述溝道區(qū)214加入拉應力。所述第一應變誘發(fā)半導體合金層231具有輕摻雜的V族元素，例如磷元素等，摻雜濃度可以為1E18?1E20，所述第二應變誘發(fā)半導體合金層232具有重摻雜的V族元素，例如磷元素等，摻雜濃度可以為1E21?1E22，所述第二應變誘發(fā)半導體合金層232的材料中碳元素的含量大于所述第一應變誘發(fā)半導體合金層231的材料中碳元素的含量，例如，所述第二應變誘發(fā)半導體合金層232的材料中碳元素的含量為1E15?5E15，所述第一應變誘發(fā)半導體合金層231的材料中碳元素的含量為1E14?5E14。亦可以降低所述場效應晶體管210的溝道區(qū)214的勢壘，從而提高所述場效應晶體管210的電學性能。
[0060]綜上所述，本發(fā)明提供一種半導體器件的制備方法，所述半導體器件的制備方法包含先在所述空腔中形成第一應變誘發(fā)半導體合金層，然后，去除至少部分所述淺摻雜區(qū)，以形成空洞，之后，在所述第一應變誘發(fā)半導體合金層上和所述空洞中形成第二應變誘發(fā)半導體合金層。與現(xiàn)有技術相比，本發(fā)明提供的半導體器件的制備方法具有以下優(yōu)點:
[0061]本發(fā)明的半導體器件的制備方法，先在所述空腔中形成第一應變誘發(fā)半導體合金層，由于所述第一應變誘發(fā)半導體合金層生長的特性，所述第一應變誘發(fā)半導體合金層在所述淺摻雜區(qū)的邊緣生長的比較薄，所以，隨后可以去除至少部分所述淺摻雜區(qū)，以形成空洞，使得之后制備的第二應變誘發(fā)半導體合金層可以形成在所述空洞中，由于所述第二應變誘發(fā)半導體合金層的摻雜濃度高于所述淺摻雜區(qū)的摻雜濃度，所以，所述空洞中的所述第二應變誘發(fā)半導體合金層能夠降低所述溝道區(qū)勢壘，從而提高晶體管的電學性能。
[0062]顯然，本領域的技術人員可以對本發(fā)明進行各種改動和變型而不脫離本發(fā)明的精神和范圍。這樣，倘若本發(fā)明的這些修改和變型屬于本發(fā)明權利要求及其等同技術的范圍之內(nèi)，則本發(fā)明也意圖包含這些改動和變型在內(nèi)。
【權利要求】
1.一種半導體器件的制備方法,包括: 提供半導體襯底，所述半導體襯底上形成有場效應晶體管，所述場效應晶體管具有源極區(qū)、漏極區(qū)、淺摻雜區(qū)以及溝道區(qū)； 去除所述源極區(qū)和漏極區(qū)中的所述半導體襯底，以在所述源極區(qū)和漏極區(qū)中形成空腔，所述空腔鄰近所述溝道區(qū)一側的邊緣由所述半導體襯底的第一晶體方向和第二晶體方向界定； 在所述空腔中形成第一應變誘發(fā)半導體合金層； 去除至少部分所述淺摻雜區(qū)，以形成空洞；以及 在所述第一應變誘發(fā)半導體合金層上和所述空洞中形成第二應變誘發(fā)半導體合金層，所述第二應變誘發(fā)半導體合金層的摻雜濃度高于所述淺摻雜區(qū)的摻雜濃度。
2.如權利要求1所述的半導體器件的制備方法，其特征在于，所述半導體襯底為硅襯
。
3.如權利要求2所述的半導體器件的制備方法，其特征在于，所述場效應晶體管為PMOS晶體管。
4.如權利要求3所述的半導體器件的制備方法，其特征在于，所述第一應變誘發(fā)半導體合金層和所述第二應變誘發(fā)半導體合金層的材料為硅鍺合金。
5.如權利要求4所述的半導體器件的制備方法，其特征在于，所述第一應變誘發(fā)半導體合金層具有第一摻雜濃度的III族元素，所述第二應變誘發(fā)半導體合金層具有第二摻雜濃度的III族元素，所述第一摻雜濃度低于第二摻雜濃度。
6.如權利要求4所述的半導體器件的制備方法，其特征在于，所述第二應變誘發(fā)半導體合金層的材料中鍺元素的含量大于所述第一應變誘發(fā)半導體合金層的材料中鍺元素的含量。
7.如權利要求2所述的半導體器件的制備方法，其特征在于，所述場效應晶體管為NMOS晶體管。
8.如權利要求7所述的半導體器件的制備方法，其特征在于，所述第一應變誘發(fā)半導體合金層和所述第二應變誘發(fā)半導體合金層的材料為娃碳合金。
9.如權利要求8所述的半導體器件的制備方法，其特征在于，所述第一應變誘發(fā)半導體合金層具有第三摻雜濃度的V族元素，所述第二應變誘發(fā)半導體合金層具有第四摻雜濃度的V族元素，所述第三摻雜濃度低于第四摻雜濃度。
10.如權利要求8所述的半導體器件的制備方法，其特征在于，所述第二應變誘發(fā)半導體合金層的材料中碳元素的含量大于所述第一應變誘發(fā)半導體合金層的材料中碳元素的含量。
11.如權利要求1-10中任意一項所述的半導體器件的制備方法，其特征在于，所述第一應變誘發(fā)半導體合金層的底部厚度為15nm?30nm。
12.如權利要求1-10中任意一項所述的半導體器件的制備方法，其特征在于，采用第一干法刻蝕去除所述源極區(qū)和漏極區(qū)中的所述半導體襯底，其中，所述第一干法刻蝕的刻蝕氣體為氧氣與氫氣，或六氟丁二烯。
13.如權利要求1-10中任意一項所述的半導體器件的制備方法，其特征在于，采用第一濕法刻蝕去除所述源極區(qū)和漏極區(qū)中的所述半導體襯底，其中，所述第一濕法刻蝕的刻蝕液為硝酸、四甲基氫氧化氨或醋酸。
14.如權利要求1-10中任意一項所述的半導體器件的制備方法，其特征在于，采用第二干法刻蝕去除至少部分所述淺摻雜區(qū)，其中，所述第二干法刻蝕的刻蝕氣體為氧氣與氫氣，或六氟丁二烯。
15.如權利要求1-10中任意一項所述的半導體器件的制備方法，其特征在于，采用第二濕法刻蝕去除至少部分所述淺摻雜區(qū)，其中，所述第二濕法刻蝕的刻蝕液為硝酸、四甲基氫氧化氨或醋酸。
16.如權利要求1-10中任意一項所述的半導體器件的制備方法，其特征在于，采用外延工藝在所述空腔中形成第一應變誘發(fā)半導體合金層。
17.如權利要求1-10中任意一項所述的半導體器件的制備方法，其特征在于，采用外延工藝在所述第一應變誘發(fā)半導體合金層上和所述空洞中形成第二應變誘發(fā)半導體合金層。
【文檔編號】H01L21/336GK104282570SQ201310285557
【公開日】2015年1月14日 申請日期:2013年7月8日 優(yōu)先權日:2013年7月8日
【發(fā)明者】趙猛 申請人:中芯國際集成電路制造(上海)有限公司