溝槽柵mosfet的制造方法
【專利摘要】本發(fā)明公開了一種溝槽柵MOSFET的制造方法，在對硬掩膜進(jìn)行硬掩膜溝槽光刻、刻蝕時，形成的柵區(qū)硬掩膜溝槽的寬度大于源區(qū)硬掩膜溝槽的寬度的1.5倍，淀積的金屬下介質(zhì)膜的膜厚小于柵區(qū)硬掩膜溝槽的寬度的一半并且大于源區(qū)硬掩膜溝槽的寬度的一半，且多晶硅回刻蝕為全面刻蝕。本發(fā)明的溝槽柵MOSFET制造方法，通過使柵區(qū)硬掩膜溝槽的寬度同金屬下介質(zhì)膜的膜厚相匹配，在對多晶硅進(jìn)行全面刻蝕后，在柵區(qū)溝槽中的多晶硅的上方自然形成適當(dāng)寬度的柵極接觸孔，使柵極接觸孔刻蝕實(shí)現(xiàn)自對準(zhǔn)，省掉了多晶硅光刻，最低只需要進(jìn)行三層光刻，從而縮短工藝流程，降低工藝成本。
【專利說明】溝槽柵MOSFET的制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體技術(shù)，特別涉及一種溝槽柵MOSFET (金屬氧化物半導(dǎo)體場效應(yīng)晶體管)的制造方法。
【背景技術(shù)】
[0002]溝槽柵MOSFET (Trench M0SFET)作為一種新型垂直結(jié)構(gòu)器件，是在VDMOS (垂直雙擴(kuò)散金屬-氧化物半導(dǎo)體場效應(yīng)晶體管)的基礎(chǔ)上發(fā)展起來的新型MOS管，具有導(dǎo)通電阻小、低柵漏電荷密度、飽和電壓低、開關(guān)速度快、溝道密度高、芯片尺寸小等優(yōu)點(diǎn)，是中低壓(20V?300V) MOS管發(fā)展的主流。
[0003]在溝槽柵MOSFET器件中，降低單元尺寸即提高集成密度可以有效降低導(dǎo)通電阻，尤其是低壓器件更為明顯。
[0004]傳統(tǒng)的溝槽柵MOSFET如圖1所示，包括硅襯底100、設(shè)置在半導(dǎo)體襯底上的漏區(qū)101、在漏區(qū)101上形成的漂移區(qū)102，在漂移區(qū)102上形成的溝道區(qū)103，在溝道區(qū)103上形成的源區(qū)104，柵結(jié)構(gòu)包括形成在溝槽側(cè)壁上的柵氧106以及填充了溝槽的柵極多晶硅105。以N型溝槽柵MOSFET為例，漏區(qū)采用高摻雜的N型硅襯底，并在其上外延生長有輕摻雜的N型漂移區(qū)102，溝道區(qū)103可以注入有P型摻雜，源區(qū)104可以注入有N型摻雜。
[0005]傳統(tǒng)的高密度溝槽柵MOSFET的制造方法，包括以下步驟:
[0006]I)在硅襯底上形成漏區(qū)11，在漏區(qū)11上形成漂移區(qū)12，在漂移區(qū)12上進(jìn)行硬掩膜(Hard mask) 13淀積,硬掩膜結(jié)構(gòu)可以為二氧化娃131+氮化娃132 ；
[0007]2)在硬掩膜13上進(jìn)行硬掩膜溝槽光刻，刻蝕去除硬掩膜溝槽處的硬掩膜，形成源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽；
[0008]3)在硅片上進(jìn)行溝道區(qū)摻雜離子自對準(zhǔn)注入并推進(jìn)(drive-1n)，在源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽處的漂移區(qū)12上形成溝道區(qū)(body) 14，如圖2所示；
[0009]4)在硅片上生長側(cè)墻氧化膜，然后刻蝕側(cè)墻氧化膜，在源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽處的硬掩膜的側(cè)面形成溝槽側(cè)墻(spacer) 15，如圖3所示；
[0010]5)刻蝕去除溝槽側(cè)墻間的漂移區(qū)12上部及溝道區(qū)14，形成源區(qū)溝槽16及柵區(qū)溝槽17，如圖4所示；
[0011]6)在硅片上生長犧牲氧化膜，刻蝕去除犧牲氧化膜；
[0012]7)在源區(qū)溝槽及柵區(qū)溝槽的溝槽壁形成柵氧18 ；
[0013]8)在硅片上淀積多晶硅19 ；
[0014]9)進(jìn)行多晶硅光刻、刻蝕，保留源區(qū)溝槽內(nèi)的多晶硅19、柵區(qū)溝槽內(nèi)的多晶硅19及柵區(qū)溝槽上方的多晶硅19，去除其他多晶硅，柵區(qū)溝槽上方的多晶硅19覆蓋柵區(qū)溝槽兩側(cè)的溝槽側(cè)墻，如圖5所示；
[0015]10)去除源區(qū)溝槽兩側(cè)的溝槽側(cè)墻；
[0016]11)進(jìn)行源區(qū)摻雜離子自對準(zhǔn)注入、退火，如圖6所示；
[0017]12)在硅片上淀積金屬下介質(zhì)膜(ILD) 20，如圖7所示；
[0018]13)進(jìn)行金屬下介質(zhì)膜回刻蝕，去除源區(qū)溝槽兩側(cè)的硬掩膜上的金屬下介質(zhì)膜及柵區(qū)溝槽上方的多晶硅上的金屬下介質(zhì)膜，保留源區(qū)溝槽兩側(cè)的硬掩膜之間的金屬下介質(zhì)膜，保留柵區(qū)溝槽上方的多晶硅兩側(cè)的硬掩膜上的金屬下介質(zhì)膜，如圖8所示；
[0019]14)將柵區(qū)通過光刻膠保護(hù)，進(jìn)行源區(qū)接觸孔硬掩膜自對準(zhǔn)刻蝕，去除源區(qū)處的硬掩膜，保留柵區(qū)及柵區(qū)同源區(qū)之間的硬掩膜；
[0020]15)進(jìn)行后續(xù)工藝(如在硅片上進(jìn)行金屬層21生長、光刻、刻蝕等)，形成源極及柵極，如圖9所示。
[0021]傳統(tǒng)的高密度溝槽柵MOSFET的制造方法，最低需要進(jìn)行溝槽(trench)、多晶硅(poly)、接觸孔(contact)、金屬層(metal)四層光刻,其中多晶娃層光刻用于定義柵極多晶硅引出端，工藝復(fù)雜。
【發(fā)明內(nèi)容】
[0022]本發(fā)明要解決的技術(shù)問題是提供一種溝槽柵MOSFET的制造方法，最低只需要進(jìn)行溝槽、接觸孔、金屬層三層光刻，工藝簡單。
[0023]為解決上述技術(shù)問題，本發(fā)明提供的溝槽柵MOSFET的制造方法，其包括以下步驟:
[0024]一.在硅襯底上形成漏區(qū)，在漏區(qū)上形成漂移區(qū)，在漂移區(qū)上進(jìn)行硬掩膜淀積；
[0025]二.在硬掩膜上進(jìn)行硬掩膜溝槽光刻，刻蝕去除硬掩膜溝槽處的硬掩膜，形成源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽；
[0026]柵區(qū)硬掩膜溝槽的寬度大于源區(qū)硬掩膜溝槽的寬度的1.5倍；
[0027]三.在硅片上進(jìn)行溝道區(qū)摻雜離子自對準(zhǔn)注入并推進(jìn)，在源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽處的漂移區(qū)上形成溝道區(qū)；
[0028]四.在硅片上生長側(cè)墻氧化膜，然后刻蝕側(cè)墻氧化膜，在源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽處的硬掩膜的側(cè)面形成溝槽側(cè)墻；
[0029]五.刻蝕去除溝槽側(cè)墻間的漂移區(qū)上部及溝道區(qū)，形成源區(qū)溝槽及柵區(qū)溝槽；
[0030]六.在源區(qū)溝槽及柵區(qū)溝槽的溝槽壁形成柵氧；
[0031]七.在硅片上淀積多晶硅；
[0032]八.進(jìn)行多晶硅全面回刻蝕，保留源區(qū)溝槽內(nèi)的多晶硅及柵區(qū)溝槽內(nèi)的多晶硅，去除其它多晶娃;
[0033]九.去除源區(qū)溝槽兩側(cè)的溝槽側(cè)墻、柵區(qū)溝槽兩側(cè)的溝槽側(cè)墻；
[0034]十.進(jìn)行源區(qū)摻雜離子自對準(zhǔn)注入、退火；
[0035]十一.在硅片上淀積金屬下介質(zhì)膜，金屬下介質(zhì)膜的膜厚小于柵區(qū)硬掩膜溝槽的寬度的一半，并且大于源區(qū)硬掩膜溝槽的寬度的一半；
[0036]十二.進(jìn)行金屬下介質(zhì)膜的全面回刻蝕，去除硬掩膜上的金屬下介質(zhì)膜，并去除柵區(qū)溝槽中的多晶硅的上方的金屬下介質(zhì)膜，從而在柵區(qū)溝槽中的多晶硅的上方形成柵極接觸孔；
[0037]十三.將柵區(qū)通過光刻膠保護(hù)，進(jìn)行源區(qū)接觸孔硬掩膜自對準(zhǔn)刻蝕，去除源區(qū)處的硬掩膜，保留柵區(qū)及柵區(qū)同源區(qū)之間的硬掩膜；
[0038]十四.進(jìn)行后序工藝，形成源極及柵極。
[0039]較佳的，在步驟五之后，步驟六之前，在硅片上生長犧牲氧化膜，然后刻蝕去除犧牲氧化膜。
[0040]較佳的，所述硬掩膜，下層為二氧化硅，上層為氮化硅。
[0041]較佳的，源區(qū)硬掩膜溝槽的寬度為0.5um，柵區(qū)硬掩膜溝槽的寬度為1.0um，金屬下介質(zhì)膜的膜厚為0.4um。
[0042]較佳的，源區(qū)硬掩膜溝槽的寬度為0.5um，柵區(qū)硬掩膜溝槽的寬度為1.2um，金屬下介質(zhì)膜的膜厚為0.4um。
[0043]較佳的，漏區(qū)為N+摻雜，漂移區(qū)為N-摻雜，溝道區(qū)摻雜離子為P型，源區(qū)摻雜離子為N+。
[0044]本發(fā)明的溝槽柵MOSFET的制造方法，在對硬掩膜進(jìn)行硬掩膜溝槽光刻、刻蝕時，形成的柵區(qū)硬掩膜溝槽的寬度大于源區(qū)硬掩膜溝槽的寬度的1.5倍，淀積的金屬下介質(zhì)膜的膜厚小于柵區(qū)硬掩膜溝槽的寬度的一半并且大于源區(qū)硬掩膜溝槽的寬度的一半，且多晶硅回刻蝕為全面刻蝕，所以在金屬下介質(zhì)膜淀積后，在柵區(qū)硬掩膜溝槽內(nèi)會形成井形的結(jié)構(gòu)，從而可以通過對金屬下介質(zhì)膜的全面回刻蝕，去除硬掩膜上的金屬下介質(zhì)膜，并去除柵區(qū)溝槽中的多晶硅的上方的金屬下介質(zhì)膜，在柵區(qū)溝槽中的多晶硅的上方形成柵極接觸孔。本發(fā)明的溝槽柵MOSFET制造方法，通過使柵區(qū)硬掩膜溝槽的寬度同金屬下介質(zhì)膜的膜厚相匹配，在對多晶硅進(jìn)行全面刻蝕后，在柵區(qū)溝槽中的多晶硅的上方自然形成適當(dāng)寬度的柵極接觸孔，使柵極接觸孔刻蝕實(shí)現(xiàn)自對準(zhǔn)，省掉了多晶硅光刻，最低只需要進(jìn)行溝槽(trench)、接觸孔(contact)、金屬層(metal)三層光刻,節(jié)省了一層光刻工藝，從而縮短工藝流程，降低工藝成本。
【專利附圖】
【附圖說明】
[0045]為了更清楚地說明本發(fā)明的技術(shù)方案，下面對本發(fā)明所需要使用的附圖作簡單的介紹，顯而易見地，下面描述中的附圖僅僅是本發(fā)明的一些實(shí)施例，對于本領(lǐng)域普通技術(shù)人員來講，在不付出創(chuàng)造性勞動的前提下，還可以根據(jù)這些附圖獲得其他的附圖。
[0046]圖1是傳統(tǒng)的溝槽柵MOSFET結(jié)構(gòu)示意圖；
[0047]圖2是傳統(tǒng)的高密度溝槽柵MOSFET的制造方法溝道區(qū)摻雜離子自對準(zhǔn)注入并推進(jìn)之后的斷面示意圖；
[0048]圖3是傳統(tǒng)的高密度溝槽柵MOSFET的制造方法溝槽側(cè)墻刻蝕后斷面示意圖；
[0049]圖4是傳統(tǒng)的高密度溝槽柵MOSFET的制造方法源區(qū)溝槽及柵區(qū)溝槽刻蝕后斷面示意圖；
[0050]圖5是傳統(tǒng)的高密度溝槽柵MOSFET的制造方法多晶硅回刻蝕后斷面示意圖；
[0051]圖6是傳統(tǒng)的高密度溝槽柵MOSFET的制造方法源區(qū)摻雜離子自對準(zhǔn)注入后斷面示意圖；
[0052]圖7是傳統(tǒng)的高密度溝槽柵MOSFET的制造方法金屬下介質(zhì)膜淀積后斷面示意圖；
[0053]圖8是傳統(tǒng)的高密度溝槽柵MOSFET的制造方法金屬下介質(zhì)膜回刻蝕后斷面示意圖；
[0054]圖9是傳統(tǒng)的高密度溝槽柵MOSFET的制造方法金屬層刻蝕后斷面示意圖；
[0055]圖10是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例溝道區(qū)摻雜離子自對準(zhǔn)注入并推進(jìn)之后的斷面示意圖；
[0056]圖11是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例溝槽側(cè)墻刻蝕后斷面示意圖；
[0057]圖12是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例源區(qū)溝槽及柵區(qū)溝槽刻蝕后斷面示意圖；
[0058]圖13是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例多晶硅回刻蝕后斷面示意圖；
[0059]圖14是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例源區(qū)摻雜離子自對準(zhǔn)注入后斷面示意圖；
[0060]圖15是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例金屬下介質(zhì)膜淀積后斷面示意圖；
[0061]圖16是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例金屬下介質(zhì)膜回刻蝕后斷面示意圖；
[0062]圖17是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例源區(qū)接觸孔刻蝕后斷面示意圖；
[0063]圖18是本發(fā)明的溝槽柵MOSFET的制造方法一實(shí)施例金屬層刻蝕后斷面示意圖。
【具體實(shí)施方式】
[0064]下面將結(jié)合附圖，對本發(fā)明中的技術(shù)方案進(jìn)行清楚、完整的描述，顯然，所描述的實(shí)施例是本發(fā)明的一部分實(shí)施例，而不是全部的實(shí)施例?；诒景l(fā)明中的實(shí)施例，本領(lǐng)域普通技術(shù)人員在沒有做出創(chuàng)造性勞動的前提下所獲得的所有其它實(shí)施例，都屬于本發(fā)明保護(hù)的范圍。
[0065]實(shí)施例一
[0066]本發(fā)明的溝槽柵MOSFET的制造方法，包括以下步驟:
[0067]一.在硅襯底上形成漏區(qū)11，在漏區(qū)11上形成漂移區(qū)12，在漂移區(qū)12上進(jìn)行硬掩膜(Hard mask) 13 淀積；
[0068]二.在硬掩膜13上進(jìn)行硬掩膜溝槽光刻，刻蝕去除溝槽處的硬掩膜，形成源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽；柵區(qū)硬掩膜溝槽的寬度大于源區(qū)硬掩膜溝槽的寬度的1.5倍;
[0069]三.在硅片上進(jìn)行溝道區(qū)摻雜離子自對準(zhǔn)注入并推進(jìn)(drive-1n)，在源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽處的漂移區(qū)12上形成溝道區(qū)(body) 14，如圖10所示；
[0070]四.在硅片上生長側(cè)墻氧化膜，然后刻蝕側(cè)墻氧化膜，在源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽處的硬掩膜的側(cè)面形成溝槽側(cè)墻(spacer) 15，如圖11所示；
[0071]五.刻蝕去除溝槽側(cè)墻間的漂移區(qū)12上部及溝道區(qū)14，形成源區(qū)溝槽16及柵區(qū)溝槽17，如圖12所示；
[0072]六.在源區(qū)溝槽及柵區(qū)溝槽的溝槽壁形成柵氧18 ；
[0073]七.在硅片上淀積多晶硅19 ；
[0074]八.進(jìn)行多晶硅19全面回刻蝕，保留源區(qū)溝槽內(nèi)的多晶硅19、柵區(qū)溝槽內(nèi)的多晶娃19,去除其它多晶娃，如圖13所不；
[0075]九.去除源區(qū)溝槽兩側(cè)的溝槽側(cè)墻、柵區(qū)溝槽兩側(cè)的溝槽側(cè)墻；
[0076]十.進(jìn)行源區(qū)摻雜離子自對準(zhǔn)注入、退火，如圖14所示；
[0077]十一.在硅片上淀積金屬下介質(zhì)膜(ILD) 20，金屬下介質(zhì)膜20的膜厚小于柵區(qū)硬掩膜溝槽的寬度的一半，并且大于源區(qū)硬掩膜溝槽的寬度的一半，如圖15所示；
[0078]十二.進(jìn)行金屬下介質(zhì)膜的全面回刻蝕20，去除硬掩膜上的金屬下介質(zhì)膜，并去除柵區(qū)溝槽中的多晶硅的上方的金屬下介質(zhì)膜，從而在柵區(qū)溝槽中的多晶硅的上方形成柵極接觸孔，如圖16所示；
[0079]十三.將柵區(qū)通過光刻膠保護(hù)，進(jìn)行源區(qū)接觸孔硬掩膜自對準(zhǔn)刻蝕，去除源區(qū)處的硬掩膜，保留柵區(qū)及柵區(qū)同源區(qū)之間的硬掩膜，如圖17所示；
[0080]十四.進(jìn)行后序工藝(如在硅片上進(jìn)行金屬層21生長、光刻、刻蝕等)，形成源極及柵極，如圖18所示。
[0081]實(shí)施例一的溝槽柵MOSFET的制造方法，在對硬掩膜進(jìn)行硬掩膜溝槽光刻、刻蝕時，形成的柵區(qū)硬掩膜溝槽的寬度大于源區(qū)硬掩膜溝槽的寬度的1.5倍，淀積的金屬下介質(zhì)膜的膜厚小于柵區(qū)硬掩膜溝槽的寬度的一半并且大于源區(qū)硬掩膜溝槽的寬度的一半，且多晶硅回刻蝕為全面刻蝕，所以在金屬下介質(zhì)膜淀積后，在柵區(qū)硬掩膜溝槽內(nèi)會形成井形的結(jié)構(gòu)，從而可以通過對金屬下介質(zhì)膜的全面回刻蝕，去除硬掩膜上的金屬下介質(zhì)膜，并去除柵區(qū)溝槽中的多晶硅的上方的金屬下介質(zhì)膜，在柵區(qū)溝槽中的多晶硅的上方形成柵極接觸孔。本發(fā)明的溝槽柵MOSFET制造方法，通過使柵區(qū)硬掩膜溝槽的寬度同金屬下介質(zhì)膜的膜厚相匹配，在對多晶硅進(jìn)行全面刻蝕后，在柵區(qū)溝槽中的多晶硅的上方自然形成適當(dāng)寬度的柵極接觸孔，使柵極接觸孔刻蝕實(shí)現(xiàn)自對準(zhǔn)，省掉了多晶硅光刻，最低只需要進(jìn)行溝槽(trench)、接觸孔(contact)、金屬層(metal)三層光刻,節(jié)省了一層光刻工藝，從而縮短工藝流程，降低工藝成本。
[0082]實(shí)施例二
[0083]基于實(shí)施例一的溝槽柵MOSFET的制造方法，可以在步驟五之后，步驟六之前，在硅片上生長犧牲氧化膜，然后刻蝕去除犧牲氧化膜，從而使得源區(qū)溝槽及柵區(qū)溝槽的溝槽壁更加平滑。
[0084]實(shí)施例三
[0085]基于實(shí)施例二的溝槽柵MOSFET的制造方法，所述硬掩膜，下層為二氧化硅131，上層為氮化硅132 ；
[0086]較佳的，源區(qū)硬掩膜溝槽的寬度a=0.5um，柵區(qū)硬掩膜溝槽的寬度c=l.0um,金屬下介質(zhì)膜ILD的膜厚為b=d=0.4um，在步驟十二最終形成的柵極接觸孔的寬度
e=c_d氺2=0.2um。
[0087]較佳的，源區(qū)硬掩膜溝槽的寬度a=0.5um，柵區(qū)硬掩膜溝槽的寬度c=l.2um,金屬下介質(zhì)膜ILD的膜厚為b=d=0.4um，在步驟十二最終形成的柵極接觸孔的寬度e=c_d氺2=0.4um。
[0088]較佳的，漏區(qū)11為N+摻雜，漂移區(qū)12為N-摻雜，溝道區(qū)摻雜離子為P型，源區(qū)摻雜尚子為N+。
[0089]以上所述僅為本發(fā)明的較佳實(shí)施例而已，并不用以限制本發(fā)明，凡在本發(fā)明的精神和原則之內(nèi)，所做的任何修改、等同替換、改進(jìn)等，均應(yīng)包含在本發(fā)明保護(hù)的范圍之內(nèi)。
【權(quán)利要求】
1.一種溝槽柵MOSFET的制造方法，其特征在于，包括以下步驟: 一.在硅襯底上形成漏區(qū)，在漏區(qū)上形成漂移區(qū)，在漂移區(qū)上進(jìn)行硬掩膜淀積； 二.在硬掩膜上進(jìn)行硬掩膜溝槽光刻，刻蝕去除硬掩膜溝槽處的硬掩膜，形成源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽； 柵區(qū)硬掩膜溝槽的寬度大于源區(qū)硬掩膜溝槽的寬度的1.5倍； 三.在硅片上進(jìn)行溝道區(qū)摻雜離子自對準(zhǔn)注入并推進(jìn)，在源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽處的漂移區(qū)上形成溝道區(qū)； 四.在硅片上生長側(cè)墻氧化膜，然后刻蝕側(cè)墻氧化膜，在源區(qū)硬掩膜溝槽及柵區(qū)硬掩膜溝槽處的硬掩膜的側(cè)面形成溝槽側(cè)墻； 五.刻蝕去除溝槽側(cè)墻間的漂移區(qū)上部及溝道區(qū)，形成源區(qū)溝槽及柵區(qū)溝槽； 六.在源區(qū)溝槽及柵區(qū)溝槽的溝槽壁形成柵氧； 七.在硅片上淀積多晶硅； 八.進(jìn)行多晶硅全面回刻蝕，保留源區(qū)溝槽內(nèi)的多晶硅及柵區(qū)溝槽內(nèi)的多晶硅，去除其它多晶娃; 九.去除源區(qū)溝槽兩側(cè)的溝槽側(cè)墻、柵區(qū)溝槽兩側(cè)的溝槽側(cè)墻； 十.進(jìn)行源區(qū)摻雜離子自對準(zhǔn)注入、退火； 十一.在硅片上淀積金屬下介質(zhì)膜，金屬下介質(zhì)膜的膜厚小于柵區(qū)硬掩膜溝槽的寬度的一半，并且大于源區(qū)硬掩膜溝槽的寬度的一半； 十二.進(jìn)行金屬下介質(zhì)膜的全面回刻蝕，去除硬掩膜上的金屬下介質(zhì)膜，并去除柵區(qū)溝槽中的多晶硅的上方的金屬下介質(zhì)膜，從而在柵區(qū)溝槽中的多晶硅的上方形成柵極接觸孔； 十三.將柵區(qū)通過光刻膠保護(hù)，進(jìn)行源區(qū)接觸孔硬掩膜自對準(zhǔn)刻蝕，去除源區(qū)處的硬掩膜，保留柵區(qū)及柵區(qū)同源區(qū)之間的硬掩膜； 十四.進(jìn)行后序工藝，形成源極及柵極。
2.根據(jù)權(quán)利要求1所述的溝槽柵MOSFET的制造方法，其特征在于， 在步驟五之后，步驟六之前，在硅片上生長犧牲氧化膜，然后刻蝕去除犧牲氧化膜。
3.根據(jù)權(quán)利要求1所述的溝槽柵MOSFET的制造方法，其特征在于， 所述硬掩膜，下層為二氧化硅，上層為氮化硅。
4.根據(jù)權(quán)利要求1所述的溝槽柵MOSFET的制造方法，其特征在于， 源區(qū)硬掩膜溝槽的寬度為0.5um，柵區(qū)硬掩膜溝槽的寬度為1.0um，金屬下介質(zhì)膜的膜厚為0.4um。
5.根據(jù)權(quán)利要求1所述的溝槽柵MOSFET的制造方法，其特征在于， 源區(qū)硬掩膜溝槽的寬度為0.5um，柵區(qū)硬掩膜溝槽的寬度為1.2um，金屬下介質(zhì)膜的膜厚為0.4um。
6.根據(jù)權(quán)利要求1所述的溝槽柵MOSFET的制造方法，其特征在于， 漏區(qū)為N+摻雜，漂移區(qū)為N-摻雜，溝道區(qū)摻雜離子為P型，源區(qū)摻雜離子為N+。
【文檔編號】H01L21/336GK104299903SQ201310297866
【公開日】2015年1月21日 申請日期:2013年7月16日 優(yōu)先權(quán)日:2013年7月16日
【發(fā)明者】叢茂杰, 陳正嶸, 繆進(jìn)征 申請人:上海華虹宏力半導(dǎo)體制造有限公司