半導體封裝件及其制法
【專利摘要】一種半導體封裝件及其制法，該半導體封裝件包括第一半導體芯片、第二半導體芯片、封裝膠體、打線墊、第一子焊線、第二子焊線、第一增層結構與第二增層結構，該第一半導體芯片具有相對的第一作用面與第一非作用面，該第二半導體芯片具有相對的第二作用面與第二非作用面，且該第二半導體芯片藉其第二非作用面接置于該第一非作用面上，該封裝膠體包覆該第一半導體芯片與第二半導體芯片，該第一子焊線第二子焊線嵌埋于該封裝膠體中，且分別連接該第二電極墊與打線墊，該第一增層結構與第二增層結構分別形成于該兩表面上。本發(fā)明可有效減少封裝件的平面尺寸并增進良率。
【專利說明】半導體封裝件及其制法

【技術領域】
[0001]本發(fā)明有關于一種半導體封裝件及其制法，尤指一種具有堆棧的半導體芯片的半導體封裝件及其制法。

【背景技術】
[0002]隨著半導體技術的演進，目前已開發(fā)出不同封裝型態(tài)的半導體封裝件，而為了追求半導體封裝件的輕薄短小，遂發(fā)展出芯片尺寸封裝件(chip scale package, CSP)的技術，其特征在于此種芯片尺寸封裝件僅具有與芯片尺寸相等或略大的尺寸。
[0003]圖1A至圖1F所示者，為現有第7202107號美國專利的芯片尺寸封裝件及其制法的剖視圖。
[0004]如圖1A所示，首先，提供一承載板10。
[0005]如圖1B所示，接者，于該承載板10上形成一熱感性粘著層11。
[0006]如圖1C所示，貼合多個具有作用面12a的半導體芯片12于該熱感性粘著層11上，該作用面12a上具有多個電極墊121，且該半導體芯片12以其作用面12a貼附于該熱感性粘著層11上。
[0007]如圖1D所示，于該熱感性粘著層11上形成封裝膠體13，以使該封裝膠體13完全包覆該半導體芯片12。
[0008]如圖1E所示，之后進行加熱步驟，以使該半導體芯片12及封裝膠體13完全與該熱感性粘著層11分離。
[0009]如圖1F所示，最后，于半導體芯片12的作用面12a及同側的封裝膠體13表面上形成線路層14。后續(xù)可視需要進行切單作業(yè)(未圖標)，以完成一不具封裝基板的封裝件。
[0010]然而，前述現有封裝件如要增進產品多任務性或功能時，則需在一封裝件中包含有多個半導體芯片。在多個半導體芯片相鄰設置的情況下，會大幅增加封裝件的平面尺寸；此外，因為有熱制程及封裝膠體填充等制程(例如將封裝膠體加熱成液體并灌入)，所以半導體芯片會有位移發(fā)生，而無論多個半導體芯片的尺寸是否相同，都難以讓每個半導體芯片的位移一致，進而導致后續(xù)線路增層制程的對位發(fā)生問題。
[0011]因此，如何解決封裝件的平面尺寸過大及同一封裝件中的多個半導體芯片的位移不相同等問題，實已成為目前業(yè)界所急需解決的課題。


【發(fā)明內容】

[0012]有鑒于上述現有技術的缺失，本發(fā)明的主要目的為提供一種半導體封裝件及其制法，可有效減少封裝件的平面尺寸并增進良率。
[0013]本發(fā)明的半導體封裝件包括:第一半導體芯片，其具有相對的第一作用面與第一非作用面，且該第一作用面上形成有多個第一電極墊；第二半導體芯片，其具有相對的第二作用面與第二非作用面，該第二作用面上形成有多個第二電極墊，且該第二半導體芯片藉其第二非作用面接置于該第一半導體芯片的第一非作用面上；封裝膠體，其包覆該第一半導體芯片與第二半導體芯片，且具有相對的第一表面與第二表面，該第一作用面并外露于該封裝膠體的第一表面；多個打線墊，其嵌埋且外露于該封裝膠體的第一表面；第一子焊線，其嵌埋于該封裝膠體中，且其兩端分別連接該第二電極墊與外露于該第二表面；第二子焊線，其嵌埋于該封裝膠體中，且其兩端分別連接該打線墊與外露于該第二表面；第一增層結構，其形成于該第一表面上，部分該第一增層結構電性連接該第一電極墊，部分該第一增層結構電性連接該打線墊；以及第二增層結構，其形成于該第二表面上，且部分該第二增層結構藉由該第一子焊線電性連接該第二電極墊，部分該第二增層結構藉由該第二子焊線電性連接該打線墊。
[0014]于前述的半導體封裝件中，該第二半導體芯片的第二非作用面藉由粘著層粘接至該第一半導體芯片的第一非作用面上。
[0015]依上所述的半導體封裝件，還包括多個導電組件，其電性連接該第一增層結構，且該導電組件為焊球或焊針。
[0016]本發(fā)明還提供一種半導體封裝件的制法，其包括:提供一承載板，其上設有第一半導體芯片與設于該第一半導體芯片上的第二半導體芯片，具有相對的第一作用面與第一非作用面的該第一半導體芯片以其第一作用面接置于承載板上，且該第一作用面上形成有多個第一電極墊，該承載板上并形成有多個打線墊，具有相對的第二作用面與第二非作用面的該第二半導體芯片并藉其第二非作用面接置于該第一非作用面上，且該第二作用面上形成有多個第二電極墊；藉由多個焊線電性連接各該第二電極墊與打線墊；于該承載板上形成包覆該第一半導體芯片、第二半導體芯片與焊線的具有相對的第一表面與第二表面的封裝膠體，該第一表面面向該承載板；從該封裝膠體的第二表面移除部分厚度的該封裝膠體，并將各該焊線截斷成為一端外露的第一子焊線與第二子焊線，該第一子焊線與第二子焊線分別連接該第二電極墊與打線墊；于該第二表面上形成電性連接該第一子焊線與第二子焊線的第二增層結構；移除該承載板；以及于該第一表面上形成電性連接該第一電極墊與打線墊的第一增層結構。
[0017]所述的半導體封裝件的制法中，提供設置有該第一半導體芯片與第二半導體芯片的承載板的步驟包括:將具有相對的第一作用面與第一非作用面的該第一半導體芯片以其第一作用面接置于該承載板上；以及于該第一半導體芯片的第一非作用面上接置具有相對的第二作用面與第二非作用面的該第二半導體芯片，該第二半導體芯片并藉其第二非作用面接置于該第一非作用面上。
[0018]依前所述的制法，提供設置有該第一半導體芯片與第二半導體芯片的承載板的步驟包括:將具有相對的第二作用面與第二非作用面的該第二半導體芯片藉其第二非作用面接置于該第一半導體芯片的第一非作用面上；以及將該第一半導體芯片以其第一作用面接置于該承載板上。
[0019]于前述的半導體封裝件的制法中，該承載板上還形成有剝離層，供該第一半導體芯片藉由該剝離層接置于承載板上，且于移除該承載板時，并同移除該剝離層，且該第二非作用面藉由粘著層接置于該第一非作用面上。
[0020]于本發(fā)明的半導體封裝件的制法中，還包括于該第一增層結構上電性連接多個導電組件，且該導電組件為焊球或焊針。
[0021]依前所述的半導體封裝件的制法，該承載板為晶圓或基板，且于形成該第一增層結構之后，還包括切單步驟。
[0022]由上可知，由于本發(fā)明堆棧一封裝件中的二半導體芯片，而非相鄰地設置，因此可減少封裝件的平面尺寸；此外，本發(fā)明的堆棧的二半導體芯片在制程中的位移將一致，故有利于后續(xù)制程的對位步驟，進而增進整體良率。

【專利附圖】

【附圖說明】
[0023]圖1A至圖1F所示者為現有第7202107號美國專利的芯片尺寸封裝件及其制法的首1J視圖。
[0024]圖2A至圖21所示者為本發(fā)明的半導體封裝件及其制法的剖視圖。
[0025]符號說明
[0026]10、20承載板11熱感性粘著層
[0027]12 半導體芯片12a 作用面
[0028]121 電極墊13 封裝膠體
[0029]14 線路層21 剝離層
[0030]22 打線墊23 第一半導體芯片
[0031]23a 第一作用面23b 第一非作用面
[0032]231 第一電極墊24 粘著層
[0033]25 第二半導體芯片25a 第二作用面
[0034]25b 第二非作用面251 第二電極墊
[0035]26 焊線261 第一子焊線
[0036]262 第二子焊線27 封裝膠體
[0037]27a 第一表面27b 第二表面
[0038]28a 第一增層結構28b 第二增層結構
[0039]29 導電組件。

【具體實施方式】
[0040]以下藉由特定的具體實施例說明本發(fā)明的實施方式，本領域技術人員可由本說明書所揭示的內容輕易地了解本發(fā)明的其它優(yōu)點及功效。
[0041]須知，本說明書所附圖式所繪示的結構、比例、大小等，均僅用以配合說明書所揭示的內容，以供本領域技術人員的了解與閱讀，并非用以限定本發(fā)明可實施的限定條件，故不具技術上的實質意義，任何結構的修飾、比例關系的改變或大小的調整，在不影響本發(fā)明所能產生的功效及所能達成的目的下，均應仍落在本發(fā)明所揭示的技術內容得能涵蓋的范圍內。同時，本說明書中所引用的如「上」及「中」等的用語，也僅為便于敘述的明了，而非用以限定本發(fā)明可實施的范圍，其相對關系的改變或調整，在無實質變更技術內容下，當也視為本發(fā)明可實施的范疇。
[0042]圖2A至圖21所示者，為本發(fā)明的半導體封裝件及其制法的剖視圖。
[0043]如圖2A所示，于承載板20上形成剝離層(release layer)21，并于該承載板上并形成多個打線墊22，該等打線墊22的形成方式可包括濺鍍與蝕刻步驟。
[0044]如圖2B所示，將具有相對的第一作用面23a與第一非作用面23b的第一半導體芯片23以其第一作用面23a接置于該剝離層21上，其中，該第一作用面23a上形成有多個第一電極墊231，該承載板20為晶圓或基板。
[0045]如圖2C所示，于該第一半導體芯片23的第一非作用面23b上藉由粘著層24 (例如貼晶材料(die attach material))接置具有相對的第二作用面25a與第二非作用面25b的第二半導體芯片25，且該第二作用面25a上形成有多個第二電極墊251，該第二半導體芯片25并藉其第二非作用面25b接置于該粘著層24上。
[0046]如圖2D所示，藉由多個焊線26電性連接各該第二電極墊251與打線墊22。
[0047]如圖2E所示，于該承載板20上形成包覆該第一半導體芯片23、第二半導體芯片25與焊線26的具有相對的第一表面27a與第二表面27b的封裝膠體27，該第一表面27a面向該承載板20。
[0048]如圖2F所示，以例如研磨方式從該封裝膠體27的第二表面27b移除部分厚度的該封裝膠體27，并將各該焊線26截斷成為一端外露的第一子焊線261與第二子焊線262，該第一子焊線261與第二子焊線262分別連接該第二電極墊251與打線墊22。
[0049]如圖2G所示，于該封裝膠體27的第二表面27b上形成第二增層結構28b，部分該第二增層結構28b電性連接該第一子焊線261，部分該第二增層結構28b電性連接該第二子焊線262，該第一子焊線261可電性連接或不電性連接該第二子焊線262。
[0050]如圖2H所示，移除該承載板20與剝離層21。
[0051]如圖21所示，于該封裝膠體27的第一表面27a上形成第一增層結構28a，部分該第一增層結構28a電性連接該第一電極墊231，部分該第一增層結構28a電性連接該打線墊22，該第一電極墊231可電性連接或不電性連接該打線墊22，并于該第一增層結構28a上電性連接多個導電組件29，且該導電組件29可為焊球或焊針，接著，可視需要地進行切單(singulat1n)步驟。
[0052]要補充說明的是，圖2C的結構的制作也可先將具有相對的第二作用面25a與第二非作用面25b的該第二半導體芯片25藉其第二非作用面25b接置于該第一半導體芯片23的第一非作用面23b上，再將該第一半導體芯片23以其第一作用面23a接置于該承載板20上。其細節(jié)并不再贅述。
[0053]本發(fā)明還提供一種半導體封裝件，包括:第一半導體芯片23，其具有相對的第一作用面23a與第一非作用面23b，且該第一作用面23a上形成有多個第一電極墊231 ;第二半導體芯片25，其具有相對的第二作用面25a與第二非作用面25b，該第二作用面25a上形成有多個第二電極墊251，且該第二半導體芯片25藉其第二非作用面25b接置于該第一半導體芯片23的第一非作用面23b上；封裝膠體27，其包覆該第一半導體芯片23與第二半導體芯片25,且具有相對的第一表面27a與第二表面27b,該第一作用面23a并外露于該封裝膠體27的第一表面27a ;多個打線墊22，其嵌埋且外露于該封裝膠體27的第一表面27a ；第一子焊線261，其嵌埋于該封裝膠體27中，且其兩端分別連接該第二電極墊251與外露于該第二表面27b ;第二子焊線262，其嵌埋于該封裝膠體27中，且其兩端分別連接該打線墊22與外露于該第二表面27b ;第一增層結構28a,其形成于該第一表面27a上,部分該第一增層結構28a電性連接該第一電極墊231，部分該第一增層結構28a電性連接該打線墊22 ；以及第二增層結構28b，其形成于該第二表面27b上，且部分該第二增層結構28b藉由該第一子焊線261電性連接該第二電極墊251，部分該第二增層結構28b藉由該第二子焊線262電性連接該打線墊22。
[0054]于本發(fā)明的半導體封裝件中，該第二半導體芯片25的第二非作用面25b藉由粘著層24粘接至該第一半導體芯片23的第一非作用面23b上。
[0055]依前所述的半導體封裝件，還包括多個導電組件29，其電性連接該第一增層結構28a，且該導電組件29為焊球或焊針。
[0056]綜上所述，相較于現有技術，由于本發(fā)明堆棧一封裝件中的二半導體芯片，而非相鄰地設置，因此可減少封裝件的平面尺寸；此外，本發(fā)明的堆棧的二半導體芯片在制程中的位移將一致，故有利于后續(xù)制程的對位步驟，進而增進整體良率。
[0057]上述實施例僅用以例示性說明本發(fā)明的原理及其功效，而非用于限制本發(fā)明。任何本領域技術人員均可在不違背本發(fā)明的精神及范疇下，對上述實施例進行修改。因此本發(fā)明的權利保護范圍，應如權利要求書所列。
【權利要求】
1.一種半導體封裝件，包括: 第一半導體芯片，其具有相對的第一作用面與第一非作用面，且該第一作用面上形成有多個第一電極墊； 第二半導體芯片，其具有相對的第二作用面與第二非作用面，該第二作用面上形成有多個第二電極墊，且該第二半導體芯片藉其第二非作用面接置于該第一半導體芯片的第一非作用面上； 封裝膠體，其包覆該第一半導體芯片與第二半導體芯片，且具有相對的第一表面與第二表面，該第一作用面并外露于該封裝膠體的第一表面； 多個打線墊，其嵌埋且外露于該封裝膠體的第一表面； 第一子焊線，其嵌埋于該封裝膠體中，且其兩端分別連接該第二電極墊與外露于該第二表面； 第二子焊線，其嵌埋于該封裝膠體中，且其兩端分別連接該打線墊與外露于該第二表面； 第一增層結構，其形成于該第一表面上，部分該第一增層結構電性連接該第一電極墊，部分該第一增層結構電性連接該打線墊；以及 第二增層結構，其形成于該第二表面上，且部分該第二增層結構藉由該第一子焊線電性連接該第二電極墊，部分該第二增層結構藉由該第二子焊線電性連接該打線墊。
2.根據權利要求1所述的半導體封裝件，其特征在于，該第二半導體芯片的第二非作用面藉由粘著層粘接至該第一半導體芯片的第一非作用面上。
3.根據權利要求1所述的半導體封裝件，其特征在于，該封裝件還包括多個導電組件，其電性連接該第一增層結構。
4.根據權利要求3所述的半導體封裝件，其特征在于，該導電組件為焊球或焊針。
5.一種半導體封裝件的制法，包括: 提供一承載板，其上設有第一半導體芯片與設于該第一半導體芯片上的第二半導體芯片，具有相對的第一作用面與第一非作用面的該第一半導體芯片以其第一作用面接置于承載板上，且該第一作用面上形成有多個第一電極墊，該承載板上并形成有多個打線墊，具有相對的第二作用面與第二非作用面的該第二半導體芯片并藉其第二非作用面接置于該第一非作用面上，且該第二作用面上形成有多個第二電極墊； 藉由多個焊線電性連接各該第二電極墊與打線墊； 于該承載板上形成包覆該第一半導體芯片、第二半導體芯片與焊線的具有相對的第一表面與第二表面的封裝膠體，該第一表面面向該承載板； 從該封裝膠體的第二表面移除部分厚度的該封裝膠體，并將各該焊線截斷成為一端外露的第一子焊線與第二子焊線，該第一子焊線與第二子焊線分別連接該第二電極墊與打線墊； 于該第二表面上形成電性連接該第一子焊線與第二子焊線的第二增層結構； 移除該承載板；以及 于該第一表面上形成電性連接該第一電極墊與打線墊的第一增層結構。
6.根據權利要求5所述的半導體封裝件的制法，其特征在于，提供設置有該第一半導體芯片與第二半導體芯片的承載板的步驟包括: 將具有相對的第一作用面與第一非作用面的該第一半導體芯片以其第一作用面接置于該承載板上；以及 于該第一半導體芯片的第一非作用面上接置具有相對的第二作用面與第二非作用面的該第二半導體芯片，該第二半導體芯片并藉其第二非作用面接置于該第一非作用面上。
7.根據權利要求5所述的半導體封裝件的制法，其特征在于，提供設置有該第一半導體芯片與第二半導體芯片的承載板的步驟包括: 將具有相對的第二作用面與第二非作用面的該第二半導體芯片藉其第二非作用面接置于該第一半導體芯片的第一非作用面上；以及 將該第一半導體芯片以其第一作用面接置于該承載板上。
8.根據權利要求5所述的半導體封裝件的制法，其特征在于，該承載板上還形成有剝離層，其供該第一半導體芯片藉由該剝離層接置于承載板上，且于移除該承載板時，并同移除該剝離層。
9.根據權利要求5所述的半導體封裝件的制法，其特征在于，該第二非作用面藉由粘著層接置于該第一非作用面上。
10.根據權利要求5所述的半導體封裝件的制法，其特征在于，該制法還包括于該第一增層結構上電性連接多個導電組件。
11.根據權利要求8所述的半導體封裝件的制法，其特征在于，該導電組件為焊球或焊針。
12.根據權利要求5所述的半導體封裝件的制法，其特征在于，該承載板為晶圓或基板。
13.根據權利要求5所述的半導體封裝件的制法，其特征在于，于形成該第一增層結構之后，還包括切單步驟。
【文檔編號】H01L21/60GK104241240SQ201310299694
【公開日】2014年12月24日 申請日期:2013年7月17日 優(yōu)先權日:2013年6月6日
【發(fā)明者】劉鴻汶, 陳彥亨, 許習彰, 紀杰元, 張江城 申請人:矽品精密工業(yè)股份有限公司