場發(fā)射器件及其制造方法
【專利摘要】本發(fā)明公開了場發(fā)射器件及其制造方法。在本發(fā)明的一個(gè)實(shí)施方式中，一種電子裝置包括設(shè)置在基板中的第一發(fā)射極/集電極區(qū)域和第二發(fā)射極/集電極區(qū)域。所述第一發(fā)射極/集電極區(qū)域具有第一邊緣/尖端，并且所述第二發(fā)射極/集電極區(qū)域具有第二邊緣/尖端。一間隙分離所述第一邊緣/尖端和所述第二邊緣/尖端。所述第一發(fā)射極/集電極區(qū)域、所述第二發(fā)射極/集電極區(qū)域以及所述間隙形成場發(fā)射器件。
【專利說明】場發(fā)射器件及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明總體上涉及電子裝置，更具體地，涉及場發(fā)射器件及其制造方法。
【背景技術(shù)】
[0002]隨著電子元件隨同集成電路的內(nèi)部結(jié)構(gòu)一同變得越來越小，就越來越容易完全損壞或不同地?fù)p傷電子元件。具體地，許多集成電路非常易受到靜電放電造成的損害。通常，靜電放電(ESD)是通過由直接接觸造成的或者由靜電場引起的在具有不同靜電電位(電壓)的主體之間傳送靜電荷。靜電放電或ESD已經(jīng)變成電子業(yè)的關(guān)鍵問題。
[0003]在晶體管或其他有源或無源裝置上發(fā)生ESD脈沖時(shí)，ESD脈沖的極高電壓可擊穿晶體管并且可潛在地造成永久性損害。結(jié)果，需要保護(hù)與集成電路的輸入/輸出焊盤相關(guān)的電路免受于ESD脈沖，從而使得這些電路不被損壞。
[0004]由ESD事件造成的裝置故障并非始終直接帶來災(zāi)難或顯而易見。通常，僅僅稍微削弱該裝置，而使得該裝置不太能夠耐受正常的操作壓力，因此，可造成可靠性問題。因此，在該裝置內(nèi)包括各種ESD保護(hù)電路以保護(hù)各種元件。
[0005]根據(jù)正在保護(hù)的元件的類型，設(shè)計(jì)ESD保護(hù)電路。然而，設(shè)計(jì)ESD保護(hù)電路要求克服由于需要在不減少所需電壓保護(hù)和響應(yīng)時(shí)間的情況下減小裝置面積而施加的多個(gè)限制。

【發(fā)明內(nèi)容】

[0006]根據(jù)本發(fā)明的一個(gè)實(shí)施方式，一種電子裝置包括設(shè)置在基板中的第一發(fā)射極/集電極區(qū)域和第二發(fā)射極/集電極區(qū)域。第一發(fā)射極/集電極區(qū)域具有第一邊緣/尖端，并且第二發(fā)射極/集電極區(qū)域具有第二邊緣/尖端。個(gè)間隙分離第一邊緣/尖端和第二邊緣/尖端。第一發(fā)射極/集電極區(qū)域、第二發(fā)射極/集電極區(qū)域以及間隙形成場發(fā)射器件。
[0007]根據(jù)本發(fā)明的一個(gè)可選的實(shí)施方式，一種電子裝置包括第一溝槽，其設(shè)置在基板中；第一空腔，其在基板中設(shè)置在第一溝槽下面；以及第二溝槽，其鄰近第一溝槽。第二空腔在基板中設(shè)置在第二溝槽下面。第一空腔在第一邊緣/尖端和第二邊緣/尖端處與第二空腔相交。第一邊緣/尖端和所述第二邊緣/尖端形成場發(fā)射器件的一部分。
[0008]根據(jù)本發(fā)明的一個(gè)可選的實(shí)施方式，一種形成電子裝置的方法包括:在基板中形成第一溝槽和第二溝槽；以及通過在第一溝槽下面形成第一空腔并且在第二溝槽下面形成第二空腔，來形成第一邊緣/尖端和第二邊緣/尖端。第一空腔與第二空腔相交從而形成第一邊緣/尖端和第二邊緣/尖端。第一邊緣/尖端與第二邊緣/尖端相對。第一邊緣/尖端和第二邊緣/尖端形成第一場發(fā)射器件的一部分。
【專利附圖】

【附圖說明】
[0009]為了更完整地理解本發(fā)明及其優(yōu)點(diǎn)，現(xiàn)在參照結(jié)合附圖進(jìn)行的以下描述，附圖中:
[0010]圖1A-圖1D示出了根據(jù)本發(fā)明實(shí)施方式的ESD裝置，其中，圖1A示出了用于保護(hù)電路的ESD裝置的示意圖，其中，圖1B示出了 ESD保護(hù)裝置的電路示意圖，其中，圖1C和圖1D示出了 ESD保護(hù)裝置的結(jié)構(gòu)實(shí)施方式；
[0011]圖2A和圖2B示出了根據(jù)本發(fā)明可選實(shí)施方式的場發(fā)射ESD裝置，其中，圖2A示出了剖視圖，并且其中，圖2B示出了頂視圖；
[0012]圖3A和圖3B示出了根據(jù)本發(fā)明可選實(shí)施方式的場發(fā)射ESD裝置的剖視圖；
[0013]圖4A-圖4B不出了根據(jù)本發(fā)明可選實(shí)施方式的場發(fā)射ESD裝置,其中，圖4A不出了剖視圖，并且其中，圖4B示出了頂視圖；
[0014]圖5A-圖5F示出了根據(jù)本發(fā)明實(shí)施方式的在各個(gè)制造階段的場發(fā)射器件；
[0015]圖6A-圖6J示出了根據(jù)本發(fā)明可選實(shí)施方式的在各個(gè)處理階段的場發(fā)射器件；
[0016]圖7A-圖7C示出了根據(jù)本發(fā)明的可選實(shí)施方式的場發(fā)射器件；
[0017]圖8A-圖SG示出了根據(jù)本發(fā)明可選實(shí)施方式的在各個(gè)制造階段的場發(fā)射器件；
[0018]圖9A-圖9E示出了根據(jù)本發(fā)明可選實(shí)施方式的在各個(gè)制造階段的場發(fā)射器件；
[0019]圖1OA和圖1OB示出了根據(jù)本發(fā)明可選實(shí)施方式的在各個(gè)制造階段的場發(fā)射器件；
[0020]圖11示出了根據(jù)本發(fā)明可選實(shí)施方式的在制造期間的場發(fā)射器件；
[0021]圖12A-圖12D示出了根據(jù)本發(fā)明可選實(shí)施方式的在制造期間的場發(fā)射器件；
[0022]圖13A和圖13B示出了根據(jù)本發(fā)明實(shí)施方式的包括場發(fā)射器件的芯片級封裝；
[0023]圖14示出了根據(jù)本發(fā)明實(shí)施方式的包括包含場發(fā)射器件的芯片的引線框架封裝；
[0024]圖15示出了根據(jù)本發(fā)明實(shí)施方式的無引線表面安裝器件封裝；以及
[0025]圖16A和圖16B示出了根據(jù)本發(fā)明實(shí)施方式的帽式封裝。
[0026]不同示圖中的相應(yīng)數(shù)字和符號總體上表示相應(yīng)部件，除非另有注明。繪出示圖以清晰地示出實(shí)施方式的相關(guān)方面，并且這些示圖不必按比例繪出。
【具體實(shí)施方式】
[0027]下面詳細(xì)討論各種實(shí)施方式的制造和使用。然而，應(yīng)理解的是，本發(fā)明提供可在各種背景下實(shí)現(xiàn)的多個(gè)可應(yīng)用的發(fā)明思想。所討論的實(shí)施方式僅僅以示意的方式來制造和使用本發(fā)明，并不限制本發(fā)明的范圍。雖然在下面描述為ESD裝置，但是在各種實(shí)施方式中描述的場發(fā)射器件可用于其他應(yīng)用。
[0028]在圖1A-圖1D中描述了本發(fā)明的結(jié)構(gòu)性實(shí)施方式。將使用圖2A-圖4B描述本發(fā)明的其他結(jié)構(gòu)性實(shí)施方式。使用圖5A-圖6J以及圖8A-圖12D描述制造這些裝置的方法的各種實(shí)施方式。使用圖7A-圖7C和圖13A-圖16B描述封裝的各種實(shí)施方式。
[0029]圖1包括圖1A-圖1D，示出了根據(jù)本發(fā)明實(shí)施方式的ESD裝置，其中，圖1A示出了用于保護(hù)電路的ESD裝置的示意圖，其中，圖1B示出了 ESD保護(hù)裝置的電路示意圖，其中，圖1C和圖1D示出了 ESD保護(hù)裝置的結(jié)構(gòu)實(shí)施方式。
[0030]圖1A示出了根據(jù)本發(fā)明實(shí)施方式的用于保護(hù)電路的ESD裝置的示意圖。
[0031]如圖1A中所示，ESD裝置10并聯(lián)地耦接至電路100，以在第一電壓干線(rail)Rl和第二電壓干線R2之間保護(hù)該電路。要保護(hù)的電路100可為任何類型的電路。示例包括邏輯、模擬、混合信號、存儲器、包括內(nèi)部緩沖器的電源電路、驅(qū)動器等。[0032]參照圖1A，在焊盤Pl或P2上發(fā)生ESD脈沖時(shí)，觸發(fā)ESD裝置10。在一個(gè)實(shí)施方式中，焊盤P1/P2可為印刷電路板的引腳。在沒有ESD脈沖時(shí)，ESD裝置10處于“斷開”的狀態(tài)，并且不傳導(dǎo)任何電流。在焊盤Pl或P2受到ESD脈沖沖擊時(shí)，ESD裝置10由ESD應(yīng)力電壓觸發(fā)為“導(dǎo)通”，從而將ESD電流從焊盤Pl傳導(dǎo)到焊盤P2，反之亦然。因此，通過用于保護(hù)要保護(hù)的電路100的并聯(lián)ESD電路，耗散了來自ESD事件的電荷。
[0033]對于有效的ESD保護(hù)，必須在電壓小于正在保護(hù)的電路100的擊穿電壓時(shí)觸發(fā)ESD裝置。例如，在MOS晶體管的情況下，該擊穿電壓通常為柵氧化層擊穿電壓。因此，為了保護(hù)電路100中的MOS晶體管，必須在電壓(觸發(fā)電壓)小于柵氧化層擊穿電壓時(shí)使ESD裝置導(dǎo)通。
[0034]ESD裝置還必須以與ESD脈沖相同的時(shí)間尺度做出響應(yīng)，該時(shí)間尺度可為幾納秒。更快的觸發(fā)速度較為有利，因?yàn)檫@避免了 ESD裝置10導(dǎo)通前的ESD脈沖上升期間對電路100的損害。ESD裝置10必須在操作溫度范圍之內(nèi)是穩(wěn)健的(robust健全的)。
[0035]此外，ESD裝置10的保持電壓和“導(dǎo)通”電阻會影響保護(hù)的穩(wěn)健性。更低的保持電壓和更小的電阻提供更穩(wěn)健的保護(hù)。然而，保持電壓必須高于電路100的操作電壓(VDD)，以避免妨礙其在正常的操作條件下的操作。
[0036]因此，ESD裝置10必須與要保護(hù)的電路100的要求匹配。例如，與用于保護(hù)低壓裝置的ESD裝置相比，用于保護(hù)高壓裝置的ESD裝置可能需要更高的觸發(fā)和保持電壓。
[0037]實(shí)施方式實(shí)現(xiàn)快速響應(yīng)(小于納秒)，同時(shí)允許根據(jù)正在保護(hù)的電路100實(shí)現(xiàn)各種觸發(fā)和保持電壓的靈活性。在各種實(shí)施方式中，一個(gè)或多個(gè)場發(fā)射器件用于進(jìn)行ESD保護(hù)。
[0038]圖1B示出了根據(jù)本發(fā)明各種實(shí)施方式的ESD裝置的電路示意圖。
[0039]參照圖1B，ESD裝置10包括并聯(lián)耦接于第一電壓干線Rl和第二電壓干線R2之間的多個(gè)場發(fā)射器件20。在各種實(shí)施方式中，如下文中進(jìn)一步所述，多個(gè)場發(fā)射器件20包括由真空或氣體分離的板、邊緣和/或尖端，從而在施加由ESD脈沖引起的電場時(shí)，由于場發(fā)射現(xiàn)象使得多個(gè)場發(fā)射器件20開始導(dǎo)電。通過多個(gè)場發(fā)射器件20進(jìn)行的這種導(dǎo)電降低了要保護(hù)的電路100處的電壓電位，從而防止損壞電路100。在各種實(shí)施方式中，有利地，多個(gè)場發(fā)射器件20是對稱的，即，可由施加在第一電壓干線Rl或第二電壓干線R2上的ESD脈沖觸發(fā)多個(gè)場發(fā)射器件20。因此，本發(fā)明的實(shí)施方式不需要與傳統(tǒng)上那樣使用兩個(gè)ESD裝置。
[0040]圖1C和圖1D示出了根據(jù)本發(fā)明實(shí)施方式的場發(fā)射ESD保護(hù)裝置的實(shí)現(xiàn)方式，其中，圖1C示出了剖視圖，并且其中，圖1D示出了頂視圖。
[0041]圖1C示出了根據(jù)本發(fā)明各種實(shí)施方式的場發(fā)射ESD裝置的示意性結(jié)構(gòu)實(shí)現(xiàn)方式。
[0042]參照圖1C，多個(gè)場發(fā)射器件20中的每個(gè)包括通過間隙30彼此分離的第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22。第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22設(shè)置在基板50中。基板50可包括塊狀硅基板，例如，具有(100)面。在各種實(shí)施方式中，基板50可包括絕緣體上半導(dǎo)體(SOI)材料，例如，氧化硅。在一個(gè)或多個(gè)實(shí)施方式中，基板可摻雜有η型或P型雜質(zhì)以減小電阻。
[0043]在一個(gè)或多個(gè)實(shí)施方式中，基板可包括其他半導(dǎo)體材料，例如，SiGe、SiC、石墨烯，包括化合物半導(dǎo)體，例如，GaN, GaAs, GaP, GaSb, InP, InSb, SbAs或其組合。在可選實(shí)施方式中，基板50可包括金屬材料。[0044]在一個(gè)或多個(gè)實(shí)施方式中，第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22可包括與基板50的材料相同的材料。在可選的實(shí)施方式中，第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22可包括與基板50不同的材料或其他介電材料，例如，玻璃。
[0045]第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22具有形成邊緣25的斜面，該邊緣為一維(1-D)線而非尖端。由于這些邊緣25之間的電場最高，所以在第一發(fā)射極/集電極區(qū)域21的邊緣25和第二發(fā)射極/集電極區(qū)域22的相應(yīng)邊緣25之間發(fā)生場發(fā)射。因此，流過第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22之間的間隙30的電流與邊緣25的表面積成比例。為了安全地釋放ESD脈沖，大量電流(例如，幾安培)必須流過場發(fā)射器件。然而，如果邊緣25具有零維形狀(例如，半徑為IOnm到50nm的尖頭)，那么流過場發(fā)射器件的電流非常小(幾微安培)，這不足以釋放ESD脈沖。如果使用具有尖頭的場發(fā)射器件，那么需要大量這種器件(>1000)，以形成合適的ESD裝置。然而，這過高地增大了芯片面積并因此過高地增加了 ESD裝置的成本。如在圖1D中進(jìn)一步所示，通過將一維形狀用于邊緣25，本發(fā)明的實(shí)施方式大幅增加了流過ESD裝置的電流。
[0046]在各種實(shí)施方式中，間隙30可為基板50內(nèi)的空隙。在一個(gè)或多個(gè)實(shí)施方式中,氣密地密封間隙30，以避免干擾操作環(huán)境。間隙30可包括真空或低壓氣體，以避免氣體電離，這會損害該裝置。例如，在各種實(shí)施方式中，可使用小于Iatm (例如,0.1atm到0.5atm)的氣壓。
[0047]圖1D示出了根據(jù)本發(fā)明實(shí)施方式的圖1C中示出的場發(fā)射ESD裝置的頂視圖。
[0048]如圖1D中所示，第一發(fā)射極/集電極區(qū)域21的邊緣25橫向延伸長度L。第二發(fā)射極/集電極區(qū)域22的邊緣25同樣在第一發(fā)射極/集電極區(qū)域21的邊緣25的下面橫向延伸。在各種實(shí)施方式中，邊緣25的長度L可為大約I μπι到大約100 μπι。在一個(gè)或多個(gè)實(shí)施方式中，邊緣25的長度L可為大約Ιμπι到大約10 μ m。在一個(gè)或多個(gè)實(shí)施方式中，邊緣25的長度L可為大約0.5 μ m到大約5 μ m。因此，與大約IOnm的尖頂相比，邊緣25可有利地傳導(dǎo)100倍到10，000倍以上的電流。
[0049]圖2A和2B示出了根據(jù)本發(fā)明可選實(shí)施方式的場發(fā)射ESD裝置，其中，圖2A示出了剖視圖，并且其中，圖2B示出了頂視圖。
[0050]如圖2A中所示，多個(gè)場發(fā)射器件20可通過絕緣層40彼此隔離并且與基板中的其他元件隔離。絕緣層40可包括合適的介電材料，例如，氧化物、氮化物以及其他絕緣介電材料，并且可包括多層。
[0051]圖3A和圖3B示出了根據(jù)本發(fā)明可選實(shí)施方式的場發(fā)射ESD裝置的剖視圖。
[0052]圖3A示出了多個(gè)場發(fā)射器件通過使用溝槽隔離區(qū)域60彼此隔離并且與其他元件隔離。在一個(gè)或多個(gè)實(shí)施方式中，為了增強(qiáng)隔離，溝槽隔離區(qū)域60可延伸穿過第一發(fā)射極/集電極區(qū)域21的邊緣25。在可選實(shí)施方式中，溝槽隔離區(qū)域60可延伸穿過第二發(fā)射極/集電極區(qū)域22的邊緣25。
[0053]圖3B示出了具有不同的操作特性的多個(gè)場發(fā)射器件20。此外，多個(gè)場發(fā)射器件20的觸發(fā)電壓和保持電壓取決于第一發(fā)射極/集電極區(qū)域21的邊緣25和第二發(fā)射極/集電極區(qū)域22的邊緣25之間的間隙30的距離。圖3B示出了具有第一距離dl的第一組器件和具有第二距離d2的第二組器件。在各種實(shí)施方式中，第一距離dl和第二距離d2可為大約IOnm到大約lOOOnm。例如，第一組器件可被配置為保護(hù)第一類型的電路，而第二組器件可被配置為保護(hù)第二類型的電路。作為示意，第一類型的電路可為低壓電路，例如，具有小于大約1.5V (例如，0.8V-1.2V)的驅(qū)動電壓，而第二類型的電路可為高壓電路，例如，具有大于約1.5V (例如，3V-20V)的驅(qū)動電壓。在某些實(shí)施方式中，第一組器件和第二組器件可耦接在相同的電壓干線(如圖所示)之間或者耦接至不同的電壓干線。
[0054]圖4A-圖4B不出了根據(jù)本發(fā)明可選實(shí)施方式的場發(fā)射ESD裝置,其中，圖4A不出了剖視圖，并且其中圖4B示出了頂視圖。
[0055]參照圖4A，多個(gè)溝槽120設(shè)置在基板50中。在各種實(shí)施方式中，多個(gè)溝槽120可具有至少I μ m的深度。在各種實(shí)施方式中，多個(gè)溝槽120可具有大約I μ m到大約10 μ m的深度。在一個(gè)或多個(gè)實(shí)施方式中，多個(gè)溝槽120可具有大約I μπι到大約5 μπι的深度。在一些實(shí)施方式中，多個(gè)溝槽120可具有大約0.5μπι到大約Ιμπι的深度。
[0056]多個(gè)溝槽120的側(cè)壁內(nèi)襯有側(cè)壁間隔件130，從而形成溝槽隔離區(qū)域60。側(cè)壁間隔件130可包括絕緣材料，例如，電介質(zhì)。在一個(gè)或多個(gè)實(shí)施方式中，側(cè)壁間隔件130可包括氮化物，例如，氮化硅。在可選的實(shí)施方式中，側(cè)壁間隔件130可包括氧化物，例如，二氧化硅。
[0057]多個(gè)溝槽120延伸到間隙30內(nèi)，該間隙30具有氣球狀的側(cè)壁35。多個(gè)溝槽120的相鄰溝槽的相鄰側(cè)壁35相交，以形成邊緣25。因此，多個(gè)溝槽120的相鄰溝槽封閉第一發(fā)射極/集電極區(qū)域21。
[0058]側(cè)壁間隔件130有助于將第一發(fā)射極/集電極區(qū)域21和相鄰的第一發(fā)射極/集電極區(qū)域21以及第二發(fā)射極/集電極區(qū)域22分離。偵彳壁間隔件130延伸到間隙30內(nèi)，以確保良好地隔離，并且防止從邊緣25的側(cè)壁中發(fā)出場發(fā)射。同樣，間隙30的底部側(cè)壁35相交，以形成第二發(fā)射極/集電極區(qū)域22的邊緣25。
[0059]間隙30和多個(gè)溝槽120可由掩模層80和覆蓋層90密封。第一發(fā)射極/集電極區(qū)域21可與第一接觸焊盤65耦接，而第二發(fā)射極/集電極區(qū)域22可通過背面導(dǎo)電層70和/或通過第二接觸焊盤75 (與第二接觸焊盤75)耦接。
[0060]圖4Β示出了場發(fā)射ESD裝置的頂視圖，其中，多個(gè)場發(fā)射器件20由側(cè)壁間隔件130并且另外由隔離溝槽160分離。圖4Β還示出了多個(gè)溝槽的相鄰溝槽的側(cè)壁35相交從而形成多個(gè)場發(fā)射器件20的邊緣25。
[0061]在某些實(shí)施方式中，第一接觸焊盤65可形成為指狀結(jié)構(gòu)，而第二接觸焊盤可被設(shè)置為與隔離溝槽160平行和/或垂直。
[0062]圖5Α-圖5F示出了根據(jù)本發(fā)明實(shí)施方式的在各個(gè)制造階段的場發(fā)射器件。
[0063]參照圖5Α，多個(gè)溝槽120形成在基板50內(nèi)。硬掩模層110可沉積在基板50上。可選地，可使用軟掩模層(例如，抗蝕劑)來代替硬掩模層110。在蝕刻溝槽之后，可去除這種掩模層。在各種實(shí)施方式中，硬掩模層110可包括單層或多層。在隨后的溝槽蝕刻工藝中，硬掩模層110保護(hù)基板50。
[0064]可根據(jù)蝕刻工藝的選擇性選擇硬掩模層110。在各種實(shí)施方式中，硬掩模層110可包括無機(jī)介電層，例如，二氧化娃層。在一個(gè)實(shí)施方式中，硬掩模層110可包括氮化娃。在可選的實(shí)施方式中，硬掩模層110可包括酰亞胺層。
[0065]在各種實(shí)施方式中，硬掩模層110可具有大約IOOnm到大約500nm的厚度。在一個(gè)或多個(gè)實(shí)施方式中，硬掩模層Iio可具有大約IOOnm到大約300nm的厚度。在一個(gè)或多個(gè)實(shí)施方式中，硬掩模層110可具有大約IOOnm到大約2000nm的厚度。在各種實(shí)施方式中，可使用沉積技術(shù)形成或涂覆硬掩模層110。硬掩模層110的形成可包括烘焙工藝?？刮g劑層可沉積在硬掩模層110上并且使用傳統(tǒng)光刻進(jìn)行圖案化。在圖案化處理中，可調(diào)節(jié)多個(gè)溝槽120之間的間距。使用圖案化的抗蝕劑層，如圖5A中所示將硬掩模層110圖案化。
[0066]通過使用圖案化的硬掩模層110，使用蝕刻工藝(例如，反應(yīng)式離子蝕刻工藝)在基板50內(nèi)形成多個(gè)溝槽120。
[0067]參照圖5B，在基板50之上沉積絕緣層。使用各向異性蝕刻工藝蝕刻絕緣層，以從圖案化的硬掩模層Iio的頂部表面去除絕緣層，從而形成側(cè)壁間隔件130。在一個(gè)或多個(gè)實(shí)施方式中，側(cè)壁間隔件130包括氧化物，例如，二氧化硅。在其他實(shí)施方式中，側(cè)壁間隔件130可包括氮化物(例如，氮化硅)，并且在一個(gè)或多個(gè)實(shí)施方式中，包括其他絕緣材料。
[0068]接下來參照圖5C，基板50被暴露向各向同性蝕刻工藝。選擇各向同性蝕刻的化學(xué)齊U，以蝕刻基板50，而不會顯著地蝕刻側(cè)壁間隔件130。在一個(gè)或多個(gè)實(shí)施方式中，包括硝酸和氫氟酸的蝕刻劑可用于蝕刻基板50。由于蝕刻的各向同性性質(zhì),垂直并且橫向地蝕刻基板50。例如，蝕刻橫向地切去側(cè)壁間隔件130的下部。根據(jù)多個(gè)溝槽120的相鄰溝槽之間的間距，相鄰溝槽的橫向蝕刻前部可相交，這形成第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22的邊緣25。這就導(dǎo)致形成了第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22的楔形邊緣25 (還參見圖4B)。各向同性蝕刻工藝可定時(shí)，以在第一發(fā)射極/集電極區(qū)域21和第二發(fā)射極/集電極區(qū)域22的邊緣25之間加工出所需形狀和間隙距離。
[0069]接下來如圖中所示，密封多個(gè)溝槽120和間隙30。覆蓋層90可形成在基板50之上?？蛇x地，在一些實(shí)施方式中，在沉積覆蓋層90之前，可去除剩余的硬掩模層110。使用氣相沉積工藝(例如，高密度等離子體(HDP)化學(xué)氣相沉積(CVD)工藝以及旋涂工藝)可形成覆蓋層90。在各種實(shí)施方式中，覆蓋層90可包括氧化物(例如，HTP氧化物)、摻雜玻璃(例如，BPSG、PSG以及BSG)以及其他材料。在一個(gè)或多個(gè)實(shí)施方式中，可使用旋涂，涂覆摻雜玻璃。旋涂玻璃可沉積為半固體，然后，烘焙并且固化，以形成覆蓋層90。在各種實(shí)施方式中，小心確保密封工藝不填充間隙30和多個(gè)溝槽120。
[0070]參照圖5E，將覆蓋層90和任何剩余的硬掩模層110圖案化，以形成開口 140以用于接觸。使用傳統(tǒng)光刻工藝，可進(jìn)行圖案化，例如，通過沉積光致抗蝕劑層并且使該光致抗蝕劑層圖案化。
[0071]接下來如圖5F中所示，在開口 140內(nèi)形成接觸。第一接觸焊盤65形成在第一發(fā)射極/集電極區(qū)域21之上，而第二接觸焊盤75可用于與第二發(fā)射極/集電極區(qū)域22接觸。在一個(gè)實(shí)施方式中，第一接觸焊盤65和第二接觸焊盤75可包括鋁。在可選的實(shí)施方式中，第一接觸焊盤65和第二接觸焊盤75可包括銅。在一些實(shí)施方式中，在沉積鋁和銅之前，可沉積阻擋金屬襯，例如，氮化鈦、氮化鉭和/或鎢。在一些實(shí)施方式中，第一和第二接觸焊盤65和75也可包括焊料材料。例如，在一些實(shí)施方式中，可在第一和第二接觸焊盤65和75上涂覆焊料材料，以促進(jìn)隨后的焊接接合處理。例如，在一個(gè)實(shí)施方式中，在第一和第二接觸焊盤65和75之上可形成鉛(Pb)層，隨后形成錫(Sn)層。其他示例包括SnAg、SnPbAg,SnPb、PbAg、PbIn以及無鉛材料,例如，SnB1、SnAgCu、SnTn以及SiZn。在各種實(shí)施方式中，可沉積其他合適的材料。
[0072]背面導(dǎo)電層70可沉積在基板50的背面。在一些實(shí)施方式中，在沉積背面導(dǎo)電層70之前，可使基板50變薄。在一個(gè)實(shí)施方式中，該結(jié)構(gòu)的頂部可與圖4B的頂部相似。
[0073]圖6A-圖6J示出了根據(jù)本發(fā)明可選實(shí)施方式的在各個(gè)處理階段的場發(fā)射器件。
[0074]與以上實(shí)施方式不同，在該實(shí)施方式中，在形成場發(fā)射區(qū)域(例如，邊緣和間隙)之前，進(jìn)行金屬化。
[0075]參照圖6A，在基板50中形成多個(gè)窄溝槽115。多個(gè)窄溝槽115包括由臺面125分開的相鄰溝槽。在各種實(shí)施方式中，如以上實(shí)施方式中所述，可通過形成硬掩模層110，使硬掩模層110圖案化，并且使用圖案化的硬掩模層110蝕刻基板50，來形成多個(gè)窄溝槽115。
[0076]在各種實(shí)施方式中，多個(gè)窄溝槽115可具有大約I μ m到大約ΙΟμπι的深度。在一個(gè)或多個(gè)實(shí)施方式中，多個(gè)窄溝槽115可具有大約I μ m到大約5 μ m的深度。在一些實(shí)施方式中，多個(gè)窄溝槽115可具有大約0.5μπι到大約Ιμπι的深度。
[0077]參照圖6Β，絕緣層135沉積在基板50之上。形成絕緣層135以填充多個(gè)窄溝槽115。在一個(gè)實(shí)施方式中，絕緣層135可包括氮化物材料，例如，氮化硅。在其他實(shí)施方式中，絕緣層135可包括介電材料，例如，高介電常數(shù)(h1-k)介電材料，具有與二氧化硅不同的蝕刻速率。例如，在一個(gè)實(shí)施方式中，絕緣層135可包括二氧化鉿。
[0078]接下來如圖6C中所示，使絕緣層135圖案化，以用于進(jìn)行金屬化。具體地，將絕緣層135圖案化，以形成開口 140，以用于形成觸點(diǎn)。接下來參照圖6D，在開口 140內(nèi)形成第一接觸焊盤65和第二接觸焊盤75。
[0079]如圖6E中所不,在金屬化層上沉積掩模層150。例如,使用形成溝槽開口 165的光刻技術(shù)使掩模層150圖案化。參照圖6F，例如，使用各向異性蝕刻工藝(例如，反應(yīng)離子蝕亥IJ)蝕刻露出的絕緣層135。
[0080]參照圖6G，使用圖案化的掩模層150，在基板50內(nèi)蝕刻多個(gè)溝槽120。如以上實(shí)施方式中所述，蝕刻工藝可為各向異性蝕刻，例如，反應(yīng)離子蝕刻。與在以上實(shí)施方式中一樣，進(jìn)行各向同性蝕刻以形成間隙30 (圖6H)。如上所述，相鄰溝槽之間的間隙30的側(cè)壁35相交在楔形邊緣25中，這些邊緣形成多個(gè)場發(fā)射器件20。
[0081]如圖61中所不,例如,通過蝕刻工藝去除掩模層150。與上述實(shí)施方式中一樣，可選地，可從背面使基板50變薄，并且可根據(jù)需要進(jìn)行進(jìn)一步加工。
[0082]圖6J示出了在該處理階段的多個(gè)場發(fā)射器件的頂視圖。如圖所示，多個(gè)場發(fā)射器件20中的每個(gè)包括楔形邊緣25，該邊緣形成在多個(gè)溝槽120中的相鄰溝槽之間。多個(gè)場發(fā)射器件20由側(cè)壁間隔件130和隔離溝槽160分離。
[0083]與上述實(shí)施方式相似，第一接觸焊盤65可形成為單個(gè)結(jié)構(gòu)，而第二接觸焊盤75可形成在多個(gè)場發(fā)射器件20周圍。
[0084]圖7A-圖7C示出了根據(jù)本發(fā)明可選實(shí)施方式的場發(fā)射器件。
[0085]在圖5和圖6中所描述的這個(gè)處理階段，多個(gè)場發(fā)射器件20可設(shè)置在半導(dǎo)體晶片內(nèi)。如果這樣，可切割半導(dǎo)體晶片以形成單獨(dú)的管芯(die小片)或芯片，例如，包括多個(gè)場發(fā)射器件20的芯片55。
[0086]在一些實(shí)施方式中，可進(jìn)一步處理圖4或圖5F中所示的結(jié)構(gòu)，以形成在圖7A和圖7B中所示的芯片55。例如，使用蝕刻工藝可去除覆蓋層90，從而露出多個(gè)溝槽120和間隙30?？蛇x地，圖61和6K中所示的結(jié)構(gòu)可用于形成芯片55。
[0087]與上述實(shí)施方式不同，在該實(shí)施方式中，第一接觸焊盤65可不形成為指狀結(jié)構(gòu)。確切地說，多個(gè)場發(fā)射器件20的第一接觸焊盤65可通過封裝件內(nèi)的導(dǎo)電層耦接。
[0088]參照圖7C，在各種實(shí)施方式中，在封裝過程中，可氣密地密封間隙30和多個(gè)溝槽120。在一個(gè)或多個(gè)實(shí)施方式中，芯片55位于層壓板250之上,該層壓板可為印刷電路板。芯片55在倒裝芯片構(gòu)造中位于層壓板250之上，從而第一接觸焊盤65和第二接觸焊盤75面向?qū)訅喊?50。在各種實(shí)施方式中，芯片55上的第一接觸焊盤65和第二接觸焊盤75可使用焊料材料或?qū)щ娔z而附接至層壓板250上的相應(yīng)焊盤。多個(gè)場發(fā)射器件20的單獨(dú)的第一接觸焊盤65可通過層壓板耦接一起，并且可具有第一表面接觸焊盤260。同樣，第二接觸焊盤75可在層壓板250上具有第二表面接觸焊盤270。密封劑210可形成在芯片55周圍以及層壓板250之上，從而密封間隙30和多個(gè)溝槽120。
[0089]圖8A-8G示出了根據(jù)本發(fā)明可選實(shí)施方式的在各個(gè)制造階段的場發(fā)射器件。
[0090]在該實(shí)施方式中，氧化工藝用于形成多個(gè)場發(fā)射器件的楔形邊緣。參照圖8A，與上述實(shí)施方式中一樣，形成圖案化的硬掩模層Iio和多個(gè)溝槽120。接下來，在多個(gè)溝槽120內(nèi)沉積抗氧化襯(liner)310。在一個(gè)實(shí)施方式中，抗氧化襯310可包括氮化物材料，例如，氮化硅。在各種實(shí)施方式中，可將抗氧化襯310沉積為襯。使用氣相沉積工藝(例如，物理氣相沉積、化學(xué)氣相沉積、等離子體增強(qiáng)化學(xué)氣相沉積和其他沉積工藝)可沉積抗氧化襯310。使用例如各向異性蝕刻工藝，從多個(gè)溝槽120的底部表面中去除抗氧化襯310，從而形成包括抗氧化襯310的側(cè)壁間隔件。
[0091]接下來參照圖8B，將基板50暴露給氧化工藝。由抗氧化襯310和硬掩模層110覆蓋的基板50的區(qū)域依然免受氧化處理，而基板50中暴露給氧化處理的區(qū)域形成嵌入式氧化層320。在各種實(shí)施方式中，可使用干法或濕法氧化工藝，執(zhí)行氧化工藝。在各種實(shí)施方式中，可在大約600° C到大約900° C的溫度下執(zhí)行氧化工藝。
[0092]接下來如圖SC中所示，去除嵌入式氧化層320，以形成間隙30。在各種實(shí)施方式中，可使用對于嵌入式氧化層320是選擇性的各向同性濕法蝕刻工藝，去除嵌入式氧化層320。在一個(gè)或多個(gè)實(shí)施方式中，可使用氫氟酸(例如，氫氟酸和水的組合)蝕刻嵌入式氧化層320?？蛇x地，在一些實(shí)施方式中，可使用緩沖HF來去除嵌入式氧化層320。
[0093]接下來參照圖8D，密封多個(gè)溝槽120和間隙30。在一個(gè)實(shí)施方式中，如上述實(shí)施方式中所述，覆蓋層90可形成在基板50之上?？蛇x地，在外延工藝中，可露出暴露的基板50，以形成外延覆蓋層90，由于生長過程的多面性，該覆蓋層密封多個(gè)溝槽。
[0094]參照圖8E，如上述實(shí)施方式中所述，使覆蓋層90圖案化，以用于接觸開口 140。
[0095]圖8F和SG示出了在形成多個(gè)觸點(diǎn)之后的場發(fā)射器件，其中，圖8F示出了剖視圖，并且其中，圖8G示出了頂視圖。如圖8F中所示，在用于觸點(diǎn)的開口 140內(nèi)形成包括第一接觸焊盤65和第二接觸焊盤75的多個(gè)觸點(diǎn)。圖SG示出了在圖8F中形成的場發(fā)射器件的頂視圖，并且如上所述，示出了隔離溝槽160。
[0096]圖9A-圖9E示出了根據(jù)本發(fā)明可選實(shí)施方式的在各個(gè)制造階段的場發(fā)射器件。
[0097]雖然上述實(shí)施方式在基板類型方面的靈活性更大，但是該實(shí)施方式包括基板50，該基板包括絕緣體上半導(dǎo)體基板。因此，如圖9A中所示，基板50包括設(shè)置在其內(nèi)的絕緣體層51。[0098]與上述實(shí)施方式相似，沉積硬掩模層110并且使其圖案化。使用圖案化的硬掩模層110，在基板50內(nèi)形成多個(gè)溝槽120。
[0099]接下來參照圖9B，執(zhí)行濕法蝕刻工藝以形成空腔180，該空腔設(shè)置在基板50內(nèi)。在各種實(shí)施方式中，濕法蝕刻選擇性去除絕緣體層51。蝕刻工藝的蝕刻時(shí)間可設(shè)置為控制橫向蝕刻量。
[0100]參照圖9C，對基板進(jìn)行各向異性蝕刻，以形成間隙30。與上述實(shí)施方式不同，在該實(shí)施方式中，選擇沿著某些晶體方向更快速地進(jìn)行蝕刻的蝕刻劑。例如，在一個(gè)實(shí)施方式中，選擇蝕刻劑，其沿著{100}面比沿著{110}面更快速地進(jìn)行蝕刻，沿著{110}面比沿著{111}面更快速地進(jìn)行蝕刻。結(jié)果，蝕刻工藝露出{111}面，這些面為具有最慢蝕刻速率的平面。在各種實(shí)施方式中，可使用氫氧化物(例如，K0H、Na0H、Ce0H、Rb0H、NH40H)以及四甲基氫氧化銨(TMAH，其為(CH3) 4Ν0Η)，進(jìn)行各向異性晶體蝕刻。
[0101]在一個(gè)實(shí)施方式中，可如以上實(shí)施方式中所述，形成覆蓋層以密封間隙30，并且可使該覆蓋層圖案化以形成觸點(diǎn)。
[0102]可選地，如圖9D中所示，觸點(diǎn)可直接形成在基板50之上，而不進(jìn)一步圖案化。在一個(gè)或多個(gè)實(shí)施方式中，可去除任何剩余的硬掩模層110。
[0103]接下來如圖9E中所示，可在基板50的正面和背面上形成正面和背面金屬化層。正面和背面金屬化層可包括正面導(dǎo)電層70、第一接觸焊盤65以及第二接觸焊盤75。在一個(gè)或多個(gè)實(shí)施方式中，正面和背面金屬化層可直接沉積在基板50的表面之上。可選地，可在基板50的金屬化層之間引入阻擋層。在一個(gè)實(shí)施方式中，正面和背面金屬化層可包括鋁、銅、鎢和/或鈦。在一個(gè)或多個(gè)實(shí)施方式中，正面和背面金屬化層可包括硅化物材料，例如，鎳、鈦、鈷、鎢、鉭、鉬、銀等。在一個(gè)或多個(gè)實(shí)施方式中，正面和背面金屬化層可包括金屬氮化物。
[0104]圖1OA和IOB示出了根據(jù)本發(fā)明可選實(shí)施方式的在各個(gè)制造階段的場發(fā)射器件。
[0105]參照圖10A，如上述實(shí)施方式中所述，形成多個(gè)溝槽120。然而，多個(gè)溝槽120包括具有第一臨界尺寸Wl的第一組溝槽和具有第二臨界尺寸W2的第二組溝槽。接下來，執(zhí)行在圖5B-5C中所描述的工藝，以形成多個(gè)場發(fā)射器件20。如上所述，可繼續(xù)隨后的處理，例如，如圖5B-5K。
[0106]接下來如圖1OB中所示，由于多個(gè)溝槽120中的第一溝槽和第二組溝槽之間的溝槽寬度不同，所以形成與第二組場發(fā)射器件32不同的第一組場發(fā)射器件31。第一組場發(fā)射器件31在楔形邊緣25之間可具有第一距離dl，而第二組場發(fā)射器件32在楔形邊緣25之間可具有第二距離d2。由于形成間隙30的各向異性蝕刻的蝕刻速率不同，所以第二距離d2可大于第一距離dl。
[0107]圖11示出了根據(jù)本發(fā)明可選實(shí)施方式的在制造期間的場發(fā)射器件。
[0108]同樣，在另一個(gè)實(shí)施方式中，可通過改變溝槽之間的距離，形成第一和第二組場發(fā)射器件31和32。如圖所示，第一節(jié)距pi比第二節(jié)距p2大，這就造成第一組場發(fā)射器件31的第一距離dl小于第二組場發(fā)射器件32的第二距離d2。
[0109]因此，以上關(guān)于圖10和11所描述的實(shí)施方式能夠改變場發(fā)射器件的間隙距離，而不增加額外的圖案化步驟。
[0110]圖12A-圖12D示出了根據(jù)本發(fā)明的可選實(shí)施方式的在制造期間的場發(fā)射器件。[0111]該實(shí)施方式遵循圖5中所示的處理步驟。但是與圖5不同，在該實(shí)施方式中，特征的大小不同。
[0112]圖12A-1示出了頂視圖，并且圖12A-2示出了在形成多個(gè)溝槽120之后的場發(fā)射器件陣列的剖視圖。如圖5A中所示，沉積硬掩模層110并且使其圖案化，以形成支柱145。
[0113]如圖12B中所示，沿著多個(gè)溝槽120的側(cè)壁形成側(cè)壁間隔件。
[0114]參照作為頂視圖的圖12C-1以及作為剖視圖的圖12C-2，進(jìn)行各向異性蝕刻，以形成間隙30和尖端425。與上述實(shí)施方式不同，各向同性蝕刻從支柱145的四個(gè)角落均等地進(jìn)行(如圖12C-2中的箭頭所示)，從而形成零維尖端，而非與上述實(shí)施方式中一樣的一維邊緣。
[0115]如圖12D中所示，與在上述實(shí)施方式中一樣，觸點(diǎn)可形成在基板50之上。單獨(dú)的場發(fā)射器件可使用金屬化互連。例如，多個(gè)金屬線465可與共同的第一接觸焊盤65耦接。因此，可形成場發(fā)射器件陣列。在一個(gè)或多個(gè)實(shí)施方式中，還可使用在圖6-11中所示的實(shí)施方式制造該實(shí)施方式。
[0116]圖13A和13B示出了根據(jù)本發(fā)明實(shí)施方式的包括場發(fā)射器件的芯片級封裝。
[0117]參照圖13A,在一個(gè)或多個(gè)實(shí)施方式中,各種實(shí)施方式中描述的場發(fā)射器件可封裝為芯片級封裝。例如，在一個(gè)或多個(gè)實(shí)施方式中，導(dǎo)電蓋410或?qū)щ姲蹇珊附拥桨▓霭l(fā)射器件的芯片55的接觸焊盤。如上所述，導(dǎo)電蓋410還可氣密地密封芯片55中的間隙30和多個(gè)溝槽120。
[0118]圖14示出了根據(jù)本發(fā)明實(shí)施方式的包括包含場發(fā)射器件的芯片的引線框架封裝。
[0119]引線框架500可包括芯片襯墊(paddle) 520和多個(gè)引線510。包括多個(gè)場發(fā)射器件的芯片55電耦接至多個(gè)引線510，例如，使用接合線530，并且也可電耦接至芯片襯墊520。芯片55可密封在密封劑210內(nèi)。
[0120]圖15示出了根據(jù)本發(fā)明實(shí)施方式的無引線表面安裝器件封裝。
[0121 ] 在一個(gè)實(shí)施方式中，芯片55可被封裝為薄小型無弓I線封裝(TSLP)件，其具有表面安裝觸點(diǎn)610和620。芯片55可被密封在密封劑210內(nèi)。
[0122]圖16A和16B示出了根據(jù)本發(fā)明實(shí)施方式的帽式(cap)封裝。
[0123]參照圖16A，帽式封裝具有帽710和用于提供觸點(diǎn)的印刷電路板720。包括多個(gè)場發(fā)射器件的芯片55可附接在帽710和印刷電路板720之間。
[0124]圖16B示出了可選的實(shí)施方式，其還示出了散熱器。在各種實(shí)施方式中，在散熱器350可通過熱層360附接至帽710，并且同樣，另一個(gè)散熱器可附接至層壓板250時(shí)，帽封裝提供雙面冷卻。
[0125]芯片55在倒裝芯片構(gòu)造中放置在層壓板250之上，從而第一接觸焊盤65和第二接觸焊盤75面向?qū)訅喊?50。在各種實(shí)施方式中，芯片55上的第一接觸焊盤65和第二接觸焊盤75可使用焊料材料或?qū)щ姼喔浇又翆訅喊?50上的相應(yīng)焊盤。層壓板可具有用于第一接觸焊盤65的第一表面接觸焊盤260和用于第二接觸焊盤75的第二表面接觸焊盤270。密封劑210可形成在芯片55周圍或者層壓板250之上，從而密封間隙30和多個(gè)溝槽120。
[0126]雖然已經(jīng)參照說明性實(shí)施方式描述了本發(fā)明，但是該描述并非旨在以限制的意義進(jìn)行解釋。在參考說明書時(shí)，說明性實(shí)施方式以及本發(fā)明的其他方式的各種修改和組合對于本領(lǐng)域的技術(shù)人員是顯而易見的。作為例示，在各種實(shí)施方式中，在圖1-圖16中所描述的實(shí)施方式可彼此相結(jié)合。因此，其目的在于，所附權(quán)利要求包含任何這種修改或?qū)嵤┓绞健?br> [0127]雖然已經(jīng)詳細(xì)地描述了本發(fā)明及其優(yōu)點(diǎn)，但是應(yīng)理解的是，在不背離所附權(quán)利要求所限定的本發(fā)明的精神和范圍的情況下，可對其進(jìn)行各種變化、替代以及變更。例如，本領(lǐng)域的技術(shù)人員容易理解的是，本文中所描述的許多特征、功能、工藝以及材料可變化，同時(shí)依然在本發(fā)明的范圍內(nèi)。
[0128]而且，本申請的范圍并非旨在限于在本說明書中所描述的工藝、機(jī)器、制造品、組合物、手段、方法以及步驟的特定實(shí)施方式。通過本發(fā)明的公開內(nèi)容，本領(lǐng)域的技術(shù)人員容易理解的是，根據(jù)本發(fā)明，可利用目前已有的或隨后要研制的工藝、機(jī)器、制造品、組合物、手段、方法、或步驟，其與在本文中所描述的相應(yīng)實(shí)施方式執(zhí)行基本上相同的功能或?qū)崿F(xiàn)基本上相同的結(jié)果。因此，所附權(quán)利要求旨在在其范圍內(nèi)包括這種工藝、機(jī)器、制造品、組合物、手段、方法、或步驟。
【權(quán)利要求】
1.一種電子裝置，包括: 第一發(fā)射極/集電極區(qū)域，所述第一發(fā)射極/集電極區(qū)域設(shè)置在基板中并具有第一邊 緣/尖端； 第二發(fā)射極/集電極區(qū)域，所述第二發(fā)射極/集電極區(qū)域設(shè)置在所述基板中并具有第_.邊緣/尖立而;以及 間隙，分離所述第一邊緣/尖端和所述第二邊緣/尖端，所述第一發(fā)射極/集電極區(qū)域、所述第二發(fā)射極/集電極區(qū)域以及所述間隙形成第一場發(fā)射器件。
2.根據(jù)權(quán)利要求1所述的裝置，進(jìn)一步包括: 第三發(fā)射極/集電極區(qū)域，所述第三發(fā)射極/集電極區(qū)域設(shè)置在所述基板中并具有第三邊緣/尖端； 第四發(fā)射極/集電極區(qū)域，所述第四發(fā)射極/集電極區(qū)域設(shè)置在所述基板中并具有第四邊緣/尖端；以及 第二間隙，分離所述第三邊緣/尖端和所述第四邊緣/尖端，所述第三發(fā)射極/集電極區(qū)域、所述第四發(fā)射極/集電極區(qū)域以及所述第二間隙形成第二場發(fā)射器件，其中，所述第一場發(fā)射器件和所述第二場發(fā)射器件形成場發(fā)射器件陣列的一部分。
3.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一邊緣/尖端和所述第二邊緣/尖端為尖頭區(qū)域。
4.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一邊緣/尖端和所述第二邊緣/尖端為楔形區(qū)域。
5.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一邊緣/尖端和所述第二邊緣/尖端指向彼此。
6.根據(jù)權(quán)利要求1所述的裝置，其中，所述第一邊緣/尖端和所述第二邊緣/尖端具有大約相同的長度，并且其中，所述第一邊緣/尖端的長度為約0.5 y m至約1_。
7.根據(jù)權(quán)利要求1所述的裝置，其中，所述基板包括半導(dǎo)體。
8.根據(jù)權(quán)利要求7所述的裝置，其中，所述半導(dǎo)體包括硅。
9.根據(jù)權(quán)利要求1所述的裝置，其中，所述基板包括金屬。
10.一種電子裝置，包括: 第一溝槽，設(shè)置在基板中； 第一空腔，在所述基板中設(shè)置在所述第一溝槽下面； 第二溝槽，鄰近所述第一溝槽；以及 第二空腔，在所述基板中設(shè)置在所述第二溝槽下面，其中，所述第一空腔與所述第二空腔相交于第一邊緣/尖端和第二邊緣/尖端處，并且其中，所述第一邊緣/尖端和所述第二邊緣/尖端形成場發(fā)射器件的一部分。
11.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括: 第一隔離襯，設(shè)置在所述第一溝槽的側(cè)壁上；以及 第二隔離襯，設(shè)置在所述第二溝槽的側(cè)壁上。
12.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括: 覆蓋層，密封所述第一溝槽和所述第二溝槽。
13.根據(jù)權(quán)利要求10所述的裝置，其中，所述基板為絕緣體上半導(dǎo)體基板，并且其中，所述第一空腔和所述第二空腔包括沿著特定晶面定向的側(cè)壁。
14.根據(jù)權(quán)利要求13所述的裝置，其中，所述特定晶面包括{111}面。
15.根據(jù)權(quán)利要求10所述的裝置，其中，所述第一空腔和所述第二空腔包括氣球狀的側(cè)壁。
16.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括第一接觸區(qū)域，設(shè)置在所述基板的位于所述第一溝槽和所述第二溝槽之間的主表面上，所述第一接觸區(qū)域與所述第一邊緣/尖端耦接。
17.根據(jù)權(quán)利要求16所述的裝置，進(jìn)一步包括第二接觸區(qū)域，設(shè)置在所述基板的所述主表面上，所述第二接觸區(qū)域與所述第二邊緣/尖端耦接。
18.根據(jù)權(quán)利要求10所述的裝置，其中，所述第一邊緣/尖端和所述第二邊緣/尖端為楔形區(qū)域。
19.根據(jù)權(quán)利要求10所述的裝置，其中，所述半導(dǎo)體包括硅。
20.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括: 引線框架，包括支撐所述場發(fā)射器件的多個(gè)引線； 接合線，使所述場發(fā)射器件與所述引線框架的引線耦接；以及 密封劑，設(shè)置在所述引線框架和所述場發(fā)射器件處。
21.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括:· 無引線框架，支撐所述場發(fā)射器件； 接合線，使所述場發(fā)射器件與所述無引線框架耦接；以及 密封劑，設(shè)置在所述無引線框架和所述場發(fā)射器件處。
22.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括: 帽，設(shè)置在所述場發(fā)射器件之上； 層壓板，設(shè)置在所述場發(fā)射器件的下面，其中，所述場發(fā)射器件設(shè)置在所述帽和所述層壓板之間；以及 密封劑，設(shè)置在所述場發(fā)射器件處。
23.根據(jù)權(quán)利要求10所述的裝置，進(jìn)一步包括: 層壓板，與所述場發(fā)射器件的觸點(diǎn)耦接；以及 密封劑，設(shè)置在所述層壓板和所述場發(fā)射器件處，其中，所述層壓板和所述密封劑氣密密封所述第一空腔和所述第二空腔。
24.一種形成電子裝置的方法，所述方法包括: 在基板中形成第一溝槽和第二溝槽；以及 通過在所述第一溝槽下面形成第一空腔并且在所述第二溝槽下面形成第二空腔，來形成第一邊緣/尖端和第二邊緣/尖端，其中，所述第一空腔與所述第二空腔相交從而形成所述第一邊緣/尖端和所述第二邊緣/尖端，其中，所述第一邊緣/尖端與所述第二邊緣/尖端相對，并且其中，所述第一邊緣/尖端和所述第二邊緣/尖端形成第一場發(fā)射器件的一部分。
25.根據(jù)權(quán)利要求24所述的方法，進(jìn)一步包括:在形成所述第一邊緣/尖端和所述第二邊緣/尖端之前，在所述第一溝槽的側(cè)壁上形成第一隔離襯并且在所述第二溝槽的側(cè)壁上形成第二隔離襯。
26.根據(jù)權(quán)利要求25所述的方法，其中，所述第一隔離襯和所述第二隔離襯包括氧化物。
27.根據(jù)權(quán)利要求25所述的方法，其中，在所述第一溝槽下面形成所述第一空腔并且在所述第二溝槽下面形成所述第二空腔包括:通過各向同性蝕刻工藝蝕刻由所述第一溝槽和所述第二溝槽露出的基板。
28.根據(jù)權(quán)利要求25所述的方法，其中，所述第一隔離襯和所述第二隔離襯包括氮化物。
29.根據(jù)權(quán)利要求28所述的方法，其中，在所述第一溝槽下面形成所述第一空腔并且在所述第二溝槽下面形成所述第二空腔包括:使被所述第一溝槽和所述第二溝槽露出的基板氧化。
30.根據(jù)權(quán)利要求25所述的方法，其中，在所述第一溝槽下面形成所述第一空腔并且在所述第二溝槽下面形成所述第二空腔包括:使用各向異性晶體蝕刻工藝。
31.根據(jù)權(quán)利要求25所述的方法，進(jìn)一步包括:在所述第一溝槽下面形成所述第一空腔并且在所述第二溝槽下面形成所述第二空腔之后，在所述基板之上形成觸點(diǎn)。
32.根據(jù)權(quán)利要求25所述的方法，進(jìn)一步包括:在所述第一溝槽下面形成所述第一空腔并且在所述第二溝槽下面形成所述第二空腔之前，在所述基板之上形成觸點(diǎn)。
33.根據(jù)權(quán)利要求25所述的方法，進(jìn)一步包括: 在所述基板中形成第三溝槽和第四溝槽；以及 通過在所述第三溝槽下面形成第三空腔并且在所述第四溝槽下面形成第四空腔，來形成第三邊緣和第四邊緣，其中，所述第三空腔與所述第四空腔相交從而形成所述第三邊緣和所述第四邊緣，其中，所述第三邊緣與所述第四邊緣相對，并且其中，所述第三邊緣和所述第四邊緣形成第二場發(fā)射器件的一部分。
34.根據(jù)權(quán)利要求33所述的方法，其中，所述第一場發(fā)射器件與所述第二場發(fā)射器件具有不同的間隙距離。
35.根據(jù)權(quán)利要求34所述的方法，其中，所述第一溝槽和所述第二溝槽之間的第一距離與第三溝槽和第四溝槽之間的第二距離不同。
36.根據(jù)權(quán)利要求34所述的方法，其中，所述第一溝槽和所述第二溝槽的第一直徑與所述第三溝槽和所述第四溝槽的第二直徑不同。
【文檔編號】H01L23/60GK103579026SQ201310314370
【公開日】2014年2月12日 申請日期:2013年7月24日 優(yōu)先權(quán)日:2012年7月25日
【發(fā)明者】阿爾方斯·德赫, 卡斯滕·阿倫斯, 安德烈·施門, 達(dá)米安·索伊卡 申請人:英飛凌科技股份有限公司