邏輯兼容的rram結(jié)構(gòu)和工藝的制作方法
【專利摘要】一種存儲單元和方法包括：穿過第一介電層中的第一開口共形地形成的第一電極、共形地形成在第一電極上的電阻層、共形地形成在電阻層上的間隔層、共形地形成在電阻層上的第二電極、以及共形地形成在第二電極上的第二介電層，第二介電層包括第二開口。第一介電層形成在包括第一金屬層的襯底上。第一電極和電阻層共同地包括超出第一開口延伸第一距離的第一唇狀區(qū)。第二電極和第二介電層共同地包括超出第一開口延伸第二距離的第二唇狀區(qū)。間隔層從第二距離延伸到第一距離。第二電極使用延伸穿過第二開口的通孔連接至第二金屬層。本發(fā)明還提供了邏輯兼容的RRAM結(jié)構(gòu)和工藝。
【專利說明】邏輯兼容的RRAM結(jié)構(gòu)和工藝
[0001]相關(guān)申請的交叉參考
[0002]本申請是于2012年11月12日提交的第13/674，193號美國專利申請的部分繼續(xù)案，其全部內(nèi)容結(jié)合于此作為參考。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明一般地涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地，涉及半導(dǎo)體器件及其形成方法。
【背景技術(shù)】
[0004]半導(dǎo)體集成電路工業(yè)在過去的幾十年里經(jīng)歷了快速發(fā)展。半導(dǎo)體材料和設(shè)計的技術(shù)進(jìn)步產(chǎn)生了日益更小和更復(fù)雜的電路。由于關(guān)于處理和制造的技術(shù)也經(jīng)歷了技術(shù)進(jìn)步，使得這些材料和設(shè)計進(jìn)步成為可能。在半導(dǎo)體演進(jìn)的過程中，由于能夠可靠地制造的最小部件的尺寸減小，所以每單位面積上的互連器件的數(shù)量增加。
[0005]半導(dǎo)體的很多技術(shù)進(jìn)步出現(xiàn)在存儲器件領(lǐng)域中。電阻式隨機(jī)存取存儲器(RRAM)是非易失性存儲器類型，其是用于存儲技術(shù)的更多進(jìn)步的一種可能候選。一般地，RRAM單元通常使用介電材料，雖然其正常絕緣的，但是其通過在應(yīng)用特定電壓之后所形成的細(xì)絲或傳導(dǎo)通路進(jìn)行導(dǎo)電。一旦形成細(xì)絲，就可以通過適當(dāng)?shù)厥┘拥碾妷簩υ摷?xì)絲進(jìn)行設(shè)置(即，再形成，導(dǎo)致跨過RRAM單元的較低電阻)或復(fù)位(B卩，斷開，在整個RRAM單元上生成高電阻)。低和高電阻狀態(tài)可以用于根據(jù)電阻狀態(tài)表示數(shù)字信號“I”或“0”，并且由此提供可以存儲比特位的非易失性存儲單元。
[0006]如同很多其他半導(dǎo)體產(chǎn)品那樣，嵌入式存儲器產(chǎn)品面臨制造時間和成本壓力。非常期望使用更少和/或更簡單的工藝步驟制造RRAM單元的能力。也非常期望可以至少部分地使用在器件的邏輯區(qū)域中同時形成期望結(jié)構(gòu)的一些相同的工藝步驟形成的RRAM單元。因此，期望提供改進(jìn)的RRAM單元結(jié)構(gòu)和制造工藝。

【發(fā)明內(nèi)容】

[0007]為了解決現(xiàn)有技術(shù)中所存在的缺陷，根據(jù)本發(fā)明的一方面，提供了一種形成在半導(dǎo)體器件中的存儲單元，所述存儲單元包括:第一電極，穿過第一介電層中的第一開口共形地形成，所述第一介電層形成在包括第一金屬層的襯底上，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸；電阻層，共形地形成在所述第一電極上；間隔層，共形地形成在所述電阻層上；第二電極，共形地形成在所述電阻層上；以及第二介電層，共形地形成在所述第二電極上，所述第二介電層包括第二開口 ；其中:所述第一電極和所述電阻層共同包括超出由所述第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)；所述第二電極和所述第二介電層共同包括超出由所述第一開口所限定的區(qū)域延伸第二距離的第二唇狀區(qū)；所述間隔層在所述電阻層上方從所述第二距離延伸到所述第一距離；以及所述第二電極使用延伸穿過所述第二開口的通孔連接至第二金屬層。
[0008]在該存儲單元中，所述第一唇狀區(qū)處于第一高度，所述第一高度不同于位于由所述第一開口所限定的區(qū)域中相應(yīng)的所述第一電極和所述電阻層的第二高度；以及其中，所述第二唇狀區(qū)處于第三高度，所述第三高度不同于所述第一高度、所述第二高度以及位于由所述第一開口限定的區(qū)域中相應(yīng)的所述第二電極和所述第二介電層的第四高度。
[0009]在該存儲單元中，所述第一電極包括選自由Pt、AlCu, TiN, Au、T1、Ta、TaN, W、WN和Cu所組成的組中的至少一種材料；所述第二電極包括選自由Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN和Cu所組成的組中的至少一種材料；所述第一介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至少一種材料；以及所述第二介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至少一種材料。
[0010]在該存儲單元中，所述電阻層包括選自由NiO、TiO、HfO, ZrO, ZnO, WO3> A1203、TaO,MoO以及CuO所組成的組中的至少一種材料。
[0011 ] 在該存儲單元中，所述第一介電層和所述第二介電層是停止層。
[0012]在該存儲單元中，所述第一電極的厚度在3nm和50nm之間改變；以及所述第二電極的厚度在3nm和50nm之間改變。
[0013]在該存儲單元中，所述電阻層的厚度在Inm和30nm之間改變。
[0014]在該存儲單元中，所述第一介電層的厚度在IOnm和50nm之間改變；以及所述第二介電層的厚度在IOnm和50nm之間改變。
[0015]在該存儲單元中，所述第二距離在IOnm和30nm之間改變；以及所述第一距離比所述第二距離長IOnm和30nm之間。
[0016]在該存儲單元中，所述間隔層包括選自由氧化物和氮化物所組成的組中的至少一種。
[0017]在該存儲單元中，所述第一距離和所述第二距離均介于IOnm和60nm之間。
[0018]在該存儲單元中，所述第一電極、所述電阻層以及所述第二電極形成在第三金屬化層的頂部和第四金屬化層的頂部之間，所述第三金屬化層是所述第一金屬層，并且所述第四金屬化層是所述第二金屬層。
[0019]在該存儲單元中，所述第一電極、所述電阻層以及所述第二電極形成在第四金屬化層的頂部和第五金屬化層的頂部之間，所述第四金屬化層是所述第一金屬層，并且所述第五金屬化層是所述第二金屬層。
[0020]在該存儲單元中，所述電阻層包括在IOOkQ和IOM Ω之間改變的高電阻狀態(tài)；以及所述電阻層包括在IkQ和IOOkQ之間改變的低電阻狀態(tài)。
[0021]根據(jù)本發(fā)明的另一方面，提供了一種形成存儲單元的方法，所述方法包括:形成包括第一金屬層的襯底；在所述襯底上形成第一介電層；穿過第一介電層中的第一開口形成共形的第一電極，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸；在所述第一電極上形成共形的電阻層；在所述電阻層上形成共形的間隔層；在所述電阻層上形成共形的第二電極；在所述第二電極上形成共形的第二介電層，所述第二介電層包括第二開口 ；以及使用延伸穿過所述第二開口的通孔將所述第二電極連接至第二金屬層；其中:用于形成所述共形的第一電極和所述共形的電阻層的步驟包括:形成超出由所述第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)；用于形成所述共形的第二電極和所述共形的第二介電層的步驟包括:形成超出由所述第一開口所限定的所述區(qū)域延伸第二距離的第二唇狀區(qū)；以及用于形成所述間隔層的步驟包括:在所述第二距離和所述第一距離之間在所述第二唇狀區(qū)下方的所述電阻層上形成所述間隔層。
[0022]在該方法中，所述第一唇狀區(qū)處于第一高度，所述第一高度不同于位于由所述第一開口所限定的所述區(qū)域中相應(yīng)的所述第一電極和所述電阻層的第二高度。
[0023]在該方法中，所述第二唇狀區(qū)處于第三高度，所述第三高度不同于所述第一高度、所述第二高度以及位于由所述第一開口所限定的所述區(qū)域中相應(yīng)的所述第二電極和所述第二介電層的第四高度。
[0024]在該方法中，所述第二距離短于所述第一距離。
[0025]在該方法中，用于形成所述共形的第一電極和所述共形的第二電極的步驟不包括化學(xué)-機(jī)械拋光(CMP)工藝。
[0026]根據(jù)本發(fā)明的又一方面，提供了一種半導(dǎo)體器件，包括:一個或多個存儲單元，所述一個或多個存儲單元中的每個都包括:第一電極，穿過第一介電層中的第一開口共形地形成，所述第一介電層形成在包括第一金屬層的襯底上，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸；電阻層，共形地形成在所述第一電極上；間隔層，共形地形成在所述電阻層上；第二電極，共形地形成在所述電阻層上；以及第二介電層，共形地形成在所述第二電極上，所述第二介電層包括第二開口；其中，所述第一電極和所述電阻層共同包括超出由所述第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)；所述第二電極和所述第二介電層共同包括超出由所述第一開口所限定的所述區(qū)域延伸第二距離的第二唇狀區(qū)；所述間隔層在所述電阻層上方從所述第二距離延伸到所述第一距離；所述第二電極使用延伸穿過所述第二開口的通孔連接至第二金屬層；所述第一唇狀區(qū)處于第一高度，所述第一高度不同于位于由所述第一開口所限定的所述區(qū)域中相應(yīng)的所述第一電極和所述電阻層的第二高度；以及所述第二唇狀區(qū)處于第三高度，所述第三高度不同于所述第一高度、所述第二高度以及位于由所述第一開口所限定的所述區(qū)域中相應(yīng)的所述第二電極和所述第二介電層的第四高度。
【專利附圖】

【附圖說明】
[0027]當(dāng)結(jié)合附圖進(jìn)行讀取時，通過以下詳細(xì)描述最好地理解本發(fā)明的多個方面。應(yīng)該強(qiáng)調(diào)的是，根據(jù)工業(yè)中的標(biāo)準(zhǔn)實踐，附圖中的各種部件未按比例繪制。事實上，為了論述的清楚起見，各種部件的尺寸可以被任意增加或減小。
[0028]圖1是示出第一 RRAM單元的截面圖的簡化示圖。
[0029]圖2是示出根據(jù)本發(fā)明的某些實施例的第二 RRAM單元的截面圖的簡化示圖。
[0030]圖3是示出根據(jù)本發(fā)明的一個實施例的用于制造圖2的RRAM單元的方法的簡化示圖。
[0031]圖4a至圖4i示出根據(jù)本發(fā)明的某些實施例的在各個制造工藝期間的第二 RRAM單元的截面圖的簡化示圖。
[0032]圖5是示出根據(jù)本發(fā)明的某些實施例的用于制造RRAM單元的方法的簡化示圖。
[0033]圖6a至圖6e示出根據(jù)本發(fā)明的某些實施例的在各個制造工藝期間的RRAM單元的截面圖的簡化示圖。
[0034]圖7是根據(jù)本發(fā)明的某些實施例的包括一個或多個RRAM單元和I/O電路的器件的簡化示圖。[0035]當(dāng)讀取以下詳細(xì)說明時，在以上簡單描述的附圖中所公開的各種部件對于本領(lǐng)域技術(shù)人員來說將變得更加明顯。在各個附圖所示的部件在兩幅或更多幅附圖之間是共同的情況下，為了清晰地進(jìn)行描述，使用相同的參考標(biāo)號。
【具體實施方式】
[0036]應(yīng)該理解，以下公開內(nèi)容提供用于實現(xiàn)本發(fā)明的不同特征的多個不同實施例和實例。以下描述部件和布置的特定實例，以簡化本發(fā)明。當(dāng)然，這些僅是實例并且不用于進(jìn)行限定。而且，以下說明書中的第一部件形成在第二部件上方或上可以包括第一部件和第二部件以直接接觸的方式形成的實施例，并且還可以包括在第一部件和第二部件之間形成的附加部件，使得第一部件和第二部件可以不直接接觸的實施例。為了簡單和清楚起見，可以按不同比例任意繪制附圖中的多種部件。
[0037]圖1是示出第一 RRAM單元100的截面圖的簡化示圖。如圖1所示，在包括具有嵌入式第一金屬層120的第一介電區(qū)110的襯底上形成第一 RRAM單兀100。第一金屬層120用于將RRAM單元100連接至半導(dǎo)體器件中的其他電路。RRAM單元100使用停止層130與第一介電區(qū)110隔離，其中，部分地去除停止層130以產(chǎn)生暴露第一金屬層120的開口。在暴露的第一金屬層120和停止層130上形成第一電極140。電阻層150形成在第一電極140上并且通常延伸到與第一電極140相同的寬度。第二電極160形成在電阻層150上。RRAM單元通過形成在第二金屬層190和第二電極160之間的通孔180連接至第二金屬層190。RRAM單元的上部嵌入第二介電區(qū)170中。
[0038]圖1還示出相同半導(dǎo)體器件的相應(yīng)邏輯區(qū)域中的一種可能結(jié)構(gòu)。例如，示出將嵌入第三介電區(qū)115中的第三金屬層125連接至第四金屬層195的互連通孔185。通孔185穿過停止層135連接第三金屬層125和第四金屬層195。通孔185可以基本嵌入第四介電區(qū)175中。
[0039]圖2是示出根據(jù)本發(fā)明的某些實施例的第二 RRAM單元200的截面圖的簡化示圖。如圖2所示，可以在包括具有嵌入式第一金屬層220的第一介電區(qū)210的襯底上形成第二RRAM單元200。第一金屬層220可以用作第一接觸件，并且用于將RRAM單元200連接至半導(dǎo)體器件中的其他電路。第一金屬層220可以位于包括第一金屬化層、第二金屬化層、第三金屬化層、第四金屬化層或第五金屬化層中的任一個的半導(dǎo)體器件的任一個金屬化層中。
[0040]第一停止層230形成在第一介電區(qū)210和第一金屬層220上方。去除第一停止層230的一部分，以生成可以暴露RRAM單元200的第一金屬層220的至少一部分的開口。在一些實施例中，第一停止層230的厚度通常介于IOnm和50nm之間。根據(jù)一些實施例，第一停止層230包括一種或多種電介質(zhì)。例如，一種或多種電介質(zhì)中的每種均選自由SiC、SiON、Si3N4等所組成的組。
[0041]第一電極240共形地形成在第一停止層230和暴露的第一金屬層220上方。第一電極240在暴露的第一金屬層220上方延伸，并且形成在第一停止層230的一部分上方延伸的唇狀區(qū)。在一些實施例中，唇狀區(qū)可以超出第一停止層230中的開口延伸在20nm和60nm之間改變的距離。在一些實施例中，第一電極240的厚度可以在3nm和50nm之間改變。在一些實施例中，第一電極240包括一種或多種金屬。例如,一種或多種金屬中的每種都選自由 Pt、AlCu、TiN、Au、T1、Ta、TaN, W、WN、Cu 等所組成的組。[0042]電阻層250共形地形成在第一電極240上方。電阻層250在第一電極240上方延伸并且形成延伸到與第一電極240基本相同寬度的唇狀區(qū)。在一些實施例中，電阻層250的厚度可以在Inm和30nm之間改變。在一些實施例中，電阻層250包括一種或多種金屬氧化物。例如，一種或多種金屬氧化物均選自由NiO、TiO、HfO, ZrO, ZnO, WO3> A1203、TaO、MoO,CuO等所組成的組。在一些實施例中，電阻層可以包括電阻率為約1014Ω._等級的Η--。根據(jù)一些實施例，電阻層250具有在IOOkQ和IOMΩ之間改變的高電阻狀態(tài)和在IkQ和IOOkQ之間改變的低電阻狀態(tài)。
[0043]第二電極260共形地形成在電阻層250上。第二電極260在電阻層250上方延伸并且形成在電阻層250的一部分上方延伸的唇狀區(qū)。在一些實施例中，唇狀區(qū)可以在電阻層250上方延伸到在電阻層250的相應(yīng)唇狀區(qū)的端部的IOnm至30nm內(nèi)。在一些實施例中，第二電極260的厚度可以在3nm和50nm之間改變。在一些實施例中，第二電極260包括一種或多種金屬。例如，一種或多種金屬中的每種都選自由Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN> Cu等所組成的組。
[0044]第二停止層270共形地形成在第二電極260上。第二停止層270在第二電極260上方延伸并且形成延伸到與第二電極260基本相同的寬度的唇狀區(qū)。從第二停止層270的中心區(qū)域去除第二停止層270的一部分，以暴露第二電極260的一部分，使得可以進(jìn)行電連接。在一些實施例中，第二停止層270的厚度可以在IOnm和50nm之間改變。根據(jù)一些實施例，第二停止層270包括一種或多種電介質(zhì)。例如,一種或多種電介質(zhì)中的每種都選自由SiC、SiON, Si3N4等所組成的組。
[0045]RRAM單元通過形成在第二金屬層290和第二電極260之間的通孔280連接至第二金屬層290。RRAM單元的上部嵌入第二介電區(qū)299中。第二金屬層290可以位于包括第二金屬化層、第三金屬化層、第四金屬化層、第五金屬化層或第六金屬化層中的任一個的半導(dǎo)體器件的任一個金屬化層中。
[0046]圖2還示出相同半導(dǎo)體器件的相應(yīng)邏輯區(qū)域中的一種可能結(jié)構(gòu)。例如，示出連接嵌入第三介電區(qū)215中的第三金屬層225的互連通孔285?；ミB通孔285穿過第三停止層235連接第三金屬層225和第四金屬層295?；ミB通孔285可以基本嵌入第四介電區(qū)298中。還如圖2所示，并排示出了 RRAM單元200和相應(yīng)邏輯區(qū)域，以示出半導(dǎo)體器件的多個區(qū)域中的多層之間的關(guān)系。例如，第一介電區(qū)210和第三介電區(qū)215可以是相同的，第一金屬層220和第三金屬層225可以位于半導(dǎo)體器件的相同金屬化層中，第一停止層230和第三停止層235可以是相同，第二介電區(qū)299和第四介電區(qū)298可以是相同，并且第二金屬層290和第四金屬層295可以位于半導(dǎo)體器件的相同金屬化層中。
[0047]如上所述并且這里進(jìn)一步強(qiáng)調(diào)的，圖2僅是實例，其不應(yīng)該不適當(dāng)?shù)叵薅?quán)利要求的范圍。本領(lǐng)域普通技術(shù)人員應(yīng)該認(rèn)識到多種改變、更改和修改。根據(jù)一些實施例，第一電極層240、電阻層250、第二電極層260、以及第二停止層270均形成在第一停止層230上方延伸基本相同距離的唇狀區(qū)。在一些實施例中，每個唇狀區(qū)都可以超出第一停止層230中的開口延伸在IOnm和60nm之間改變的距離。
[0048]圖3是示出根據(jù)本發(fā)明的一個實施例的用于制造圖2的RRAM單元200的方法300的簡化示圖。如圖3所示，方法300包括:用于提供具有第一金屬層的襯底的步驟305、用于形成第一停止層的步驟310、用于選擇性地去除第一停止層的步驟315、用于形成第一電極層的步驟320、用于形成電阻層的步驟325、用于形成第二電極層的步驟330、用于形成第二停止層的步驟335、用于選擇性地去除第二停止層和第二電極層的步驟340、以及用于選擇性地去除電阻層、第一電極以及第一停止層的步驟345、用于形成第二介電層的步驟350、用于形成通孔溝槽的步驟355、用于形成第二金屬層圖案的步驟360以及用于形成通孔和第二金屬層的步驟365。根據(jù)某些實施例，可以使用如本領(lǐng)域普通技術(shù)人員認(rèn)識到的步驟305至步驟365中的改變實施制造RRAM單元200的方法300。
[0049]以下參考圖4a至圖4i中的一系列截面圖來進(jìn)一步描述方法300，最終得到RRAM單元200。
[0050]圖4a示出根據(jù)本發(fā)明的某些實施例的襯底的截面圖的簡化示圖。在步驟305，如圖4a所示，提供具有第一金屬層220的襯底。襯底包括在RRAM單元的區(qū)域中嵌入第一介電區(qū)210中的第一金屬層220和嵌入第三介電區(qū)215中的相應(yīng)第三金屬層225。在一些實施例中，第一介電區(qū)210和第三介電區(qū)215可以是相同的，并且第一金屬層220和第三金屬層225可以位于襯底的相同金屬化層中。使用任一種合適工藝形成襯底，并且可以使用化學(xué)機(jī)械拋光(CMP)對該襯底首先進(jìn)行平坦化。
[0051]圖4b示出根據(jù)本發(fā)明的某些實施例的通過在其上形成第一停止層405而部分形成的RRAM單元的截面圖的簡化示圖。在工藝310中，如圖4b所示，第一停止層405形成在襯底上。在第一介電區(qū)210和第一金屬層220、以及第三介電區(qū)215和第三金屬層225上方形成第一停止層405。通常使用化學(xué)氣相沉積(CVD)或物理氣相沉積(PVD)形成第一停止層405。然而，在工藝310中可以使用任一種合適沉積工藝，以形成第一停止層405。在一些實施例中，第一停止層405的厚度可以介于IOnm和50nm之間。根據(jù)一些實施例,第一停止層405包括一種或多種電介質(zhì)。例如,一種或多種電介質(zhì)中的每種均選自由SiC、SiON、Si3N4等所組成的組。
[0052]圖4c示出根據(jù)本發(fā)明的某些實施例的通過選擇性地去除部分第一停止層405而部分形成的RRAM單元的截面圖的簡化示圖。在步驟315中，選擇性地去除第一停止層405的一部分，以形成如圖4c所示的開口 470。開口 470通常位于第一金屬層220的區(qū)域中，并且去除第一停止層405的一部分以暴露第一金屬層220的一部分以用于進(jìn)行進(jìn)一步加工。通常使用利用掩模的光刻工藝去除第一停止層405的該部分。例如，利用掩模的光刻工藝是涉及用光刻膠涂覆襯底、烘焙光刻膠、通過識別要去除材料以及要保留材料的區(qū)域的圖案掩模對光刻膠進(jìn)行曝光、對光刻膠進(jìn)行顯影以形成蝕刻圖案、使用濕或干蝕刻工藝蝕刻掉襯底的一部分以及去除光刻膠的多步驟工藝。根據(jù)一些實施例，可以使用干蝕刻工藝蝕刻第一停止層405，然而可以使用任何合適的蝕刻工藝。
[0053]圖4d示出根據(jù)本發(fā)明的某些實施例通過在其上形成第一電極層410而部分地形成的RRAM單元的截面圖的簡化示圖。在步驟320中，在第一停止層405和第一金屬層220上形成第一電極層410。通常使用CVD、PVD、或原子層沉積(ALD)形成第一電極層410。然而，可以在步驟320中使用任何合適沉積工藝，以形成第一電極層410。第一電極層410通常是共形的。在一些實施例中，通過形成共形的第一電極層410，通常避免了平坦化第一電極層410的CMP工藝步驟。在一些實施例中，第一電極層410的厚度通?？梢越橛?0nm和50nm之間。在一些實施例中，第一電極層410包括一種或多種金屬。例如,一種或多種金屬中的每種都選自由Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu等所組成的組。[0054]圖4e示出根據(jù)本發(fā)明的某些實施例通過在其上形成電阻層415、第二電極層420以及第二停止層425而部分形成的RRAM單元的截面圖的簡化示圖。在步驟325中，電阻層415形成在第一電極層410上。通常使用CVD或ALD來形成電阻層415。然而，在步驟325中，可以使用任何合適沉積工藝來形成電阻層415。電阻層415通常是共形的。在一些實施例中，電阻層415的厚度可以介于Inm和30nm之間。在一些實施例中，電阻層415包括一種或多種金屬氧化物。例如，一種或多種金屬氧化物均選自由Ni0、Ti0、Hf0、Zr0、W03、Al203、TaO、MoO> CuO等所組成的組。
[0055]在步驟330中，第二電極層420形成在電阻層415上。通常使用CVD、PVD或ALD形成第二電極層420。然而，在步驟330中，可以使用任何合適沉積工藝來形成第二電極層420。第二電極層420通常是共形的。在一些實施例中，通過形成共形的第二電極層420，通常避免了平坦化第二電極層420的CMP工藝步驟。在一些實施例中，第二電極層420的厚度可以介于30nm和50nm之間。在一些實施例中，第二電極層420包括一種或多種金屬。例如，一種或多種金屬中的每種都選自由Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu等所組成的組。
[0056]在步驟335中，如圖4e所示，形成第二停止層425。第二停止層425形成在第二電極層420上方。通常使用CVD或PVD形成第二停止層425。然而，在步驟335中，可以使用任何合適沉積工藝來形成第二停止層425。第二停止層425是共形的，以簡化(streamline)方法300中的隨后工藝步驟。在一些實施例中，第二停止層425的厚度通常可以介于IOnm和50nm之間。根據(jù)一些實施例,第二停止層425包括一種或多種電介質(zhì)。例如，一種或多種電介質(zhì)中的每種都選自由SiC、SiON、Si3N4等所組成的組。
[0057]圖4f示出根據(jù)本發(fā)明的某些實施例在去除第二停止層425和第二電極層420的一部分之后，部分形成的RRAM單元的截面圖的簡化示圖。在步驟340中，如圖4f所示，去除第二停止層425和第二電極層420的所選部分。通常使用利用掩模的光刻工藝去除第二停止層425和第二電極層420的所選部分。根據(jù)一些實施例，可以使用干蝕刻工藝蝕刻第二停止層425和第二電極層420，然而，可以使用任何合適蝕刻工藝。去除第二停止層425的足夠部分以在RRAM單元內(nèi)形成第二停止層部分430，并且去除第二電極層420的足夠部分以形成第二電極260。僅去除第二停止層425和第二電極層420的足夠部分，使得第二停止層部分430和第二電極層420在電阻層415上方形成超出第一停止層405中的開口 470(參見圖4c)所限定的區(qū)域延伸的第一唇狀區(qū)。根據(jù)一些實施例，第一唇狀區(qū)可以在每側(cè)超出開口 470延伸IOnm至60nm。
[0058]圖4g示出根據(jù)本發(fā)明的某些實施例在去除電阻層415、第一電極層410以及第一停止層405的多個部分之后，部分形成的RRAM單元的截面圖的簡化示圖。在步驟345中，如圖4g所示，去除電阻層415、第一電極層410以及第一停止層405的所選部分。通常使用利用掩模的光刻工藝去除電阻層415、第一電極層410以及第一停止層405的所選部分。根據(jù)一些實施例，可以使用干蝕刻工藝蝕刻電阻層415、第一電極層410以及第一停止層405，然而，可以使用任何合適蝕刻工藝。去除電阻層415的足夠部分以形成RRAM電阻層250，去除第一電極層410的足夠部分以形成第一電極240，以及去除第一停止層405的足夠部分以在RRAM單元中形成第一停止層230并且在半導(dǎo)體器件的邏輯部分中形成減薄的第三停止層435。僅去除電阻層415和第一電極層410的足夠部分，使得RRAM電阻層250和第一電極層240在第一停止層230上方共同形成超出由第一停止層405中的開口 470 (參見圖4c)所限定的區(qū)域延伸的第二唇狀區(qū)。根據(jù)一些實施例，第二唇狀區(qū)可以在每側(cè)上超出開口470延伸IOnm至60nm。在一些實施例中，第二唇狀區(qū)在每側(cè)上超出開口 470延伸與第一唇狀區(qū)基本相同的距離。在一些實施例中，第二唇狀區(qū)在每側(cè)上超出第一唇狀區(qū)延伸IOnm至30nm。僅去除第一停止層405的足夠厚度，使得可以在隨后工藝步驟中使用剩余的第一停止層230和減薄的第三停止層435。
[0059]圖4h示出根據(jù)本發(fā)明的某些實施例通過在其上形成第二介電區(qū)440而部分形成的RRAM單元的截面圖的簡化示圖。在步驟350中，通常使用CVD、PVD或ALD形成第二介電區(qū)440。然而，在步驟350中，可以使用任何合適沉積工藝來形成第二介電區(qū)440。
[0060]圖4i示出根據(jù)本發(fā)明的某些實施例通過在第二介電區(qū)440、第二停止層部分430以及減薄的第三停止層435中形成的通孔溝槽460和465而部分形成的RRAM單元的截面圖的簡化示圖。在步驟355中，選擇性地去除第二介電區(qū)440、第二停止層部分430以及減薄的第三停止層435的部分，以如圖4i所示，分別在部分形成的RRAM單元和邏輯區(qū)域中形成通孔溝槽460和465。通常使用利用掩模的光刻工藝產(chǎn)生通孔溝槽460和通孔溝槽465。根據(jù)一些實施例，通孔溝槽460和465可以要求兩步蝕刻工藝。第一蝕刻步驟可以用于選擇性地去除第二介電區(qū)440中期望通孔溝槽460和465定位的部分。第二蝕刻步驟可以用于選擇性地去除第二停止層部分430和減薄的第三停止層435中期望通孔溝槽460和通孔溝槽465定位的部分。因為第一金屬層220和第二停止層部分430之間的RRAM單元的厚度相對于第二介電區(qū)440位于第二停止層部分430和減薄的第三停止層435上方的厚度充分小，所以可以使用相同工藝步驟在RRAM單元中形成通孔溝槽460并且在邏輯區(qū)域中形成通孔溝槽465。在某些實施例中，謹(jǐn)慎地控制第一蝕刻步驟的持續(xù)時間，使得該持續(xù)時間足夠長而沒有過蝕刻第二停止層部分430，從而可能在第二蝕刻步驟期間對RRAM單元造成損害，但是該持續(xù)時間足夠長以在邏輯區(qū)域中暴露減薄的第三停止層435。
[0061]在步驟360中，在第二介電區(qū)440中形成第二金屬圖案。通常使用利用掩模的光刻工藝去除第二介電區(qū)440的多個部分，以形成第二金屬圖案。根據(jù)一些實施例，可以使用干蝕刻工藝蝕刻第二介電區(qū)，然而，可以使用任何合適蝕刻工藝。
[0062]在步驟365中，在第二介電區(qū)440中形成通孔280和285、第二金屬層290以及第四金屬層295，以如圖2所示，形成RRAM單元。通常使用CVD、PVD或ALD形成通孔280和285、第二金屬層290以及第四金屬層295。然而,在步驟365中可以使用任何合適沉積步驟，以形成通孔280和285、第二金屬層290以及第四金屬層295。
[0063]圖5是根據(jù)本發(fā)明的一些實施例用于制造RRAM單元的方法500的簡化示圖。如圖5所示，方法500包括:用于提供具有第一金屬層的襯底的步驟305，用于形成第一停止層的步驟310，用于選擇性地去除第一停止層的步驟315、用于形成第一電極層的步驟320，用于形成電阻層的步驟325，用于形成第二電極層的步驟330，用于形成第二停止層的步驟335，用于選擇性地去除第二停止層和第二電極層的步驟340，用于形成間隔層的步驟510，用于選擇性地去除電阻層、第一電極以及第一停止層的步驟520、用于形成第二介電層的步驟520，用于形成通孔溝槽的步驟540，用于形成第二金屬層圖案的步驟550以及用于形成通孔和第二金屬層的步驟560。根據(jù)某些實施例，可以使用本領(lǐng)域普通技術(shù)人員所認(rèn)識到的步驟305至步驟340和步驟510至步驟560中的改變實施制造RRAM單元的方法500。[0064]以下將參考圖4a至圖4f和圖6a至圖6e中的一系列截面圖進(jìn)一步描述方法500。
[0065]圖4f示出在實施步驟305至步驟340之后，部分形成的RRAM的截面圖的簡化示圖。以上關(guān)于方法300以及圖3和圖4a至圖4f對步驟305至步驟340進(jìn)行了描述并且這里不再重復(fù)。
[0066]圖6a示出在形成間隔層610之后的不完全形成的RRAM單元的截面圖的簡化示圖。通常使用CVD、PVD或ALD形成間隔層610。然而，在步驟510中可以使用任何合適沉積工藝，以超出第一唇狀區(qū)環(huán)繞第二停止層部分430和第二電極260的邊緣在電阻層415上方形成間隔層610。間隔層610通常是共形的。在一些實施例中，間隔層610的厚度可以介于40nm和IOOnm之間。在一些實施例中，間隔層610的厚度可以與第二電極260和第二停止層270的組合厚度基本相同。在一些實施例中，間隔層610包括一種或多種氧化物和/或一種或多種氮化物。
[0067]圖6b示出根據(jù)本發(fā)明的某些實施例在去除電阻層415、第一電極層410以及第一停止層405的多個部分之后，部分形成的RRAM單元的截面圖的簡化示圖。在步驟520中，如圖6b所示，去除電阻層415、第一電極層410以及第一停止層405的所選部分。通常使用利用掩模的光刻工藝去除電阻層415、第一電極層410以及第一停止層405的所選部分。根據(jù)一些實施例，可以使用干蝕刻工藝蝕刻電阻層415、第一電極層410以及第一停止層405，然而可以使用任何合適蝕刻工藝。去除電阻層415的足夠部分以形成RRAM電阻層250，去除第一電極層410的足夠部分以形成第一電極240，并且去除第一停止層405的足夠部分，以在RRAM單元內(nèi)形成第一停止層230而在半導(dǎo)體器件的邏輯部分中形成減薄的第三停止層435。僅去除電阻層415和第一電極層410的足夠部分，使得RRAM電阻層250和第一電極層240在第一停止層230上方共同形成超出由第一停止層405中的開口 470(參見圖4c)所限定的區(qū)域延伸的第二唇狀區(qū)。根據(jù)一些實施例，間隔層610可以幫助防止在超出第一唇狀區(qū)延伸的第二唇狀區(qū)的部分中去除電阻層250和第一電極層240。根據(jù)一些實施例，第二唇狀區(qū)可以在每側(cè)上超出開口 470延伸IOnm至60nm。根據(jù)一些實施例，第二唇狀區(qū)可以在每側(cè)上超出第一唇狀區(qū)延伸IOnm至30nm。僅去除第一停止層405的足夠厚度，使得可以在隨后工藝步驟中使用剩余的第一停止層230和減薄的第三停止層435。
[0068]圖6c示出根據(jù)本發(fā)明的某些實施例通過在其上形成第二介電區(qū)620而部分形成的RRAM單元的截面圖的簡化示圖。在步驟530中，通常使用CVD、PVD或ALD形成第二介電區(qū)620。然而,在步驟530中，可以使用任何合適沉積步驟來形成第二介電區(qū)620。
[0069]圖6d示出根據(jù)本發(fā)明的某些實施例通過在第二介電區(qū)620、第二停止層部分430以及減薄的第三停止層435中形成的通孔溝槽460和465而部分形成的RRAM單元的截面圖的簡化示圖。在步驟540中，選擇性地去除第二介電區(qū)620、第二停止層部分430以及減薄的第三停止層435的多個部分，以如圖6d所示，分別在部分形成的RRAM單元和邏輯區(qū)域中形成通孔溝槽460和465。通常使用利用掩模的光刻工藝制造通孔溝槽460和465。根據(jù)一些實施例，通孔溝槽460和465可以要求兩步蝕刻工藝。第一蝕刻步驟可以用于選擇性地去除第二介電區(qū)620中期望通孔溝槽460和465定位的部分。第二蝕刻步驟可以用于選擇性地去除第二停止層部分430和減薄的第三停止層435中期望通孔溝槽460和465定位的部分。因為第一金屬層220和第二停止層部分430之間的RRAM單元的厚度相對于第二介電區(qū)620位于第二停止層部分430和減薄的第三停止層435上方的厚度充分小，所以可以使用相同工藝步驟在RRAM單元中形成通孔溝槽460并且在邏輯區(qū)域中形成通孔溝槽465。在某些實施例中，謹(jǐn)慎地控制第一蝕刻步驟的持續(xù)時間，使得該持續(xù)時間足夠長以未過蝕刻第二停止層部分430，從而可能導(dǎo)致在第二蝕刻步驟期間對RRAM單元造成損害，但是該持續(xù)時間足夠長以在邏輯區(qū)域中暴露減薄的第三停止層435。
[0070]在步驟550中，形成在第二介電區(qū)620中第二金屬圖案。通常使用利用掩模的光刻工藝去除第二介電區(qū)620的多個部分，以形成第二金屬圖案。根據(jù)一些實施例，可以使用干蝕刻工藝蝕刻第二介電區(qū)，然而，可以使用任何合適蝕刻工藝。
[0071]圖6e示出根據(jù)本發(fā)明的某些實施例的RRAM單元600的截面圖的簡化示圖。在步驟560中，如圖6e所示，在第二介電區(qū)620中形成通孔280和285、第二金屬層290以及第四金屬層295，以形成RRAM單元600。通常使用CVD、PVD或ALD形成通孔280和285、第二金屬層290以及第四金屬層295。然而，可以在步驟560中使用任何合適沉積工藝，以形成通孔280和285、第二金屬層290以及第四金屬層295。
[0072]如圖6e所不,可以在包括具有嵌入式第一金屬層220的第一介電區(qū)210的襯底上形成RRAM單元600。第一金屬層220可以用作第一接觸件，并且用于將RRAM單元600連接至半導(dǎo)體器件中的其他電路。第一金屬層220可以位于包括第一金屬化層、第二金屬化層、第三金屬化層、第四金屬化層或第五金屬化層中的任一個的半導(dǎo)體器件的任何金屬化層中。
[0073]第一停止層230形成在第一介電區(qū)210和第一金屬層220上方。去除第一停止層230的一部分，以制造可以暴露RRAM單元600的第一金屬層220的至少一部分的開口。在一些實施例中，第一停止層230的厚度通常介于IOnm和50nm之間。根據(jù)一些實施例，第一停止層230包括一種或多種電介質(zhì)。例如，一種或多種電介質(zhì)中的每種都選自由SiC、SiON、Si3N4等所組成的組。
[0074]第一電極240共形地形成在第一停止層230和暴露的第一金屬層220上方。第一電極240在暴露的第一金屬層220上方延伸并且形成在第一停止層230的一部分上方延伸的第二唇狀區(qū)的部分。在一些實施例中，第二唇狀區(qū)可以超出第一停止層230中的開口延伸在20nm和60nm之間改變的距離。在一些實施例中，第一電極240的厚度可以在3nm和50nm之間改變。在一些實施例中，第一電極240包括一種或多種金屬。例如,一種或多種金屬中的每種都選自由Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu等所組成的組。
[0075]電阻層250共形地形成在第一電極240上方。電阻層250在第一電極240上方延伸并且形成延伸到與第一電極240基本相同的寬度的第二唇狀區(qū)的部分。在一些實施例中，電阻層250的厚度可以在Inm和30nm之間改變。在一些實施例中，電阻層250包括一種或多種金屬氧化物。例如，一種或多種金屬氧化物都選自由Ni0、Ti0、Hf0、Zr0、Zn0、W03、A1203、TaO、MoO、CuO等所組成的組。在一些實施例中，電阻層可以包括電阻率的等級約為IO14 Ω.cm的HfO。根據(jù)一些實施例，電阻層250具有在IOOkQ和10ΜΩ之間改變的高電阻狀態(tài)和在IkQ和IOOkQ之間改變的低電阻狀態(tài)。
[0076]第二電極260共形地形成在電阻層250上。第二電極260在電阻層250上方延伸并且形成在電阻層250的一部分上方延伸的第一唇狀區(qū)的部分。在一些實施例中，第一唇狀區(qū)可以在電阻層250上方延伸到電阻層250的相應(yīng)第二唇狀區(qū)的端部的IOnm至30nm內(nèi)。在一些實施例中，第二電極260的厚度可以在3nm和50nm之間改變。在一些實施例中，第二電極260包括一種或多種金屬。例如,一種或多種金屬中的每種都選自由Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN、Cu 等所組成的組。
[0077]第二停止層270共形地形成在第二電極260上。第二停止層270在第二電極260上方延伸并且形成延伸到與第二電極260基本相同的寬度的第一唇狀區(qū)的部分。從第二停止層270的中心區(qū)域去除第二停止層270的一部分，以暴露第二電極260的一部分，使得可以進(jìn)行電連接。在一些實施例中，第二停止層270的厚度可以在IOnm和50nm之間改變。根據(jù)一些實施例，第二停止層270包括一種或多種電介質(zhì)。例如，一種或多種電介質(zhì)中的每種都選自由SiC、SiON、Si3N4等所組成的組。
[0078]間隔層610超出第一唇狀區(qū)共形地形成在電阻層250上。在一些實施例中，間隔層610超出第一唇狀區(qū)延伸到與第二唇狀區(qū)基本相同的寬度。在一些實施例中，間隔層610的厚度可以介于40nm和IOOnm之間。在一些實施例中，間隔層610的厚度可以與第二電極260和第二停止層270的組合厚度基本相同。在一些實施例中，間隔層610包括一種或多種氧化物和/或一種或多種氮化物。
[0079]RRAM單元600通過形成在第二金屬層290和第二電極260之間的通孔280連接至第二金屬層290。RRAM單兀600的上部嵌入第二介電區(qū)630中。第二金屬層290可以位于
包括第二金屬化層、第三金屬化層、第四金屬化層、第五金屬化層或第六金屬化層中的任一個的半導(dǎo)體器件的金屬化層中。
[0080]圖6e還示出相同半導(dǎo)體器件的相應(yīng)邏輯區(qū)域中的一種可能結(jié)構(gòu)。例如，示出連接嵌入第二介電區(qū)215中的第三金屬層225的互連通孔285。互連通孔285穿過第三停止層235連接第三金屬層225和第四金屬層295?；ミB通孔285可以基本嵌入第四介電區(qū)298中。還如圖6e所示，并排示出RRAM單元600和相應(yīng)邏輯區(qū)域，以示出半導(dǎo)體器件的各個區(qū)域中的各個層之間的關(guān)系。例如，第一介電區(qū)210和第三介電區(qū)215可以相同，第一金屬層220和第三金屬層225可以位于半導(dǎo)體器件的相同金屬化層中，第一停止層230和第三停止層235可以相同，第二介電區(qū)630和第四介電區(qū)298可以相同，并且第二金屬層290和第四金屬層295可以均位于半導(dǎo)體器件的相同金屬化層中。
[0081]圖7是根據(jù)本發(fā)明的某些實施例的包括一種或多個RRAM單元710和I/O電路720的器件700的簡化示圖。器件700的實例包括處理器、控制器、邏輯器件等，其中，RRAM單元710至少部分地提供嵌入式存儲器。在可選實施例中，器件700可以是獨(dú)立存儲器件，其中，器件700的主要部分包括RRAM單元710。根據(jù)某些實施例，RRAM單元710可以是RRAM單元200和/或RRAM單元600。
[0082]根據(jù)某些實施例，形成在半導(dǎo)體器件中的存儲單元包括:第一電極，通過第一介電層中的第一開口共形地形成；第一介電層，形成在包括第一金屬層的襯底上，第一開口，被配置成允許第一電極和第一金屬層之間的物理接觸。存儲單元進(jìn)一步包括:電阻層，共形地形成在第一電極上；間隔層，共形地形成在電阻層上；第二電極，共形地形成在電阻層上；以及第二介電層，共形地形成在第二電極上，第二介電層包括第二開口。第一電極和電阻層共同地包括超出由第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)。第二電極和第二介電層共同地包括超出由第一開口所限定的區(qū)域延伸第二距離的第二唇狀區(qū)。間隔層在電阻層上方從第二距離延伸到第一距離。第二電極使用延伸穿過第二開口的通孔連接至第二金屬層。[0083]在一些實施例中，第一唇狀區(qū)處于第一高度，第一高度不同于位于由第一開口所限定的區(qū)域中的相應(yīng)第一電極和電阻層的第二高度。在一些實施例中，第二唇狀區(qū)處于第三高度，第三高度不同于第一高度、第二高度、以及位于由第一開口所限定的區(qū)域中的相應(yīng)第二電極和第二介電層的第四高度。在一些實施例中，第一電極包括選自由Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN和Cu所組成的組的至少一種材料。在一些實施例中，第二電極包括選自由Pt、AlCu、TiN、Au、T1、Ta、TaN、W、WN和Cu所組成的組的至少一種材料。在一些實施例中，電阻層包括選自由NiO、TiO、HfO、ZrO, ZnO, WO3> A1203、TaO、MoO以及CuO所組成的組中的至少一種材料。在一些實施例中，第一介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至少一種材料。在一些實施例中，所述第二介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至少一種材料。
[0084]在一些實施例中，第一介電層和第二介電層是停止層。在一些實施例中，第一電極的厚度在3nm和50nm之間改變。在一些實施例中，第二電極的厚度在3nm和50nm之間改變。在一些實施例中，電阻層的厚度在Inm和30nm之間改變。在一些實施例中，第一介電層的厚度在IOnm和50nm之間改變。在一些實施例中，第二介電層的厚度在IOnm和50nm之間改變。在一些實施例中，第二距離在IOnm和30nm之間改變，并且第一距離介于IOnm和30nm之間并且長于第二距離。在一些實施例中，間隔層包括選自由氧化物和氮化物所組成的組中的至少一種。在一些實施例中，第一距離和第二距離介于IOnm和60nm之間。在一些實施例中，第一電極、電阻層以及第二電極形成在第三金屬化層的頂部和第四金屬化層的頂部之間，第三金屬化層是第一金屬層，并且第四金屬化層是第二金屬層。在一些實施例中，第一電極、電阻層、以及第二電極形成在第四金屬化層的頂部和第五金屬化層的頂部之間，第四金屬化層是第一金屬層，并且第五金屬化層是第二金屬層。在一些實施例中，電阻層包括在IOOkQ和IOMΩ之間改變的高電阻狀態(tài)，以及電阻層包括在IkQ和IOOkQ之間改變的低電阻狀態(tài)。
[0085]根據(jù)某些實施例，一種形成存儲單元的方法包括:形成包括第一金屬層的襯底；在襯底上形成第一介電層；形成穿過第一介電層中的第一開口的共形第一電極；在第一電極上形成共形電阻層；在電阻層上形成共形間隔層；在電阻層上形成共形第二電極；在第二電極上形成共形第二介電層，第二介電層包括第二開口 ；以及使用延伸穿過第二開口的通孔，將第二電極連接至第二金屬層。第一開口被配置成允許第一電極和第一金屬層之間的物理接觸。用于形成共形第一電極和共形電阻層的步驟包括:形成超出由第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)。用于形成共形第二電極和共形第二介電層的步驟包括:形成超出由第一開口所限定的區(qū)域延伸第二距離的第二唇狀區(qū)。用于形成間隔層的步驟包括:在第二距離和第一距離之間在第二唇狀區(qū)下方的電阻層上形成間隔層。
[0086]在一些實施例中，第一唇狀區(qū)處于第一高度，第一高度不同于位于由第一開口所限定的區(qū)域中的相應(yīng)第一電極和電阻層的第二高度。在一些實施例中，第一唇狀區(qū)處于第三高度，第三高度不同于第一高度、所述第二高度、以及位于由第一開口限定的區(qū)域中的相應(yīng)第二電極和第二介電層的第四高度。在一些實施例中，第二距離比第一距離更短。在一些實施例中，用于形成共形第一電極和共形第二電極的步驟不包括化學(xué)-機(jī)械拋光(CMP)工藝。
[0087]根據(jù)某些實施例，一種半導(dǎo)體器件包括:一個或多個存儲單元。一個或多個存儲單元中的每個都包括:第一電極，穿過第一介電層中的第一開口共形地形成；第一介電層，形成在包括第一金屬層的襯底上；第一開口，被配置成允許第一電極和第一金屬層之間的物理接觸。一個或多個存儲單元中的每個進(jìn)一步包括:電阻層，共形地形成在第一電極上；間隔層，共形地形成在電阻層上；第二電極，共形地形成在電阻層上；以及第二介電層，共形地形成在第二電極上，第二介電層包括第二開口。第一電極和電阻層共同地包括超出由第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)。第二電極和第二介電層共同地包括超出由第一開口所限定的區(qū)域延伸第二距離的第二唇狀區(qū)。間隔層在電阻層上方從第二距離延伸到第一距離。第二電極使用延伸穿過第二開口的通孔連接至第二金屬層。第一唇狀區(qū)處于第一高度，第一高度不同于位于由第一開口所限定的區(qū)域中的相應(yīng)第一電極和電阻層的第二高度。第二唇狀區(qū)處于第三高度，第三高度不同于第一高度、所述第二高度、以及位于由第一開口所限定的區(qū)域中的相應(yīng)第二電極和第二介電層的第四高度。
[0088]以上概述了多個實施例的特征，使得本領(lǐng)域技術(shù)人員可以更好地理解詳細(xì)說明。本領(lǐng)域技術(shù)人員應(yīng)該想到，他們可以使用本發(fā)明作為基礎(chǔ)來設(shè)計或修改用于實現(xiàn)與在此介紹的實施例相同的目的和/或?qū)崿F(xiàn)與其相同的優(yōu)點(diǎn)的其他工藝和結(jié)構(gòu)。本領(lǐng)域技術(shù)人員還應(yīng)該認(rèn)識到，這樣的等效結(jié)構(gòu)不脫離本發(fā)明的精神和范圍，并且他們可以在此作出多種改變、替換和更改，而不脫離本發(fā)明的精神和范圍。
【權(quán)利要求】
1.一種形成在半導(dǎo)體器件中的存儲單元，所述存儲單元包括: 第一電極，穿過第一介電層中的第一開口共形地形成，所述第一介電層形成在包括第一金屬層的襯底上，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸； 電阻層，共形地形成在所述第一電極上； 間隔層，共形地形成在所述電阻層上； 第二電極，共形地形成在所述電阻層上；以及 第二介電層，共形地形成在所述第二電極上，所述第二介電層包括第二開口 ； 其中: 所述第一電極和所述電阻層共同包括超出由所述第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)； 所述第二電極和所述第二介電層共同包括超出由所述第一開口所限定的區(qū)域延伸第二距離的第二唇狀區(qū)； 所述間隔層在所述電阻層上方從所述第二距離延伸到所述第一距離；以及 所述第二電極使用延伸穿過所述第二開口的通孔連接至第二金屬層。
2.根據(jù)權(quán)利要求1所述的存儲單元，其中: 所述第一唇狀區(qū)處于第一`高度，所述第一高度不同于位于由所述第一開口所限定的區(qū)域中相應(yīng)的所述第一電極和所述電阻層的第二高度；以及 其中，所述第二唇狀區(qū)處于第三高度，所述第三高度不同于所述第一高度、所述第二高度以及位于由所述第一開口限定的區(qū)域中相應(yīng)的所述第二電極和所述第二介電層的第四高度。
3.根據(jù)權(quán)利要求1所述的存儲單元，其中: 所述第一電極包括選自由Pt、AlCu, TiN, Au、T1、Ta、TaN, W、WN和Cu所組成的組中的至少一種材料； 所述第二電極包括選自由Pt、AlCu, TiN, Au、T1、Ta、TaN, W、WN和Cu所組成的組中的至少一種材料； 所述第一介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至少一種材料；以及 所述第二介電層包括選自由SiC、SiON以及Si3N4所組成的組中的至少一種材料。
4.根據(jù)權(quán)利要求1所述的存儲單元，其中，所述電阻層包括選自由Ni0、Ti0、Hf0、Zr0、Zn0、W03、Al203、Ta0、Mo0以及CuO所組成的組中的至少一種材料。
5.根據(jù)權(quán)利要求1所述的存儲單元，其中，所述第一介電層和所述第二介電層是停止層。
6.根據(jù)權(quán)利要求1所述的存儲單元，其中: 所述第一電極的厚度在3nm和50nm之間改變；以及 所述第二電極的厚度在3nm和50nm之間改變。
7.根據(jù)權(quán)利要求1所述的存儲單元，其中，所述電阻層的厚度在Inm和30nm之間改變。
8.根據(jù)權(quán)利要求1所述的存儲單元，其中: 所述第一介電層的厚度在IOnm和50nm之間改變；以及 所述第二介電層的厚度在IOnm和50nm之間改變。
9.一種形成存儲單元的方法，所述方法包括: 形成包括第一金屬層的襯底； 在所述襯底上形成第一介電層； 穿過第一介電層中的第一開口形成共形的第一電極，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸； 在所述第一電極上形成共形的電阻層； 在所述電阻層上形成共形的間隔層； 在所述電阻層上形成共形的第二電極； 在所述第二電極上形成共形的第二介電層，所述第二介電層包括第二開口；以及 使用延伸穿過所述第二開口的通孔將所述第二電極連接至第二金屬層； 其中: 用于形成所述共形的第一電極和所述共形的電阻層的步驟包括:形成超出由所述第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)； 用于形成所述共形的第二電極和所述共形的第二介電層的步驟包括:形成超出由所述第一開口所限定的所述區(qū)域延伸第二距離的第二唇狀區(qū)；以及 用于形成所述間隔層的步驟包括:在所述第二距離和所述第一距離之間在所述第二唇狀區(qū)下方的所述電阻層上形成所述間隔層。
10.一種半導(dǎo)體器件，包括: 一個或多個存儲單元，所述一個或多個存儲單元中的每個都包括: 第一電極，穿過第一介電層中的第一開口共形地形成，所述第一介電層形成在包括第一金屬層的襯底上，所述第一開口被配置成允許所述第一電極和所述第一金屬層之間的物理接觸； 電阻層，共形地形成在所述第一電極上； 間隔層，共形地形成在所述電阻層上； 第二電極，共形地形成在所述電阻層上；以及 第二介電層，共形地形成在所述第二電極上，所述第二介電層包括第二開口 ； 其中，所述第一電極和所述電阻層共同包括超出由所述第一開口所限定的區(qū)域延伸第一距離的第一唇狀區(qū)； 所述第二電極和所述第二介電層共同包括超出由所述第一開口所限定的所述區(qū)域延伸第二距離的第二唇狀區(qū)； 所述間隔層在所述電阻層上方從所述第二距離延伸到所述第一距離； 所述第二電極使用延伸穿過所述第二開口的通孔連接至第二金屬層； 所述第一唇狀區(qū)處于第一高度，所述第一高度不同于位于由所述第一開口所限定的所述區(qū)域中相應(yīng)的所述第一電極和所述電阻層的第二高度；以及 所述第二唇狀區(qū)處于第三高度，所述第三高度不同于所述第一高度、所述第二高度以及位于由所述第一開口所限定的所述區(qū)域中相應(yīng)的所述第二電極和所述第二介電層的第四高度。
【文檔編號】H01L21/768GK103811515SQ201310317125
【公開日】2014年5月21日 申請日期:2013年7月25日 優(yōu)先權(quán)日:2012年11月12日
【發(fā)明者】張至揚(yáng), 涂國基, 朱文定, 廖鈺文, 楊晉杰, 陳俠威 申請人:臺灣積體電路制造股份有限公司