用于高壓半導(dǎo)體器件的拐角布局及其制備方法
【專利摘要】本發(fā)明提出了一種用于高壓半導(dǎo)體器件的拐角布局及其制備方法，使半導(dǎo)體器件的擊穿電壓達(dá)到最大。該器件包括條紋晶胞陣列的第一和第二子集。第一陣列中每個條紋晶胞的末端都與最近的端接器件結(jié)構(gòu)保持一段統(tǒng)一的距離。在第二子集中，配置有源晶胞區(qū)的拐角附近條紋晶胞末端，通過將每個條紋晶胞末端都與最近的端接器件結(jié)構(gòu)保持不一樣的距離，使擊穿電壓達(dá)到最大。
【專利說明】用于高壓半導(dǎo)體器件的拐角布局及其制備方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明主要涉及半導(dǎo)體功率器件。更確切地說，本發(fā)明涉及用于帶有溝槽的半導(dǎo)體晶體管器件的端接結(jié)構(gòu)，或用于電荷平衡的半導(dǎo)體晶體管器件的新型結(jié)構(gòu)與制備方法。
【背景技術(shù)】
[0002]配置和制備高壓半導(dǎo)體功率器件的傳統(tǒng)技術(shù)出于各種權(quán)衡考慮，在進(jìn)一步提升性能方面，仍然面臨許多困難與局限。在垂直半導(dǎo)體功率器件中，作為性能屬性的漏源電阻(即導(dǎo)通狀態(tài)電阻，通常用RdsA表示(即漏源電阻X有源區(qū)))，與功率器件可承受的擊穿電壓之間存在一種取舍關(guān)系。通常認(rèn)可的擊穿電壓(BV)和RdsA之間的關(guān)系表示為:RdsA與BV2 5成正比。為了降低RdsA，制備的外延層摻雜濃度較高。然而，重?fù)诫s外延層也會降低半導(dǎo)體功率器件可承受的擊穿電壓。
[0003]原有技術(shù)提出了許多提高功率MOSFET器件BV的方法。示例器件包括超級結(jié)MOSFET等電荷平衡器件，以及場平衡MOSFET (FBM)等帶有溝槽的表面平衡器件。
[0004]超級結(jié)是一種眾所周知的半導(dǎo)體器件。超級結(jié)晶體管提供了一種獲得低RdsA，同時保持很高的斷開狀態(tài)BV的方式。超級結(jié)器件含有交替的P-型和N-型摻雜立柱，形成在漂流區(qū)中。在MOSFET的斷開狀態(tài)下，立柱在很低的電壓下完全耗盡，從而可以承受很高的擊穿電壓(立柱橫向耗盡，使整個P和η立柱耗盡)。對于超級結(jié)器件來說，RdsA與BV成正比地增大。因此，對于同樣的高BV而言，超級結(jié)器件比傳統(tǒng)的MOSFET器件的RdsA低得多(或者換言之，對于指定的RdsA，超級結(jié)器件的BV比傳統(tǒng)的MOSFET器件高得多)。
[0005]所述的超級結(jié)器件，例如在“24mQcm2 680V硅超級結(jié)M0SFET”中，Onishi，Y.;Iwamoto, S.; Sato, T.; Nagaoka, T.; Ueno, K.; Fujihira, Τ.,第 14 屆功率半導(dǎo)體器件及集成電路國際專題研討會會刊2002，241-244頁，特此引用其全文，以作參考。圖1A表示一種傳統(tǒng)的超級結(jié)結(jié)構(gòu)100的有源晶胞部分的剖面圖。在本例中，器件100的有源晶胞部分包括一個垂直FET結(jié)構(gòu)(例如N-通道)，形成在一個適當(dāng)摻雜的(例如N+)襯底102上，作為漏極接頭105的漏極區(qū)。適當(dāng)摻雜的(例如N-外延或N-漂流)層104位于襯底102上方。在本例中，器件100也包括一個P-本體區(qū)106、一個N+源極區(qū)108以及一個N+多晶硅柵極區(qū)112。器件100還包括一個柵極接頭(圖中沒有表示出)以及一個源極金屬114。如圖1A所示，超級結(jié)結(jié)構(gòu)包括交替電荷平衡的P-型立柱130和η-型立柱132。在很低的電壓下，這些立柱橫向完全耗盡，因此可以在垂直方向上，承受很高的擊穿電壓。N-型立柱132由位于P-型立柱130附近的那部分η-型外延層104構(gòu)成。

【發(fā)明內(nèi)容】

[0006]正是在這一前提下，為了使半導(dǎo)體器件的擊穿電壓達(dá)到最大，提出了本發(fā)明所述一種用于高壓半導(dǎo)體器件的拐角布局及其制備方法的實(shí)施例。
[0007]本發(fā)明的一個技術(shù)方案是提供一種半導(dǎo)體器件，包括:
一個摻雜層； 一個具有多個有源晶胞結(jié)構(gòu)的有源晶胞區(qū)，具有的第一末端和第二末端，形成在摻雜層中，并排布在條紋晶胞陣列中；以及一個具有多個端接器件結(jié)構(gòu)的端接區(qū)，形成在包圍著有源晶胞區(qū)的摻雜層中，
其中配置條紋晶胞的第一子集，通過使第一子集中每個條紋晶胞的末端都與最近的端接器件結(jié)構(gòu)保持一段統(tǒng)一的距離，使半導(dǎo)體器件的擊穿電壓達(dá)到最大；并且
其中配置有源晶胞區(qū)的拐角區(qū)域附近的條紋晶胞的第二子集，通過使第二子集中每個條紋晶胞的末端都距離最近的端接器件結(jié)構(gòu)不一樣遠(yuǎn)，使擊穿電壓達(dá)到最大。
[0008]一種優(yōu)選的示例中，所述條紋晶胞的第二子集包括拱形末端部分。
[0009]一種優(yōu)選的示例中，所述拱形末端部分的形狀為同心1/4圓。
[0010]一種優(yōu)選的示例中，所述第二子集中每個條紋晶胞末端都與第一子集中最近的條紋晶胞保持一段統(tǒng)一的距離。
[0011]一種優(yōu)選的示例中，所述第二子集最外面條紋晶胞的末端與最近的端接器件結(jié)構(gòu)的距離，比第一子集中條紋晶胞末端的距離更遠(yuǎn)。
[0012]一種優(yōu)選的示例中，拐角區(qū)域附近的所述端接器件結(jié)構(gòu)包括拱形部分，拱形部分與條紋晶胞第二子集的拱形末端部分同心。
[0013]一種優(yōu)選的示例中，所述端接器件結(jié)構(gòu)的排列呈同心環(huán)陣列。
[0014]一種優(yōu)選的示例中，所述端接器件結(jié)構(gòu)最里面的環(huán)陣列具有多個接桿，朝著有源晶胞區(qū)向內(nèi)延伸，其中配置第二子集中每個接桿和附近的條紋晶胞之間的距離，使器件的擊穿電壓達(dá)到最大。
[0015]本發(fā)明的另一個技術(shù)方案是提供一種制備半導(dǎo)體器件的方法，其包括:
制備一個摻雜層；
制備一個具有多個有源晶胞結(jié)構(gòu)的有源晶胞區(qū)，具有的第一末端和第二末端，形成在摻雜層中，并排布在條紋晶胞陣列中；并且制備一個具有多個端接器件結(jié)構(gòu)的端接區(qū)，形成在包圍著有源晶胞區(qū)的摻雜層中，
其中配置條紋晶胞的第一子集，通過使第一子集中每個條紋晶胞的末端都與最近的端接器件結(jié)構(gòu)保持一段統(tǒng)一的距離，使半導(dǎo)體器件的擊穿電壓達(dá)到最大；并且
其中配置有源晶胞區(qū)的拐角區(qū)域附近的條紋晶胞的第二子集，通過使第二子集中每個條紋晶胞的末端都距離最近的端接器件結(jié)構(gòu)不一樣遠(yuǎn)，使擊穿電壓達(dá)到最大。
[0016]一種優(yōu)選的示例中，所述第二子集的條紋晶胞包括拱形末端部分。
[0017]一種優(yōu)選的示例中，所述拱形末端部分配置成同心1/4圓。
[0018]一種優(yōu)選的示例中，所述第二子集中每個條紋晶胞末端都與第一子集中最近的條紋晶胞陣列保持一段統(tǒng)一的距離。
[0019]一種優(yōu)選的示例中，所述第一子集最外面的條紋晶胞陣列末端與最近的端接器件結(jié)構(gòu)的距離，比第一子集中其他條紋晶胞陣列末端的距離更遠(yuǎn)。
[0020]一種優(yōu)選的示例中，其中拐角區(qū)域附近的所述端接器件結(jié)構(gòu)包括拱形部分，拱形部分與第二子集條紋晶胞的拱形末端部分同心。
[0021]一種優(yōu)選的示例中，所述端接器件結(jié)構(gòu)的排列呈同心環(huán)陣列。
[0022]一種優(yōu)選的示例中，所述端接器件結(jié)構(gòu)最里面的環(huán)陣列具有多個接桿，朝著有源晶胞區(qū)向內(nèi)延伸，其中配置第二子集中每個接桿與附近的條紋晶胞之間的距離，使器件的擊穿電壓達(dá)到最大。
[0023]本發(fā)明用于高壓半導(dǎo)體器件的拐角布局及其制備方法，其優(yōu)點(diǎn)在于:本發(fā)明的一個實(shí)施例中提供一種拐角布局，其中優(yōu)化每個條紋晶胞陣列的末端都遠(yuǎn)離端接區(qū)中的第一端接器件結(jié)構(gòu)。或者，在另一個實(shí)施例中使用有源區(qū)中傳統(tǒng)的條紋晶胞陣列，但與計算每個條紋晶胞陣列末端和端接區(qū)之間的間距不同，通過制備端接區(qū)中的器件，以促使它們調(diào)節(jié)這兩個區(qū)域之間的間距。這兩種方案中，通過利用適當(dāng)?shù)卦O(shè)計假設(shè)，能夠?qū)⒚總€條紋晶胞陣列之間的距離的排布數(shù)量減至100種左右，然后可以制備在一個單獨(dú)的晶圓上則對于每一種排布都可以測試，利用這種技術(shù)，可以獲得的BV (擊穿電壓)達(dá)到理想BV的90%。
[0024]本發(fā)明還可以利用有源晶胞區(qū)中兩種類型的條紋晶胞陣列，制備有源器件結(jié)構(gòu)。第一種類型的條紋晶胞陣列是傳統(tǒng)的條紋晶胞陣列。傳統(tǒng)的條紋晶胞陣列是由連續(xù)排列的有源器件結(jié)構(gòu)組成。每一排都從有源器件區(qū)的一個邊緣開始，穿過有源區(qū)，直到觸及對邊上的邊緣為止。雖然這些排都在與端接區(qū)交叉之前結(jié)束，但是它們是定向的，垂直于端接區(qū)。第一類型的條紋晶胞陣列包括相對較直的晶胞，方向相互平行。第二類型的條紋晶胞陣列結(jié)構(gòu)由傳統(tǒng)的條紋晶胞陣列組成，每個陣列末端都帶有拱形部分。第二類型的條紋晶胞陣列用在拐角區(qū)附近的區(qū)域中。拱形部分的形狀通常與拐角端接區(qū)附近的拱形部分相同，以便在第二類型的條紋晶胞和附近的拐角端接區(qū)之間保持恒定的間距。例如，如果端接區(qū)的拐角區(qū)形狀為1/4圓，那么附近的第二類型條紋晶胞的拱形部分可以是同心1/4圓。關(guān)于端接區(qū)，最外面的拱形部分保持恒定的間距。憑借這種結(jié)構(gòu)，可以大幅減少最佳間距的計算量，十分有可能實(shí)現(xiàn)BV100%接近理論BV值。
【專利附圖】

【附圖說明】
[0025]閱讀以下詳細(xì)說明并參照附圖之后，本發(fā)明的其他特點(diǎn)和優(yōu)勢將顯而易見，其中:
圖1A表不一種原有技術(shù)的超級結(jié)器件的不意圖。
[0026]圖1B表不一種FBM器件的不意圖。
[0027]圖2表示依據(jù)本發(fā)明的一個實(shí)施例，有源區(qū)和端接區(qū)的器件晶片的俯視圖。
[0028]圖3A表不本發(fā)明的第一實(shí)施例,一種拐角布局的俯視圖。
[0029]圖3B表示本發(fā)明的第二實(shí)施例，一種拐角布局的俯視圖。
[0030]圖3C表示本發(fā)明的第二實(shí)施例，拐角結(jié)構(gòu)的放大視圖。
[0031]圖3D表不本發(fā)明的第三實(shí)施例,一種拐角布局的俯視圖。
【具體實(shí)施方式】
[0032]盡管為了解釋說明，以下詳細(xì)說明包含了許多具體細(xì)節(jié)，但是本領(lǐng)域的技術(shù)人員應(yīng)明確以下細(xì)節(jié)的各種變化和修正都屬于本發(fā)明的范圍。因此，提出以下本發(fā)明的典型實(shí)施例，并沒有使所聲明的方面損失任何普遍性，也沒有提出任何局限。
[0033]在以下詳細(xì)說明中，參照附圖，表示本發(fā)明可以實(shí)施的典型實(shí)施例。就這一點(diǎn)而言，根據(jù)圖中所示方向，使用“頂部”、“底部”、“正面”、“背面”、“向前”、“向后”等方向術(shù)語。由于本發(fā)明實(shí)施例的零部件，可以位于各種不同方向上，因此所用的方向術(shù)語僅用于解釋說明，不用于局限。應(yīng)明確，無需偏離本發(fā)明的范圍，就能實(shí)現(xiàn)其他實(shí)施例，做出結(jié)構(gòu)或邏輯上的變化。因此，以下詳細(xì)說明不用于局限，本發(fā)明的范圍應(yīng)由所附的權(quán)利要求書限定。
[0034]引言
場平衡金屬氧化物場效應(yīng)晶體管(FBM)的獨(dú)特設(shè)計，可以大幅提高器件的BV，同時最小限度地增大RdsA。圖1B表示FBM器件101的基本結(jié)構(gòu)。在FBM器件中，BV在表面屏蔽區(qū)104和電壓閉鎖區(qū)103之間分開。作為示例，但不作為局限，所設(shè)計的FBM器件的660V的BV可以使表面屏蔽區(qū)104承受140V，使電壓閉鎖區(qū)103承受520V。電壓閉鎖區(qū)103作為傳統(tǒng)的外延層，遵循下述關(guān)系式:RdsA - BV2 50因此，由于電壓閉鎖區(qū)103所承受的電壓從660V降至520V,導(dǎo)致RdsA成比例地降低(660/520) 2 5=1.81。例如，如果器件的R- 一開始是82m Ω.cm2,那么外延層必須承受整體的660V，電壓閉鎖區(qū)103只需承受520V，僅僅需要降低 45.2 ι?Ω.cm2 的 RdsA。
[0035]配置表面屏蔽區(qū)104，承受剩余的電壓，增大的電阻可忽略不計。為了達(dá)到上述目標(biāo)，使RdsA最小，要重?fù)诫s表面屏蔽區(qū)104。然而,摻雜濃度增大后,外延層本身無法承受足夠的電壓。因此，必須對表面屏蔽區(qū)104進(jìn)行電荷補(bǔ)償。電荷補(bǔ)償由兩個單獨(dú)的部分進(jìn)行:Cl)由氧化物107制成的MOS電容器，包圍著屏蔽電極111 ;以及(2)掩埋P-區(qū)109。兩種部件均可配置以便各自承受期望的電壓量。作為示例，但不作為局限，表面屏蔽區(qū)104所承受的電壓，由掩埋P-區(qū)109承擔(dān)一半，另一半由氧化物107承擔(dān)。
[0036]在指定的RdsA下，使用FBM器件比傳統(tǒng)的MOSFET器件承受的擊穿電壓BV更高，但是FBM結(jié)構(gòu)本身不能降低指定位置的BV。確切地說，器件晶片邊緣處的BV通常遠(yuǎn)遠(yuǎn)低于漂流層可承受的BV。為了使器件邊緣處的峰值電場最小，需使用端接結(jié)構(gòu)，以削弱局域擊穿效果O
[0037]局域擊穿的效果可以參見圖2，圖2表示局域有源區(qū)220和端接區(qū)221的器件晶片200的俯視圖。電荷平衡和表面增強(qiáng)器件可以提高有源區(qū)220中的器件BV，但是僅靠這個結(jié)構(gòu)并不能避免有局限地降低BV。這些受限位置通常出現(xiàn)在器件晶片200的拐角229和邊緣228處。關(guān)于超級結(jié)類型器件，由于很難平衡交替立柱產(chǎn)生的電荷，因此拐角229表示局域擊穿的區(qū)域。電荷不平衡的區(qū)域防止立柱完全耗盡，從而不能承受整體的理論BV。關(guān)于FBM類型器件，由于器件的結(jié)構(gòu)與端接區(qū)有關(guān)，致使電場與器件剩余部分的電場相比變化很大，因此拐角229表示局域擊穿區(qū)域。對于指定的高功率MOSFET來說，無論理論BV值多高，器件真實(shí)的BV總會受到這些局域區(qū)域處低BV的限制。
[0038]本發(fā)明的實(shí)施例通過將器件布局設(shè)計在易受局域擊穿影響的區(qū)域中，提出了與局域擊穿有關(guān)的問題。
[0039]本發(fā)明的第一實(shí)施例涉及一種拐角布局，其中優(yōu)化每個條紋晶胞陣列的末端都遠(yuǎn)離端接區(qū)中的第一端接器件結(jié)構(gòu)。分析確定每個條紋晶胞陣列之間的最佳距離，將是非常復(fù)雜繁瑣、不切實(shí)際的。然而，通過利用適當(dāng)?shù)卦O(shè)計假設(shè)，有可能將距離的排布數(shù)量減至100種左右，然后可以制備在一個單獨(dú)的晶圓上。一旦制成，每一種排布都可以測試，而且利用這種技術(shù)，可以獲得的BV達(dá)到理想BV的90%。
[0040]本發(fā)明的第二實(shí)施例，利用有源晶胞區(qū)中兩種類型的條紋晶胞陣列，制備有源器件結(jié)構(gòu)。第一種類型的條紋晶胞陣列是傳統(tǒng)的條紋晶胞陣列。傳統(tǒng)的條紋晶胞陣列是由連續(xù)排列的有源器件結(jié)構(gòu)組成。每一排都從有源器件區(qū)的一個邊緣開始，穿過有源區(qū)，直到觸及對邊上的邊緣為止。雖然這些排都在與端接區(qū)交叉之前結(jié)束，但是它們是定向的，垂直于端接區(qū)。第一類型的條紋晶胞陣列包括相對較直的晶胞，方向相互平行。第二類型的條紋晶胞陣列結(jié)構(gòu)由傳統(tǒng)的條紋晶胞陣列組成，每個陣列末端都帶有拱形部分。第二類型的條紋晶胞陣列用在拐角區(qū)附近的區(qū)域中。拱形部分的形狀通常與拐角端接區(qū)附近的拱形部分相同，以便在第二類型的條紋晶胞和附近的拐角端接區(qū)之間保持恒定的間距。例如，如果端接區(qū)的拐角區(qū)形狀為1/4圓，那么附近的第二類型條紋晶胞的拱形部分可以是同心1/4圓。關(guān)于端接區(qū)，最外面的拱形部分保持恒定的間距。憑借這種結(jié)構(gòu)，可以大幅減少最佳間距的計算量，十分有可能實(shí)現(xiàn)BV100%接近理論BV值。
[0041]本發(fā)明的第三實(shí)施例使用有源區(qū)中傳統(tǒng)的條紋晶胞陣列。然而，與計算每個條紋晶胞陣列末端和端接區(qū)之間的間距不同，制備端接區(qū)中的器件，以促使它們調(diào)節(jié)這兩個區(qū)域之間的間距。分析確定每個條紋晶胞陣列之間的最佳距離，將是非常復(fù)雜繁瑣、不切實(shí)際的。然而，通過利用適當(dāng)?shù)卦O(shè)計假設(shè)，有可能將距離的排布數(shù)量減至100種左右，然后可以制備在一個單獨(dú)的晶圓上。一旦制成，每一種排布都可以測試，而且利用這種技術(shù)，可以獲得的BV達(dá)到理想BV的90%。
[0042]典型實(shí)施例
本發(fā)明的第一實(shí)施例涉及一種高壓MOSFET器件的拐角布局，使用形成在條紋晶胞陣列中的有源器件結(jié)構(gòu)。圖3A表示器件晶片300的有源區(qū)220的拐角區(qū)229。有源器件結(jié)構(gòu)形成在條紋晶胞陣列305中。作為示例，但不作為局限，條紋晶胞陣列305可以和超級結(jié)器件等電荷平衡結(jié)構(gòu)一起使用，或者和FBM器件等基于溝槽的結(jié)構(gòu)一起使用。關(guān)于超級結(jié)結(jié)構(gòu)，黑色條紋表示用第二導(dǎo)電類型摻雜物(即P-型)摻雜的立柱，白色條紋表示用第一導(dǎo)電類型摻雜物(即N-型)摻雜的立柱。關(guān)于基于溝槽的結(jié)構(gòu)，黑色條紋表示器件的垂直溝槽部分。為了簡便，附圖中省去器件結(jié)構(gòu)的剩余部分。
[0043]在端接區(qū)221中，端接器件結(jié)構(gòu)形成在同心端接環(huán)陣列307中，同心端接環(huán)陣列307包圍著有源區(qū)220的外圍。同心端接環(huán)陣列307繼續(xù)向外，直到觸及器件晶片的邊緣為止。如圖3A所示，每個條紋晶胞陣列305的末端和第一端接環(huán)陣列307之間的間距用距離Si表示。為了優(yōu)化器件的BV，對于每個在拐角區(qū)域周圍的條紋晶胞陣列305來說，必須單獨(dú)計算Si的真實(shí)距離。每個與端接環(huán)陣列307呈直角的條紋晶胞陣列305的Si值是恒定的。
[0044]要計算每個條紋晶胞305和第一端接環(huán)307之間的最佳間距Si,將是十分繁瑣復(fù)雜的。然而，為了簡化設(shè)計問題的復(fù)雜程度，可以進(jìn)行適當(dāng)?shù)毓に嚰僭O(shè)。但是利用工藝假設(shè)，省去Si可能的間距，對于本領(lǐng)域的技術(shù)人員來說，并不是可行的解決方案。
[0045]例如，對于基于溝槽的結(jié)構(gòu)設(shè)計來說，如果間距Si過大，那么器件就不能完全耗盡，從而無法承受器件的理論BV。因此，對于存在Si的器件的設(shè)計方式，如果器件不能完全耗盡，那么就要刪除這種設(shè)計方式。另外，如果Si過小，器件會耗盡得過快。這將會使電壓閉鎖層被迫承載過多的BV，而且器件將受損。因此，如果器件的Si大于或小于閉鎖所需電壓的間距，可以去掉這樣的器件。
[0046]一旦減少了必須的計算量，就可以制備器件測試晶圓了。通過上述刪除過程，設(shè)計工程師可以將每個條紋陣列305和端接環(huán)307之間的間距變化數(shù)量減至100種可能性左右。這些可能的解決方案可以制備在一個測試晶圓上，每種方案都要測試，以便確定能使BV最大的方案。盡管這種方法也許并不能制備出可以承受理論上最大BV的理想布局，但是卻可以提供承受大約90%的理論BV的方法。第一輪測試后，通過額外的迭代法，進(jìn)一步提高BV0
[0047]圖3B表示本發(fā)明的第二實(shí)施例，高壓MOSFET器件301的一種拐角布局，利用形成在筆直的條紋晶胞陣列305中以及帶有拱形末端306的條紋晶胞陣列中。利用有源區(qū)中兩種不同的陣列結(jié)構(gòu)，可以減少優(yōu)化BV所需的計算量。
[0048]在本實(shí)施例中，在不靠近拐角229的那部分有源區(qū)220中，使用筆直的條紋晶胞陣列305。每個筆直的條紋晶胞陣列都從有源區(qū)220的一個邊緣附近開始，然后穿過有源區(qū)220，直到觸及對邊上的邊緣為止。條紋晶胞陣列305的末端距離第一端接環(huán)307的距離為Sa(如圖3C所示)。筆直的條紋晶胞陣列305相互平行，與筆直的條紋晶胞陣列305末端附近的那部分端接環(huán)307垂直。
[0049]圖3C表示圖3B所示的拐角部分302。如圖3B-3C所示，拐角部分229附近的條紋晶胞陣列在它們的長度部分上方是筆直的，還包括在它們末端附近的拱形部分306，它們的末端與拐角區(qū)229中的端接環(huán)曲率是同心的。拱形部分306是同心的，其中最外面的拱形部分306最靠近端接環(huán)307，最里面的拱形部分306離端接環(huán)307最遠(yuǎn)。作為示例，但不作為局限，拱形部分306的形狀為1/4圓。本實(shí)施例中的端接環(huán)307與拱形部分306的曲率一致。使最外面的條紋晶胞陣列305和最里面的端接環(huán)307之間的間距Sb是恒定的。對于有源陣列來說，Sb等于晶胞間距。
[0050]定位拱形部分306的每個末端，使其攔截最外面不變的條紋晶胞305呈90°角。為了明確表示，應(yīng)注意有源區(qū)220中沒有一個條紋晶胞陣列是真實(shí)交叉的。最外面不變的條紋晶胞陣列305的拱形部分306末端之間的間距定義為Sc。
[0051]依據(jù)本發(fā)明的部分實(shí)施例，可以使用一種中間條紋晶胞陣列305’，進(jìn)一步優(yōu)化器件的BV。中間條紋陣列305’從一個拐角的拱形部分306開始延伸，穿過有源區(qū)，直到觸及對面拐角上的拱形部分306為止。間距Sd限定了中間條紋晶胞陣列305’和帶有拱形部分306的最里面的條紋晶胞陣列305之間的距離。
[0052]本實(shí)施例僅需要四個單獨(dú)的間距測定SA、SB、Sc和SD。有限數(shù)量的可能性，使計算不再復(fù)雜，通過有限數(shù)量的過程和器件(例如TCAD)模擬，就可以優(yōu)化設(shè)計方案。因此，本實(shí)施例可以獲得理論上最大的BV。
[0053]圖3C表示本發(fā)明的第三實(shí)施例，涉及一種高壓MOSFET器件的拐角布局，該MOSFET器件使用的是形成在條紋晶胞陣列中的有源器件結(jié)構(gòu)。圖3C表示器件晶片303的有源區(qū)220的拐角區(qū)229。條紋晶胞陣列305的布局方式與第一實(shí)施例中條紋晶胞陣列的布局方式類似。在端接區(qū)221中，端接器件結(jié)構(gòu)形成在包圍著有源區(qū)220外圍的同心端接環(huán)陣列307中，延續(xù)到器件晶片的邊緣。另外，最里面的端接環(huán)307具有很小的接桿308，朝著有源區(qū)220突起。對于基于溝槽的器件來說，接桿308為溝槽，對于超級結(jié)型器件來說，接桿308為適當(dāng)摻雜的立柱，使區(qū)域中的電荷平衡。
[0054]如圖3D所示，每個接桿308末端和最近的條紋晶胞陣列305之間的距離用Si表示。為了優(yōu)化器件的BV，對于拐角區(qū)域附近的每個接桿305來說，Si的真實(shí)距離必須單獨(dú)計算。要注意的是，每個條紋晶胞陣列附近的接桿305的數(shù)量可以不同。
[0055]確定接桿308的最佳數(shù)量，以及每個接桿308和最近的條紋晶胞陣列305最近的最佳距離Si,需要許多繁瑣的計算過程。為了簡化該設(shè)計問題的復(fù)雜程度，可以進(jìn)行適當(dāng)?shù)墓に嚰僭O(shè)。但是本領(lǐng)域的技術(shù)人員應(yīng)明確，省去可能的距離Si的假設(shè)并不可行。
[0056]例如，對于基于溝槽類型的器件設(shè)計，如果間距Si過大，那么器件將無法完全耗盡，從而不能承受器件的理論BV。因此，對于存在Si的器件的設(shè)計方式，如果器件不能完全耗盡，那么就要刪除這種設(shè)計方式。另外，如果Si過小，器件會耗盡得過快。這將會使電壓閉鎖層被迫承載過多的BV，而且器件將受損。因此，如果器件的Si大于或小于閉鎖所需電壓的間距，可以去掉這樣的器件。
[0057]一旦減少了必須的計算量，就可以制備器件測試晶圓了。通過上述刪除過程，設(shè)計工程師可以將每個接桿308和條紋晶胞陣列305之間的間距變化數(shù)量減至100種可能性左右。這些可能的解決方案可以制備在一個測試晶圓上，每種方案都要測試，以便確定能使BV最大的方案。盡管這種方法也許并不能制備出可以承受理論上最大BV的理想布局，但是卻可以提供承受大約90%的理論BV的方法。第一輪測試后，通過額外的迭代法，進(jìn)一步提高BV0
[0058]盡管以上是本發(fā)明的較佳實(shí)施例的完整說明，但是也有可能使用各種可選、修正和等效方案。因此，本發(fā)明的范圍不應(yīng)局限于以上說明，而應(yīng)由所附的權(quán)利要求書及其全部等效內(nèi)容決定。本方法中所述步驟的順序并不用于局限進(jìn)行相關(guān)步驟的特定順序的要求。任何可選件(無論首選與否)，都可與其他任何可選件(無論首選與否)組合。
【權(quán)利要求】
1.一種半導(dǎo)體器件，其特征在于，包括: 一個摻雜層； 一個具有多個有源晶胞結(jié)構(gòu)的有源晶胞區(qū)，具有的第一末端和第二末端，形成在摻雜層中，并排布在條紋晶胞陣列中；以及一個具有多個端接器件結(jié)構(gòu)的端接區(qū)，形成在包圍著有源晶胞區(qū)的摻雜層中， 其中配置條紋晶胞的第一子集，通過使第一子集中每個條紋晶胞的末端都與最近的端接器件結(jié)構(gòu)保持一段統(tǒng)一的距離，使半導(dǎo)體器件的擊穿電壓達(dá)到最大；并且 其中配置有源晶胞區(qū)的拐角區(qū)域附近的條紋晶胞的第二子集，通過使第二子集中每個條紋晶胞的末端都距離最近的端接器件結(jié)構(gòu)不一樣遠(yuǎn)，使擊穿電壓達(dá)到最大。
2.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述條紋晶胞的第二子集包括拱形末端部分。
3.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 所述拱形末端部分的形狀為同心1/4圓。
4.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 所述第二子集中每個條紋晶胞末端都與第一子集中最近的條紋晶胞保持一段統(tǒng)一的距離。
5.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 所述第二子集最外面條紋晶胞的末端與最近的端接器件結(jié)構(gòu)的距離，比第一子集中條紋晶胞末端的距離更遠(yuǎn)。
6.如權(quán)利要求2所述的半導(dǎo)體器件，其特征在于， 其中拐角區(qū)域附近的所述端接器件結(jié)構(gòu)包括拱形部分，拱形部分與條紋晶胞第二子集的拱形末端部分同心。
7.如權(quán)利要求1所述的半導(dǎo)體器件，其特征在于， 所述端接器件結(jié)構(gòu)的排列呈同心環(huán)陣列。
8.如權(quán)利要求7所述的半導(dǎo)體器件，其特征在于， 所述端接器件結(jié)構(gòu)最里面的環(huán)陣列具有多個接桿，朝著有源晶胞區(qū)向內(nèi)延伸，其中配置第二子集中每個接桿和附近的條紋晶胞之間的距離，使器件的擊穿電壓達(dá)到最大。
9.一種制備半導(dǎo)體器件的方法，其特征在于，包括: 制備一個摻雜層； 制備一個具有多個有源晶胞結(jié)構(gòu)的有源晶胞區(qū)，具有的第一末端和第二末端，形成在摻雜層中，并排布在條紋晶胞陣列中；并且制備一個具有多個端接器件結(jié)構(gòu)的端接區(qū)，形成在包圍著有源晶胞區(qū)的摻雜層中， 其中配置條紋晶胞的第一子集，通過使第一子集中每個條紋晶胞的末端都與最近的端接器件結(jié)構(gòu)保持一段統(tǒng)一的距離，使半導(dǎo)體器件的擊穿電壓達(dá)到最大；并且 其中配置有源晶胞區(qū)的拐角區(qū)域附近的條紋晶胞的第二子集，通過使第二子集中每個條紋晶胞的末端都距離最近的端接器件結(jié)構(gòu)不一樣遠(yuǎn)，使擊穿電壓達(dá)到最大。
10.如權(quán)利要求9所述的方法，其特征在于， 所述第二子集的條紋晶胞包括拱形末端部分。
11.如權(quán)利要求10所述的方法，其特征在于，所述拱形末端部分配置成同心1/4圓。
12.如權(quán)利要求10所述的方法，其特征在于， 所述第二子集中每個條紋晶胞末端都與第一子集中最近的條紋晶胞陣列保持一段統(tǒng)一的距離。
13.如權(quán)利要求10所述的方法，其特征在于， 所述第一子集最外面的條紋晶胞陣列末端與最近的端接器件結(jié)構(gòu)的距離，比第一子集中其他條紋晶胞陣列末端的距離更遠(yuǎn)。
14.如權(quán)利要求10所述的方法，其特征在于， 其中拐角區(qū)域附近的所述端接器件結(jié)構(gòu)包括拱形部分，拱形部分與第二子集條紋晶胞的拱形末端部分同心。
15.如權(quán)利要求9所述的方法，其特征在于， 所述端接器件結(jié)構(gòu)的排列呈同心環(huán)陣列。
16.如權(quán)利要求15所述的方法，其特征在于， 所述端接器件結(jié)構(gòu)最里面的環(huán)陣列具有多個接桿，朝著有源晶胞區(qū)向內(nèi)延伸，其中配置第二子集中每個接桿與附近的條`紋晶胞之間的距離，使器件的擊穿電壓達(dá)到最大。
【文檔編號】H01L29/06GK103579301SQ201310319450
【公開日】2014年2月12日 申請日期:2013年7月26日 優(yōu)先權(quán)日:2012年7月30日
【發(fā)明者】管靈鵬, 安荷·叭剌 申請人:萬國半導(dǎo)體股份有限公司