半導體元件的排列包裝結(jié)構(gòu)及其形成方法
【專利摘要】本發(fā)明提供一種半導體元件的排列包裝結(jié)構(gòu)及其形成方法，包含：第一層，具有第一表面及第二表面；第二層，具有第一區(qū)域及第二區(qū)域；以及多個半導體元件，位于第一層及第二區(qū)域之間，其中，第二區(qū)域的形狀包含一曲線及一標記。
【專利說明】半導體元件的排列包裝結(jié)構(gòu)及其形成方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導體元件的排列包裝結(jié)構(gòu)及其形成方法。
【背景技術(shù)】
[0002]當運送例如發(fā)光二極管或者太陽能電池等半導體元件的時候，半導體元件必須使用分揀設(shè)備(Sorter)分類排列成特定的形式以提供其他的設(shè)備揀取。傳統(tǒng)上，半導體元件被分類排列成方形的包裝后，以利后續(xù)的設(shè)備再揀取半導體元件。但是，方形的排列不夠具有經(jīng)濟效益。

【發(fā)明內(nèi)容】

[0003]一種半導體元件的排列包裝結(jié)構(gòu)，包含:第一層，具有第一表面及第二表面；第二層，具有第一區(qū)域及第二區(qū)域；以及多個半導體元件，位于該第一層及該第二區(qū)域之間，其中，該第二區(qū)域的形狀包含一曲線及一標記。
【專利附圖】

【附圖說明】
[0004]圖1A到圖1C示出了多個半導體元件的排列包裝結(jié)構(gòu)；以及
[0005]圖2示出了根據(jù)一實施例的多個半導體元件的排列包裝結(jié)構(gòu)。
[0006]符號說明
[0007]I 排列包裝結(jié)構(gòu)44背面
[0008]Ia 排列包裝結(jié)構(gòu)45上表面
[0009]2 第一層4a空間
[0010]21 第一表面4b預定面積
[0011]22 第二表面4c最右列
[0012]23 粘性膠層4d方向
[0013]3 配置5長度
[0014]3a 直徑6寬度
[0015]3b 標記7第二層
[0016]3c 第二平邊71第一區(qū)域
[0017]3d，3e曲線72第二區(qū)域
[0018]4 半導體元件73第三表面
[0019]41 第一導電襯墊8區(qū)域
[0020]42 第二導電襯墊9標簽
【具體實施方式】
[0021 ] 圖1A顯示多個半導體元件4的排列包裝結(jié)構(gòu)I。排列包裝結(jié)構(gòu)I包含一第一層2用以盛載多個半導體元件4，以及一第二層7用以覆蓋多個半導體元件4以及與第一層2粘著使多個半導體元件4位于第一層2及第二層7之間。第一層2及第二層7的形狀包含長方形、正方形或圓形。多個半導體元件4被分揀設(shè)備(Sorter)排列形成一配置3，形成一近似圓形或邊數(shù)大于四的正多邊形，例如正五角形、正六邊形、正七邊形、正八邊形等。亦即，配置3的周圍為近似圓形或邊數(shù)大于四的正多邊形。配置3大約位于排列包裝結(jié)構(gòu)I之中心。在一實施例中，配置3的形狀包含一圓形具有一標記3b，標記3b例如為一平邊，用以使排列包裝結(jié)構(gòu)I在測試設(shè)備(Tester)或分揀設(shè)備(Sorter)中對齊預定的方向。配置3的中心點到標記3b的最短距離小于配置3的半徑。標記3b亦可以為一凹口或是一記號可實際上打斷一個圓形或者一個正多邊形的連續(xù)性、平滑性或規(guī)律性。標記3b優(yōu)選的是平行于第一層2或者第二層7的其中一邊。如圖2所示，多個半導體元件4依照方向4d逐列地依序排列，其中配置3的最右列4c構(gòu)成標記3b。另一實施例中，如圖2所示多個半導體元件的排列包裝結(jié)構(gòu)la，當配置3為部份排列，配置3的形狀包含標記3b、第二平邊3c平行于標記3b、以及兩相對的曲線3d，3e連接標記3b以及第二平邊3c。一標簽9位于第一層2的一角落上。優(yōu)選的是標簽9位于第一層2的右上角落，以及標記3b與第一層2的左側(cè)邊平行，用以辨認多個半導體元件4的產(chǎn)品資訊，例如分類碼(bin code)、客戶號碼、晶片編碼…等。配置3的直徑3a不大 于預設(shè)的數(shù)值，例如15厘米；或者優(yōu)選的是不大于7厘米。此預設(shè)的數(shù)值受限于測試、分揀或封裝排列包裝結(jié)構(gòu)I中的多個半導體元件4的工藝或設(shè)備。多個半導體元件4包含從晶片切割而成的芯片。芯片可為發(fā)光二極管芯片、光伏芯片或其他的半導體芯片。當多個半導體元件4為發(fā)光二極管芯片，形成排列包裝結(jié)構(gòu)I的方法包含外延形成半導體發(fā)光疊層在基板晶片上，處理半導體發(fā)光疊層以形成多個芯片區(qū)域以及多個第一及第二導電接點，粘接半導體發(fā)光疊層至一支持元件上，例如藍膜，以及依據(jù)多個芯片區(qū)域切割半導體發(fā)光疊層以形成獨立的發(fā)光二極管芯片，其中每一個發(fā)光二極管芯片皆具有第一導電接點及第二導電接點。接著，使用測試設(shè)備測試發(fā)光二極管芯片。最后，根據(jù)測試設(shè)備測試的結(jié)果以及預先在分揀設(shè)備中設(shè)定的分類方式，將發(fā)光二極管芯片分類。具有相同分類碼的發(fā)光二極管芯片被在排列集合在同一個配置中，例如圖1A所示的配置3。預先設(shè)定的分類方式通常是根據(jù)電性或者發(fā)光的特性來定義，例如輻射功率、光通量、主波長、發(fā)光光譜的半高寬(FWHM)、色溫、演色性指數(shù)等。預設(shè)的分類方式通常是由制造商或者客戶來定義。測試及分揀工藝在本領(lǐng)域中是已知技術(shù)，無須在此詳細描述。
[0022]圖1B顯示圖1A中的排列包裝結(jié)構(gòu)I沿AA’虛線的剖面圖。第一層2具有第一表面21及第二表面22，其中第一表面21不具黏性。粘性膠層23形成在第二表面22上。多個半導體元件4通過粘性膠層23粘著于第一層2的第二表面22。第一層2可以被擴張為原來面積的兩倍以上。第一層2包含一有彈性的材料或者聚合物，例如聚氯乙烯(Po Iy vinyl chloride, PVC)、聚乙烯(polyethylene, PE)、聚丙烯(Polypropylene, PP)、聚氨酯(polyurethanes, PU)或乙烯-醋酸乙烯共聚物(Poly [ethylene-co-vinylacetate], PEV)其混和物。第一層2優(yōu)選的是從一膠帶剪下制成，例如藍膜。第二層7具有一第三表面73面向第一層2。第三表面73包含一第一區(qū)域71及一第二區(qū)域72。第一區(qū)域71通過粘性膠層23粘著于第一層2的第二表面22。第二區(qū)域72覆蓋在多個半導體元件4上且未與第一層2的第二表面22相黏。第二層7的與第二區(qū)域72和第一層2的第二表面22沒有互相接觸，因此一空間4a形成在任兩個相鄰的半導體元件4之間。第二層7可被輕易地與第二表面22分離而不傷害到第三表面73以及粘性膠層23。第二層7包含離型紙、塑膠膜或玻璃。其中，塑膠膜的材料選自苯并環(huán)丁烯(Benezocy-clobutene, BCB)、聚乙烯對苯二甲酸酯(Polyethylene Terephthalate, PET)、聚丙烯(Polypropylene, PP)、高密度聚乙烯(HighDensity Polyethylene, HDPE)以及低密度聚乙烯(Low Density Polyethylene, LDPE)的其中一種。離型紙的材料優(yōu)選地選自超壓光牛皮紙型(Super-calendered Kraftpaper, SCK)離型紙、白土涂布紙型(Clay coated Kraft paper, CCK)離型紙、聚乙烯層積型(Polyethylene laminate type)離型紙、格拉辛紙型(Glassine type)離型紙、水性樹脂涂布型(PVA Kraft paper)離型紙以及塑膠薄膜型(Plastic film)離型紙其中一種。在一實施例中，第二層7優(yōu)選地為一離型紙。[0023]圖1C顯示圖1A中區(qū)域8的放大圖。每一個半導體元件4具有上表面45以及背面44相對于上表面45,其中一第一導電襯墊41及一第二導電襯墊42形成在上表面45上。背面44通過粘性膠層23粘附于第一層2的第二表面22。第一導電襯墊41及第二導電襯墊42用于電連接至外部裝置，例如打線連接。半導體元件4相互對齊，且每一個半導體元件4被放置在第一層22的預定面積4b，其中預定面積4b具有長度5及寬度6。長度5及寬度6皆在50 μ m及5mm之間,優(yōu)選的在100 μ m及3mm之間。長度5及寬度6的大小是依據(jù)半導體元件4的尺寸，長度5與寬度6可以相同或相異。例如，對于配置3具有7厘米的直徑3a，當長度5約為1050 μ m且寬度6約為500 μ m,在配置3里可以放置7325個半導體元件4。當長度5約為500 μ m且寬度6約為500 μ m,在配置3里可以放置15384個半導體元件4。當長度5約為800 μ m且寬度6約為800 μ m,在配置3里可以放置6009個半導體元件4。[0024]表1.直徑7厘米的配置里放置半導體元件的數(shù)量vs.不同尺寸的放置區(qū)域
【權(quán)利要求】
1.一種半導體元件的排列包裝結(jié)構(gòu)，包含: 第一層，具有第一表面及第二表面； 第二層，具有第一區(qū)域及第二區(qū)域；以及 多個半導體元件，位于該第一層及該第二區(qū)域之間， 其中，該第二區(qū)域的形狀包含一曲線及一標記。
2.如權(quán)利要求1所述的半導體元件的排列包裝結(jié)構(gòu)，其中該多個半導體元件包含發(fā)光二極管芯片或光伏芯片。
3.如權(quán)利要求1所述的半導體元件的排列包裝結(jié)構(gòu)，其中該標記包含一平邊。
4.如權(quán)利要求1所述的半導體元件的排列包裝結(jié)構(gòu)，還包含:標簽，在該第一層的角落。
5.如權(quán)利要求1所述的半導體元件的排列包裝結(jié)構(gòu)，其中該第二區(qū)域的形狀為近似圓形。
6.如權(quán)利要求1所述的半導體元件的排列包裝結(jié)構(gòu)，其中該第二區(qū)域的形狀上相聚最遠兩點的距離不大于15厘米。
7.如權(quán)利要求1所述的半導體元件的排列包裝結(jié)構(gòu)，還包含:粘性膠層，位于該第一層及該第二層之間。
8.如權(quán)利要求7所述的半導體元件的排列包裝結(jié)構(gòu)，其中該多個半導體元件黏附于該粘性膠層。
9.如權(quán)利要求7所述的半導體元件的排列包裝結(jié)構(gòu)，其中該第一層通過該粘性膠層粘著于該第二層。
10.如權(quán)利要求7所述的半導體元件的排列包裝結(jié)構(gòu)，其中該多個半導體元件中的每個半導體元件包含背面以及上表面，且該背面黏附于該粘性膠層。
11.如權(quán)利要求10所述的半導體元件的排列包裝結(jié)構(gòu)，其中該多個半導體元件中的每個半導體元件還包含導電襯墊在該上表面上。
12.如權(quán)利要求3所述的半導體元件的排列包裝結(jié)構(gòu)，其中該多個半導體元件相互對齊。
13.如權(quán)利要求12所述的半導體元件的排列包裝結(jié)構(gòu)，其中相鄰兩個半導體元件之間的距離介于50微米及5毫米之間。
14.如權(quán)利要求12所述的半導體元件的排列包裝結(jié)構(gòu)，其中該多個半導體元件排成一列。
15.如權(quán)利要求14所述的半導體元件的排列包裝結(jié)構(gòu)，其中該列平行于該標記。
16.如權(quán)利要求1所述的半導體元件的排列包裝結(jié)構(gòu)，其中該第二層的材料包含離型紙、塑膠膜或玻璃。
17.如權(quán)利要求1所述的半導體元件的排列包裝結(jié)構(gòu)，其中該第一層可以被擴張為原來面積的兩倍以上。
18.一種形成半導體元件的排列包裝結(jié)構(gòu)的方法，包含下列步驟: 提供第一層包含粘性膠層； 提供多個半導體元件； 依序定位及粘附該多個半導體元件到該粘性膠層上；提供第二層；以及 通過該粘性膠層將該第二層粘著該第一層并覆蓋該多個半導體元件以形成一區(qū)域， 其中該區(qū)域的形狀包含一曲線及一標記。
19.如權(quán)利要求18的形成半導體元件的排列包裝結(jié)構(gòu)的方法，其中該多個半導體元件被排成一列。
20.如權(quán)利要求19的形成半導體元件的排列包裝結(jié)構(gòu)的方法，其中該多個半導體元件被排成多列，該多個半導體元件被一行接一行依序地定位及黏附。
【文檔編號】H01L21/02GK103579049SQ201310320164
【公開日】2014年2月12日 申請日期:2013年7月26日 優(yōu)先權(quán)日:2012年7月26日
【發(fā)明者】林徐振, 邱靜宜, 房蓓珊, 陳俊昌 申請人:晶元光電股份有限公司