金屬柵電極等效功函數(shù)調(diào)節(jié)方法
【專(zhuān)利摘要】公開(kāi)了一種對(duì)金屬柵電極的等效功函數(shù)進(jìn)行調(diào)節(jié)的方法。該方法包括：形成至少包括金屬功函數(shù)層的金屬柵電極配置；以及對(duì)金屬柵電極配置中的至少一層進(jìn)行等離子體處理。這樣，可以對(duì)金屬柵電極的等效功函數(shù)進(jìn)行相對(duì)靈活地調(diào)節(jié)。
【專(zhuān)利說(shuō)明】金屬柵電極等效功函數(shù)調(diào)節(jié)方法

【技術(shù)領(lǐng)域】
[0001] 本公開(kāi)涉及半導(dǎo)體領(lǐng)域，更具體地，涉及一種對(duì)金屬柵電極的等效功函數(shù)進(jìn)行調(diào) 節(jié)的方法。

【背景技術(shù)】
[0002] 隨著大規(guī)模集成電路的晶體管特征尺寸的不斷縮小，高K柵介質(zhì)/金屬柵結(jié)構(gòu)逐 漸替代傳統(tǒng)的二氧化硅/多晶硅柵結(jié)構(gòu)。為了適應(yīng)器件的多閾值要求，一般采用雙金屬柵 結(jié)構(gòu)的設(shè)計(jì)。即，NM0SFET和PM0SFET采用具有不同功函數(shù)的金屬性材料，從而其金屬柵電 極的等效功函數(shù)分別接近于硅襯底的導(dǎo)帶邊（?4. 2eV)和價(jià)帶邊（?5.IeV)。
[0003] 希望能夠更加有效地調(diào)節(jié)金屬柵電極的等效功函數(shù)。特別是，在后柵工藝中，存在 高K柵介質(zhì)/金屬柵結(jié)構(gòu)的填充問(wèn)題以及金屬柵材料的選擇限制等。有效的調(diào)節(jié)金屬柵電 極的等效功函數(shù)成為了高K柵介質(zhì)/金屬柵工程的重點(diǎn)和難點(diǎn)。


【發(fā)明內(nèi)容】

[0004] 本公開(kāi)的目的至少部分地在于提供一種對(duì)金屬柵電極的等效功函數(shù)進(jìn)行調(diào)節(jié)的 方法。
[0005] 根據(jù)本公開(kāi)的一個(gè)方面，提供了一種對(duì)金屬柵電極的等效功函數(shù)進(jìn)行調(diào)節(jié)的方 法。該方法可以包括形成至少包括金屬功函數(shù)層的金屬柵電極配置，以及對(duì)金屬柵電極配 置中的至少一層進(jìn)行等離子體處理。
[0006] 該方法還可以包括選擇等離子體處理的條件，以實(shí)現(xiàn)所需的等效功函數(shù)。等離子 體處理的條件可以包括等離子體功率、等離子體處理時(shí)間、等離子體處理氣氛及壓強(qiáng)中的 一項(xiàng)或多項(xiàng)。例如，等離子體功率為約IOW至約1000W，等離子體處理時(shí)間為約1秒至約30 分鐘，等離子體處理氣氛包括約1 : 50至約50 : 1的乂 ：H2等，等離子體處理氣體壓強(qiáng) 為約Itorr至lOOtorr。
[0007] 另外，金屬柵電極配置還可以包括柵介質(zhì)層保護(hù)層、刻蝕停止層、阻擋層和吸氧金 屬層中的一個(gè)或多個(gè)。在這種情況下，對(duì)金屬柵電極配置進(jìn)行等離子體處理可以包括：對(duì)金 屬柵電極配置中的任意一層或多層進(jìn)行等離子體處理。
[0008] 金屬柵電極配置可以形成在襯底上設(shè)置的柵介質(zhì)層上，柵介質(zhì)層可以包括高K材 料。柵介質(zhì)層與襯底之間可以存在界面層。
[0009] 另外，可以形成多個(gè)金屬柵電極配置。在這種情況下，該方法還可以包括：對(duì)所 述多個(gè)金屬柵電極配置中的一部分進(jìn)行等離子體處理，而對(duì)另一部分則不進(jìn)行等離子體處 理。
[0010] 根據(jù)本公開(kāi)的示例性實(shí)施例，對(duì)單層或多層的金屬柵電極配置中的任意一層或多 層進(jìn)行等離子體處理，可以有效調(diào)節(jié)金屬柵電極配置的等效功函數(shù)，并因此可以實(shí)現(xiàn)半導(dǎo) 體器件的多閾值調(diào)節(jié)。

【專(zhuān)利附圖】

【附圖說(shuō)明】 toon] 通過(guò)以下參照附圖對(duì)本公開(kāi)實(shí)施例的描述，本公開(kāi)的上述以及其他目的、特征和 優(yōu)點(diǎn)將更為清楚，在附圖中：
[0012] 圖1-6是示出了根據(jù)本公開(kāi)實(shí)施例的方法的簡(jiǎn)略示意圖；
[0013] 圖7-8是示出了根據(jù)本公開(kāi)另一實(shí)施例的方法的簡(jiǎn)略示意圖；以及
[0014] 圖9是示出了一示例測(cè)試結(jié)果的曲線圖。
[0015] 貫穿附圖，相同的附圖標(biāo)記可以表示相同的部件。

【具體實(shí)施方式】
[0016] 以下，將參照附圖來(lái)描述本公開(kāi)的實(shí)施例。但是應(yīng)該理解，這些描述只是示例性 的，而并非要限制本公開(kāi)的范圍。此外，在以下說(shuō)明中，省略了對(duì)公知結(jié)構(gòu)和技術(shù)的描述，以 避免不必要地混淆本公開(kāi)的概念。
[0017] 在附圖中示出了根據(jù)本公開(kāi)實(shí)施例的各種結(jié)構(gòu)示意圖。這些圖并非是按比例繪制 的，其中為了清楚表達(dá)的目的，放大了某些細(xì)節(jié)，并且可能省略了某些細(xì)節(jié)。圖中所示出的 各種區(qū)域、層的形狀以及它們之間的相對(duì)大小、位置關(guān)系僅是示例性的，實(shí)際中可能由于制 造公差或技術(shù)限制而有所偏差，并且本領(lǐng)域技術(shù)人員根據(jù)實(shí)際所需可以另外設(shè)計(jì)具有不同 形狀、大小、相對(duì)位置的區(qū)域/層。
[0018] 在本公開(kāi)的上下文中，當(dāng)將一層/元件稱(chēng)作位于另一層/元件"上"時(shí)，該層/元 件可以直接位于該另一層/元件上，或者它們之間可以存在居中層/元件。另外，如果在一 種朝向中一層/元件位于另一層/元件"上"，那么當(dāng)調(diào)轉(zhuǎn)朝向時(shí)，該層/元件可以位于該另 一層/元件"下"。
[0019] 根據(jù)本公開(kāi)的實(shí)施例，提供了一種對(duì)金屬柵電極的等效功函數(shù)進(jìn)行調(diào)節(jié)的方 法。具體地，可以對(duì)金屬柵電極配置中的任意一層或多層進(jìn)行等離子體處理（plasma treatment)。通過(guò)改變等離子體處理的條件，例如，等離子體功率、等離子體處理時(shí)間、等 離子體處理氣氛及壓強(qiáng)等中的一項(xiàng)或多項(xiàng)，可以實(shí)現(xiàn)對(duì)金屬柵電極的等效功函數(shù)的有效調(diào) 節(jié)。
[0020] 根據(jù)本公開(kāi)的實(shí)施例，金屬柵電極配置至少包括金屬功函數(shù)層（metal workfunctionlayer),并可以包括其他附加層，例如柵介質(zhì)層保護(hù)層（cappinglayer)、刻 蝕停止層（etchstoplayer)、阻擋層（barrierlayer)和吸氧金屬層（scavenginglayer) 中的一個(gè)或多個(gè)。該附加層或這些附加層在CMOS集成工藝中特別有利。金屬柵電極配置中 的任意一層或多層在形成（例如，通過(guò)淀積）之后，可以向其施加等離子體，從而經(jīng)受等離 子體處理。這種等離子體處理會(huì)導(dǎo)致金屬柵電極配置在整體上表現(xiàn)出的等效功函數(shù)得到調(diào) 節(jié)。在對(duì)金屬柵電極配置中的多層進(jìn)行等離子體處理的情況下，可以在這多層中每一層形 成之后逐一施加等離子體，或者在多層中的若干層或全部層形成之后一起施加等離子體。
[0021] 在集成電路的制造中，可以對(duì)某些器件的金屬柵電極配置進(jìn)行等離子體處理，而 對(duì)其余器件的金屬柵電極配置不進(jìn)行等離子體處理。在進(jìn)行等離子體處理的器件中，可以 選擇不同的等離子體處理?xiàng)l件。這樣，可以實(shí)現(xiàn)器件的多閾值調(diào)節(jié)。
[0022] 本公開(kāi)可以各種形式呈現(xiàn)，以下將描述其中一些示例。
[0023] 如圖1所示，提供襯底1000。襯底1000可以是各種形式的合適襯底，例如體半 導(dǎo)體襯底如Si、Ge等，化合物半導(dǎo)體襯底如SiGe、GaAs、GaSb、AlAs、InAs、InP、GaN、SiC、InGaAs、InSb、InGaSb等，絕緣體上半導(dǎo)體襯底（SOI)等。在此，以體硅襯底及硅系材料為 例進(jìn)行描述。但是需要指出的是，本公開(kāi)不限于此。
[0024] 在襯底1000上，例如通過(guò)淀積，可以依次形成犧牲柵介質(zhì)層1018和犧牲柵導(dǎo)體層 1020。犧牲柵介質(zhì)層1018可以包括氧化物（例如，SiO2),犧牲柵導(dǎo)體層1020可以包括多 晶娃。
[0025] 之后，如圖2所示，例如通過(guò)光刻，可以將犧牲柵介質(zhì)層1018和犧牲柵導(dǎo)體層1020 構(gòu)圖為犧牲柵堆疊?？梢誀奚鼥哦询B為掩模，進(jìn)行暈圈（halo)和延伸區(qū)（extension)注入。 然后，可以在柵堆疊兩側(cè)，形成側(cè)墻1016。例如，側(cè)墻1016可以通過(guò)在襯底上共形淀積一 層氮化物（例如氮化硅），并對(duì)該氮化物層進(jìn)行選擇性刻蝕如反應(yīng)離子刻蝕（RIE)來(lái)形成。 隨后，可以柵堆疊和側(cè)墻1016為掩模，進(jìn)行源/漏注入。還可以進(jìn)行退火處理，以激活注入 的離子，并形成源/漏區(qū)。
[0026] 然后，如圖3所示，可以在圖2所示的結(jié)構(gòu)上形成層間電介質(zhì)層1022。例如，可以 通過(guò)淀積氧化物，然后進(jìn)行平坦化如化學(xué)機(jī)械拋光（CMP)來(lái)形成層間電介質(zhì)層1022。在平 坦化時(shí)，可以側(cè)墻1016為停止點(diǎn)，從而可以露出犧牲柵堆疊。
[0027] 接下來(lái)，如圖4所示，可以通過(guò)選擇性刻蝕如濕法腐蝕，去除犧牲柵堆疊（具體地， 犧牲導(dǎo)體層1020和犧牲柵介質(zhì)層1018)。這樣，就在層間電介質(zhì)層1022中在側(cè)墻1016內(nèi) 側(cè)留下了柵槽G。
[0028] 隨后，可以在刪除G內(nèi)形成真正的柵堆疊。
[0029] 具體地，如圖5所示，可以在圖4所示的結(jié)構(gòu)上，例如通過(guò)淀積，可以依次形成高K 柵介質(zhì)層1004和金屬柵電極配置。在該示例中，金屬柵電極配置包括金屬功函數(shù)層1010。 例如，高K柵介質(zhì)層1004可以包括HfO2等，厚度為約10-40A;金屬功函數(shù)層1010可以包括 TiAl、TiN等，厚度為約0. 5-10nm。另外，金屬功函數(shù)層1010不限于圖示的單層結(jié)構(gòu)，也可 以包括多種金屬功函數(shù)材料的疊層結(jié)構(gòu)。
[0030] 在圖5的示例中，示出了高K柵介質(zhì)層1004和金屬功函數(shù)層1010將柵槽G完全 填滿的示例。但是，本公開(kāi)不限于此。例如，金屬功函數(shù)層1010可以形成為較薄，使得柵槽 G并未完全填滿。之后，還可以在金屬功函數(shù)層1010之上例如通過(guò)淀積進(jìn)一步形成多晶硅 或金屬層等。
[0031] 根據(jù)一示例，還可以在襯底1000的表面上通過(guò)淀積或熱氧化形成界面層1002。 界面層1002可以包括氧化物（例如氧化硅），厚度為約5A-2nm。在圖5的示例中，界面層 1002通過(guò)熱氧化形成，從而位于柵槽G底部。
[0032] 在形成金屬柵電極配置（在該示例中，金屬功函數(shù)層1010)后，可以對(duì)其進(jìn)行等 離子體處理，如圖5中的箭頭所示。根據(jù)一示例，可以選擇等離子體處理的條件，如等離子 體功率、等離子體處理時(shí)間、等離子體處理氣氛及壓強(qiáng)等。在此，例如可以選擇約IOW至約 1000W的等離子體功率，約1秒至約30分鐘的等離子體處理時(shí)間，等離子體處理氣氛可以選 擇N2 :H2等，它們的比例為約1 : 50至約50 : 1，等離子體處理氣體壓強(qiáng)為約Itorr至 lOOtorr。本領(lǐng)域技術(shù)人員可以根據(jù)設(shè)計(jì)需要，適當(dāng)調(diào)節(jié)這些條件中的一項(xiàng)或多項(xiàng)，以實(shí)現(xiàn) 所需的等效功函數(shù)。
[0033] 接下來(lái)，如圖6所示，例如通過(guò)回蝕，去除高K柵介質(zhì)層1004和金屬柵電極配置在 柵槽G之外的部分，并因此形成柵堆疊?；匚g時(shí)，可以側(cè)墻為停止點(diǎn)。
[0034] 這里需要指出的是，上面以后柵工藝為例進(jìn)行了描述。但是本公開(kāi)不限于此，而是 也可以應(yīng)用于先柵工藝。另外，在以上描述中，對(duì)于后柵工藝本身的處理和參數(shù)沒(méi)有進(jìn)行詳 細(xì)描述。本領(lǐng)域技術(shù)人員可以設(shè)想多種合適的處理和參數(shù)。
[0035] 此外，在上述實(shí)施例中，金屬柵電極配置示出為僅包括金屬功函數(shù)層1010。根據(jù)本 公開(kāi)的有利示例，為改善器件性能，金屬柵電極配置還可以包括其他附加層。例如，如圖7 所示，在柵介質(zhì)層1004和金屬功函數(shù)層1010之間，還可以形成柵介質(zhì)保護(hù)層1006和/或 刻蝕停止層1008。例如，柵介質(zhì)保護(hù)層1006可以包括TiN，厚度為約0. 5-3nm;刻蝕停止層 1008可以包括TaN，厚度為約0. 5-8nm。一般地，柵介質(zhì)保護(hù)層1006和刻蝕停止層1008在 CMOS集成工藝中特別有用。例如，柵介質(zhì)保護(hù)層1006可以防止上方的金屬/金屬性材料擴(kuò) 散到柵介質(zhì)層1004中并因此引起介電常數(shù)發(fā)生變化以及柵漏電增大等問(wèn)題。另外，刻蝕停 止層1008可以用于在形成NFET和PFET的CMOS集成工藝中在刻蝕NFET區(qū)域中的PFET材 料層或者刻蝕PFET區(qū)域中的NFET材料層時(shí)起作用。
[0036] 此外，在柵導(dǎo)體層上方，還可以形成阻擋層1012和/或吸氧金屬層1014。例如， 阻擋層1012可以包括TiN，厚度為約l-7nm。阻擋層1012可以防止下方的金屬/金屬性材 料向上擴(kuò)散引起污染。此外，吸氧金屬層1014可以包括金屬如Ti,厚度為約0. 5?5nm。 吸氧金屬層1014可以通過(guò)吸收界面層和高K柵介質(zhì)層的氧元素以及防止后續(xù)熱退火工藝 引入的氧元素與界面層和高K柵介質(zhì)層反應(yīng)，從而降低柵介質(zhì)層的等效氧化層厚度（EOT: EquivalentOxidethickness)〇
[0037] 可以按照設(shè)計(jì)，按需設(shè)置這些附加層中的一個(gè)或多個(gè)。
[0038] 也即，在該示例中，金屬柵電極配置至少包括金屬功函數(shù)層1010,并可以包括柵介 質(zhì)保護(hù)層1006、刻蝕停止層1008、阻擋層1012和吸氧金屬層1014中的一層或多層。在金 屬柵電極配置包括多層結(jié)構(gòu)的情況下，可以對(duì)這多層中的任意一個(gè)或多個(gè)進(jìn)行等離子體處 理。這種等離子處理可以按照上述參照?qǐng)D5所述的方式進(jìn)行。
[0039] 例如，可以在形成金屬柵電極配置中的某一層之后即對(duì)其進(jìn)行等離子處理。或者， 可以在形成金屬柵電極配置中的某兩層或多層之后對(duì)它們一并進(jìn)行等離子體處理。此時(shí)， 例如可以控制等離子體的功率，以使得等離子體能夠進(jìn)入到這些層中。
[0040] 隨后，如圖8所示，可以對(duì)這些層構(gòu)圖以形成柵堆疊，并通過(guò)后繼工藝完成器件的 制作。
[0041] 這里需要指出的是，參照?qǐng)D7和8描述的金屬柵堆疊配置同樣適用于后柵工藝。
[0042] 根據(jù)一示例，提供如下的金屬柵電極配置，包括約0.5-10nm的TiN金屬功函數(shù)層。 該金屬柵電極配置形成于襯底上設(shè)置的約5A-2nm的SiO2界面層和約10-40A的HfO2柵介 質(zhì)層上。此外，在金屬柵電極配置上還設(shè)置有約IO-IOOnm的W填充層。其中，對(duì)金屬柵電 極配置（該示例中，TiN層）進(jìn)行等離子處理?？梢赃x擇不同的等離子體處理?xiàng)l件。在此， 選擇了四種等離子體處理?xiàng)l件：（1)等離子體功率為約400W，處理時(shí)間為約11S，氣氛為約 450 : 350的N2 :H2; (2)等離子體功率為約400W，處理時(shí)間為約7S，氣氛為約450 : 350 的隊(duì)：！12;(3)等離子體功率為約2501，處理時(shí)間為約115，氣氛為約450:350的隊(duì)：！1 2; 以及（4)等離子體功率為約400W，處理時(shí)間為約11S，氣氛為約600 : 150的N2 :H2。圖5 中以三角形標(biāo)記示出了它們的平帶電壓測(cè)試結(jié)果。另外，作為對(duì)比，圖5中還以圓形標(biāo)記示 出了相同金屬柵電極配置在未施加等離子處理時(shí)的平坦電壓測(cè)試結(jié)果。可以看出，平帶電 壓最大漂移了約0. 34eV。
[0043] 有利地，本公開(kāi)的技術(shù)與傳統(tǒng)CMOS工藝兼容。因此，不需要引入新的材料和工藝， 即可實(shí)現(xiàn)金屬柵電極的等效功函數(shù)調(diào)節(jié)。具體地，根據(jù)本公開(kāi)的示例，可以對(duì)金屬柵電極配 置中的一層或多層進(jìn)行等離子處理，并可以選擇等離子處理的條件。另外，還可以結(jié)合等離 子處理的有/無(wú)。于是，可以更加容易地實(shí)現(xiàn)多閾值器件的制造。
[0044] 在以上的描述中，對(duì)于各層的構(gòu)圖、刻蝕等技術(shù)細(xì)節(jié)并沒(méi)有做出詳細(xì)的說(shuō)明。但是 本領(lǐng)域技術(shù)人員應(yīng)當(dāng)理解，可以通過(guò)各種技術(shù)手段，來(lái)形成所需形狀的層、區(qū)域等。另外，為 了形成同一結(jié)構(gòu)，本領(lǐng)域技術(shù)人員還可以設(shè)計(jì)出與以上描述的方法并不完全相同的方法。 另外，盡管在以上分別描述了各實(shí)施例，但是這并不意味著各個(gè)實(shí)施例中的措施不能有利 地結(jié)合使用。
[0045] 以上對(duì)本公開(kāi)的實(shí)施例進(jìn)行了描述。但是，這些實(shí)施例僅僅是為了說(shuō)明的目的，而 并非為了限制本公開(kāi)的范圍。本公開(kāi)的范圍由所附權(quán)利要求及其等價(jià)物限定。不脫離本公 開(kāi)的范圍，本領(lǐng)域技術(shù)人員可以做出多種替代和修改，這些替代和修改都應(yīng)落在本公開(kāi)的 范圍之內(nèi)。
【權(quán)利要求】
1. 一種對(duì)金屬柵電極的等效功函數(shù)進(jìn)行調(diào)節(jié)的方法，包括： 形成至少包括金屬功函數(shù)層的金屬柵電極配置；W及 對(duì)金屬柵電極配置中的至少一層進(jìn)行等離子體處理。
2. 根據(jù)權(quán)利要求1所述的方法，還包括；選擇等離子體處理的條件，W實(shí)現(xiàn)所需的等效 功函數(shù)。
3. 根據(jù)權(quán)利要求2所述的方法，其中等離子體處理的條件包括等離子體功率、等離子 體處理時(shí)間、等離子體處理氣氛及壓強(qiáng)中的一項(xiàng)或多項(xiàng)。
4. 根據(jù)權(quán)利要求3所述的方法，其中等離子體功率為約10W至約1000W，等離子體處理 時(shí)間為約1砂至約30分鐘，等離子體處理氣氛包括約1 : 50至約50 : 1的N2 : &，等離 子體處理氣體壓強(qiáng)為約Itorr至10化orr。
5. 根據(jù)權(quán)利要求1所述的方法，其中 金屬柵電極配置還包括柵介質(zhì)層保護(hù)層、刻蝕停止層、阻擋層和吸氧金屬層中的一個(gè) 或多個(gè)，W及 對(duì)金屬柵電極配置進(jìn)行等離子體處理包括；對(duì)金屬柵電極配置中的任意一層或多層進(jìn) 行等離子體處理。
6. 根據(jù)權(quán)利要求1所述的方法，其中金屬柵電極配置形成在襯底上設(shè)置的柵介質(zhì)層 上，柵介質(zhì)層包括高K材料。
7. 根據(jù)權(quán)利要求6所述的方法，其中柵介質(zhì)層與襯底之間存在界面層。
8. 根據(jù)權(quán)利要求1所述的方法，其中形成多個(gè)金屬柵電極配置，且該方法還包括；對(duì)所 述多個(gè)金屬柵電極配置中的一部分進(jìn)行等離子體處理，而對(duì)另一部分則不進(jìn)行等離子體處 理。
【文檔編號(hào)】H01L21/336GK104347411SQ201310331607
【公開(kāi)日】2015年2月11日 申請(qǐng)日期:2013年8月1日 優(yōu)先權(quán)日:2013年8月1日
【發(fā)明者】楊紅, 王文武, 閆江, 羅維春 申請(qǐng)人:中國(guó)科學(xué)院微電子研究所