包括具有底部氧化物襯墊和上氮化物襯墊的淺溝槽隔離(sti)區(qū)域的電子器件和相關(guān)方法
【專利摘要】一種電子器件可以包括襯底、覆蓋襯底的掩埋氧化物(BOX)層、覆蓋BOX層的至少一個(gè)半導(dǎo)體器件和在襯底中并且與至少一個(gè)半導(dǎo)體器件相鄰的至少一個(gè)淺溝槽隔離(STI)區(qū)域。至少一個(gè)STI區(qū)域與襯底限定側(cè)壁表面并且可以包括對(duì)側(cè)壁表面的底部分加襯的氧化物層、對(duì)側(cè)壁表面的在底部分以上的上部分加襯的氮化物層和在氮化物與氧化物層之間的絕緣材料。
【專利說明】包括具有底部氧化物襯墊和上氮化物襯墊的淺溝槽隔離(STI)區(qū)域的電子器件和相關(guān)方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及電子器件領(lǐng)域，并且更具體地涉及半導(dǎo)體器件和相關(guān)方法。
【背景技術(shù)】
[0002]超薄本體和掩埋氧化物(BOX)器件(UTBB)是有吸引力的器件結(jié)構(gòu)，因?yàn)樗鼈兛梢栽试S提高的半導(dǎo)體器件縮放。UTBB通常包括作為溝道區(qū)域的超薄Si本體，該Si本體是全耗盡的并且有益于短溝道效應(yīng)(SCE)控制。另外，就更薄BOX(約25nm或者更薄)而言，與具有更厚Β0Χ(多于50nm)的ETS0I (極薄絕緣體上硅)器件比較，UTBB提供更佳縮放能力和用于通過施加合理反向偏置來調(diào)節(jié)閾值電壓(Vt)的能力。
[0003]淺溝槽隔離(STI)區(qū)域通常在UTBB器件中用來相互電隔離半導(dǎo)體器件(例如場效應(yīng)晶體管(FET))。然而就超薄層而言，典型處理操作可能在STI區(qū)域的界面引起斷片(divot)，這些斷片可能造成器件源極/漏極區(qū)域到Si襯底短接。
[0004]各種方式已經(jīng)一般用于增強(qiáng)STI隔離結(jié)構(gòu)。在Anderson等人的第2012/0119296號(hào)公開美國專利中闡述一個(gè)這樣的示例，該專利涉及溝槽生成的晶體管結(jié)構(gòu)，其中晶體管的源極和漏極由絕緣體上硅(SOI)晶片的操縱襯底的半導(dǎo)體材料中的摻雜區(qū)域限定。柵極電極可以由SOI晶片的半導(dǎo)體層限定，該半導(dǎo)體層被絕緣層從操縱襯底分離。
[0005]盡管存在這樣的配置，特別是在比如在UTBB器件中使用相對(duì)小的尺度時(shí)對(duì)于STI區(qū)域可能仍然希望進(jìn)一步增強(qiáng)。

【發(fā)明內(nèi)容】

[0006]鑒于前文，本發(fā)明的目的是提供一種具有在淺溝槽隔離(STI)區(qū)域與對(duì)應(yīng)半導(dǎo)體器件之間的增強(qiáng)的界面特性的電子器件。
[0007]這一目的和其它目的、特征及優(yōu)點(diǎn)由一種電子器件提供，該電子器件可以包括襯底、覆蓋襯底的掩埋氧化物(BOX)層、覆蓋BOX層的至少一個(gè)半導(dǎo)體器件和在襯底中并且與至少一個(gè)半導(dǎo)體器件相鄰的至少一個(gè)淺溝槽隔離(STI)區(qū)域。至少一個(gè)STI區(qū)域與襯底限定側(cè)壁表面并且可以包括對(duì)側(cè)壁表面的底部分加襯的氧化物層、對(duì)側(cè)壁表面的在底部分以上的頂部部分加襯的氮化物層和在氮化物和氧化物層內(nèi)的絕緣材料。因而，STI區(qū)域可以有利地減少在SIT區(qū)域與對(duì)應(yīng)半導(dǎo)體器件之間的界面電短接的可能性。
[0008]更具體而言，例如氮化物層可以包括氮化硅(SiN)層，并且氧化物層可以包括氧化鉿(Hf02)層。氮化物層可以在BOX層以上延伸，并且氧化物層可以在至少一個(gè)半導(dǎo)體器件以下終止。此外，絕緣材料可以不同于氮化物和氧化物層。舉例而言，絕緣材料可以包括二氧化硅(Si02)。
[0009]至少一個(gè)半導(dǎo)體器件可以例如包括至少一個(gè)場效應(yīng)晶體管晶體管(FET)。更具體而言，至少一個(gè)FET可以包括凸起的源極和漏極區(qū)域和在它們之間的溝道區(qū)域。另外，至少一個(gè)STI區(qū)域可以在至少一個(gè)半導(dǎo)體器件的相對(duì)側(cè)上包括多個(gè)STI區(qū)域。[0010]一種用于制作電子器件的方法可以包括在襯底中形成至少一個(gè)STI區(qū)域，該襯底具有覆蓋襯底的BOX層。這可以通過至少以下操作來完成:在襯底中形成溝槽從而與襯底形成側(cè)壁表面，用氧化物層對(duì)側(cè)壁表面的底部分加襯，用氮化物層對(duì)側(cè)壁表面的在底部分以上的頂部分加襯，并且在氮化物和氧化物層內(nèi)沉積絕緣材料。該方法還可以包括形成與至少一個(gè)STI區(qū)域相鄰的覆蓋BOX層的至少一個(gè)半導(dǎo)體器件。
【專利附圖】

【附圖說明】
[0011]圖1是包括增強(qiáng)的STI區(qū)域的根據(jù)本發(fā)明的電子器件的示意截面圖。
[0012]圖2是圖示用于制作圖1的電子器件的方法的流程圖。
[0013]圖3-圖10是更具體圖示用于制作圖1的電子器件的方法步驟的系列示意截面圖。
[0014]圖11是與圖3-圖10中所示方法步驟對(duì)應(yīng)的流程圖。
【具體實(shí)施方式】
[0015]現(xiàn)在下文將參照附圖更完全描述本發(fā)明，在附圖中示出本發(fā)明的優(yōu)選實(shí)施例。然而本發(fā)明可以用許多不同形式來體現(xiàn)而不應(yīng)解釋為限于這里闡述的實(shí)施例。實(shí)際上，提供這些實(shí)施例使得本公開內(nèi)容將透徹而完整并且將向本領(lǐng)域技術(shù)人員完全傳達(dá)本發(fā)明的范圍。相似標(biāo)號(hào)全篇指代相似單元。
[0016]首先參照圖1，先描述電子器件30。在所示示例中，電子器件30是UTBB結(jié)構(gòu)，該UTBB結(jié)構(gòu)示例地包括襯底31、覆蓋襯底的掩埋氧化物層32和覆蓋BOX層的一個(gè)或者多個(gè)半導(dǎo)體器件33。在所示示例中，襯底31是硅襯底，但是也可以在不同實(shí)施例中使用其它適當(dāng)襯底(例如鍺、SiGe等)。另外，本例中的半導(dǎo)體器件33是包括凸起的源極和漏極區(qū)域34、35以及柵極36的場效應(yīng)晶體管(FET)。在典型實(shí)現(xiàn)方式中，如以下將進(jìn)一步討論的那樣，被STI區(qū)域37相互分離的多個(gè)半導(dǎo)體器件33(例如FET)可以形成于UTBB晶片上。凸起的源極和漏極區(qū)域34、35可以是各種類型，諸如本征硅、原位硼摻雜SiGe、原位磷摻雜Si/SiC 等。
[0017]柵極36示例地包括覆蓋溝道層41的柵極絕緣層40和覆蓋柵極絕緣層的柵極電極42。柵極接觸43覆蓋柵極電極層42。電介質(zhì)側(cè)壁間隔物44如圖所示與柵極接觸層43相鄰。相應(yīng)源極和漏極硅化物區(qū)域70、71以及接觸46、47在凸起的源極和漏極區(qū)域34、35上。
[0018]作為背景，由于相對(duì)薄的BOX層32，UTBB器件原本可能易受在CMOS器件制造中使用的HF清理所影響。更具體而言，STI區(qū)域37由絕緣體38(諸如二氧化硅(Si02))填充，該絕緣體可能在HF清理等期間凹陷，從而在STI區(qū)域和源極/漏極區(qū)域34、35的界面產(chǎn)生斷片。這可能引起從源極/漏極區(qū)域34、35到襯底31短接。例如，在沉積用于源極和漏極接觸46、47的娃化物區(qū)域70、71時(shí)，娃化物凝聚可能出現(xiàn)于斷片內(nèi)，這可能引起短接。另一潛在短接原因是由于形成凸起的源極和漏極區(qū)域34、35而在斷片中過量生長外延硅。又一潛在短接原因可能是向斷片中延續(xù)的用于接觸46、47的源極/漏極接觸材料的過量蝕刻/沉積。
[0019]已經(jīng)嘗試的用于減少這一類短接的一種技術(shù)是形成魯棒STI襯墊。結(jié)晶的氧化鉿(HfO2) STI襯墊是已經(jīng)使用的一種材料。這一材料具有對(duì)許多濕法蝕刻劑的強(qiáng)抗性，并且也強(qiáng)到足以在退火時(shí)在接觸蝕刻過程期間阻止干法反應(yīng)離子蝕刻(RIE)材料。然而常規(guī)方式是沉積Hf02襯墊、然后用絕緣體(諸如Si02)填充STI區(qū)域37。另外，這一過程可能不穩(wěn)定，并且它也可能對(duì)后續(xù)化學(xué)機(jī)械拋光/平坦化(CMP)步驟太敏感。
[0020]還參照圖2，先描述用于制作UTBB電子器件30的示例方式。參照流程圖100，從塊101開始，該方法主要包括:在塊102通過在襯底32中形成溝槽62 (見圖4)來形成STI區(qū)域37從而與襯底和BOX層32限定側(cè)壁表面；以及在塊103用氧化物層53 (例如Η--2)給側(cè)壁表面的底部分50加襯。該方法還示例地包括:在塊104用氮化物層51 (例如SiN)給側(cè)壁表面的在底部分50以上的頂部分52加襯；以及在塊105在氮化物和氧化物層內(nèi)沉積絕緣材料38。該方法還包括:在塊106形成與STI區(qū)域37相鄰的覆蓋BOX層32的半導(dǎo)體器件33，這結(jié)束圖2中所示方法(塊107)。
[0021]現(xiàn)在將參照圖3-圖8和圖11的流程圖110進(jìn)一步具體描述用于電子器件30的制作過程。在塊111開始，可以在一些實(shí)施例中提供襯底31、BOX層32和超薄硅層41 (其隨后被圖案化以提供溝道)作為UTBB晶片。可以在塊112形成覆蓋硅層41的焊盤氧化物層60并且在SiN膜上沉積SiN膜61 (圖3)。舉例而言，SiN膜61可以具有范圍約為50至80nm的厚度,焊盤氧化物層60可以具有約為5nm的厚度，并且娃層41可以具有約10nm或者更少的厚度，但是可以在不同實(shí)施例中使用其它尺度。
[0022]然后，可以在塊113執(zhí)行光刻以限定和保護(hù)有源(RX)區(qū)域，從而可以蝕刻用于STI區(qū)域37的溝槽62。然后可以在塊114在溝槽62內(nèi)并且在SiN膜61之上沉積Hf02襯墊53(圖4)。然后例如使用高縱橫比工藝(HARP) Si02沉積用絕緣體38填充加襯的溝槽62 (塊115)，但是可以在不同實(shí)施例中使用其它適當(dāng)絕緣體。在塊116執(zhí)行退火步驟，該退火步驟可以是用于HARP Si02的相對(duì)高溫退火(例如1050-1150°C )。在塊117可以執(zhí)行CMP步驟以向下平坦化HARP Si02絕緣體38至SiN膜61的水平面(圖5)。
[0023]然后可以在塊118在Hf02襯墊53內(nèi)向下凹陷HARP Si02絕緣體38至超薄Si層41以上的水平面(圖6)。然后，可以使用選擇性HK蝕刻(塊119)以從SiN焊盤膜61去除任何HK，并且也在STI區(qū)域37以內(nèi)產(chǎn)生與BOX層32、Si層41和焊盤氧化物層60相鄰的小間隙70。間隙70的底部限定用于STI區(qū)域37的底部分50的頂部或者終止點(diǎn)。在所示示例中，間隙70的底部在BOX層32的上與下表面之間并且可以例如形成于BOX層的上半部周圍。
[0024]然后，可以在塊120沉積保形SiN層51以填充HK RIE產(chǎn)生的間隙70并且密封絕緣材料38 (圖8)。舉例而言，可以沉積很保形并且具有很高HF抗性的高溫iRAD SiN?？梢栽趬K121如上文描述的那樣再次用HARP Si0290填充并且退火溝槽62的打開部分，并且可以在塊122執(zhí)行另一 CMP步驟以向下平坦化至SiN層51 (圖9)。然后可以在塊123執(zhí)行去光滑(deglazing)以減少絕緣體材料90，并且可以在塊124使用RIE或者濕法蝕刻(例如熱磷酸)以去除SiN層51 (圖10)。如果使用熱磷酸，則可能希望控制預(yù)算以幫助避免過量SiN蝕刻進(jìn)入襯墊區(qū)域中。然后可以在塊125執(zhí)行更多常規(guī)處理步驟以形成柵極36、凸起的源極/漏極區(qū)域34、35、硅化物區(qū)域70、71以及接觸46、47并且完成圖1中所示半導(dǎo)體器件33，這結(jié)束圖11中所示方法(塊126)。
[0025]將理解作為上述過程的結(jié)構(gòu)，SiN襯墊51阻止HF預(yù)算的STI消耗。這樣，這一方式可以允許相對(duì)大的HF預(yù)算用來形成兩個(gè)或者更多柵極堆。也就是說，在使用兩個(gè)或者更多柵極堆時(shí)將通常需要更多HF用于清理。另外，強(qiáng)Hf02襯墊53有利地幫助防止由于接觸蝕刻過程所致的源極/漏極到襯底短接。
[0026]從在前文描述和關(guān)聯(lián)附圖中呈現(xiàn)的教導(dǎo)中受益的本領(lǐng)域技術(shù)人員將想到本發(fā)明的許多修改和其它實(shí)施例。因此理解本發(fā)明不限于公開的具體實(shí)施例并且修改和實(shí)施例旨在于包含在所附權(quán)利要求的范圍內(nèi)。
【權(quán)利要求】
1.一種電子器件，包括:襯底；覆蓋所述襯底的掩埋氧化物(BOX)層；覆蓋所述BOX層的至少一個(gè)半導(dǎo)體器件；以及在所述襯底中并且與所述至少一個(gè)半導(dǎo)體器件相鄰的至少一個(gè)淺溝槽隔離(STI)區(qū)域，所述至少一個(gè)STI區(qū)域與所述襯底限定側(cè)壁表面并且包括:對(duì)所述側(cè)壁表面的底部分加襯的氧化物層，對(duì)所述側(cè)壁表面的在所述底部分以上的頂部分加襯的氮化物層，以及在所述氮化物層和所述氧化物層內(nèi)的絕緣材料。
2.根據(jù)權(quán)利要求1所述的電子器件，其中所述氮化物層包括氮化硅(SiN)層。
3.根據(jù)權(quán)利要求1所述的電子器件，其中所述氧化物層包括氧化鉿(Hf02)層。
4.根據(jù)權(quán)利要求1所述的電子器件，其中所述氮化物層在所述BOX層以上延伸。
5.根據(jù)權(quán)利要求1所述的電子器件，其中所述氧化物層在所述至少一個(gè)半導(dǎo)體器件以下終止。
6.根據(jù)權(quán)利要求1所述的電子器件，其中所述絕緣材料不同于所述氮化物層和所述氧化物層。
7.根據(jù)權(quán)利要求1所述的電子器件，其中所述絕緣材料包括二氧化硅(Si02)。`
8.根據(jù)權(quán)利要求1所述的電子器件，其中所述至少一個(gè)半導(dǎo)體器件包括至少一個(gè)場效應(yīng)晶體管(FET)。
9.根據(jù)權(quán)利要求8所述的電子器件，其中所述FET包括凸起的源極區(qū)域和漏極區(qū)域和在所述凸起的源極區(qū)域與漏極區(qū)域之間的溝道區(qū)域。
10.根據(jù)權(quán)利要求1所述的電子器件，其中所述至少一個(gè)STI區(qū)域在所述至少一個(gè)半導(dǎo)體器件的相對(duì)側(cè)上包括多個(gè)STI區(qū)域。
11.一種電子器件，包括:襯底；覆蓋所述襯底的掩埋氧化物(BOX)層；覆蓋所述BOX層的至少一個(gè)半導(dǎo)體器件；以及在所述襯底中并且與所述至少一個(gè)半導(dǎo)體器件相鄰的至少一個(gè)淺溝槽隔離(STI)區(qū)域，所述至少一個(gè)STI區(qū)域與所述襯底限定側(cè)壁表面并且包括:對(duì)所述側(cè)壁表面的底部分加襯的氧化鉿(Η--2)層，對(duì)所述側(cè)壁表面的在所述底部分以上的頂部分加襯的氮化硅(SiN)層，以及在所述SiN層和所述Hf02層內(nèi)的絕緣材料。
12.根據(jù)權(quán)利要求11所述的電子器件，其中所述SiN層在所述BOX層以上延伸。
13.根據(jù)權(quán)利要求11所述的電子器件，其中所述Hf02層在所述至少一個(gè)半導(dǎo)體器件以下終止。
14.根據(jù)權(quán)利要求11所述的電子器件，其中所述絕緣材料不同于所述氮化物層和所述氧化物層。
15.一種用于制作電子器件的方法，包括:通過至少以下操作在襯底中形成至少一個(gè)淺溝槽隔離(STI)區(qū)域，所述襯底具有覆蓋所述襯底的掩埋氧化物(BOX)層: 在所述襯底中形成溝槽從而與所述襯底限定側(cè)壁表面， 用氧化物層對(duì)所述側(cè)壁表面的底部分加襯，用氮化物層對(duì)所述側(cè)壁表面的在所述底部分以上的頂部分加襯，并且在所述氮化物層和所述氧化物層內(nèi)沉積絕緣材料；并且形成與所述至少一個(gè)STI區(qū)域相鄰的覆蓋所述BOX層的至少一個(gè)半導(dǎo)體器件。
16.根據(jù)權(quán)利要求15所述的方法，其中對(duì)所述側(cè)壁表面的所述底部分加襯還包括:用所述氧化物層對(duì)所述溝槽加襯；并且蝕刻掉所述氧化物層下至所述底部分。
17.根據(jù)權(quán)利要求15所述的方法，其中所述氮化物層包括氮化硅(SiN)層。
18.根據(jù)權(quán)利要求15所述的方法，其中所述氧化物層包括氧化鉿(Hf02)層。
19.根據(jù)權(quán)利要求15所述的方法，其中所述氮化物層在所述BOX層以上延伸。
20.根據(jù)權(quán)利要求15所述的方法，其中所述氧化物層在所述至少一個(gè)半導(dǎo)體器件以下終止。
21.根據(jù)權(quán)利要求15所述的方法，其中所述絕緣材料不同于所述氮化物層和所述氧化物層。
22.根據(jù)權(quán)利要求15所述的方法，其中所述絕緣材料包括二氧化硅(Si02)。
【文檔編號(hào)】H01L27/02GK103633084SQ201310337452
【公開日】2014年3月12日 申請日期:2013年8月2日 優(yōu)先權(quán)日:2012年8月21日
【發(fā)明者】柳青, N·勞貝特, P·卡雷, S·波諾斯, M·維納特, B·多麗絲 申請人:意法半導(dǎo)體公司, 國際商業(yè)機(jī)器公司, 法國原子能及替代能源委員會(huì)