多芯片組件功率夾片的制作方法
【專(zhuān)利摘要】本申請(qǐng)涉及多芯片組件功率夾片。多芯片無(wú)引線(xiàn)組件（200）有密封在樹(shù)脂（250）內(nèi)的集成電路（IC）、雙n溝道MOSFET（110）、IC引線(xiàn)（210、211、212）、柵極引線(xiàn)（213、214）以及源極引線(xiàn)（217-220）。所述IC（150）和雙n溝道MOSFET（110）被正面朝下安裝在引線(xiàn)上。所述IC引線(xiàn)（210、211、212）由平面金屬組成，并使用倒裝法技術(shù)分別連接到IC（150）上的電極TEST、VDD和VM，以將引線(xiàn)裝配到銅柱或銅栓上。
【專(zhuān)利說(shuō)明】多芯片組件功率夾片
【背景技術(shù)】
[0001]存在針對(duì)鋰離子電池的多種保護(hù)機(jī)制。如果鋰離子電池過(guò)充電，可能發(fā)生強(qiáng)烈的放熱反應(yīng)，并且導(dǎo)致火災(zāi)的可能性增加。為了防止鋰離子電池過(guò)充電，使用電池保護(hù)電路。所述電池保護(hù)電路(其例示于圖1)除其它部件之外，通常包含兩個(gè)場(chǎng)效應(yīng)晶體管(FET)開(kāi)關(guān)22和24以及控制集成電路(IC)20。一個(gè)FET防止電流流入電池，另一個(gè)FET防止電流流出電池，除非控制IC使能它。
[0002]存在包含控制IC和MOSFET在內(nèi)的多芯片組件。然而，可以進(jìn)行很多改進(jìn)。例如，一些傳統(tǒng)的多芯片組件在封裝的所有四側(cè)都包含引線(xiàn)。這導(dǎo)致組件變大，這是不期望的，因?yàn)檫@樣的組件是用于諸如手機(jī)之類(lèi)的小的電子設(shè)備的?？梢詼p小多芯片組件的尺寸，但是這減小了可以用于這類(lèi)封裝的芯片的載流量。
[0003]例如，見(jiàn)被轉(zhuǎn)讓給與本專(zhuān)利相同的受讓人并以引用方式并入本專(zhuān)利的美國(guó)專(zhuān)利N0.7，868，432，其公開(kāi)了產(chǎn)生緊湊型多芯片組件的特征。首先，功率MOSFET的引線(xiàn)框架結(jié)構(gòu)的管芯安裝焊墊可以從多芯片組件的一個(gè)邊緣完全延伸到另一邊緣。這允許管芯安裝焊墊上的功率芯片具有大尺寸，從而增大功率MOSFET的額定電流。其次，沒(méi)有從功率芯片或IC芯片到引線(xiàn)框架結(jié)構(gòu)的下結(jié)合(down bond)。第三，IC和功率MOSFET之間的連接是通過(guò)芯片間互連(即線(xiàn)互連)來(lái)完成的。第四，減少了 MOSFET管芯安裝焊墊附近的外部引線(xiàn)和信號(hào)路由元件的數(shù)量。通過(guò)減少外部引線(xiàn)并消除下結(jié)合，封裝內(nèi)部區(qū)域增大，以允許更大的功率M0SFET。增大功率MOSFET的尺寸減小了導(dǎo)通電阻，從而減少功率損耗并減少發(fā)熱。這最終增加了電池的有用能量。

【發(fā)明內(nèi)容】

[0004]然而，甚至上述示例性設(shè)備的很多優(yōu)勢(shì)都可以被改進(jìn)?！?32中的設(shè)備有若干會(huì)產(chǎn)生寄生電感、電阻和電容并且不利地影響性能的絲焊(wire bonds)ο其它結(jié)合(bonding)技術(shù)可以減小源電阻。集成電路在裝配期間可以更好地被保護(hù)，以提高批產(chǎn)量。希望有更小和改善的整體封裝。
[0005]多芯片無(wú)引線(xiàn)組件在一個(gè)管芯上有兩個(gè)η溝道M0SFET，并且共用公共漏極。所述組件還包括控制集成電路。針對(duì)MOSFET使用倒裝技術(shù)并針對(duì)集成電路使用諸如焊接凸點(diǎn)、銅栓或銅柱之類(lèi)的凸起接觸表面來(lái)裝配所述設(shè)備，從而在不用焊線(xiàn)的情況下將MOSFET和集成電路連接到引線(xiàn)框架。所述設(shè)備被正面朝下安置在與設(shè)備互連并且延伸至密封樹(shù)脂外部的引線(xiàn)上。
[0006]組件中的所述設(shè)備被裝配在有多個(gè)弓丨線(xiàn)的引線(xiàn)框架上。每個(gè)引線(xiàn)在所述組件的外底表面有外部的、暴露的接觸表面。引線(xiàn)將電功率傳送入集成電路和雙溝道M0SFET，并且還將電信號(hào)傳送入或傳送出集成電路和雙溝道M0SFET。所述組件通過(guò)如下方式制造:將引線(xiàn)框架、集成電路和雙溝道MOSFET封裝在絕緣樹(shù)脂中以形成所述組件并在所述組件外底表面上限定出引線(xiàn)的暴露的接觸表面。引線(xiàn)框架上的引線(xiàn)被配置為減小所述組件的占位面積(footprint)，降低其電阻并且減小寄生電容和電感。為了這個(gè)目的，第一引線(xiàn)被連接到集成電路的第一電極和一個(gè)雙溝道MOSFET的柵極，第二引線(xiàn)被連接到集成電路的第二電極和另一個(gè)雙溝道MOSFET的柵極，第三引線(xiàn)被連接到集成電路的第三電極和所述雙溝道MOSFET之一的源極，第四引線(xiàn)被連接到集成電路的第四電極和另一個(gè)雙溝道MOSFET的源極。
[0007]所述雙溝道MOSFET有制作在公共晶圓上的兩個(gè)MOSFET管芯。兩個(gè)管芯與晶圓分離但彼此并不分離。這樣每個(gè)MOSFET有其自己的源極和柵極并共用公共漏極。所述控制集成電路有一個(gè)或多個(gè)電極，所述電極用于連接到雙溝道MOSFET和諸如VDD、VM和TEST之類(lèi)的外部系統(tǒng)節(jié)點(diǎn)。控制集成電路上的電極將其連接到MOSFET的柵極和源極。所述集成電路包括用于導(dǎo)通和關(guān)斷MOSFET的電路。
[0008]所述控制集成電路和雙溝道MOSFET被正面朝下安裝在引線(xiàn)框架的引線(xiàn)上，所述引線(xiàn)框架隨后被在密封絕緣樹(shù)脂中塑模。這樣就不會(huì)用到焊線(xiàn)。在裝配期間，提供了引線(xiàn)框架的陣列。所述陣列由金屬片沖壓而成，所述金屬片包括相對(duì)的軌和拉桿，以在裝配和塑模期間固定引線(xiàn)框架。所述集成電路和MOSFET被焊接在引線(xiàn)上并在固定就位。引線(xiàn)框架的陣列被放置在模具的腔內(nèi)，所述模具被放置在傳遞塑模機(jī)中。所述機(jī)器將融化的密封絕緣樹(shù)脂輸送到模具中，在模具中所述樹(shù)脂被允許冷卻和固化。此后，所述模具被打開(kāi)，一個(gè)或多個(gè)加工機(jī)器將塑模的設(shè)備與其引線(xiàn)框架分離。所述密封絕緣樹(shù)脂限定出外底表面。引線(xiàn)的外部接觸表面被暴露在外底表面上，以用于連接到其它設(shè)備或系統(tǒng)元件。
[0009]與絲焊組件相比，本發(fā)明的優(yōu)選實(shí)施例有多芯片組件尺寸減小的優(yōu)勢(shì)。這是由非分割的雙溝道MOSFET而成為可能的。管芯上的兩個(gè)相鄰MOSFET之間的物理距離非常小，但是大到足夠有效地將MOSFET的電氣操作彼此分離。非分割的MOSFET提供的公共漏極消除了用于連接MOSFET的漏極的工藝步驟和材料。通過(guò)以倒裝法安裝集成電路和雙溝道M0SFET，所述優(yōu)選實(shí)施例消除了焊線(xiàn)并減小了寄生電感和電容。較低的電感和電容允許所述組件以更高效的高頻操作。所述多芯片組件與使用焊線(xiàn)和正面朝上安裝設(shè)備的組件相t匕，具有較少的外部接觸，并且占據(jù)較小的空間。與傳統(tǒng)絲焊的組件相比，這給了所述優(yōu)選實(shí)施例更小占位尺寸的優(yōu)勢(shì)。由于所述非分割的MOSFET和沒(méi)有引線(xiàn)，所述優(yōu)選實(shí)施例也有更低操作(RSS)電阻的優(yōu)勢(shì)。所述優(yōu)選實(shí)施例通過(guò)將單個(gè)漏極夾片或散熱片附著于公共漏極，改善了電性能和熱性能。
【專(zhuān)利附圖】

【附圖說(shuō)明】
[0010]圖1A為多芯片組件的電氣示意圖；
[0011 ]圖1B為多芯片組件的電氣不意圖；
[0012]圖2A為多芯片組件的示出輪廓上的密封絕緣樹(shù)脂的透視圖；
[0013]圖2B為多芯片組件的透視圖；
[0014]圖3為單獨(dú)的引線(xiàn)框架的透視圖；
[0015]圖4為示出裝配在引線(xiàn)框架上的IC和MOSFET的放大平面圖；
[0016]圖5示出附著于雙溝道MOSFET的兩個(gè)漏極的夾片；
[0017]圖6A為雙溝道MOSFET的通過(guò)柵極和源極接觸區(qū)之一截取的剖面圖；
[0018]圖6B為雙溝道MOSFET的示出環(huán)繞柵極和源極接觸區(qū)的鈍化層的平面視圖?！揪唧w實(shí)施方式】
[0019]公開(kāi)了用于調(diào)節(jié)電池(例如，手機(jī)電池)的充電的功率半導(dǎo)體開(kāi)關(guān)和控制IC的集成。在本發(fā)明實(shí)施例中，公開(kāi)了可以被安裝在微型電路板上的小型(small form factor)多芯片組件。微型電路板可連接到電池組的一端。多芯片組件可構(gòu)成電池保護(hù)電路的一部分。
[0020]圖1示出傳統(tǒng)的電池保護(hù)電路。一些電池保護(hù)電路使用了分立元件來(lái)建立如圖1所示的電路。當(dāng)很多分立元件被用于形成圖1所示的電路時(shí)，保護(hù)電路可能最終會(huì)占用相對(duì)大量的空間。例如，在電路板上僅針對(duì)分立IC和功率MOSFET可能需要最少八個(gè)焊墊。例如，見(jiàn)以引用方式并入本專(zhuān)利的美國(guó)專(zhuān)利N0.7，868，432。
[0021]轉(zhuǎn)向圖2A和圖2B，多芯片無(wú)引線(xiàn)組件200顯示其元件包括密封在樹(shù)脂250內(nèi)的集成電路(IC) 150、雙η溝道M0SFET110、IC引線(xiàn)210、211、212、柵極引線(xiàn)213,214以及源極引線(xiàn)217-220。IC150和雙η溝道M0SFET110被正面朝下安裝在引線(xiàn)上。IC引線(xiàn)210、211、212由平面金屬制成，并分別連接到IC150上的電極TEST、VDD和VM。這樣，IC150以倒裝法附著于其引線(xiàn)210、211和212。使用一個(gè)或多個(gè)傳統(tǒng)的方法(其包括但不限于:從IC150延伸至引線(xiàn)或焊墊的銅柱或銅栓)來(lái)進(jìn)行電連接和機(jī)械連接。源極引線(xiàn)217和219是源極焊墊215的一部分；源極引線(xiàn)218和220是源極焊墊216的一部分。源極焊墊附著于雙η溝道M0SFET110的各自源極上。源極和柵極正面朝下，公共漏極114正面朝上?？蛇x的漏極夾片或散熱片280可以附著于公共漏極。見(jiàn)圖5。這樣的漏極夾片或散熱片可延伸至并暴露于密封樹(shù)脂250的頂部上表面254。公共漏極夾片不僅耗散熱而且減小在兩個(gè)漏極之間的電阻，從而防止由于漏極之間的電阻產(chǎn)生的不需要的熱量。當(dāng)夾片被暴露時(shí)，器件被引線(xiàn)框架的源極焊墊215和216和漏極夾片280雙重冷卻。所述夾片可以由金屬或金屬合金或任何能夠有效地從雙溝道MOSFET傳導(dǎo)熱量的任何其它材料制成。
[0022]如圖2Β所示，引線(xiàn)和源極焊墊210-220有暴露于密封樹(shù)脂250的底表面252上的外接觸表面。所述215和216焊墊是從引線(xiàn)框架的頂部半蝕刻的。全銅引線(xiàn)框架限定出源極接觸區(qū)域，并且該源極接觸區(qū)域與在管芯處的源極接觸的開(kāi)口相匹配。在引線(xiàn)框架頂部半蝕刻的益處允許在不使用凸塊晶圓(焊料或柱凸塊)的情況下，直接在引線(xiàn)框架上倒裝管芯。同時(shí)，容易控制和維持確定的焊接線(xiàn)的厚度。
[0023]轉(zhuǎn)向圖3，引線(xiàn)框架100示出其引線(xiàn)210-220。特別地，引線(xiàn)218和220與一個(gè)有引線(xiàn)手指(lead finger)216 (f)的源極焊墊216成一體。同樣地，引線(xiàn)217和219與另一個(gè)有引線(xiàn)手指215 (f)的源極焊墊215成一體。轉(zhuǎn)向圖4，IC150和雙溝道M0SFET110的輪廓疊加于引線(xiàn)之上。引線(xiàn)內(nèi)的虛線(xiàn)表明引線(xiàn)的頂表面被半蝕刻以提供接納密封樹(shù)脂250的淺腔，以將引線(xiàn)鎖定在樹(shù)脂內(nèi)。引線(xiàn)被排列成陣列，每個(gè)引線(xiàn)的一端安置在樹(shù)脂的外周附近，另一端安置在更深的樹(shù)脂中，并且連接到元器件(component device)110和150之一的一個(gè)或多個(gè)電極。
[0024]IC150有7個(gè)電極。IC150以倒裝法被正面朝下安裝，以便銅柱或銅栓160-166附著于相應(yīng)的引線(xiàn)210-216。使用銅柱/栓160-166的倒裝法安裝在裝配期間保護(hù)IC150。對(duì)于傳統(tǒng)的絲焊連接，IC必須管芯附著到管芯焊墊，然后從其頂部觸點(diǎn)通過(guò)管芯焊墊絲焊到引線(xiàn)框架的外周引線(xiàn)。傳統(tǒng)的管芯附著過(guò)程將附著力的沖擊集中到管芯的中心，這可能會(huì)折斷芯片。與此相反，以倒裝法安裝的IC有七個(gè)柱/栓160-166用來(lái)將IC150附著于引線(xiàn)210-215上。這些多個(gè)觸點(diǎn)將對(duì)管芯的沖擊分散到七個(gè)柱或栓，沒(méi)有將沖擊力集中到IC150的中心。
[0025]引線(xiàn)210接納連接到IC TEST電極的柱/栓160。引線(xiàn)210從TEST電極延伸到樹(shù)脂250的外周。引線(xiàn)211接納連接到IC150的VDD電極的柱/栓161。引線(xiàn)211延伸到樹(shù)脂250的頂部邊緣。引線(xiàn)212接納連接到VM電極的柱/栓162。引線(xiàn)212延伸到樹(shù)脂250的底部邊緣。引線(xiàn)213接納連接到IC上的柵極控制電極和一個(gè)MOSFET的柵電極的柱/栓163。引線(xiàn)213從IC150延伸到樹(shù)脂的底部邊緣。另一個(gè)引線(xiàn)214接納連接到另一個(gè)MOSFET的柵極和IC的另一個(gè)柵極控制電極的柱/栓164。引線(xiàn)214沿與引線(xiàn)213相反的方向延伸并在樹(shù)脂250的相對(duì)(頂部)邊緣終止。源極焊墊215有指向IC上的電極的手指215 (f)。所述IC的柱/栓165延伸至引線(xiàn)215的手指215 (f)。源極焊墊215有兩個(gè)外部引線(xiàn)217和219，這兩個(gè)外部引線(xiàn)217和219從源極焊墊以橫貫手指215 Cf)的方向延伸并在封裝的一個(gè)邊緣終止。結(jié)果，外部源極引線(xiàn)217和219通過(guò)源極焊墊215和源極手指215 (f)被連接到柱/栓165下面的一個(gè)IC電極。源極焊墊有指向IC150的另一個(gè)電極的相應(yīng)手指216 (f)。柱/栓116從IC150延伸并附著于手指216(f)。引線(xiàn)218和220延伸到封裝的與引線(xiàn)217和219的末端相對(duì)的邊緣。結(jié)果，外部源極引線(xiàn)218和220通過(guò)源極焊墊216和源極手指216 (f)被連接到柱/栓166下面的另一 IC電極。應(yīng)該認(rèn)識(shí)到，一個(gè)MOSFET的源極被連接到在封裝的一側(cè)上的兩個(gè)外部引腳和IC150的內(nèi)部電極，另一個(gè)MOSFET的源極被連接到在封裝的另一側(cè)上的另外兩個(gè)外部引腳和IC150的另一個(gè)內(nèi)部電極。以相似的方式，另外兩個(gè)具有在封裝的相對(duì)側(cè)上的外部引腳的引線(xiàn)將MOSFET的柵極連接到內(nèi)部IC電極。
[0026]本領(lǐng)域技術(shù)人員熟悉各種各樣的將導(dǎo)電凸塊和柱應(yīng)用于半導(dǎo)體和集成電路的方法。例如，見(jiàn)美國(guó)專(zhuān)利7，208，843，其是用于形成銅柱的已知方法的代表，并以引用的方式并入本文。例如，另見(jiàn)美國(guó)專(zhuān)利8，058，735和6，617，655，其是用于形成包括銅凸塊在內(nèi)的金屬凸塊的已知方法的代表，并以引用的方式并入本文。
[0027]本領(lǐng)域技術(shù)人員理解，雙溝道MOSFET是包含多個(gè)單元的柵格結(jié)構(gòu)，所述單元包括由柵極區(qū)隔開(kāi)的高摻雜源極區(qū)。高摻雜源極區(qū)在較為輕摻雜的漂移區(qū)之上。底表面是帶有金屬層的高摻雜漏極區(qū)。為了解釋的簡(jiǎn)單起見(jiàn)，讓我們假定器件是溝槽柵極型雙M0SFET。電流通路是沿著設(shè)定為鄰近溝槽的溝道垂直的，并穿過(guò)漂移區(qū)。漂移區(qū)的摻雜決定了器件的導(dǎo)通電阻和擊穿電壓。
[0028]轉(zhuǎn)向圖6A和6B，在各個(gè)MOSFET中，多個(gè)柵極區(qū)被電連接到一起，以形成用于傳輸柵極信號(hào)的單一柵極結(jié)構(gòu)。在制造期間，柵極與源極區(qū)電隔離。例如，在典型的柵極溝槽工藝中，柵極被埋入高摻雜源極區(qū)內(nèi)的溝槽中。溝槽的側(cè)壁和頂部是絕緣的
[0029]柵極溝槽上的頂部絕緣允許建立相對(duì)大的與溝槽柵極隔離的源極接觸區(qū)。每個(gè)溝槽的一端被連接到埋入的、絕緣的有高摻雜多晶硅的頭部溝槽518和519。頭部溝槽分別在相對(duì)大的柵極接觸區(qū)501和502終止。源極包括覆蓋源極區(qū)的頂部的諸如鋁層之類(lèi)的金屬層。
[0030]在工藝臨近結(jié)束時(shí)，雙M0SFET110的頂部被覆蓋鈍化層507。鈍化層利用光刻膠被圖案化，來(lái)為柵極接觸區(qū)源極接觸區(qū)505和506限定出接觸區(qū)501和502。在接觸區(qū)501、502、505和506之上的鈍化層507被去除，并且凸點(diǎn)下(under bump)金屬(例如無(wú)電鍍鎳金(ENIG)或鈦/鎳/銀)被沉積在接觸區(qū)，以用于焊接到源極焊墊和柵極引線(xiàn)。鈍化由玻璃、BPSG、氮化硅或聚合物材料制成。所述聚合物材料包括但不限于聚酰亞胺。
[0031]為了裝配封裝，MOSFET110和IC150被制造為帶有輸入和輸出電極以及銅柱和銅凸點(diǎn)。在優(yōu)選實(shí)施例中，IC150有焊接凸點(diǎn)或銅栓/柱，MOSFET被直接以倒裝法安裝在焊墊215和216上。無(wú)引線(xiàn)引線(xiàn)框架110如圖4所示。所述IC150和M0SFET110都被正面朝下安裝在引線(xiàn)框架的引線(xiàn)和焊墊上。柱和凸點(diǎn)的頂部可能有焊料層。電粘合劑可能被涂覆于引線(xiàn)和焊墊和/或柱和凸塊，以將器件固定在引線(xiàn)上。焊料層被回流，從而將柱和凸塊永久地附著于引線(xiàn)框架的引線(xiàn)和焊墊。本領(lǐng)域技術(shù)人員理解，多個(gè)引線(xiàn)框架通常被制造成設(shè)置在對(duì)立的細(xì)長(zhǎng)軌之間的陣列。引線(xiàn)框架通過(guò)拉桿(tie bar)被支撐在軌之間。在器件被裝配并且永久地附著于引線(xiàn)框架之后，陣列被放置在傳遞模具之內(nèi)，傳遞模具又被放置在傳遞模塑機(jī)之內(nèi)。這種機(jī)器將熔融絕緣樹(shù)脂輸送到模具，以將器件密封到絕緣樹(shù)脂內(nèi)。模具被允許冷卻并固化，在引線(xiàn)框架陣列內(nèi)密封的設(shè)備與它們各自的拉桿和軌分離。
【權(quán)利要求】
1.一種多芯片無(wú)引線(xiàn)組件，包括: 具有多個(gè)電極的集成電路； 具有第一和第二源極、第一和第二柵極和公共漏極的雙溝道MOSFET ； 具有多個(gè)引線(xiàn)的引線(xiàn)框架，每個(gè)引線(xiàn)在所述組件的外底表面上有暴露的接觸表面，每個(gè)引線(xiàn)用于將電功率傳送入所述集成電路和所述雙溝道M0SFET，或用于將電信號(hào)傳送入或傳送出所述集成電路和所述雙溝道MOSFET ； 密封絕緣樹(shù)脂，其將所述引線(xiàn)框架、所述集成電路和所述雙溝道MOSFET嵌入到組件中，并在所述組件的所述外底表面上限定出所述引線(xiàn)的暴露的接觸表面； 其中，第一引線(xiàn)被連接到所述集成電路的第一電極和一個(gè)雙溝道MOSFET的柵極，第二引線(xiàn)被連接到所述集成電路的第二電極和另一個(gè)雙溝道MOSFET的柵極，第三引線(xiàn)被連接到所述集成電路的第三電極和所述雙溝道MOSFET之一的源極，第四引線(xiàn)被連接到所述集成電路的第四電極和另一個(gè)雙溝道MOSFET的源極。
2.根據(jù)權(quán)利要求1所述的多芯片無(wú)引線(xiàn)組件，其中，一個(gè)或多個(gè)其它引線(xiàn)被分別連接到所述集成電路的相應(yīng)的一個(gè)或多個(gè)其它電極。
3.根據(jù)權(quán)利要求1所述的多芯片無(wú)引線(xiàn)組件，其中，所述引線(xiàn)框架具有一個(gè)或多個(gè)半蝕刻的焊墊，每個(gè)焊墊用于接納以倒裝法安裝的M0SFET。
4.根據(jù)權(quán)利要求1所述的多芯片無(wú)引線(xiàn)組件，其中，所述集成電路包括一個(gè)或多個(gè)凸起表面，所述凸起表面用于附著于所述引線(xiàn)框架的引線(xiàn)。
5.根據(jù)權(quán)利要求4所述 的多芯片無(wú)引線(xiàn)組件，其中，所述引線(xiàn)框架包括第二源極焊墊，所述第二源極焊墊具有兩個(gè)外部引線(xiàn)和向所述集成電路的第二電極延伸的內(nèi)部手指。
6.根據(jù)權(quán)利要求1所述的多芯片無(wú)引線(xiàn)組件，其中，所述集成電路具有用于VdcUVm和TEST的電極。
7.根據(jù)權(quán)利要求1所述的多芯片無(wú)引線(xiàn)組件，其中，所述引線(xiàn)框架是半蝕刻的。
8.根據(jù)權(quán)利要求1所述的多芯片無(wú)引線(xiàn)組件，進(jìn)一步包括夾片，所述夾片附著于所述雙溝道MOSFET的漏極。
9.一種用于制造多芯片無(wú)引線(xiàn)組件的方法，包括: 提供具有多個(gè)電極的集成電路； 提供具有第一和第二源極、第一和第二柵極和公共漏極的雙溝道MOSFET ； 提供具有多個(gè)引線(xiàn)的引線(xiàn)框架，每個(gè)引線(xiàn)在所述組件的外底表面有暴露的接觸表面，每個(gè)引線(xiàn)用于將電功率傳送入所述集成電路和所述雙溝道M0SFET，或用于將電信號(hào)傳送入或傳送出所述集成電路和所述雙溝道MOSFET ； 通過(guò)連接到所述集成電路的第一電極和一個(gè)雙溝道MOSFET的柵極，通過(guò)將第二引線(xiàn)連接到所述集成電路的第二電極和另一個(gè)雙溝道MOSFET的柵極，通過(guò)將第三引線(xiàn)連接到所述集成電路的第三電極和所述雙溝道MOSFET之一的源極，且通過(guò)連接到所述集成電路的第四引線(xiàn)和另一個(gè)雙溝道MOSFET的源極，來(lái)將所述集成電路和雙溝道MOSFET裝配到所述引線(xiàn)框架上；以及 將所述引線(xiàn)框架和所述器件密封到絕緣樹(shù)脂中，其中樹(shù)脂在所述組件的所述外底表面上暴露出所述引線(xiàn)的接觸表面。
10.根據(jù)權(quán)利要求9所述的用于制造多芯片無(wú)引線(xiàn)組件的方法，進(jìn)一步包括:將一個(gè)或多個(gè)其它引線(xiàn)連接到所述集成電路的相應(yīng)的一個(gè)或多個(gè)其它電極。
11.根據(jù)權(quán)利要求9所述的用于制造多芯片無(wú)引線(xiàn)組件的方法，其中，所述集成電路和所述雙溝道MOSFET具有將所述集成電路和所述雙溝道MOSFET連接到所述引線(xiàn)的柱或凸塊。
12.根據(jù)權(quán)利要求9所述的用于制造多芯片無(wú)引線(xiàn)組件的方法，進(jìn)一步包括以下步驟:半蝕刻一個(gè)或多個(gè)焊墊，并以倒裝法將MOSFET安裝在每個(gè)經(jīng)半蝕刻的焊墊上。
13.根據(jù)權(quán)利要求9所述的用于制造多芯片無(wú)引線(xiàn)組件的方法，其中，所述引線(xiàn)框架包括第二源極焊墊，所述第二源極焊墊具有兩個(gè)外部引線(xiàn)和向所述集成電路的第二電極延伸的內(nèi)部手指。
14.根據(jù)權(quán)利要求9所述的用于制造多芯片無(wú)引線(xiàn)組件的方法，進(jìn)一步包括以下步驟:在將所述集成電路和所述雙溝道MOSFET裝配到所述引線(xiàn)框架上之前，半蝕刻所述引線(xiàn)框架。
15.根據(jù)權(quán)利要求9所述的用于制造多芯片無(wú)引線(xiàn)組件的方法，進(jìn)一步包括以下步驟:將夾片附著于所述雙溝道MOSFET的所述漏極。
16.一種多芯片無(wú)引線(xiàn)組件，包括: 具有多個(gè)電極的集成電路； 具有第一和第二源極、第一和第二柵極和公共漏極的雙溝道MOSFET ； 具有多個(gè)引線(xiàn)的引線(xiàn)框架，每個(gè)引線(xiàn)在所述組件的外底表面具有暴露的接觸表面，每個(gè)引線(xiàn)用于將電功率傳送入所述集成電路和所述雙溝道M0SFET，或用于將電信號(hào)傳送入或傳送出所述集成電路和所述雙溝道MOSFET ； 密封絕緣樹(shù)脂，其將所述引線(xiàn)框架、所述集成電路和所述雙溝道MOSFET嵌入到組件中，并在所述組件的所述外底表面上限定出所述引線(xiàn)的暴露的接觸表面； 其中，第一引線(xiàn)被連接到所述集成電路的第一電極和一個(gè)雙溝道MOSFET的柵極，第二引線(xiàn)被連接到所述集成電路的第二電極和另一個(gè)雙溝道MOSFET的柵極，第三引線(xiàn)被連接到所述集成電路的第三電極和所述雙溝道MOSFET之一的源極。
17.根據(jù)權(quán)利要求16所述的多芯片無(wú)引線(xiàn)組件，其中，一個(gè)或多個(gè)其它引線(xiàn)被分別連接到所述集成電路的相應(yīng)的一個(gè)或多個(gè)其它電極。
18.根據(jù)權(quán)利要求16所述的多芯片無(wú)引線(xiàn)組件，其中，所述引線(xiàn)框架具有一個(gè)或多個(gè)半蝕刻的焊墊，每個(gè)焊墊用于接納以倒裝法安裝的M0SFET。
19.根據(jù)權(quán)利要求16所述的多芯片無(wú)引線(xiàn)組件，其中，所述集成電路包括一個(gè)或多個(gè)凸起表面，所述凸起表面用于附著于所述引線(xiàn)框架的引線(xiàn)。
20.根據(jù)權(quán)利要求16所述的多芯片無(wú)引線(xiàn)組件，其中，所述引線(xiàn)框架是半蝕刻的。
21.根據(jù)權(quán)利要求16所述的多芯片無(wú)引線(xiàn)組件，進(jìn)一步包括夾片，所述夾片附著于所述雙溝道MOSFET的漏極。
【文檔編號(hào)】H01L23/495GK103681572SQ201310350564
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年8月13日 優(yōu)先權(quán)日:2012年8月13日
【發(fā)明者】吳春林, 史蒂文·薩普, B·多斯多斯, S·貝拉尼, 尹成根 申請(qǐng)人:快捷半導(dǎo)體(蘇州)有限公司, 快捷半導(dǎo)體公司