一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管的制作方法
【專利摘要】本發(fā)明涉及一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，包括襯底、氮化鎵緩沖層、氮化鋁插入層、鋁銦鎵氮勢壘層、以及鋁銦鎵氮勢壘層上的源極、漏極和柵極；其中源極和漏極與鋁銦鎵氮勢壘層形成歐姆接觸，柵極與鋁銦鎵氮勢壘層形成肖特基接觸，所述鋁銦鎵氮勢壘層上的柵極由兩種以上不同功函數(shù)的金屬連接組成。本發(fā)明利用不同功函數(shù)的柵極金屬之間形成的階梯型勢壘屏蔽漏極電勢對器件溝道的影響，抑制漏致勢壘降低(DIBL)效應(yīng)，改善深亞微米級氮化鎵基高電子遷移率晶體管的SCEs，從而提高電流增益截止頻率fT。
【專利說明】一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體器件領(lǐng)域，具體是指一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管。
【背景技術(shù)】
[0002]氮化嫁基高電子遷移率晶體管(HighElectron Mobility Transistor, HEMT)不但具有氮化鎵(GaN)材料禁帶寬度大、臨界擊穿電場高、電子飽和漂移速度高、耐高溫、抗輻射和良好的化學(xué)穩(wěn)定性等優(yōu)異特性，同時GaN材料可以與鋁鎵氮(AlGaN)等材料形成具有高濃度和高遷移率的二維電子氣(2DEG)溝道，因此特別適用于高壓、大功率和高溫應(yīng)用，是電力電子應(yīng)用最具潛力的晶體管之一。
[0003]圖1為已有技術(shù)的氮化鎵基高電子遷移率晶體管器件結(jié)構(gòu)剖面圖，主要包括襯底101、氮化鎵(GaN)緩沖層102、氮化鋁(AlN)插入層103、鋁銦鎵氮勢壘層104以及AlGaN勢壘層104上形成的源極105、漏極106和柵極107，其中源極105和106與AlGaN勢壘層104形成歐姆接觸，柵極107與鋁鎵氮勢壘層104形成肖特基接觸。
[0004]當(dāng)前氮化鎵基高電子遷移率晶體管器件研究的熱點是提高器件的電流增益截止頻率fT，通常采用縮短柵長、增大縱橫比、提高載流子的限域性、雙柵結(jié)構(gòu)等方法來提高fT?，F(xiàn)有的這些方法雖然都有一定的效果，但是依然存在不足之處，具體如下:
[0005](I)縮短器件的柵長。這一方法可以同時增大器件的跨導(dǎo)和柵電容，從而提高fT。但是對于圖1所示GaN HEMT而言，當(dāng)器件柵長縮短到深亞微米級時，起源于漏極106的電力線將有一部分貫穿溝道區(qū)終止于源極105，從而使源、漏區(qū)之間的勢壘高度降低。此時，就有電子從源區(qū)注入溝道，使漏極電流增加，導(dǎo)致器件的亞閾值電流增大、飽和輸出電導(dǎo)增大等一系列短溝道效應(yīng)(Short Channel Effects, SCEs)。SCEs導(dǎo)致器件最大直流跨導(dǎo)下降、閾值電壓漂移和頻率柵長乘積下降等現(xiàn)象[“Short-ChanneI Effect Limitations onHigh-Frequency Operation of AlGaN / GaN HEMTs for T-Gate Devices，，，IEEE Trans.Electron Devices, vol.54, n0.10, pp.2589-2597, Oct.2007.]，反而對器件的電學(xué)性能造成了不利影響。
[0006](2)增大器件的縱橫比(器件柵長與柵下勢壘層厚度之比，Lg / tbJ。主要通過減小AlxInyGazN勢壘層厚度tbm來實現(xiàn)。具體方法有兩種，一是采用銦鋁氮(InAlN)或氮化鋁(AlN)等極化強(qiáng)度較強(qiáng)的材料作為勢壘層，可以在保證產(chǎn)生高濃度二維電子氣(2DEG)的前提下使用較薄的勢壘.層[“Improvements of High performance2nm thin InAlN / AlNBarrier Devices by Interface Engineering，，，AIP Conr.Proc., American Instituteof Physics., pp.905-906,2011.] ; 二是采用凹柵技術(shù)將柵下的勢壘層刻蝕掉一部分[“Gate-Recessed InAlN / GaN HEMTs on SiC Substrate With Al2O3 Passivation”，IEEEElectron Device Lett., VOL.30, N0.9, Sep.2009.],其用意是減小柵下勢魚層的厚度,從而增大縱橫比。但是由于勢壘層厚度不可能無限減薄，凹柵技術(shù)也會對器件造成機(jī)械損傷，所以采用增大器件縱橫比的方法存在一定的局限性。[0007](3)提高載流子的限域性。如采用InGaN等材料作背勢壘的方法增大從溝道2DEG到緩沖層的勢壘高度，從而提高2DEG的限域性[“300-GHz InAlN / GaN HEMTs With InGaNBack Barrier”，IEEE Electron Device Lett.,VOL.32,N0.11,pp.1525-1527,Nov.2011.]。但是由于晶格失配，背勢壘會在緩沖層和溝道之間引入陷阱，也會導(dǎo)致諸如器件輸出電流下降、電流崩塌效應(yīng)和反應(yīng)速度下降等缺點。
[0008](4)采用雙柵結(jié)構(gòu)。有研究表明雙柵場效應(yīng)晶體管(Dual Gate Field EffectTransistor, DG-FET)能提高器件的 fT[ “Monte Carlo study of a self-aligneddual 50nm-gate InAlAs / InGaAs HEMT exhibiting high performances withoutshort-channel effects，，，F(xiàn)ifth International Conference on Indium Phosphideand Related Materials, Apr.1993.]。圖2所示為雙柵的氮化鎵基高電子遷移率晶體管(DG-HEMT)結(jié)構(gòu)示意圖，其柵極107由靠近源極105的柵G1和靠近漏極106的柵G2構(gòu)成。其中G1與如圖1所示的柵極107 —樣起控制溝道的作用，G2則可以屏蔽漏極的電勢對器件溝道的影響，有效抑制漏致勢壘降低(DIBL)效應(yīng)，增大器件的直流跨導(dǎo)，從而提高fT。但是從另一方面考慮，雙柵場效應(yīng)晶體管可能增大器件的柵電容Cg，反而會對器件的頻率特性造成負(fù)面影響，并且使原本的三端器件變?yōu)樗亩似骷?，增大了器件?yīng)用的復(fù)雜性。
【發(fā)明內(nèi)容】

[0009]本發(fā)明的目的在于提供一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，利用不同功函數(shù)的柵極金屬之間形成的階梯型勢壘屏蔽漏極電勢對器件溝道的影響，抑制漏致勢壘降低(DIBL)效應(yīng)，改善深亞微米級氮化鎵基高電子遷移率晶體管的SCEs，從而提高電流增益截止頻率fT。
[0010]本發(fā)明通過下述技術(shù)方案實現(xiàn):
[0011]一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，包括襯底、氮化鎵緩沖層、氮化鋁插入層、鋁銦鎵氮勢壘層、以及鋁銦鎵氮勢壘層上的源極、漏極和柵極；其中源極和漏極與鋁銦鎵氮勢壘層形成歐姆接觸，柵極與鋁銦鎵氮勢壘層形成肖特基接觸，所述鋁銦鎵氮勢壘層上的柵極(由兩種以上不同功函數(shù)的金屬連接組成。
[0012]進(jìn)一步的，所述不同功函數(shù)的金屬為鉬或金或鎳或鈦或銀或鋁或鉻或鎘或鑰，所述不同功函數(shù)的金屬的功函數(shù)范圍為4~7eV，所述不同功函數(shù)的金屬不局限于此，也可根據(jù)實際情況另行選擇其它金屬。
[0013]進(jìn)一步的，所述柵極中的兩種以上不同金屬的功函數(shù)滿足沿源極到漏極方向依次遞減的關(guān)系。
[0014]進(jìn)一步的，所述柵極中的兩種以上不同金屬的長度范圍均為Inm~20μπι。
[0015]進(jìn)一步的，所述柵極的總長度為2nm~20 μ m。
[0016]進(jìn)一步的，所述襯底為藍(lán)寶石或碳化硅或硅或金剛石或氮化鎵自支撐襯底。
[0017]進(jìn)一步的,所述氮化鎵緩沖層的厚度為Ιμπι~10 μ m。
[0018]進(jìn)一步的,所述氮化招插入層的厚度為Inm~5nm。
[0019]進(jìn)一步的,所述招銦鎵氮勢魚層的分子式為AlxInyGazN,其中0≤l,0≤y≤ I,O < z < I,并且 x+y+z=l。
[0020]進(jìn)一步的，所述招銦鎵氮勢魚層的厚度為Inm~50nm。[0021]根據(jù)本發(fā)明提供的一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，所述柵極也適用于雙柵場效應(yīng)晶體管、三柵場效應(yīng)晶體管和多柵場效應(yīng)晶體管等各種場效應(yīng)晶體管。
[0022]本發(fā)明與現(xiàn)有技術(shù)相比，具有的有益效果為:
[0023](I)本發(fā)明利用不同功函數(shù)的柵極金屬之間形成的階梯型勢壘屏蔽漏極電勢對溝道的影響，抑制漏致勢壘降低(DIBL)效應(yīng)。
[0024](2)本發(fā)明不改變器件的外延結(jié)構(gòu)，避免了如凹柵刻蝕引起的機(jī)械損傷、引入陷阱等負(fù)面影響因素。
[0025](3)本發(fā)明在柵極各金屬界面會產(chǎn)生電場峰值，可以增大溝道電子的漂移速度，因此在抑制深亞微米級GaN基HEMT的SCEs的同時，還可以提高載流子的傳輸效率，從而增大器件的飽和輸出電流和最大直流跨導(dǎo)，改善器件的直流特性。
[0026](4)本發(fā)明通過復(fù)合金屬柵電極改變柵下溝道電子的分布和傳輸特性，減小柵電容Cg，提升器件的頻率特性。
[0027](5)雙柵場效應(yīng)晶體管、三柵場效應(yīng)晶體管和多柵場效應(yīng)晶體管可能增大器件的柵電容Cg，對器件的頻率特性造成負(fù)面影響，并且使原本的三端器件變?yōu)镹 (N ^ 4)端器件，增大了器件應(yīng)用的復(fù)雜性；而本發(fā)明的復(fù)合金屬柵可以適當(dāng)減小柵電容，并且繼承了傳統(tǒng)的三端器件在應(yīng)用上的簡潔性，從而補(bǔ)償了多柵器件的不足。
【專利附圖】

【附圖說明】
[0028]圖1是已有的單柵氮化鎵基高電子遷移率晶體管(Single Gate High ElectronMobility Transistor, SG-HEMT)的結(jié)構(gòu)不意圖。
[0029]圖2是已有的雙柵氮化鎵基高電子遷移率晶體管(Dual Gate High ElectronMobility Transistor, DG-HEMT)的結(jié)構(gòu)不意圖。
[0030]圖3是本發(fā)明提供的一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管(Compound Metal Gate High Electron Mobility Transistor,CMG-HEMT)的結(jié)構(gòu)不意圖。
[0031]圖4是本發(fā)明提供的雙金屬復(fù)合柵氮化鎵基高電子遷移率晶體管(Dual MetalCompound Gate High Electron Mobility Transistor, DMCG-HEMT)的結(jié)構(gòu)不意圖。
[0032]圖5是本發(fā)明提供的三金屬復(fù)合柵氮化鎵基高電子遷移率晶體管(Tripple MetalCompound Gate High Electron Mobility Transistor, TMCG-HEMT)的結(jié)構(gòu)不意圖。
[0033]圖6是本發(fā)明提供的CMG-HEMT與已有器件在柵極下方的電勢分布對比。
[0034]圖7是本發(fā)明提供的CMG-HEMT與已有器件在柵極下方的橫向電場分布對比。
[0035]圖8是本發(fā)明提供的CMG-HEMT與已有器件在柵極下方的電子漂移速度對比。
[0036]圖9是本發(fā)明提供的CMG-HEMT與已有器件的輸出特性對比。
[0037]圖10是本發(fā)明提供的CMG-HEMT與已有器件的轉(zhuǎn)移特性對比。
[0038]圖11是本發(fā)明提供的CMG-HEMT與已有器件的跨導(dǎo)-電壓特性對比。
[0039]圖12是本發(fā)明提供的CMG-HEMT與已有器件的電容-電壓特性對比。
[0040]圖13是本發(fā)明提供的CMG-HEMT與已有器件的頻率特性對比。
【具體實施方式】[0041]下面結(jié)合實施例對本發(fā)明作進(jìn)一步地詳細(xì)說明，但本發(fā)明的實施方式不限于此。
[0042]實施例:
[0043]在本發(fā)明中，如圖3所示，所述柵極107為復(fù)合金屬柵，各柵極金屬(MpM2、……、Mn, η ≥ 2)可以為鉬(Pt)、金(Au)、鎳(Ni)、鈦(Ti)、銀(Ag)、鋁(Al)、鉻(Cr)、鎘(Cd)、鑰(Mo)等；柵極金屬的功函數(shù)(WFpWF2'……、WFn，n > 2)范圍為4~7eV，并且滿足沿源極105到漏極106方向依次遞減的關(guān)系；各金屬長度(Lgl、Lg2,……、Lgn, η≥2)均為Inm~20 μ m,柵極的總長度為2nm~20 μ m。
[0044]為了驗證本發(fā)明所述復(fù)合金屬柵的效果，分別對采用單柵(SG)、雙柵(DG)、雙金屬復(fù)合柵(DMCG)和三金屬復(fù)合柵(TMCG)的氮化鎵基高電子遷移率晶體管器件進(jìn)行仿真對比。本實施例中，AlxInyGazN 中 χ=0.26, y=0, z=0.74,即勢魚層為 Ala26Gaa74Nc
[0045]圖1所示為單柵氮化鎵基高電子遷移率晶體管(SG-HEMT)，其柵極107為單柵，柵極金屬為Pt，功函數(shù)為5.65eV，柵長為180nm ；
[0046]圖2所示為雙柵氮化鎵基高電子遷移率晶體管(DG-HEMT)，其柵極107為雙柵，由靠近源極的柵G1和靠近漏極的柵G2構(gòu)成，二者之間距離為50nm，柵極金屬均為Pt，功函數(shù)為5.65eV,長度均為90nm,總柵長為180nm ；
[0047]圖4所示為雙金屬復(fù)合柵氮化鎵基高電子遷移率晶體管(DMCG-HEMT)，屬于本發(fā)明公開的一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管的一種，其柵極107為雙金屬復(fù)合柵，由金屬Pt (M1)、Au (M2)連接而成，功函數(shù)分別為5.65eV、5.1eV,長度均為90nm，總柵長為180nm ；
[0048]圖5所示為三金屬復(fù)合柵氮化鎵基高電子遷移率晶體管(TMCG-HEMT)，屬于本發(fā)明公開的一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管的一種，其柵極107為三金屬復(fù)合柵，由金屬Pt (M1)、Au (M2)、Ti (M3)連接而成，功函數(shù)分別為5.65eV、5.leV、4.3eV，長度均為60nm,總柵長為180nm。
[0049]這四個器件除了柵極107不同，其它參數(shù)均相同，具體參數(shù)設(shè)置如表1所示。
[0050]表1器件仿真結(jié)構(gòu)參數(shù)
[0051]
【權(quán)利要求】
1.一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，包括襯底(101)、氮化鎵緩沖層(102)、氮化鋁插入層(103)、鋁銦鎵氮勢壘層(104)、以及鋁銦鎵氮勢壘層(104)上的源極(105)、漏極(106)和柵極(107);其中源極(105)和漏極(106)與鋁銦鎵氮勢壘層(104)形成歐姆接觸，柵極(107)與鋁銦鎵氮勢壘層(104)形成肖特基接觸，其特征在于:所述鋁銦鎵氮勢壘層(104)上的柵極(107)由兩種以上不同功函數(shù)的金屬連接組成。
2.根據(jù)權(quán)利要求1所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述不同功函數(shù)的金屬為鉬或金或鎳或鈦或銀或鋁或鉻或鎘或鑰，所述不同功函數(shù)的金屬的功函數(shù)范圍為4~7eV。
3.根據(jù)權(quán)利要求1或2所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述柵極(107)中的兩種以上不同金屬的功函數(shù)滿足沿源極(105)到漏極(106)方向依次遞減的關(guān)系。
4.根據(jù)權(quán)利要求1或2所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述柵極(107)中的兩種以上不同金屬的長度范圍均為Inm~20 μ m。
5.根據(jù)權(quán)利要求1或2所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述柵極(107)的總長度為2nm~20 μ m。
6.根據(jù)權(quán)利要求1或2所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述襯底(101)為藍(lán)寶石或碳化硅或硅或金剛石或氮化鎵自支撐襯底。
7.根據(jù)權(quán)利要求1或2所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述氮化鎵緩沖層(102)的厚度為I μ m~10 μ m。
8.根據(jù)權(quán)利要求1或2所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述氮化招插入層(103)的厚度為Inm~5nm。
9.根據(jù)權(quán)利要求1或2所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述鋁銦鎵氮勢壘層(104)的分子式為AlxInyGazN，其中0≤x≤1，0≤y≤1，0 ≤ z ≤ I,并且 x+y+z=l。
10.根據(jù)權(quán)利要求1或2所述一種具有復(fù)合金屬柵的氮化鎵基高電子遷移率晶體管，其特征在于:所述鋁銦鎵氮勢壘層(104)的厚度為Inm~50nm。
【文檔編號】H01L29/10GK103474455SQ201310364505
【公開日】2013年12月25日 申請日期:2013年8月21日 優(yōu)先權(quán)日:2013年8月21日
【發(fā)明者】杜江鋒, 嚴(yán)慧, 劉斌, 尹成功, 黃思霓, 羅杰, 白智元, 陳南庭, 于奇 申請人:電子科技大學(xué)