具有與接觸焊盤相重疊的嵌入式金屬跡線的襯底的封裝件的制作方法
【專利摘要】本發(fā)明公開了一種封裝件以及制造封裝件的方法。實(shí)施例封裝件包括支撐導(dǎo)電柱的集成電路，具有在每個(gè)嵌入式金屬跡線上的接觸焊盤的襯底，接觸焊盤寬度大于相應(yīng)的嵌入式金屬跡線寬度，以及將導(dǎo)電柱電連接至接觸焊盤的導(dǎo)電材料。在實(shí)施例中，接觸焊盤與金屬跡線在一個(gè)方向上相重疊。本發(fā)明還公開了具有與接觸焊盤重疊的嵌入式金屬跡線的襯底的封裝件。
【專利說明】具有與接觸焊盤相重疊的嵌入式金屬跡線的襯底的封裝件
【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體【技術(shù)領(lǐng)域】，更具體地，涉及具有與接觸焊盤(land pad)重疊的嵌入式金屬跡線的襯底的封裝件。
【背景技術(shù)】
[0002]半導(dǎo)體封裝件已經(jīng)持續(xù)地改進(jìn)以滿足高性能、小尺寸以及高速電子應(yīng)用的新需求。因此，半導(dǎo)體封裝件已經(jīng)由老式的雙列直插式封裝件(dual in-line package,DIP)演化為最先進(jìn)的諸如CSP的半導(dǎo)體封裝件。因此，可以使用CSP作為它們的部件，以小型化諸如智能電話和平板電腦的電子應(yīng)用。
[0003]對(duì)于具有高速操作的大量引腳(例如，100+)的封裝件或者具有相對(duì)較大尺寸芯片的封裝件的理想化情況來說，CSP是特別理想化或特別適合的。盡管在半導(dǎo)體工業(yè)中，CSP沒有明確的定義，但是比半導(dǎo)體芯片尺寸的約120%小的封裝件通常被稱作CSP。甚至大于芯片尺寸的120%的半導(dǎo)體封裝件，諸如球柵陣列(BGA)封裝件、接觸網(wǎng)格陣列(LGA)封裝件以及小輪廓無鉛(SON)封裝件也可以被認(rèn)為是CSP。具體地，以下為CSP的實(shí)例:在其較低表面上安裝焊錫球而不是鉛的BGA封裝件、在其較低表面上安裝接觸陣列的LGA封裝件以及在其較低表面上安裝兩個(gè)接觸陣列而不是鉛的SON封裝件。
[0004]在諸如倒裝芯片芯片級(jí)封裝件(flip chip Chip Scale Package, fcCSP)的封裝件中，集成電路(IC)可以通過跡線上凸塊(bump on trace, B0T)互連件安裝在襯底上(例如，印刷電路板(PCB)或其他集成電路載體)。
[0005]鑒于對(duì)更小封裝件的需求，經(jīng)常做出嘗試以減小相鄰?fù)箟K之間的距離，稱為凸塊間距。一種減小凸塊間距的方法是縮小BOT互連件中所使用的金屬跡線的寬度。不幸地是，減小金屬跡線的寬度會(huì)導(dǎo)致不期望或不利的結(jié)果。

【發(fā)明內(nèi)容】

[0006]為了解決現(xiàn)有技術(shù)中所存在的問題，根據(jù)本發(fā)明的一個(gè)方面，提供了一種封裝件，包括:
[0007]集成電路芯片，支撐導(dǎo)電柱；
[0008]襯底，具有針對(duì)每個(gè)嵌入式金屬跡線的接觸焊盤，接觸焊盤寬度大于相應(yīng)的嵌入式金屬跡線寬度；以及
[0009]導(dǎo)電材料，將所述導(dǎo)電柱電連接至所述接觸焊盤。
[0010]在可選實(shí)施例中，相鄰的接觸焊盤是交錯(cuò)的。
[0011 ] 在可選實(shí)施例中，將金屬氧化物設(shè)置在所述導(dǎo)電柱的側(cè)壁上。
[0012]在可選實(shí)施例中，所述接觸焊盤寬度小于導(dǎo)電柱寬度。
[0013]在可選實(shí)施例中，接觸焊盤長(zhǎng)度介于導(dǎo)電柱長(zhǎng)度的約70%至所述導(dǎo)電柱長(zhǎng)度的約130%之間。
[0014]在可選實(shí)施例中，模塑料和底部填充材料中的至少一個(gè)設(shè)置為環(huán)繞所述導(dǎo)電柱并且位于所述集成電路和所述襯底之間。
[0015]在可選實(shí)施例中，所述襯底為嵌入式圖案化工藝襯底并且所述導(dǎo)電材料也將所述導(dǎo)電柱電連接至所述嵌入式金屬跡線。
[0016]在可選實(shí)施例中，所述金屬跡線具有矩形、梯形和倒梯形中的至少一種，并且由銅、鋁、鎳、金和銀中的至少一種形成。
[0017]在可選實(shí)施例中，所述接觸焊盤支撐接合增強(qiáng)部件。
[0018]在可選實(shí)施例中，所述接觸焊盤所具有的形狀選自以下形狀組成的組:矩形、正方形、三角形、梯形、六角形、八邊形、橢圓形、階梯形、鉆石形、圓角矩形、雙梯形、膠囊形、卵形以及六邊端點(diǎn)矩形。
[0019]根據(jù)本發(fā)明的另一方面，提供了一種封裝件，包括:
[0020]集成電路芯片，支撐金屬凸塊；
[0021]襯底，具有針對(duì)每個(gè)金屬跡線的接觸焊盤，所述接觸焊盤與所述金屬跡線在一個(gè)方向上相重疊；以及
[0022]導(dǎo)電材料，將所述金屬凸塊電連接至所述接觸焊盤。
[0023]在可選實(shí)施例中，相鄰的所述接觸焊盤是交錯(cuò)的，并且所述接觸焊盤支撐接合增強(qiáng)部件。
[0024]在可選實(shí)施例中，所述金屬凸塊包括設(shè)置在所述金屬凸塊的側(cè)壁上的銅和氧化銅，并且接觸焊盤長(zhǎng)度在金屬凸塊長(zhǎng)度的約70%至所述金屬凸塊長(zhǎng)度的約130%之間。
[0025]在可選實(shí)施例中，所述襯底為嵌入式圖案化工藝襯底。
[0026]在可選實(shí)施例中，接觸焊盤寬度小于金屬凸塊寬度。
[0027]在可選實(shí)施例中，將底部填充材料設(shè)置為圍繞所述金屬凸塊并且位于所述集成電路和所述襯底之間。
[0028]根據(jù)本發(fā)明的又一方面，還提供了一種形成封裝件的方法，包括:
[0029]針對(duì)襯底中的每個(gè)嵌入式金屬跡線形成接觸焊盤，焊盤寬度大于相應(yīng)的跡線寬度；以及
[0030]將集成電路芯片的導(dǎo)電柱電連接至所述接觸焊盤。
[0031 ] 在可選實(shí)施例中，所述方法進(jìn)一步包括:在所述接觸焊盤上方形成接合增強(qiáng)部件。
[0032]在可選實(shí)施例中，所述方法進(jìn)一步包括:使相鄰的接觸焊盤交錯(cuò)和/或在所述導(dǎo)電柱的側(cè)壁上形成金屬氧化物。
[0033]在可選實(shí)施例中，使底部填充物圍繞所述導(dǎo)電柱且在所述集成電路和所述襯底之間流動(dòng)。
【專利附圖】

【附圖說明】
[0034]為更完整的理解本發(fā)明實(shí)施例及其優(yōu)點(diǎn)，現(xiàn)將結(jié)合附圖所進(jìn)行的以下描述作為參考，其中:
[0035]圖1示出了具有用于參考的半加成工藝(SAP)襯底的封裝件的截面圖；
[0036]圖2示出了與圖1中的封裝件的導(dǎo)電柱相關(guān)的金屬跡線圖案的俯視圖；
[0037]圖3示出了具有用于參考的嵌入式圖案化工藝(EPP)襯底的封裝件的截面圖；
[0038]圖4示出了與圖3中的封裝件的導(dǎo)電柱相關(guān)的金屬跡線圖案的俯視圖；[0039]圖5示出了具有嵌入式圖案化工藝(EPP)襯底(具有與每個(gè)金屬跡線相重疊的接觸焊盤)的實(shí)施例封裝件的截面圖；
[0040]圖6示出了與圖5中的封裝件的導(dǎo)電柱相關(guān)的接觸焊盤和金屬跡線圖案的俯視圖；
[0041]圖7示出了圖3的實(shí)施例封裝件中所使用的接觸焊盤中的一個(gè)的進(jìn)一步細(xì)節(jié)；
[0042]圖8示出了圖3的實(shí)施例封裝件中所使用的接觸焊盤的適合形狀的實(shí)例；
[0043]圖9示出了形成圖5的實(shí)施例封裝件的方法；
[0044]圖10示出了具有嵌入式圖案化工藝(EPP)襯底(具有與每個(gè)梯形金屬跡線相重疊的接觸焊盤)的實(shí)施例封裝件的截面圖；
[0045]圖11示出了具有嵌入式圖案化工藝(EPP)襯底(具有與每個(gè)倒梯形金屬跡線相重疊的接觸焊盤)的實(shí)施例封裝件的截面圖；
[0046]圖12示出了在與金屬跡線相重疊的接觸焊盤上方形成的接合增強(qiáng)層的俯視圖；
[0047]圖13示出了具有嵌入式圖案化工藝(EPP)襯底(具有在與每個(gè)金屬跡線相重疊的接觸焊盤上方形成的接合增強(qiáng)層)的實(shí)施例封裝件的截面圖；
[0048]圖14示出了具有嵌入式圖案化工藝(EPP)襯底(具有在與每個(gè)梯形金屬跡線相重疊的接觸焊盤上方形成的接合增強(qiáng)層)的實(shí)施例封裝件的截面圖；
[0049]圖15示出了具有嵌入式圖案化工藝(EPP)襯底(具有在與每個(gè)倒梯形金屬跡線相重疊的接觸焊盤上方形成的接合增強(qiáng)層)的實(shí)施例封裝件的截面圖；以及
[0050]圖16至圖18共同示出了用于形成圖12 (接合增強(qiáng)層的俯視圖)中以及圖13至圖15 (接合增強(qiáng)層的截面層)中描述的接合增強(qiáng)層的所使用的工藝流程。
[0051]除非另有說明，否則不同附圖中的相應(yīng)標(biāo)號(hào)和符號(hào)通常指相應(yīng)部件。將附圖繪制成清楚地示出實(shí)施例的相關(guān)方面，并且不必成比例繪制。
【具體實(shí)施方式】
[0052]下面，詳細(xì)討論本發(fā)明的各個(gè)實(shí)施例的制造和使用。然而，應(yīng)該理解，本發(fā)明提供了許多可以在各種具體環(huán)境中實(shí)現(xiàn)的可應(yīng)用的概念。所討論的具體實(shí)施例僅僅用于示出，而不用于限制本發(fā)明的范圍。
[0053]將針對(duì)具體環(huán)境描述本發(fā)明，也即包括跡線上凸塊(BOT)互連件的倒裝芯片芯片級(jí)封裝件(flip chip Chip Scale Package, fcCSP)。然而,也可以將本發(fā)明的概念應(yīng)用至其他封裝件、互連組件以及半導(dǎo)體結(jié)構(gòu)。
[0054]現(xiàn)參考圖1，示出了用于參考的具有半加成工藝(SAP)襯底12的封裝件10。如圖所示，導(dǎo)電材料14 (例如:焊料部件、焊料接頭)將襯底12上的金屬跡線16電連接至通過集成電路(IC)芯片20所支撐的導(dǎo)電柱18。如果跡線上凸塊(BOT)互連件24中的導(dǎo)電材料14與圖1中相鄰的金屬跡線16之間的距離22過小，則在回流期間可能發(fā)生不期望的橋接并導(dǎo)致成品率損失。
[0055]參考圖2，提供了與相應(yīng)的導(dǎo)電柱18相關(guān)的金屬跡線16的圖案的俯視圖。當(dāng)圖1中的封裝件10中的金屬跡線16的線寬26減小至大約15微米(15 μ m)或更小時(shí)，由于金屬跡線16和襯底12之間有限的接觸面積，因而金屬跡線16可不利地從襯底12上剝落。
[0056]為了減輕潛在的影響圖1中的封裝件10的橋接問題，可以使用采用了圖3中所示的嵌入式圖案化工藝(EPP)襯底30的封裝件28。在圖3中，導(dǎo)電材料32 (例如，焊料部件，焊料接頭)將嵌入在襯底30中的金屬跡線34電連接至通過集成電路(IC)芯片38所支撐的導(dǎo)電柱36。
[0057]因?yàn)閳D3中的金屬跡線34嵌入在襯底30中，因此跡線上凸塊(BOT)互連件42中的導(dǎo)電材料32與相鄰金屬跡線34之間的距離40相對(duì)于圖1中的類似部件之間的距離22增加。因此，可以避免不期望的橋接。
[0058]如圖4中所示，嵌入式金屬跡線34的線寬44可以減少為大約10微米(10 μ m)或更少。然而，這樣做減少了嵌入式金屬跡線34與BOT互連件42中的導(dǎo)電材料32之間的接合面積46。因?yàn)閳D3中的接合面積46小于圖1中的金屬跡線16與導(dǎo)電材料14之間的接合面積48，因此圖3中的封裝件28更可能遭受接合疲勞或者焊料破裂。事實(shí)上，在接合工藝或可靠性測(cè)試期間，可能會(huì)不期望地形成焊料破裂。
[0059]現(xiàn)在參考圖5，示出了實(shí)施例封裝件50。如圖所示，實(shí)施例封裝件50包括將嵌入式圖案化工藝(EPP)襯底56中的接觸焊盤54電連接至通過集成電路(IC)芯片60所支撐的導(dǎo)電柱58的導(dǎo)電材料52 (例如，焊料接頭)。如下文將更充分解釋的，接觸焊盤54通常提供具有更強(qiáng)或更可靠的跡線上凸塊(BOT)互連件62的實(shí)施例封裝件50。
[0060]如圖5所示，集成電路芯片60包括集成電路互連層64、鈍化層66以及緩沖層68。在實(shí)際應(yīng)用中，集成電路60可以包括額外的層、結(jié)構(gòu)或者部件。然而，由于對(duì)于理解本發(fā)明并非是必要的，因此圖5中為了示出的簡(jiǎn)易性，省略了這樣的額外的層、結(jié)構(gòu)或者部件。
[0061]如圖5中所示，集成電路互連層64、鈍化層66以及緩沖層68部分地封裝或者支撐再分布層70。在實(shí)施例中，再分布層70是鋁焊盤。
[0062]仍參考圖5,再分布層70電連接至導(dǎo)電柱58 (例如，金屬凸塊)。在實(shí)施例中，導(dǎo)電柱58由金屬或金屬合金形成，并允許金屬氧化物72形成在導(dǎo)電柱58的側(cè)壁上。與不存在這類金屬氧化物72的情況相比，在存在金屬氧化物72的這些實(shí)施例中，增強(qiáng)了設(shè)置為環(huán)繞導(dǎo)電柱58并位于集成電路芯片60與襯底56之間的模塑料/底部填充物74的粘著力。在實(shí)施例中，導(dǎo)電柱58由銅形成，金屬氧化物72為氧化銅。
[0063]現(xiàn)參考圖5至圖6，對(duì)于每個(gè)金屬跡線76，提供至少一個(gè)接觸焊盤54。如圖所示，接觸焊盤寬度78大于嵌入式金屬跡線76的線寬80。也就是說，每個(gè)接觸焊盤54通常和與其在一個(gè)方向?qū)?yīng)的金屬跡線76 (例如，圖6中的從左到右的方向)相重疊。這樣，每個(gè)接觸焊盤54提供了在BOT互連件62中所使用的更寬的潛在連接面積。也就是說，導(dǎo)電柱58的導(dǎo)電材料52提供了更大的接觸面積。事實(shí)上，如圖6所示，在實(shí)施例中，接觸焊盤54的占位面積(footprint)與導(dǎo)電柱58的占位面積通常在大小和尺寸上相關(guān)。
[0064]依舊參考圖6，在實(shí)施例中，接觸焊盤54是交錯(cuò)的。換句話說，相鄰的接觸焊盤54相互之間偏移(如圖6中所示的垂直方向)。因此，可以減少與接觸焊盤54相關(guān)的相鄰金屬跡線76之間的距離。在實(shí)施例中，統(tǒng)一形成接觸焊盤54和金屬跡線76。例如，可以以相同的金屬沉積步驟或以單獨(dú)的工藝步驟來形成接觸焊盤54和金屬跡線76。
[0065]如圖5至圖6所示，通過將接觸焊盤54合并到封裝件50中，金屬跡線76的線寬80可以保持相對(duì)小。事實(shí)上，在實(shí)施例中，金屬跡線76的線寬80為大約10微米(10 μ m)或更小。這樣，圖5中所示的凸塊至跡線距離82也可以保持相對(duì)較小，這允許更小的整體封裝件50。即使這樣，由于相對(duì)于更窄的金屬跡線76由接觸焊盤54提供較寬的接觸面積，因此接觸焊盤54和導(dǎo)電材料52之間的接合面積84保持相對(duì)較大。在實(shí)施例封裝件50中，大接合面積84緩和或減輕了接合疲勞并有助于避免焊料破裂。
[0066]現(xiàn)參考圖7，進(jìn)一步詳細(xì)示出圖5的封裝件50中的一個(gè)接觸焊盤54和一個(gè)金屬跡線76。在實(shí)施例中，接觸焊盤寬度78大于金屬跡線寬度80并且小于或者等于導(dǎo)電柱寬度86。此外，在實(shí)施例中，接觸焊盤長(zhǎng)度88小于或等于導(dǎo)電柱長(zhǎng)度90。在實(shí)施例中，接觸焊盤長(zhǎng)度88大約介于導(dǎo)電柱長(zhǎng)度90的70%至導(dǎo)電柱長(zhǎng)度90的130%之間。即使這樣，在其他實(shí)施例中，接觸焊盤54、金屬跡線76以及導(dǎo)電柱58可以具有其他大小或尺寸。
[0067]現(xiàn)參考圖8，示出了用于接觸焊盤54的適合形狀的例子92。如圖8中所示，在實(shí)施例中，接觸焊盤54可以具有以下形狀:矩形、正方形、三角形、梯形、六角形、八邊形以及橢圓形。接觸焊盤54還可以具有以下形狀:階梯形、鉆石形、圓角矩形、雙梯形、膠囊形、卵形以及六邊端點(diǎn)矩形。應(yīng)該認(rèn)識(shí)到，圖8中提供的適合的形狀僅為示例性并且并未窮舉。也就是說，其他對(duì)稱或非對(duì)稱形狀也可以用于形成接觸焊盤54。
[0068]現(xiàn)參考圖9，提供了形成圖5的實(shí)施例封裝件50的實(shí)施例方法100。在方塊102中，針對(duì)襯底中的每個(gè)嵌入式金屬跡線，形成接觸焊盤。焊盤寬度大于相應(yīng)的跡線寬度。在方塊104中，集成電路芯片的導(dǎo)電柱電連接至接觸焊盤。
[0069]現(xiàn)參考圖10，示出了具有梯形接觸焊盤204和/或梯形金屬跡線226的實(shí)施例封裝件200。通過給出的梯形形狀(或類似形狀)的接觸焊盤204，實(shí)施例封裝件200具有在跡線上凸塊(BOT)互連件212上的較好的跡線粘附性。此外，圖10中所示的凸塊至跡線距離232還可以保持相對(duì)小，從而允許更小的整體封裝件200。即使這樣，由于相對(duì)于更窄的金屬跡線226由接觸焊盤204提供較寬的接觸面積，因此接觸焊盤204與導(dǎo)電材料52之間的接合面積234保持相對(duì)大。在實(shí)施例封裝件200中，大接合面積234緩和或減輕接合疲勞并有助于避免焊料破裂。
[0070]現(xiàn)參考圖11，示出了具有倒梯形接觸焊盤304和/或倒梯形金屬跡線326的實(shí)施例封裝件300。通過給出的具有倒梯形形狀(或類似形狀)的接觸焊盤304，實(shí)施例封裝件300更少傾向于在例如跡線上凸塊(BOT)互連件312上出現(xiàn)接合故障。此外，圖11中所示的凸塊至跡線距離332還可以保持相對(duì)小，從而允許的整體封裝件300更小。即使這樣，由于相對(duì)于更窄的金屬跡線326由接觸焊盤304提供較寬的接觸面積，因此接觸焊盤304與導(dǎo)電材料52之間的接合面積334保持相對(duì)大。在實(shí)施例封裝件300中，大接合面積334緩和或消除接合疲勞并有助于避免焊料破裂。
[0071]現(xiàn)參考圖12至圖13，在實(shí)施例中，接合增強(qiáng)部件400可以形成或沉積在接觸焊盤54上或上方。接合增強(qiáng)部件400擴(kuò)大了接合面積以緩和或防止例如焊料破裂。此外，接合增強(qiáng)部件400減小實(shí)施例封裝件50中的互連電阻和/或金屬凸塊應(yīng)力以分別改善電遷移(EM)和接合疲勞。
[0072]如圖12中所示，接合增強(qiáng)部件400可以具有“H”形狀。在這樣的實(shí)施例中，H形接合增強(qiáng)部件400的每個(gè)支柱404 (例如，線)的寬度402為約5微米(5 μ m)，并且支柱404之間的間隔406也約為5微米(5 μ m)。即使這樣，在其他實(shí)施例中，也可以預(yù)期其他尺寸并且支柱404的寬度402以及它們之間的間隔406可以更大或更小。
[0073]在實(shí)施例中，接合增強(qiáng)部件400的寬度408是接觸焊盤54的寬度78的大約80%。在實(shí)施例中，接合增強(qiáng)部件400的長(zhǎng)度410是接觸焊盤54的長(zhǎng)度88的大約80%。即使這樣，在其他實(shí)施例中，接合增強(qiáng)部件400相對(duì)于接觸焊盤54的部件比率可以更大或更小。
[0074]現(xiàn)參考圖13，接合增強(qiáng)部件400突出或延伸到導(dǎo)電材料52中。這樣，接合增強(qiáng)部件400提供額外的表面積以生成魯棒性跡線上凸塊(BOT)互連件412。此外，接合增強(qiáng)部件400相對(duì)于下層的接觸焊盤54凸起，因此跡線上凸塊(BOT)互連件412抵抗由側(cè)滑所導(dǎo)致的側(cè)面移動(dòng)以及故障。
[0075]現(xiàn)參考圖14至圖15，圖10的實(shí)施例封裝件200以及圖11的實(shí)施例封裝件300各自裝配有接合增強(qiáng)部件400。事實(shí)上，接合增強(qiáng)部件400形成在圖14中的梯形接觸焊盤204和圖15中的倒梯形接觸焊盤304上或上方。
[0076]現(xiàn)參考圖16至圖18，共同示出了用于形成圖12(俯視圖)中以及圖13至圖15(截面圖)中所描述的接合增強(qiáng)層400所使用的工藝流程。在圖16中，采用光刻工藝對(duì)設(shè)置在嵌入式圖案化工藝(EPP)襯底56中的接觸焊盤54和相鄰跡線76上方的光刻膠500進(jìn)行圖案化。如圖16中所示，對(duì)光刻膠500進(jìn)行圖案化以露出接觸焊盤54。
[0077]在圖17中，采用金屬電鍍工藝以在圖案化的光刻膠500中沉積金屬502。這樣，金屬502形成在圖16中描述的接觸焊盤54的暴露部分上方。在實(shí)施例中，沉積在圖案化光刻膠500中的金屬502為鍍銅形式的銅。然而，在其他實(shí)施例中，也可以使用其他適合的金屬。
[0078]在圖18中，剝除光刻膠500。在實(shí)施例中，通過濕蝕刻剝除光刻膠500。即使這樣，在其他實(shí)施例中，也可以使用其他方式去除光刻膠。如圖18中所示，當(dāng)去除光刻膠500時(shí)，留下例如圖12至圖13中示出的接合增強(qiáng)部件400。應(yīng)理解，如圖16至圖18中所示的相同或相似的工藝也可以用于形成圖14至圖15中的接合增強(qiáng)部件400。此外，還可以采用圖16至圖18中未示出的額外工藝步驟。
[0079]從前述內(nèi)容應(yīng)理解，圖5中的實(shí)施例封裝件50提供了有利的特征。例如，接觸焊盤54允許封裝件50支持互連間距減小。事實(shí)上，實(shí)施例封裝件50的設(shè)計(jì)不僅擴(kuò)大了裝配窗口，并且還避免了在粘合工藝過程中或可靠性測(cè)試期間的焊料破裂。此外，封裝件50減少了跡線橋接故障的可能性。即使這樣，封裝件50允許增大導(dǎo)電柱到相鄰的相鄰金屬跡線之間的距離。
[0080]此外，封裝件50布局以相同的工藝能力允許形成的金屬跡線之間更近。因此，可以采用更積極的金屬間距規(guī)則的方法。相對(duì)于傳統(tǒng)封裝件，封裝件50還提供了更低的電阻系數(shù)、更好的電遷移(EM)電阻以及減小的互連電阻-電容(RC)延遲。更進(jìn)一步地，由于更寬的接觸焊盤，封裝件50更不可能發(fā)生金屬跡線剝離。
[0081]一種實(shí)施例封裝件包括支撐導(dǎo)電柱的集成電路、具有在每個(gè)嵌入式金屬跡線上的接觸焊盤的襯底、大于相應(yīng)的嵌入式金屬跡線寬度的接觸焊盤寬度以及將導(dǎo)電柱電連接至接觸焊盤的導(dǎo)電材料。在實(shí)施例中，接觸焊盤與金屬跡線在一個(gè)方向上相重疊。
[0082]一種實(shí)施例封裝件包括支撐金屬凸塊的集成電路芯片、具有針對(duì)每個(gè)金屬跡線的接觸焊盤的襯底、與金屬跡線在一個(gè)方向上相重疊的接觸焊盤以及將金屬凸塊電連接至接觸焊盤的導(dǎo)電材料。
[0083]一種形成封裝件的實(shí)施例方法包括針對(duì)襯底中的每個(gè)嵌入式金屬跡線形成接觸焊盤，焊盤寬度大于相應(yīng)的跡線寬度，以及將集成電路芯片的導(dǎo)電柱電連接至接觸焊盤。
[0084]雖然本發(fā)明提供了示例性實(shí)施例，但構(gòu)建本說明書并不意圖進(jìn)行限制性說明。示例性實(shí)施例的各種改變和組合以及其他實(shí)施例，對(duì)于本領(lǐng)域技術(shù)人員參考本說明書將變得顯而易見。因此所附權(quán)利要求包括任何這樣的改變或?qū)嵤├?br> 【權(quán)利要求】
1.一種封裝件，包括: 集成電路芯片，支撐導(dǎo)電柱； 襯底，具有針對(duì)每個(gè)嵌入式金屬跡線的接觸焊盤，接觸焊盤寬度大于相應(yīng)的嵌入式金屬跡線寬度；以及 導(dǎo)電材料，將所述導(dǎo)電柱電連接至所述接觸焊盤。
2.根據(jù)權(quán)利要求1所述的封裝件，其中，相鄰的接觸焊盤是交錯(cuò)的。
3.根據(jù)權(quán)利要求1所述的封裝件，其中，將金屬氧化物設(shè)置在所述導(dǎo)電柱的側(cè)壁上。
4.根據(jù)權(quán)利要求1所述的封裝件，其中，所述接觸焊盤寬度小于導(dǎo)電柱寬度。
5.根據(jù)權(quán)利要求1所述的封裝件，其中，接觸焊盤長(zhǎng)度介于導(dǎo)電柱長(zhǎng)度的約70%至所述導(dǎo)電柱長(zhǎng)度的約130%之間。
6.一種封裝件，包括: 集成電路芯片，支撐金屬凸塊； 襯底，具有針對(duì)每個(gè)金屬跡線的接觸焊盤，所述接觸焊盤與所述金屬跡線在一個(gè)方向上相重疊；以及 導(dǎo)電材料，將所述金屬凸塊電連接至所述接觸焊盤。
7.一種形成封裝件的方法，包括: 針對(duì)襯底中的每個(gè)嵌入式金屬跡線形成接觸焊盤，焊盤寬度大于相應(yīng)的跡線寬度；以及將集成電路芯片的導(dǎo)電柱電連接至所述接觸焊盤。
8.根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括:在所述接觸焊盤上方形成接合增強(qiáng)部件。
9.根據(jù)權(quán)利要求7所述的方法，進(jìn)一步包括:使相鄰的接觸焊盤交錯(cuò)和/或在所述導(dǎo)電柱的側(cè)壁上形成金屬氧化物。
10.根據(jù)權(quán)利要求7所述的方法，其中，使底部填充物圍繞所述導(dǎo)電柱且在所述集成電路和所述襯底之間流動(dòng)。
【文檔編號(hào)】H01L23/488GK104037143SQ201310364727
【公開日】2014年9月10日 申請(qǐng)日期:2013年8月20日 優(yōu)先權(quán)日:2013年3月8日
【發(fā)明者】余振華, 李明機(jī), 陳承先, 曾裕仁 申請(qǐng)人:臺(tái)灣積體電路制造股份有限公司