一種半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括：提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成凹槽；對所述凹槽實施預(yù)處理；在所述凹槽的底部形成籽晶層；在所述籽晶層上形成嵌入式鍺硅層，以完全填充所述凹槽；在所述嵌入式鍺硅層上形成帽層。根據(jù)本發(fā)明，在降低溫度和處理時間的情況下，可以確保對所述凹槽的預(yù)處理達(dá)到對所述凹槽的潔凈度的要求，保證后續(xù)外延生長所述籽晶層和所述嵌入式鍺硅層的質(zhì)量。
【專利說明】一種半導(dǎo)體器件的制造方法

【技術(shù)領(lǐng)域】
[0001]本發(fā)明涉及半導(dǎo)體制造工藝，具體而言涉及一種外延生長鍺硅之前對形成的凹槽實施預(yù)處理的方法。

【背景技術(shù)】
[0002]在先進(jìn)的CMOS器件制造工藝中，嵌入式鍺硅工藝經(jīng)常被采用以提升CMOS器件的PMOS部分的性能。
[0003]在PMOS的源/漏區(qū)中形成嵌入式鍺硅層的工藝次序為:提供半導(dǎo)體襯底，在所述半導(dǎo)體上形成柵極結(jié)構(gòu)以及柵極結(jié)構(gòu)兩側(cè)的側(cè)壁結(jié)構(gòu)一在所述側(cè)壁結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成凹槽一采用選擇性外延生長工藝在所述凹槽中依次形成籽晶層(seed layer)和嵌入式鍺硅層。在形成籽晶層之前，需要對所述凹槽進(jìn)行預(yù)處理，以確保所述凹槽的側(cè)壁及底部具有清潔的表面。采用現(xiàn)有工藝實施所述預(yù)處理包括下述步驟:首先，執(zhí)行濕法清洗，以去除殘留于所述凹槽的側(cè)壁及底部的蝕刻殘留物和雜質(zhì)；然后，在氫氣的氛圍下實施烘焙處理，所述烘焙處理的溫度為780-850°C，處理時間為60-120S。出于降低工藝熱預(yù)算的考量，需要降低所述烘焙處理的溫度，并縮短所述烘焙處理的時間。然而，所述溫度的降低以及所述處理時間的縮短將會導(dǎo)致所述凹槽的側(cè)壁及底部的表面潔凈度達(dá)不到形成理想籽晶層的要求，進(jìn)而造成后續(xù)形成的嵌入式鍺硅層與所述籽晶層的附著性變差以及所述嵌入式鍺硅層所具有的應(yīng)力發(fā)生松弛的現(xiàn)象。
[0004]因此，需要提出一種方法，以解決上述問題。


【發(fā)明內(nèi)容】

[0005]針對現(xiàn)有技術(shù)的不足，本發(fā)明提供一種半導(dǎo)體器件的制造方法，包括:提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成凹槽；對所述凹槽實施預(yù)處理；在所述凹槽的底部形成籽晶層；在所述籽晶層上形成嵌入式鍺硅層，以完全填充所述凹槽；在所述嵌入式鍺硅層上形成帽層。
[0006]進(jìn)一步，所述凹槽為Σ狀凹槽。
[0007]進(jìn)一步，采用先干法蝕刻再濕法蝕刻的工藝形成所述Σ狀凹槽。
[0008]進(jìn)一步，所述預(yù)處理包括下述步驟:先執(zhí)行濕法清洗，以去除殘留于所述凹槽的側(cè)壁及底部的蝕刻殘留物和雜質(zhì)；再對所述半導(dǎo)體襯底實施烘焙處理。
[0009]進(jìn)一步，所述烘焙處理包括下述步驟:先實施紫外光烘焙或者微波烘焙，再實施HCl氛圍下的烘焙。
[0010]進(jìn)一步，所述紫外光源于ArF準(zhǔn)分子激光器、KrF準(zhǔn)分子激光器或者Hg-Xe燈，所述紫外光烘焙或者所述微波烘焙的溫度為200-700°C，處理時間為10-300S。
[0011]進(jìn)一步，所述紫外光烘焙或者所述微波烘焙在氘氣、氫氣或者氘氣與氮氣的混合氣體的氛圍下進(jìn)行。
[0012]進(jìn)一步，所述HCl氛圍下的烘焙的溫度為200-850°C，處理時間為10_100s，壓力為5-780Torro
[0013]進(jìn)一步，所述籽晶層為具有低鍺含量的鍺硅層。
[0014]進(jìn)一步，采用選擇性外延生長工藝形成所述籽晶層和所述嵌入式鍺硅層。
[0015]進(jìn)一步，采用原位外延生長工藝形成所述帽層。
[0016]進(jìn)一步，所述帽層的構(gòu)成材料為S1、SiB或者SiCB。
[0017]進(jìn)一步，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層，所述柵極結(jié)構(gòu)的兩側(cè)形成有緊靠所述柵極結(jié)構(gòu)的偏移間隙壁結(jié)構(gòu)
[0018]根據(jù)本發(fā)明，在降低溫度和處理時間的情況下，可以確保對形成的用于外延生長嵌入式鍺硅層的凹槽的預(yù)處理達(dá)到對所述凹槽的潔凈度的要求，保證后續(xù)外延生長所述籽晶層和所述嵌入式鍺硅層的質(zhì)量。

【專利附圖】

【附圖說明】
[0019]本發(fā)明的下列附圖在此作為本發(fā)明的一部分用于理解本發(fā)明。附圖中示出了本發(fā)明的實施例及其描述，用來解釋本發(fā)明的原理。
[0020]附圖中:
[0021]圖1A-圖1E為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖；
[0022]圖2為根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟的流程圖。

【具體實施方式】
[0023]在下文的描述中，給出了大量具體的細(xì)節(jié)以便提供對本發(fā)明更為徹底的理解。然而，對于本領(lǐng)域技術(shù)人員而言顯而易見的是，本發(fā)明可以無需一個或多個這些細(xì)節(jié)而得以實施。在其他的例子中，為了避免與本發(fā)明發(fā)生混淆，對于本領(lǐng)域公知的一些技術(shù)特征未進(jìn)行描述。
[0024]為了徹底理解本發(fā)明，將在下列的描述中提出詳細(xì)的步驟，以便闡釋本發(fā)明提出的在外延生長鍺硅之前對形成的凹槽實施預(yù)處理的方法。顯然，本發(fā)明的施行并不限定于半導(dǎo)體領(lǐng)域的技術(shù)人員所熟習(xí)的特殊細(xì)節(jié)。本發(fā)明的較佳實施例詳細(xì)描述如下，然而除了這些詳細(xì)描述外，本發(fā)明還可以具有其他實施方式。
[0025]應(yīng)當(dāng)理解的是，當(dāng)在本說明書中使用術(shù)語“包含”和/或“包括”時，其指明存在所述特征、整體、步驟、操作、元件和/或組件，但不排除存在或附加一個或多個其他特征、整體、步驟、操作、元件、組件和/或它們的組合。
[0026][示例性實施例]
[0027]下面，參照圖1A-圖1E和圖2來描述根據(jù)本發(fā)明示例性實施例的方法在外延生長鍺硅之前對形成的凹槽實施預(yù)處理的詳細(xì)步驟。
[0028]參照圖1A-圖1E，其中示出了根據(jù)本發(fā)明示例性實施例的方法依次實施的步驟所分別獲得的器件的示意性剖面圖。
[0029]首先，如圖1A所示，提供半導(dǎo)體襯底100，半導(dǎo)體襯底100的構(gòu)成材料可以采用未摻雜的單晶硅、摻雜有雜質(zhì)的單晶硅、絕緣體上硅(SOI )、絕緣體上層疊硅(SSOI)、絕緣體上層疊鍺化硅(S-SiGeOI)、絕緣體上鍺化硅(SiGeOI)以及絕緣體上鍺(GeOI)等。作為示例，在本實施例中，半導(dǎo)體襯底100的構(gòu)成材料選用單晶硅。在半導(dǎo)體襯底100中形成有隔離結(jié)構(gòu)以及各種阱(well)結(jié)構(gòu)，為了簡化，圖示中予以省略。作為示例，隔離結(jié)構(gòu)為淺溝槽隔離(STI)結(jié)構(gòu)或者局部氧化硅(LOCOS)隔離結(jié)構(gòu)。對于PMOS而言，所述阱結(jié)構(gòu)為N阱，并且在形成柵極結(jié)構(gòu)之前，可以對整個N阱進(jìn)行一次小劑量硼注入，用于調(diào)整PMOS的閾值電壓Vth。
[0030]在半導(dǎo)體襯底100上形成有柵極結(jié)構(gòu)101，作為示例，柵極結(jié)構(gòu)101包括自下而上依次層疊的柵極介電層101a、柵極材料層1lb和柵極硬掩蔽層101c。柵極介電層1la包括氧化物層，例如二氧化硅(S12)層。柵極材料層1lb包括多晶硅層、金屬層、導(dǎo)電性金屬氮化物層、導(dǎo)電性金屬氧化物層和金屬硅化物層中的一種或多種，其中，金屬層的構(gòu)成材料可以是鎢(W)、鎳(Ni)或鈦(Ti);導(dǎo)電性金屬氮化物層包括氮化鈦(TiN)層；導(dǎo)電性金屬氧化物層包括氧化銥(IrO2)層；金屬硅化物層包括硅化鈦(TiSi)層。柵極硬掩蔽層1lc包括氧化物層、氮化物層、氮氧化物層和無定形碳中的一種或多種，其中，氧化物層的構(gòu)成材料包括硼磷硅玻璃(BPSG)、磷硅玻璃(PSG)、正硅酸乙酯(TE0S)、未摻雜硅玻璃(USG)、旋涂玻璃(S0G)、高密度等離子體(HDP)或旋涂電介質(zhì)(S0D);氮化物層包括氮化硅(Si3N4)層；氮氧化物層包括氮氧化娃(S1N)層。柵極介電層101a、柵極材料層1lb以及柵極硬掩蔽層1lc的形成方法可以采用本領(lǐng)域技術(shù)人員所熟習(xí)的任何現(xiàn)有技術(shù)，優(yōu)選化學(xué)氣相沉積法(CVD)，如低溫化學(xué)氣相沉積(LTCVD)、低壓化學(xué)氣相沉積(LPCVD)、快熱化學(xué)氣相沉積(RTCVD)、等離子體增強化學(xué)氣相沉積(PECVD)。
[0031]此外，作為示例，在半導(dǎo)體襯底100上還形成有位于柵極結(jié)構(gòu)101兩側(cè)且緊靠柵極結(jié)構(gòu)101的偏移間隙壁結(jié)構(gòu)102。其中，偏移間隙壁結(jié)構(gòu)102可以包括至少一氧化物層和/或氮化物層。
[0032]接著，如圖1B所示，通過偏移間隙壁結(jié)構(gòu)102所構(gòu)成的工藝窗口，在半導(dǎo)體襯底100中形成Σ狀凹槽103。通常采用先干法蝕刻再濕法蝕刻的工藝形成Σ狀凹槽103，該工藝的具體步驟如下:先采用干法蝕刻工藝縱向蝕刻偏移間隙壁結(jié)構(gòu)102之間的半導(dǎo)體襯底100以形成溝槽，在本實施例中，采用CF4和HBr作為主蝕刻氣體，溫度40_60°C，功率200-400W，偏壓50-200V，蝕刻時間根據(jù)蝕刻深度而定；再采用各向同性的干法蝕刻工藝?yán)^續(xù)蝕刻所述溝槽，在所述溝槽的下方形成橢圓形凹槽，即形成碗狀凹槽，在本實施例中，采用Cl2和NF3作為主蝕刻氣體，溫度40-60°C，功率100-500W，偏壓0-10V，蝕刻時間根據(jù)所述碗狀凹槽的側(cè)壁向半導(dǎo)體襯底100的溝道區(qū)凹進(jìn)的深度而定；最后采用濕法蝕刻工藝擴展蝕刻所述碗狀凹槽，以形成Σ狀凹槽103，所述濕法蝕刻的溫度為30-60°C，時間依據(jù)Σ狀凹槽103的期望尺寸而定，一般為100-300S，在本實施例中，采用四甲基氫氧化銨(TMAH)溶液作為所述濕法蝕刻的腐蝕液。
[0033]接下來，對Σ狀凹槽103進(jìn)行預(yù)處理，以確保Σ狀凹槽103的側(cè)壁及底部具有清潔的表面。所述預(yù)處理包括下述步驟:首先，執(zhí)行濕法清洗，以去除殘留于Σ狀凹槽103的側(cè)壁及底部的蝕刻殘留物和雜質(zhì)；然后，對半導(dǎo)體襯底100實施烘焙處理。
[0034]在本實施例中，所述濕法清洗的清洗液可以是氨水、雙氧水和水的混合物(SCl)以及稀釋的氫氟酸(DHF)的組合，也可以是臭氧水、SCl和DHF的組合。上述組合中的各個清洗液的濃度以及進(jìn)行所述濕法清洗所需要的其它條件，例如溫度和處理時間等，均可以選用本領(lǐng)域技術(shù)人員所熟習(xí)的濃度數(shù)值和實施條件，在此不再予以例舉。
[0035]在本實施例中，所述烘焙處理包括下述步驟:首先，實施紫外光烘焙，所述紫外光源于ArF準(zhǔn)分子激光器、KrF準(zhǔn)分子激光器或者Hg-Xe燈，所述紫外光烘焙的溫度為200-7000C，處理時間為10-300S，所述紫外光烘焙可以替換為微波烘焙，所述微波烘焙的溫度為200-700°C，處理時間為10-300S，可選地，二者均可以在氘氣(D2)、氫氣(H2)或者氘氣(D2)與氮氣(N2)的混合氣體的氛圍下進(jìn)行；然后，實施HCl氛圍下的烘焙，所述烘焙的溫度為200-850°C，處理時間為lO-lOOs，壓力為5_780Torr (毫米汞柱)。
[0036]接著，如圖1C所示，在所述Σ狀凹槽103的底部形成籽晶層104。采用本領(lǐng)域技術(shù)人員所熟習(xí)的各種適宜的工藝技術(shù)形成籽晶層104，例如選擇性外延生長工藝。所述籽晶層104可以為具有低鍺含量的鍺硅層。另外，由于需要為隨后將要形成的嵌入式鍺硅層留出足夠的空間，所以形成的籽晶層104不能太厚，以防填滿整個Σ狀凹槽103。
[0037]接著，如圖1D所示，采用選擇性外延生長工藝在籽晶層104上形成嵌入式鍺硅層105，以完全填充Σ狀凹槽103。作為示例，嵌入式鍺硅層105的鍺含量(鍺原子百分比)為5-30%。需要說明的是，形成的嵌入式鍺硅層105可以摻雜硼。所述選擇性外延生長工藝可以采用低壓化學(xué)氣相沉積(LPCVD)、等離子體增強化學(xué)氣相沉積(PECVD)、超高真空化學(xué)氣相沉積(UHVCVD)、快速熱化學(xué)氣相沉積(RTCVD)和分子束外延(MBE)中的一種。
[0038]接著，如圖1E所示，在嵌入式鍺硅層105上形成帽層106。采用原位外延生長工藝形成帽層106，即形成帽層106所采用的外延生長工藝與形成嵌入式鍺硅層105所采用的外延生長工藝在同一個反應(yīng)腔室中進(jìn)行。作為示例，帽層106的構(gòu)成材料可以是硅(Si)或者硼硅(SiB)，其中，所述硼硅中硼原子的摻雜劑量為5.0Xe14-5.0Xe2°atOm/Cm2 ;也可以是摻雜硼和碳的單晶硅(SiCB)，其中，所述硼原子的摻雜劑量為5.0Xe14-5.0Xe2°atom/cm2,所述碳原子的摻雜劑量為5.0Xe14-5.0 X e2°atom/cm2。
[0039]至此，完成了根據(jù)本發(fā)明示例性實施例的方法實施的工藝步驟，接下來，可以通過后續(xù)工藝完成整個半導(dǎo)體器件的制作。以上實施本發(fā)明提出的在外延生長嵌入式鍺硅層105之前對形成的Σ狀凹槽103實施預(yù)處理的方法的全部工藝步驟是以PMOS晶體管為例進(jìn)行說明的，本領(lǐng)域的技術(shù)人員可以理解的是，這里的PMOS晶體管可以是CMOS晶體管的PMOS部分。此外，所述Σ狀凹槽103只是示例，上述方法同樣適用于對具有其它形狀的用于外延生長嵌入式鍺硅層105的凹槽的預(yù)處理。
[0040]根據(jù)本發(fā)明，在降低溫度和處理時間的情況下，可以確保對形成的用于外延生長嵌入式鍺硅層105的凹槽的預(yù)處理達(dá)到對所述凹槽的潔凈度的要求，保證后續(xù)外延生長籽晶層104和嵌入式鍺硅層105的質(zhì)量。
[0041]參照圖2，其中示出了根據(jù)本發(fā)明示例性實施例的方法在外延生長鍺硅之前對形成的凹槽實施預(yù)處理的流程圖，用于簡要示出整個制造工藝的流程。
[0042]在步驟201中，提供半導(dǎo)體襯底，在半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，在柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成凹槽；
[0043]在步驟202中，對凹槽實施預(yù)處理；
[0044]在步驟203中，在凹槽的底部形成籽晶層；
[0045]在步驟204中，在籽晶層上形成嵌入式鍺硅層，以完全填充凹槽；
[0046]在步驟205中，在嵌入式鍺硅層上形成帽層。
[0047]本發(fā)明已經(jīng)通過上述實施例進(jìn)行了說明，但應(yīng)當(dāng)理解的是，上述實施例只是用于舉例和說明的目的，而非意在將本發(fā)明限制于所描述的實施例范圍內(nèi)。此外本領(lǐng)域技術(shù)人員可以理解的是，本發(fā)明并不局限于上述實施例，根據(jù)本發(fā)明的教導(dǎo)還可以做出更多種的變型和修改，這些變型和修改均落在本發(fā)明所要求保護(hù)的范圍以內(nèi)。本發(fā)明的保護(hù)范圍由附屬的權(quán)利要求書及其等效范圍所界定。
【權(quán)利要求】
1.一種半導(dǎo)體器件的制造方法，包括: 提供半導(dǎo)體襯底，在所述半導(dǎo)體襯底上形成有柵極結(jié)構(gòu)，在所述柵極結(jié)構(gòu)兩側(cè)的半導(dǎo)體襯底中形成凹槽； 對所述凹槽實施預(yù)處理； 在所述凹槽的底部形成籽晶層； 在所述籽晶層上形成嵌入式鍺硅層，以完全填充所述凹槽； 在所述嵌入式鍺硅層上形成帽層。
2.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述凹槽為Σ狀凹槽。
3.根據(jù)權(quán)利要求2所述的方法，其特征在于，采用先干法蝕刻再濕法蝕刻的工藝形成所述Σ狀凹槽。
4.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述預(yù)處理包括下述步驟:先執(zhí)行濕法清洗，以去除殘留于所述凹槽的側(cè)壁及底部的蝕刻殘留物和雜質(zhì)；再對所述半導(dǎo)體襯底實施烘焙處理。
5.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述烘焙處理包括下述步驟:先實施紫外光烘焙或者微波烘焙，再實施HCl氛圍下的烘焙。
6.根據(jù)權(quán)利要求5所述的方法，其特征在于，所述紫外光源于ArF準(zhǔn)分子激光器、KrF準(zhǔn)分子激光器或者Hg-Xe燈，所述紫外光烘焙或者所述微波烘焙的溫度為200-700°C，處理時間為10-300S。
7.根據(jù)權(quán)利要求6所述的方法，其特征在于，所述紫外光烘焙或者所述微波烘焙在氘氣、氫氣或者氘氣與氮氣的混合氣體的氛圍下進(jìn)行。
8.根據(jù)權(quán)利要求4所述的方法，其特征在于，所述HCl氛圍下的烘焙的溫度為200-850°C，處理時間為 1-1OOs，壓力為 5_780Torr。
9.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述籽晶層為具有低鍺含量的鍺硅層。
10.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用選擇性外延生長工藝形成所述籽晶層和所述嵌入式鍺硅層。
11.根據(jù)權(quán)利要求1所述的方法，其特征在于，采用原位外延生長工藝形成所述帽層。
12.根據(jù)權(quán)利要求11所述的方法，其特征在于，所述帽層的構(gòu)成材料為S1、SiB或者SiCB。
13.根據(jù)權(quán)利要求1所述的方法，其特征在于，所述柵極結(jié)構(gòu)包括依次層疊的柵極介電層、柵極材料層和柵極硬掩蔽層，所述柵極結(jié)構(gòu)的兩側(cè)形成有緊靠所述柵極結(jié)構(gòu)的偏移間隙壁結(jié)構(gòu)。
【文檔編號】H01L21/8238GK104425375SQ201310380190
【公開日】2015年3月18日 申請日期:2013年8月27日 優(yōu)先權(quán)日:2013年8月27日
【發(fā)明者】林靜 申請人:中芯國際集成電路制造(上海)有限公司