針對先進(jìn)后段制程的新穎封裝多金屬分支足部結(jié)構(gòu)的系統(tǒng)和方法
【專利摘要】本發(fā)明公開了一種針對先進(jìn)后段制程的新穎封裝多金屬分支足部結(jié)構(gòu)的系統(tǒng)和方法。在集成電路裸片中堆疊的多個(gè)金屬間電介質(zhì)層中形成多個(gè)金屬軌道。在金屬軌道周圍形成薄保護(hù)電介質(zhì)層。保護(hù)電介質(zhì)層充當(dāng)用于在金屬間電介質(zhì)層中的金屬軌道之間限定接觸過孔的硬掩摸。
【專利說明】針對先進(jìn)后段制程的新穎封裝多金屬分支足部結(jié)構(gòu)的系統(tǒng)和方法
【技術(shù)領(lǐng)域】
[0001]本公開內(nèi)容涉及集成電路設(shè)計(jì)領(lǐng)域。本公開內(nèi)容更具體地涉及集成電路裸片內(nèi)的
金屬互連。
【背景技術(shù)】
[0002]隨著集成電路技術(shù)繼續(xù)縮減規(guī)模至更小技術(shù)節(jié)點(diǎn)，后段制程的線連接變得實(shí)施起來很有挑戰(zhàn)性和復(fù)雜。復(fù)雜的圖案化方案(諸如雙圖案化)用來提供越來越小的互連特征。隨著集成電路內(nèi)的過孔和金屬線一起變得更小并且更近，許多問題可能在集成電路內(nèi)出現(xiàn)。這些問題可能包括在制造期間難以對準(zhǔn)光刻掩模以及在集成電路的壽命期間的電遷移和依賴于時(shí)間的電介質(zhì)擊穿。

【發(fā)明內(nèi)容】

[0003]一個(gè)實(shí)施例是一種用于在集成電路裸片中形成金屬互連的方法。第一金屬軌道由集成電路裸片的襯底上的第一金屬層形成。在相對薄的保護(hù)電介質(zhì)覆蓋物中覆蓋的第一金屬間電介質(zhì)層上形成第一金屬軌道。在第一金屬間電介質(zhì)層和第一金屬軌道上形成第二金屬間電介質(zhì)層。第一金屬間電介質(zhì)層和第二金屬間電介質(zhì)層相對于保護(hù)電介質(zhì)覆蓋物選擇性地可蝕刻。
[0004]然后圖案化和蝕刻第二金屬間電介質(zhì)層以經(jīng)過第一金屬間電介質(zhì)層和第二金屬間電介質(zhì)層形成接觸過孔。用來打開第一電介質(zhì)層和第二電介質(zhì)層中的過孔的掩模的圖案化的特征比較大，因?yàn)榈谝唤饘佘壍郎系谋Ｗo(hù)覆蓋物充當(dāng)用于形成過孔的掩模，因?yàn)榇蜷_過孔的蝕刻劑未蝕刻保護(hù)覆蓋物。因此，盡管可以在第一金屬軌道以上的第二電介質(zhì)層中產(chǎn)生大開口，但是過孔部分地由第一金屬軌道的側(cè)部上的保護(hù)電介質(zhì)層界定并且盡管光刻掩模的特征比較大而仍然小。以這一方式，經(jīng)過第一電介質(zhì)層和第二電介質(zhì)層形成過孔。
[0005]然后在過孔中并且在第二電介質(zhì)層和保護(hù)層之上沉積傳導(dǎo)材料。然后在第二電介質(zhì)層之上去除傳導(dǎo)材料從而留下圖案化的第二金屬軌道與填充的過孔的傳導(dǎo)塞一體。第二薄保護(hù)電介質(zhì)層覆蓋第二金屬軌道?？梢灾貜?fù)該工藝以在第一金屬軌道和第二金屬軌道之上形成更多金屬軌道和過孔。
【專利附圖】

【附圖說明】
[0006]圖1是根據(jù)一個(gè)實(shí)施例的集成電路裸片的截面。
[0007]圖2是根據(jù)一個(gè)實(shí)施例的其中已經(jīng)在第一金屬間電介質(zhì)層中形成溝槽的集成電路裸片的截面。
[0008]圖3是根據(jù)一個(gè)實(shí)施例的其中已經(jīng)在溝槽中沉積保護(hù)電介質(zhì)層的集成電路裸片的截面。
[0009]圖4是根據(jù)一個(gè)實(shí)施例的具有在絕緣體層上沉積的阻擋層的集成電路裸片的截面。
[0010]圖5是根據(jù)一個(gè)實(shí)施例的在阻擋層上具有傳導(dǎo)材料的集成電路裸片的截面。
[0011]圖6是根據(jù)一個(gè)實(shí)施例的在已經(jīng)平坦化傳導(dǎo)材料以形成第一金屬軌道之后的集成電路裸片的截面。
[0012]圖7是根據(jù)一個(gè)實(shí)施例的在已經(jīng)在厚度上減少第一金屬軌道之后的集成電路裸片的截面。
[0013]圖8是根據(jù)一個(gè)實(shí)施例的在已經(jīng)在第一金屬軌道上形成保護(hù)電介質(zhì)層之后的集成電路裸片的截面。
[0014]圖9是根據(jù)一個(gè)實(shí)施例的在已經(jīng)去除保護(hù)電介質(zhì)層的一部分之后的集成電路裸片的截面。
[0015]圖10是根據(jù)一個(gè)實(shí)施例的在第一金屬間電介質(zhì)層和保護(hù)電介質(zhì)層上具有第二金屬間電介質(zhì)層的集成電路裸片的截面。
[0016]圖11是根據(jù)一個(gè)實(shí)施例的具有在第二金屬間電介質(zhì)層中形成的溝槽的集成電路裸片的截面。
[0017]圖12是根據(jù)一個(gè)實(shí)施例的具有在第二金屬間電介質(zhì)層上形成的保護(hù)電介質(zhì)層的集成電路裸片的截面。
[0018]圖13是根據(jù)一個(gè)實(shí)施例的具有經(jīng)過第一金屬間電介質(zhì)層和第二金屬間電介質(zhì)層形成的開口的集成電路裸片的截面。
[0019]圖14是根據(jù)一個(gè)實(shí)施例的在第一金屬間電介質(zhì)層和第二金屬間電介質(zhì)層中的開口中具有金屬阻擋層的集成電路裸片的截面。
[0020]圖15是根據(jù)一個(gè)實(shí)施例的具有填充第一金屬間電介質(zhì)層和第二金屬間電介質(zhì)層中的開口的金屬層的集成電路裸片的截面。
[0021]圖16是根據(jù)一個(gè)實(shí)施例的具有平坦化的金屬層的集成電路裸片的截面。
[0022]圖17是根據(jù)一個(gè)實(shí)施例的在已經(jīng)去除金屬層的一部分之后的集成電路裸片的截面。
[0023]圖18是根據(jù)一個(gè)實(shí)施例的在已經(jīng)在金屬層上形成保護(hù)電介質(zhì)層之后的集成電路裸片的截面。
[0024]圖19是根據(jù)一個(gè)實(shí)施例的在已經(jīng)平坦化保護(hù)電介質(zhì)層之后的集成電路裸片的截面。
[0025]圖20是根據(jù)一個(gè)實(shí)施例的在已經(jīng)重復(fù)圖1-19的步驟以形成附加金屬層之后的集成電路裸片的截面。
[0026]圖21是根據(jù)一個(gè)實(shí)施例的具有金屬互連的集成電路裸片的截面。
[0027]圖22是根據(jù)一個(gè)實(shí)施例的具有金屬互連的集成電路裸片的截面，這些金屬互連包括雙足部分支結(jié)構(gòu)。
[0028]圖23是根據(jù)另一實(shí)施例的具有金屬互連的集成電路裸片的截面，這些金屬互連包括雙足部分支結(jié)構(gòu)。
【具體實(shí)施方式】
[0029]圖1-20圖示根據(jù)一個(gè)實(shí)施例的用于形成集成電路裸片的金屬互連的方法。有利地，根據(jù)一個(gè)實(shí)施例可以在提供適合于集成電路裸片的相對小的特征之時(shí)使用放寬的光刻約束來形成金屬互連的一些方面。圖21-23圖示根據(jù)一些備選實(shí)施例的具有金屬互連的集成電路裸片。
[0030]圖1是根據(jù)一個(gè)實(shí)施例的集成電路裸片30的截面。集成電路裸片30包括半導(dǎo)體襯底31。在半導(dǎo)體襯底31中和上形成晶體管34。電介質(zhì)層32在半導(dǎo)體襯底31上面。在電介質(zhì)層32中形成僅不意地表不為線的金屬互連33。保護(hù)電介質(zhì)層36在金屬間電介質(zhì)層32上面。第一金屬間電介質(zhì)層38在保護(hù)電介質(zhì)層上面。
[0031]半導(dǎo)體襯底31例如是可以在其中和其上形成晶體管34的硅或者另一適當(dāng)半導(dǎo)體層。
[0032]在圖1中示出電介質(zhì)層32為單層，然而在實(shí)踐中，電介質(zhì)層32可以包括在其中形成晶體管34的半導(dǎo)體襯底31上面設(shè)置的傳導(dǎo)層和電介質(zhì)層。金屬互連33可以包括在保護(hù)電介質(zhì)層36以下在電介質(zhì)層32中形成的金屬軌道、過孔和信號(hào)線。金屬互連33可以提供與下面的晶體管34以及與將隨后如以下描述的那樣形成的傳導(dǎo)結(jié)構(gòu)的連接。
[0033]保護(hù)電介質(zhì)層36例如是具有氮的碳化硅層、氮化硅層或者包括碳的氮化硅層。保
護(hù)電介質(zhì)層36厚度在200-500人之間。在一個(gè)示例中，保護(hù)電介質(zhì)層36具有約為3的介電常數(shù)K。其它適當(dāng)材料和尺度可以用于圖1中描述的特征。
[0034]第一金屬間電介質(zhì)層38例如是厚度在600-1500人之間的納米有孔(nanoporous)電介質(zhì)層。隨著集成電路的特征尺度繼續(xù)縮減規(guī)模，在集成電路的傳導(dǎo)特征之間的電容開始增加。例如在傳導(dǎo)特征(諸如在集成電路裸片30中形成的金屬軌道和過孔)之間的電容隨著在特征之間的距離減少而增加。在集成電路的傳導(dǎo)特征之間的電容也與在它們之間的材料的介電常數(shù)成比例。出于這一原因，第一金屬間電介質(zhì)層38是低K電介質(zhì)層。這意味著第一金屬間電介質(zhì)層38的介電常數(shù)比較小。這有助于減少在第一金屬間電介質(zhì)層38中、上或者之下形成的特征之間的電容。金屬間電介質(zhì)層38可以例如是有孔電介質(zhì)，諸如有孔二氧化硅或者其它有孔材料。備選地，第一金屬間電介質(zhì)層38可以是除了有孔電介質(zhì)層之外的材料，但是仍然由具有很低介電常數(shù)的材料形成。電介質(zhì)層32也可以由與第一金屬間電介質(zhì)層38相同的材料形成。
[0035]在圖2中，圖案化和蝕刻第一金屬間電介質(zhì)層38以在第一金屬間電介質(zhì)層38中打開溝槽40a、40b和40c。第一金屬間電介質(zhì)層38并未一直被蝕刻到保護(hù)電介質(zhì)層36。代之以使用基于時(shí)間的控制來蝕刻金屬間電介質(zhì)層38以選擇性地蝕刻至選擇的深度。圖2中的溝槽40a、40b和40c的深度例如是50_90nm?？梢酝ㄟ^使用反應(yīng)離子蝕刻來打開第一金屬間電介質(zhì)層38中的溝槽40a、40b和40c?？刂品磻?yīng)離子蝕刻的深度的基于時(shí)間的控制例如是階梯高度先進(jìn)工藝控制。這樣的先進(jìn)工藝控制允許蝕刻到達(dá)特定深度而不進(jìn)一步繼續(xù)。
[0036]溝槽40a和40c的寬度例如是32nm。溝槽40b的寬度出于以下將更完全描述的原因而比溝槽40a和40c更寬。可以根據(jù)集成電路裸片30的所需參數(shù)選擇用于溝槽40a、40b和40c的許多其它適當(dāng)尺度。另外，除了描述的蝕刻技術(shù)之外的蝕刻技術(shù)可以如希望的那樣用來實(shí)現(xiàn)相同或者相似結(jié)果。
[0037]在圖3中，在第一金屬間電介質(zhì)層38上以及在溝槽40a、40b和40c中沉積保護(hù)電介質(zhì)層42。保護(hù)電介質(zhì)層42相對于第一金屬間電介質(zhì)層38具有高蝕刻選擇性。保護(hù)電介質(zhì)層42也具有低K值，然而相對于第一金屬間電介質(zhì)層38保持高蝕刻選擇性。
[0038]在一個(gè)實(shí)施例中，保護(hù)電介質(zhì)層42是與保護(hù)電介質(zhì)層36相同的材料，例如具有氮的碳化硅層、氮化硅、氮化硅層或者包括碳的氮化硅層。備選地，保護(hù)電介質(zhì)層42可以是與保護(hù)電介質(zhì)層36的材料不同的材料，但是選自于以上列舉的同一組材料。保護(hù)電介質(zhì)層42也可以是任何其它適當(dāng)材料。
[0039]保護(hù)電介質(zhì)層42例如厚度為300-500人。可以通過化學(xué)氣相沉積工藝(諸如等離子體增強(qiáng)化學(xué)氣相沉積或者低壓化學(xué)氣相沉積)來沉積保護(hù)電介質(zhì)層42。層42在優(yōu)選實(shí)施例中密度高于電介質(zhì)層38，并且可以使用高密度化學(xué)氣相沉積。備選地，可以使用其它適當(dāng)方法或者工藝來形成保護(hù)電介質(zhì)層42。
[0040]在圖4中，在保護(hù)電介質(zhì)層42上和在溝槽40中沉積薄阻擋層44。阻擋層44提供阻擋以防止來自金屬軌道的移動(dòng)金屬原子進(jìn)入電介質(zhì)層。阻擋層也充當(dāng)用于后續(xù)沉積的金屬層的粘合層。阻擋層44例如是鈦、氮化鈦、鉭或者氮化鉭的一層或者多層。備選地，其它適當(dāng)材料可以用來形成阻擋層44。在使用Ti和/或TiN時(shí)，阻擋層44例如厚度為4-20 A。在Ta和/或TaN用于阻擋層44時(shí)，阻擋層44例如厚度為60人。當(dāng)然可以使用其它適當(dāng)厚度和材料。
[0041]在圖5中，在阻擋層44上和在溝槽40中沉積厚傳導(dǎo)材料層46。傳導(dǎo)層46填充溝槽40并且在第一金屬間電介質(zhì)層38的上表面以上延伸。傳導(dǎo)材料46與阻擋層44直接接觸。
[0042]傳導(dǎo)材料46在這一示例中是銅。然而其它適當(dāng)材料可以用于傳導(dǎo)材料46?？梢允褂秒婂兒蜔o電鍍工藝來形成傳導(dǎo)材料。具體而言，可以通過首先用物理氣相沉積(PVD)工藝沉積很薄銅種子層來沉積傳導(dǎo)材料46。種子層例如厚度為10nm。在這之后為沉積約400nm厚的銅層的電鍍工藝。其它適當(dāng)工藝可以用來沉積傳導(dǎo)材料46。
[0043]在圖6中，已經(jīng)執(zhí)行平坦化步驟以從保護(hù)電介質(zhì)層42去除過量傳導(dǎo)材料。平坦化步驟例如是被配置為停止于保護(hù)電介質(zhì)層42上的化學(xué)機(jī)械平坦化步驟。這具有去除過量傳導(dǎo)材料而又由傳導(dǎo)材料46和阻擋層44形成離散第一金屬軌道48a、48b和48c的效果。第一金屬軌道48a、48b和48c具有由保護(hù)電介質(zhì)層42覆蓋的相應(yīng)側(cè)部和底部。第一金屬軌道由第一金屬層或者金屬形成。盡管描述軌道48a、48b和48c為形成于第一金屬層中，但是理解可以有在第一金屬層以下的多個(gè)金屬層和由它們形成的金屬軌道。
[0044]在圖7中，去除第一金屬軌道48a、48b和48c的一部分。在一個(gè)示例中，去除第一金屬軌道48a、48b和48c的在15與35nm之間的厚度?？梢岳缤ㄟ^比保護(hù)電介質(zhì)層42更快地蝕刻第一金屬軌道48a、48b和48c的化學(xué)機(jī)械平坦化步驟完成去除第一金屬軌道48a、48b和48c的頂部材料。備選地，也可以執(zhí)行比保護(hù)電介質(zhì)層42更快蝕刻銅的反應(yīng)離子蝕亥lj。以這一方式，可以相對于保護(hù)電介質(zhì)層42選擇性地從第一金屬軌道48a、48b和48c去除材料而未使用掩模。換而言之，無論是否通過CMP或者反應(yīng)離子蝕刻來完成，都未使用掩模，并且由于蝕刻工藝比它蝕刻保護(hù)電介質(zhì)層42快得多地蝕刻第一金屬軌道48a、48b和48c，所以圖7中所示結(jié)構(gòu)在蝕刻工藝之后保留。這在金屬軌道48a、48b和48c的頂部與電介質(zhì)層38的頂表面之間留下間隙。[0045]金屬軌道48a、48b和48c是傳導(dǎo)信號(hào)輸送線，這些傳導(dǎo)信號(hào)輸送線允許信號(hào)經(jīng)過集成電路裸片30傳送，包括傳向晶體管34和在集成電路裸片30以外的金屬接觸(諸如接觸焊盤、焊球或者引線)。盡管描述軌道48a、48b和48c為形成于第一金屬層中，但是理解可以存在金屬互連33和在第一金屬層以下的可能其它金屬層。金屬軌道48a、48b和48c與金屬互連33和在集成電路裸片中的其它金屬互連一起允許在半導(dǎo)體襯底中形成的晶體管34之間以及與在集成電路裸片30以外的部件的連接。
[0046]在一個(gè)實(shí)施例中，金屬軌道48a、48b和48c由銅形成。阻擋層34是鈦、氮化鈦、鉭、氮化鉭或者其它適當(dāng)阻擋層的一層或者多層。金屬軌道48a、48b和48c例如厚度為60-100nm。金屬軌道48a、48b和48c根據(jù)實(shí)施的技術(shù)節(jié)點(diǎn)和最小尺度被分離32nm、20nm或者任何適當(dāng)距離。在許多集成電路中，金屬軌道由于難以處理銅線和過孔而由鋁或者鋁銅形成。然而隨著技術(shù)節(jié)點(diǎn)減少至越來越小的尺度，由于高傳導(dǎo)率和其它參數(shù)而優(yōu)選銅用于集成電路中的金屬軌道和過孔。任何適當(dāng)金屬和其它材料可以用于金屬軌道、過孔和阻擋層。
[0047]在圖8中，在第一金屬軌道48a、48b和48c上面和在保護(hù)電介質(zhì)層42上面沉積保護(hù)電介質(zhì)層50。保護(hù)電介質(zhì)層50優(yōu)選為與保護(hù)電介質(zhì)層42相同的材料，但是可以是相對于電介質(zhì)層38具有所需蝕刻選擇性以及穩(wěn)健性的不同材料。保護(hù)電介質(zhì)層50具有在電介質(zhì)層38上面的厚度t。在金屬軌道48a、48b和48c與電介質(zhì)層38的頂部之間的凹陷的厚度是T。金屬軌道48a具有寬度W1，并且金屬軌道48b具有寬度W2。
[0048]滿足在金屬軌道和電介質(zhì)保護(hù)層的寬度和厚度之間的某些關(guān)系可以幫助保證保護(hù)電介質(zhì)層50的某一部分將在平坦化步驟之后保留在更寬金屬軌道48b的頂表面上。例如在一個(gè)實(shí)施例中，金屬軌道48a的寬度Wl少于電介質(zhì)保護(hù)層50的厚度t的兩倍。金屬軌道48b的寬度W2多于在金屬軌道48a與電介質(zhì)層38的頂部表面之間的凹陷的厚度T的三倍。滿足這些寬度和厚度關(guān)系可以輔助減少將用于將來處理步驟的掩模數(shù)目。具體而言，在如將在圖9中所示平坦化保護(hù)電介質(zhì)層50時(shí)，將從更寬金屬軌道48b去除更多保護(hù)電介質(zhì)材料?？梢栽趯硖幚聿襟E中利用金屬軌道48b上的保護(hù)電介質(zhì)層50的這一減少的厚度。然而希望保護(hù)電介質(zhì)層50的某一部分在平坦化步驟之后保留。
[0049]在一個(gè)示例中，根據(jù)20nm技術(shù)節(jié)點(diǎn)處理集成電路裸片30。在這樣的示例中，Wl是32nm, W2是64nm, t是20nm,并且T是30nm。圖中的特征未按比例繪制并且如繪制的那樣可以未恰當(dāng)滿足以上描述的關(guān)系。然而在實(shí)踐中，可以使圖8中所示結(jié)構(gòu)的厚度和深度滿足以上描述的關(guān)系。備選地，可以根據(jù)其它實(shí)施例讓這些關(guān)系不滿足。例如金屬軌道48a、48b和48c中的所有金屬軌道可以具有相同寬度，或者厚度t和T可以不同于以上描述的厚度。
[0050]在圖9中，執(zhí)行前述平坦化工藝以去除第一金屬間電介質(zhì)層38上面的保護(hù)電介質(zhì)層50的過量保護(hù)電介質(zhì)材料。平坦化工藝的一個(gè)示例是被配置為停止于第一金屬間電介質(zhì)層38處的化學(xué)機(jī)械平坦化工藝。這留下用相應(yīng)電介質(zhì)封裝層52a、52b封裝的第二金屬線48a、48b和48c。電介質(zhì)封裝層52a、52b由保護(hù)電介質(zhì)層42、50的剩余物形成。如先前描述的那樣，第一金屬間電介質(zhì)層38相對于封裝第一金屬軌道48a、48b和48c的電介質(zhì)封裝層52a、52b選擇性地可蝕刻。
[0051]讓第一金屬軌道48a、48b和48c封裝于在電介質(zhì)封裝層52a、52b中幫助避免隨著金屬線、電介質(zhì)層和過孔的尺度進(jìn)一步縮減規(guī)模而帶來的問題中的一些問題。例如在僅由低K電介質(zhì)層或者甚至常見電介質(zhì)層封裝的金屬線中，出現(xiàn)金屬原子從金屬軌道向電介質(zhì)材料中遷移的問題。這可能引起集成電路中的嚴(yán)重問題。例如，如果金屬軌道由銅制成并且銅原子向有孔低K電介質(zhì)中遷移，則不僅金屬軌道的質(zhì)量下降，而且銅原子可能從金屬軌道經(jīng)過有孔電介質(zhì)材料向敏感區(qū)域中遷移。電介質(zhì)封裝層52a、52b幫助防止這一問題，因?yàn)樗鼈儽冉饘匍g電介質(zhì)層38更少有孔并且更穩(wěn)健。
[0052]可能隨著集成電路裸片30的部件縮減規(guī)模而出現(xiàn)的另一問題是依賴于時(shí)間的電介質(zhì)擊穿。由于經(jīng)過金屬軌道輸送電流，所以包圍金屬軌道的電介質(zhì)材料可能出現(xiàn)損壞。這對于如先前描述的那樣用作級(jí)間電介質(zhì)層的低K電介質(zhì)材料而言尤其成立。
[0053]在高密度絕緣電介質(zhì)封裝層52a、52b中封裝金屬軌道保護(hù)集成電路裸片30免于依賴于時(shí)間的電介質(zhì)擊穿。在電介質(zhì)封裝層52a、52b中封裝的金屬線也可以輸送更高電壓。這允許增加集成電路裸片30的使用范圍?？梢栽诘碗妷汉透唠妷簯?yīng)用二者中使用這樣的集成電路裸片30。
[0054]電介質(zhì)封裝層52a、52b是厚度約為200-500人的相對薄層。在更寬金屬軌道48b上面的電介質(zhì)封裝層52b中的缺口 54如先前描述的那樣由于金屬軌道48b的寬度而存在。由于電介質(zhì)封裝層52a、52b薄而穩(wěn)健,所以更厚的低K電介質(zhì)材料可以填充在第一金屬軌道48a、48b和48c之間的空間，由此提供低K電介質(zhì)材料的低電容益處，而又提供防范依賴于時(shí)間的電介質(zhì)擊穿和電遷移的穩(wěn)健絕緣。
[0055]在圖10中，已經(jīng)在第一金屬間電介質(zhì)層38上和在電介質(zhì)封裝層52a、52b上沉積第二金屬間電介質(zhì)層56。第二金屬間電介質(zhì)層56也是低K電介質(zhì)層或者其它適當(dāng)電介質(zhì)層。第二金屬間電介質(zhì)層56相對于電介質(zhì)封裝層52a、52b選擇性地可蝕刻。第二金屬間電介質(zhì)層可以包括多層，諸如氧化硅層、有孔電介質(zhì)層或者其它適當(dāng)電介質(zhì)層。金屬間電介質(zhì)層56例如厚度為1000人。
[0056]在圖11中，圖案化和蝕刻第二金屬間電介質(zhì)層56以打開寬溝槽58a、58b。溝槽的深度例如是500人。在第一金屬軌道48a、48b和48c之上布置溝槽58a。在金屬軌道48c之上布置溝槽58b。可以使用反應(yīng)離子蝕刻、濕法蝕刻或者任何其它適當(dāng)工藝(諸如比如先前描述的工藝)來打開溝槽58a、58b。
[0057]在圖12中，在第二金屬間電介質(zhì)層56上和在溝槽58a、58b中沉積保護(hù)電介質(zhì)層60。保護(hù)電介質(zhì)層60優(yōu)選為與電介質(zhì)封裝層52a、52b相同的材料，但是可以使用其它適當(dāng)材料。如先前描述的那樣，保護(hù)電介質(zhì)層60相對于第二金屬間電介質(zhì)層56具有高蝕刻選擇性。優(yōu)選地，保護(hù)電介質(zhì)層60也具有盡可能低的K值，而又相對于第二金屬間電介質(zhì)層56保持高蝕刻選擇性。保護(hù)電介質(zhì)層60例如厚度為300-500人。
[0058]在圖13中，進(jìn)一步蝕刻溝槽58a和58b以產(chǎn)生更多開口 62a、62b和62c。開口 62a包括經(jīng)過第一和第二金屬間電介質(zhì)層38、56延伸的過孔64a。在開口 62a、62b和62c中形成相似過孔64b和64c。
[0059]可以產(chǎn)生過孔62a、64b和64c以暴露在保護(hù)電介質(zhì)層36以下的金屬互連33 (未圖示)。
[0060]容易實(shí)現(xiàn)對準(zhǔn)過孔64a、64b和64c，因?yàn)榘鼑谝唤饘佘壍?8a和48b的電介質(zhì)封裝層52a和52b充當(dāng)用于如下蝕刻劑的掩模或者蝕刻停止，該蝕刻劑蝕刻第一和第二金屬間電介質(zhì)層38和56。根據(jù)待形成的互連過孔類型，這可以消除對額外掩模的需要或者它可以大量減少對準(zhǔn)誤差，因?yàn)檫^孔64a、64b和64c將與電介質(zhì)封裝層52a和52b自對準(zhǔn)?？梢酝ㄟ^在蝕刻電介質(zhì)層38和56之后改變蝕刻化學(xué)物來在保護(hù)電介質(zhì)層36中形成開口。在一個(gè)實(shí)施例中，保護(hù)電介質(zhì)層36是與電介質(zhì)封裝材料50不同的材料并且具有不同蝕刻化學(xué)物。以這一方式，在已經(jīng)蝕刻電介質(zhì)層38和56之后，可以將蝕刻化學(xué)物改變成相對于電介質(zhì)封裝層52a選擇性地蝕刻保護(hù)電介質(zhì)層36的蝕刻劑。在保護(hù)電介質(zhì)層36是與電介質(zhì)封裝層52a相同的材料時(shí)，單獨(dú)掩模可以用來蝕刻保護(hù)電介質(zhì)層36。任何適當(dāng)方法可以用來蝕刻保護(hù)電介質(zhì)層36。
[0061]也形成直接過孔66以暴露第一金屬軌道48b。以與形成過孔64a、64b和64c相同的蝕刻步驟來形成直接過孔66。實(shí)現(xiàn)這一點(diǎn)是因?yàn)殡娊橘|(zhì)封裝層52b如先前描述的那樣在金屬軌道48b的頂部部分上更薄。它足夠薄使得蝕刻暴露金屬軌道48b的表面而未完全經(jīng)過電介質(zhì)封裝層52a和52b的更厚部分蝕刻。直接過孔是如下過孔，該過孔將一個(gè)金屬層的金屬軌道連接到緊接下面的金屬層的金屬軌道。
[0062]在圖14中，在開口 62a、62b和62c中沉積阻擋層70而未圖14中所示層和結(jié)構(gòu)的側(cè)壁和頂表面加襯。阻擋層70因此與第一和第二金屬間電介質(zhì)層38、56接觸。阻擋層70與金屬軌道48b的暴露的部分接觸并且可以與在金屬軌道48a、48b和48c以下并且未圖示的金屬軌道接觸。阻擋層70如先前描述的那樣可以是鈦或者鈦、氮化鈦、鉭和氮化鉭的組合或者用于阻擋層的任何其它適當(dāng)材料。
[0063]在圖15中，在開口 62a、62b和62c中沉積傳導(dǎo)材料72。傳導(dǎo)材料72在第二金屬間電介質(zhì)層56上的阻擋層70上。在超過第二金屬間電介質(zhì)層56的高度的很厚層中布置傳導(dǎo)材料72。傳導(dǎo)材料72優(yōu)選為銅。然而可以根據(jù)集成電路的尺度和其它考慮而使用其它適當(dāng)傳導(dǎo)材料。在一個(gè)實(shí)施例中，傳導(dǎo)材料72是與第一金屬軌道48a、48b和48c相同的材料。備選地，傳導(dǎo)材料72可以是與第一金屬軌道48a、48b和48c不同的材料?？梢允褂秒婂児に嚮蛘邿o電鍍和電鍍工藝的組合或者以任何其它適當(dāng)方式來布置傳導(dǎo)材料72。
[0064]在圖16中，如先前描述的那樣執(zhí)行平坦化工藝。平坦化工藝去除傳導(dǎo)材料72的過量部分、金屬間電介質(zhì)層56和阻擋層70的部分。化學(xué)機(jī)械平坦化工藝可以是定時(shí)的工藝或者可以被配置為例如停止于擱放于第一金屬軌道48a、48b和48c上面的第二金屬間電介質(zhì)層56的中間部分上。以這一方式,第二金屬軌道74a、74b和74c由傳導(dǎo)材料72和阻擋層70形成。同時(shí)在過孔64a、64b、64c和66中形成傳導(dǎo)塞75a、75b、75c和75d。第二金屬軌道74a、74b和74c由塞75a、75b和75c連接到在保護(hù)電介質(zhì)層36以下的金屬互連33。金屬軌道74b也通過由塞75d填充的直接過孔66連接到金屬軌道48b。因此，單個(gè)工藝用來填充過孔并且形成第二金屬軌道74a、74b和74c。這允許放寬的光刻約束、減少的光刻步驟、減少的金屬沉積步驟數(shù)目、提高的對電遷移和依賴于時(shí)間的電介質(zhì)擊穿的防范。
[0065]在圖18中，在電介質(zhì)層56、金屬軌道74a、74b和74c上以及在保護(hù)電介質(zhì)層60的暴露的部分上沉積保護(hù)電介質(zhì)層76。保護(hù)電介質(zhì)層76優(yōu)選為與保護(hù)電介質(zhì)層60相同的材料，但是也可以選自于其它適當(dāng)材料。在圖19中，執(zhí)行平坦化工藝以平坦化保護(hù)電介質(zhì)層76。這一平坦化工藝在金屬軌道74a、74b和74c上和之下留下電介質(zhì)封裝層78a和78b。
[0066]圖20描繪在已經(jīng)重復(fù)相對于圖1-19描述的工藝以提供很高密度的金屬線互連之后產(chǎn)生的集成電路。具體而言，已經(jīng)在第二金屬間電介質(zhì)層56以及電介質(zhì)封裝層78a和78b上形成第三金屬間電介質(zhì)層82。已經(jīng)在電介質(zhì)封裝層86a、86b和86c中形成和覆蓋金屬軌道84a、84b和84c。已經(jīng)在第三金屬間電介質(zhì)層82上形成第四金屬間電介質(zhì)層90。已經(jīng)在第四金屬間電介質(zhì)層90中形成四個(gè)金屬線92a、92b和92c。過孔96a、96b和96c由傳導(dǎo)塞97a、97b和97c填充以電連接第四金屬軌道92a、92b和92c與第二金屬軌道74a、74b和74c。電介質(zhì)封裝層86a、86b、86c同樣如先前描述的那樣在形成過孔96a、96b和96c時(shí)充當(dāng)蝕刻掩模。過孔96a、96b和96c分別與過孔64a、64b和64c接合以形成分別經(jīng)過第一、第二、第三和第四金屬間電介質(zhì)層38、56、82和90延伸的單一過孔。
[0067]由于在金屬軌道周圍的電介質(zhì)封裝層而用放寬的光刻約束形成圖20中所示金屬互連。電介質(zhì)封裝層也如先前描述的那樣提供抵抗擊穿的更穩(wěn)健互連線?？梢耘c圖20中所示不同地形成金屬互連。例如如金屬軌道74a、74b可以的那樣，可以相互電隔離金屬軌道92a、92b?？梢孕纬筛嗷蛘吒僦苯舆^孔。可以根據(jù)本公開的原理形成與圖中所示互連結(jié)構(gòu)和圖案不同的許多互連結(jié)構(gòu)和圖案。所有這樣的其它互連結(jié)構(gòu)和圖案落入本公開內(nèi)容的范圍內(nèi)。
[0068]圖21圖示集成電路裸片30，該集成電路裸片具有使用如相對于圖1-20描述的本公開內(nèi)容的原理根據(jù)一個(gè)實(shí)施例形成的金屬互連結(jié)構(gòu)。相同標(biāo)號(hào)已經(jīng)用來描述與圖20的特征相似的特征。在圖21中，如金屬軌道74a、74b和74c那樣相互電隔離金屬軌道92a、92b和92c。金屬線92a、92b和92c各自在相應(yīng)電介質(zhì)封裝層94a、94b和94c中被覆蓋。相應(yīng)電介質(zhì)保護(hù)層78a、78b和78c覆蓋金屬線74a、74b和74c。直接過孔連接金屬線74a和48a。
[0069]圖22圖示具有根據(jù)一個(gè)實(shí)施例形成的雙足部分支結(jié)構(gòu)100的集成電路裸片30。由于電介質(zhì)封裝層52b相對于金屬間電介質(zhì)層38和56的蝕刻選擇性而使用電介質(zhì)封裝層52b作為蝕刻掩模在單個(gè)蝕刻步驟中形成和填充過孔64b、64d和用于金屬線74b的溝槽。如先前描述的那樣，在單個(gè)金屬沉積中填充過孔64b、64d和金屬線74b。以與過孔64b、64d和金屬線74b相同的方式形成和填充過孔96b、96d和金屬線92b。以這一方式,可以使用僅溝槽光刻來形成雙足部分支傳導(dǎo)結(jié)構(gòu)100。
[0070]圖23是根據(jù)一個(gè)實(shí)施例的具有雙足部支路100以及其它金屬互連的集成電路裸片。以與如在圖22中描述的金屬線92b和74b相同的方式形成金屬軌道74a、74c和92a、92c。以與圖22中形成的雙金屬足部分支100相同的方式形成雙金屬足部分支100。
[0071 ] 可以根據(jù)用于形成集成電路裸片的已知工藝在第四金屬間電介質(zhì)層90之上形成更多電介質(zhì)層。最后可以在第四金屬間電介質(zhì)層90之上形成鈍化層，可以在鈍化層上形成接觸焊盤以經(jīng)過集成電路裸片30中的金屬軌道和過孔提供與晶體管34的連接。最后可以在模制化合物中封裝集成電路裸片并且向集成電路裸片提供耦合到接觸焊盤的焊球、引線或者管腳，使得可以在電子部件中(諸如在電路板上或者其它適當(dāng)位置)安裝集成電路裸片。在本公開內(nèi)容中尚未具體描述用于形成集成電路裸片的許多工藝和結(jié)構(gòu)。這樣的其它工藝和結(jié)構(gòu)是本領(lǐng)域技術(shù)人員已知的或者可以根據(jù)本公開內(nèi)容來實(shí)施。
[0072]如本領(lǐng)域技術(shù)人員將理解的那樣，圖中的特征未按比例繪制。圖中的結(jié)構(gòu)如繪制的那樣可以未恰當(dāng)滿足這里描述的關(guān)系。通過示例給出相對于圖1-23描述的工藝和結(jié)構(gòu)。可以根據(jù)本公開內(nèi)容的原理使用其它類型的材料、厚度、寬度、結(jié)構(gòu)和圖案。所有這樣的備選實(shí)施例落入本公開內(nèi)容的范圍內(nèi)。
[0073]可以組合以上描述的各種實(shí)施例以提供更多實(shí)施例。
[0074]可以按照以上具體描述對實(shí)施例進(jìn)行這些和其它改變。一般而言，在所附權(quán)利要求中，不應(yīng)解釋使用的術(shù)語使權(quán)利要求限于在說明書和權(quán)利要求中公開的具體實(shí)施例，而是應(yīng)當(dāng)解釋這些術(shù)語包括所有可能實(shí)施例以及這樣的權(quán)利要求有權(quán)擁有的完全等效范圍。因而，權(quán)利要求不受公開內(nèi)容限制。
【權(quán)利要求】
1.一種器件，包括: 半導(dǎo)體襯底； 在所述半導(dǎo)體襯底中的多個(gè)晶體管； 在所述半導(dǎo)體襯底上面的第一金屬間電介質(zhì)層； 在所述第一金屬間電介質(zhì)層上面的多個(gè)第一金屬軌道； 在所述第一金屬軌道中的至少一個(gè)第一金屬軌道的頂部、底部和側(cè)部上的第一保護(hù)電介質(zhì)層； 在所述第一金屬軌道和所述第一保護(hù)電介質(zhì)層上面的第二金屬間電介質(zhì)層； 在所述第二金屬間電介質(zhì)層上面的多個(gè)第二金屬軌道；以及 在所述第二金屬軌道中的至少一個(gè)第二金屬軌道的頂部、底部和側(cè)部上的第二保護(hù)電介質(zhì)層，所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層相對于所述第一保護(hù)電介質(zhì)層和所述第二保護(hù)電介質(zhì)層選擇性地可蝕刻。
2.根據(jù)權(quán)利要求1所述的器件，包括在所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層中的第一過孔，所述第一保護(hù)電介質(zhì)層形成確定所述第一過孔的一個(gè)寬度尺度的至少一個(gè)側(cè)壁。
3.根據(jù)權(quán)利要求2 所述的器件，包括在所述第一過孔中的第一傳導(dǎo)塞，所述第一塞與所述第二金屬軌道中的至少一個(gè)金屬軌道一體。
4.根據(jù)權(quán)利要求1所述的器件，其中所述第一保護(hù)電介質(zhì)層包括氮化硅。
5.根據(jù)權(quán)利要求4所述的器件，其中所述第一保護(hù)電介質(zhì)層包括碳。
6.根據(jù)權(quán)利要求5所述的器件，其中所述第一保護(hù)電介質(zhì)層具有少于50nm的厚度，并且所述第一金屬間電介質(zhì)層具有大于IOOnm的厚度。
7.根據(jù)權(quán)利要求1所述的器件，包括: 在所述第二金屬間電介質(zhì)層上面的第三金屬間電介質(zhì)層； 在所述第三金屬間電介質(zhì)層上面的多個(gè)第三金屬軌道； 覆蓋所述第三金屬軌道中的至少一個(gè)第三金屬軌道的頂部、底部和側(cè)部的第三保護(hù)電介質(zhì)層； 在所述第三金屬軌道和所述第三保護(hù)電介質(zhì)層上面的第四金屬間電介質(zhì)層； 在所述第四金屬間電介質(zhì)層上面的多個(gè)第四金屬軌道；以及 覆蓋所述第四金屬軌道中的至少一個(gè)第四金屬軌道的頂部、底部和側(cè)部的第四保護(hù)電介質(zhì)層。
8.根據(jù)權(quán)利要求7所述的器件，包括在所述第三金屬間電介質(zhì)層和所述第四金屬間電介質(zhì)層中的暴露第二塞的第二過孔。
9.根據(jù)權(quán)利要求8所述的器件，包括在所述第二過孔中的將所述至少一個(gè)第四金屬軌道電耦合到所述至少一個(gè)第二金屬軌道的第二塞。
10.一種器件，包括: 半導(dǎo)體襯底； 在所述半導(dǎo)體襯底上面的第一金屬間電介質(zhì)層； 在所述第一金屬間電介質(zhì)層上面的第一金屬軌道； 在所述第一金屬軌道的頂部、底部和側(cè)部表面上的保護(hù)電介質(zhì)層；在所述第一金屬軌道和所述第一保護(hù)電介質(zhì)層上面的第二金屬間電介質(zhì)層； 在所述第二金屬間電介質(zhì)層上的第二金屬軌道； 在所述第二金屬軌道的頂部、底部和側(cè)部表面上的保護(hù)電介質(zhì)層； 在所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層中的第一過孔，所述第一保護(hù)電介質(zhì)層形成限定所述第一過孔的寬度尺度的至少一個(gè)側(cè)壁；以及在所述第一過孔中的第一傳導(dǎo)塞。
11.根據(jù)權(quán)利要求10所述的器件，包括: 在所述第二金屬間電介質(zhì)中的第二過孔； 所述第二過孔中的連接所述第二金屬軌道與所述第一金屬軌道的第二塞。
12.根據(jù)權(quán)利要求11所述的器件，其中所述第一塞、所述第二塞和所述第二金屬軌道相互一體。
13.—種方法,包括: 形成在第一金屬間電介質(zhì)層上面的第一金屬軌道； 形成在所述第一金屬軌道上面的第一保護(hù)電介質(zhì)層； 形成在所述保護(hù)電介質(zhì)層上面 的第二金屬間電介質(zhì)層； 形成在所述第二金屬間電介質(zhì)層上面的第二保護(hù)電介質(zhì)層，所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層相對于所述第一保護(hù)電介質(zhì)層和所述第二保護(hù)電介質(zhì)層選擇性地可蝕刻； 在所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層中蝕刻開口以通過在所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層中蝕刻開口來在所述第一金屬間電介質(zhì)層和所述第二金屬間電介質(zhì)層中形成第一過孔；并且 通過在所述開口中沉積傳導(dǎo)材料來形成第二金屬軌道和在所述過孔中的第一傳導(dǎo)塞，所述第一保護(hù)電介質(zhì)層形成限定所述第一過孔的寬度尺度的至少一個(gè)側(cè)壁，所述第二金屬軌道在所述第二金屬間電介質(zhì)層上面。
14.根據(jù)權(quán)利要求13所述的方法，包括: 形成在所述第二金屬軌道上面的第三金屬間電介質(zhì)層； 形成在所述第三保護(hù)電介質(zhì)層上面的第三金屬軌道；并且 形成在所述第三金屬間電介質(zhì)層上面的第三保護(hù)電介質(zhì)層。
15.根據(jù)權(quán)利要求13所述的方法，包括: 形成在所述第三保護(hù)電介質(zhì)層上面的第四金屬間電介質(zhì)層； 形成在所述第四金屬間電介質(zhì)層上面的第四保護(hù)電介質(zhì)層，所述第三金屬間電介質(zhì)層和所述第四金屬間電介質(zhì)層相對于所述第三保護(hù)電介質(zhì)層和所述第四保護(hù)電介質(zhì)層選擇性地可蝕刻； 蝕刻所述第三金屬間電介質(zhì)層和所述第四金屬間電介質(zhì)層中的第二開口以在所述第三金屬間電介質(zhì)層中形成第二過孔；并且 通過在所述第二開口中沉積第二傳導(dǎo)材料來形成第四金屬軌道和在所述過孔中的第二塞，所述第三保護(hù)電介質(zhì)層形成限定所述第二過孔的寬度的至少一個(gè)側(cè)壁，所述第四金屬軌道在所述第四金屬間電介質(zhì)層上面。
16.根據(jù)權(quán)利要求15所述的方法，其中所述第二過孔暴露所述第一塞。
17.根據(jù)權(quán)利要求16所述的方法，其中所述第二塞與所述第一塞直接接觸。
18.根據(jù)權(quán)利要求13所述的方法，其中形成所述第一開口還包括形成所述第二金屬間電介質(zhì)層和所述第二保護(hù)電介質(zhì)層中的第二過孔，所述第二過孔暴露所述第一金屬軌道之一。
19.根據(jù)權(quán)利要求18所述的方法，其中填充所述第一開口包括在所述第二過孔中形成將所述暴露的第一金屬軌道電連接到所述第二金屬軌道之一的第二塞。
20.根據(jù)權(quán)利要求13所述的方法，包括在所述第一金屬軌道中的至少一個(gè)第一金屬軌道上形成第一保護(hù)電介質(zhì)封裝層，所述第一保護(hù)電介質(zhì)封裝層覆蓋所述至少一個(gè)第一金屬軌道的頂部表面、底部表面和側(cè)部表面。
21.根據(jù)權(quán)利要求20所述的方法，其中所述第一保護(hù)電介質(zhì)封裝層的頂部部分包括所述第一保護(hù)電介質(zhì)層。
22.根據(jù)權(quán)利要求20所述的方法，其中所述第一保護(hù)電介質(zhì)封裝層具有少于50nm的厚度。
23.根據(jù)權(quán)利要求20所述的方法，包括所述第二金屬軌道中的至少一個(gè)第二金屬軌道上形成第二保護(hù)電介質(zhì)封裝層，所述第二保護(hù)電介質(zhì)封裝層包括所述第二保護(hù)電介質(zhì)層并且覆蓋所述至少一個(gè)第二金屬軌道的頂部、底部和側(cè)部。
【文檔編號(hào)】H01L23/528GK103700646SQ201310381645
【公開日】2014年4月2日 申請日期:2013年8月26日 優(yōu)先權(quán)日:2012年9月27日
【發(fā)明者】J·H·張, L·A·克萊文杰, C·拉登斯, 徐移恒 申請人:意法半導(dǎo)體公司, 國際商業(yè)機(jī)器公司