半導體裝置制造方法
【專利摘要】本發(fā)明的一個方式是提供一種不降低開口率且具有增大了電荷容量的電容元件的半導體裝置。半導體裝置包括：包括具有透光性的半導體膜的晶體管；在一對電極之間設置有介電膜的電容元件；以及電連接于晶體管的像素電極，其中在電容元件中，與晶體管的具有透光性的半導體膜形成在同一表面上的具有導電性的膜用作一個電極，像素電極用作另一個電極，設置在具有透光性的半導體膜與像素電極之間的氮化絕緣膜及第二氧化絕緣膜用作介電體。
【專利說明】半導體裝置
【技術領域】
[0001]本說明書等所公開的發(fā)明涉及一種半導體裝置。
【背景技術】
[0002]近年來，液晶顯示器(IXD)等的平板顯示器得到廣泛普及。在平板顯示器等的顯示裝置中，行方向及列方向配置的像素內設置有:作為開關元件的晶體管；與該晶體管電連接的液晶元件；以及與該液晶元件并聯(lián)連接的電容元件。
[0003]作為構成該晶體管的半導體膜的半導體材料，通常使用非晶硅或多晶硅等的硅半導體。
[0004]另外，呈現(xiàn)半導體特性的金屬氧化物(以下也稱為氧化物半導體)也是能夠用作晶體管的半導體膜的半導體材料。例如，已公開有一種使用氧化鋅或In-Ga-Zn類氧化物半導體制造晶體管的技術(參照專利文獻I及專利文獻2)。
[0005][專利文獻I]日本專利申請公開2007-123861號公報
[0006][專利文獻2]日本專利申請公開2007-96055號公報
[0007]—般地,在電容兀件中，一對電極之間設置有介電膜，一對電極中的至少一個電極是由構成晶體管的柵電極、源電極或漏電極等具有遮光性的導電膜形成的。
[0008]另外，電容元件的電容值越大，在施加電場的情況下，能夠將液晶元件的液晶分子的取向保持為固定的期間越長。在顯示靜態(tài)圖像的顯示裝置中，能夠延長該期間意味著可以減少重寫圖像數(shù)據(jù)的次數(shù)，從而可以降低耗電量。
[0009]為了增大電容元件的電荷容量，可以增大電容元件的占有面積，具體地可以增大一對電極彼此重疊的面積。但是，在上述顯示裝置中，當為了增大一對電極彼此重疊的面積而增大具有遮光性的導電膜的面積時，像素的開口率降低，圖像顯示質量下降。

【發(fā)明內容】

[0010]于是，鑒于上述課題，本發(fā)明的一個方式的課題之一是提供開口率高且包括能夠增大電荷容量的電容元件的半導體裝置。
[0011]本發(fā)明的一個方式是一種設置有晶體管及具有透光性的電容元件的半導體裝置。具體而言，在該電容元件中，具有透光性的半導體膜用作一個電極，像素電極等的具有透光性的導電膜用作該電容元件的另一個電極，具有透光性的絕緣膜用作介電膜。該具有透光性的絕緣膜是依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜。
[0012]本發(fā)明的一個方式是一種半導體裝置，包括:包括具有透光性的半導體膜的晶體管；在一對電極之間設置有介電膜的電容元件；以及電連接于晶體管的像素電極，其中，在電容元件中，與晶體管的具有透光性的半導體膜形成在同一表面上的具有透光性的半導體膜用作一個電極，像素電極用作另一個電極，設置在具有透光性的半導體膜上的具有透光性的絕緣膜用作介電膜，該具有透光性的絕緣膜是依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜。[0013]第一氧化絕緣膜是通過使用含硅的沉積氣體及氧化氣體的化學氣相沉積法形成的氧化絕緣膜。氮化絕緣膜是通過化學氣相沉積法或物理氣相沉積法形成的氮化絕緣膜。第二氧化絕緣膜是通過使用有機硅烷氣體的化學氣相沉積法形成的氧化絕緣膜。
[0014]通過在氮化絕緣膜上利用使用有機硅烷氣體的化學氣相沉積法形成氧化絕緣膜，可以提高設置有晶體管及電容元件的元件部的表面的平坦性。此外，通過在晶體管與利用使用有機硅烷氣體的化學氣相沉積法形成的氧化絕緣膜之間設置氮化絕緣膜，可以防止包含在該氧化絕緣膜中的碳等雜質移動到晶體管，可以減少晶體管的偏差。
[0015]此外，具有透光性的半導體膜可以使用氧化物半導體形成。這是因為氧化物半導體的能隙大，即3.0eV以上，對于可見光的透過率大的緣故。
[0016]具有透光性的電容元件可以利用晶體管的制造工序制造。電容元件的一個電極可以利用形成晶體管的具有透光性的半導體膜的工序，電容元件的介電膜可以利用形成設置在晶體管的具有透光性的半導體膜上的絕緣膜的工序，電容元件的另一個電極可以利用形成電連接于晶體管的像素電極的工序。由此，包括在晶體管中的具有透光性的半導體膜及電容兀件的一個電極由同一金屬兀素構成。
[0017]當作為電容元件的一個電極使用在形成晶體管的具有透光性的半導體膜的工序中形成的半導體膜時，也可以增大該半導體膜的導電率。例如，優(yōu)選在半導體膜中添加選自硼、氮、氟、鋁、磷、砷、銦、錫、銻及稀有氣體元素中的一種以上。此外，作為在該半導體膜中添加上述元素的方法，有離子注入法或離子摻雜法等，通過將該半導體膜暴露于包含上述元素的等離子體也可以添加上述元素。此時，電容元件的一個電極為η型的半導體膜，其導電率為10S/cm以上且1000S/cm以下，優(yōu)選為100S/cm以上且1000S/cm以下。
[0018]通過采用上述結構，由于電容元件具有透光性，所以可以在像素內的形成有晶體管的區(qū)域以外的區(qū)域大面積地形成電容元件。因此，可以獲得提高了開口率且增大了電荷容量的半導體裝置。其結果是，可以獲得顯示質量優(yōu)良的半導體裝置。
[0019]在電容元件中，由于介電膜使用設置在晶體管的具有透光性的半導體膜上的絕緣膜，所以可以采用與該絕緣膜相同的疊層結構。例如，當作為設置在晶體管的具有透光性的半導體膜上的絕緣膜使用依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜時，作為電容元件的介電膜可以使用依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜。
[0020]在電容元件中，當作為設置在晶體管的具有透光性的半導體膜上的絕緣膜使用依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜時，在形成該氧化絕緣膜之后只在形成有電容元件的區(qū)域去除該第一氧化絕緣膜，可以作為電容元件的介電膜使用氮化絕緣膜及第二氧化絕緣膜。換言之，該氮化絕緣膜接觸于用作電容元件的一對電極的半導體膜。由于半導體膜使用氧化物半導體形成，所以通過氮化絕緣膜與半導體膜接觸，在該氮化絕緣膜與該半導體膜之間的界面形成缺陷能級(界面能級)。或者/加上通過利用等離子體CVD法或濺射法形成氮化絕緣膜，該半導體膜暴露于等離子體，生成氧缺陷。再者，包含在該氮化絕緣膜中的氮或/及氫移動到該半導體膜。在缺陷能級或氧缺陷中進入包含在氮化絕緣膜中的氫，生成作為載流子的電子。其結果是，該半導體膜的導電率增大，成為η型，并成為具有導電性的膜。即，可以形成具有作為導體的特性的金屬氧化物膜。此夕卜，由于可以使介電膜的厚度減薄，所以可以增大電容元件的電荷容量。[0021]如上所述，在電容元件中，通過采用氮化絕緣膜接觸于上述半導體膜的結構，可以省略將增大導電率的元素添加到上述半導體膜的工序諸如離子注入法或離子摻雜法等，提高半導體裝置的成品率，從而可以降低制造成本。
[0022]此外，當使用氧化物半導體形成晶體管的具有透光性的半導體膜，依次層疊有第一氧化絕緣膜、氮化絕緣膜及第二氧化絕緣膜的絕緣膜是設置在該具有透光性的半導體膜上的絕緣膜時，該氧化絕緣膜優(yōu)選不容易透過氮及氫，即阻擋氮。
[0023]通過采用上述結構，可以抑制氮及氫中的一方或雙方擴散到晶體管的具有透光性的半導體膜，可以抑制晶體管的電特性變動。
[0024]在上述結構中，本發(fā)明的一個方式的半導體裝置設置有包括晶體管的柵電極的掃描線、在平行于掃描線的方向上延伸且與掃描線設置于同一表面上的電容線。電容兀件的一個電極(半導體膜)通過當形成晶體管的源電極或漏電極時可以形成的導電膜電連接于電容線?；蛘?，使用包括在電容元件中的半導體膜形成電容線。
[0025]此外，電容線不局限于在平行于掃描線的方向上延伸且與掃描線設置于同一表面上，也可以在平行于包括晶體管的源電極或漏電極的信號線的方向上延伸且與信號線設置于同一表面上，并電連接于電容元件的一個電極(半導體膜)。
[0026]此外，電容線也可以分別連接于包括在相鄰的像素中的電容元件。此時，也可以在相鄰的像素之間設置有電容線。
[0027]此外，當作為電容元件的一個電極使用與晶體管的具有透光性的半導體膜一起形成的半導體膜時，連接于該半導體膜及電容線的導電膜也可以以接觸于該半導體膜的端部的方式設置，例如也可以以沿著該半導體膜的外周接觸的方式設置。通過采用上述結構，可以增大該半導體膜的導電性。
[0028]另外，本發(fā)明的一個方式的半導體裝置的制造方法也屬于本發(fā)明的一個方式。
[0029]根據(jù)本發(fā)明的一個方式，可以提供一種開口率高且具有增大了電荷容量的電容元件的半導體裝置。
【專利附圖】

【附圖說明】
[0030]圖1A至圖1C是說明本發(fā)明的一個方式的半導體裝置的圖及像素的電路圖；
[0031]圖2是說明本發(fā)明的一個方式的半導體裝置的俯視圖；
[0032]圖3是說明本發(fā)明的一個方式的半導體裝置的截面圖；
[0033]圖4A和圖4B是說明本發(fā)明的一個方式的半導體裝置的制造方法的截面圖；
[0034]圖5A和圖5B是說明本發(fā)明的一個方式的半導體裝置的制造方法的截面圖；
[0035]圖6是說明本發(fā)明的一個方式的半導體裝置的俯視圖；
[0036]圖7是說明本發(fā)明的一個方式的半導體裝置的俯視圖；
[0037]圖8是說明本發(fā)明的一個方式的半導體裝置的俯視圖；
[0038]圖9是說明本發(fā)明的一個方式的半導體裝置的俯視圖；
[0039]圖10是說明本發(fā)明的一個方式的半導體裝置的截面圖；
[0040]圖1lA和圖1lB是說明本發(fā)明的一個方式的半導體裝置的制造方法的截面圖；
[0041]圖12A和圖12B是說明本發(fā)明的一個方式的半導體裝置的制造方法的截面圖；
[0042]圖13是說明本發(fā)明的一個方式的半導體裝置的制造方法的截面圖；[0043]圖14是說明本發(fā)明的一個方式的半導體裝置的俯視圖；
[0044]圖15是說明本發(fā)明的一個方式的半導體裝置的截面圖；
[0045]圖16A和圖16B是說明本發(fā)明的一個方式的半導體裝置的制造方法的截面圖；
[0046]圖17A和圖17B是說明本發(fā)明的一個方式的半導體裝置的制造方法的截面圖；
[0047]圖18是說明本發(fā)明的一個方式的半導體裝置的截面圖；
[0048]圖19A至圖19C是說明本發(fā)明的一個方式的半導體裝置的俯視圖；
[0049]圖20是說明本發(fā)明的一個方式的半導體裝置的截面圖；
[0050]圖21A至圖21C是說明本發(fā)明的一個方式的半導體裝置的截面圖及俯視圖；
[0051]圖22A至圖22C是說明使用本發(fā)明的一個方式的半導體裝置的電子設備的圖；
[0052]圖23A至圖23C是說明使用本發(fā)明的一個方式的半導體裝置的電子設備的圖；
[0053]圖24A至圖24D是說明樣品結構的圖；
[0054]圖25是說明薄層電阻的圖；
[0055]圖26A和圖26B是說明SMS的測量結果的圖；
[0056]圖27A至圖27C是說明ESR的測量結果的圖；
[0057]圖28是說明ESR的測量結果的圖；
[0058]圖29是說明薄層電阻的圖；
[0059]圖30是說明薄層電阻的圖；
[0060]圖31A至圖31D是說明InGaZnO4的塊體模型的圖；
[0061]圖32A和圖32B是說明VoH的形成能量及熱力學遷移能級的圖。
[0062]本發(fā)明的選擇圖為圖3。
【具體實施方式】
[0063]下面，參照附圖對本發(fā)明的實施方式進行詳細說明。但是，本發(fā)明不局限于以下說明，所屬【技術領域】的普通技術人員可以很容易地理解一個事實，就是本發(fā)明的方式和詳細內容可以被變換為各種各樣的形成。此外，本發(fā)明不應該被解釋為僅限定在以下所示的實施方式所記載的內容中。
[0064]在以下說明的本發(fā)明的結構中，在不同附圖之間共同使用同一符號表示同一部分或具有同樣功能的部分而省略其重復說明。另外，當表示具有相同功能的部分時有時使用相同的陰影線，而不特別附加附圖標記。
[0065]在本說明書所說明的各附圖中，各結構的大小、膜的厚度或區(qū)域有時為了明確起見而被夸大。因此，本發(fā)明并不一定限定于附圖中的比例。
[0066]在本說明書等中，為了方便起見，附加了第一、第二等序數(shù)詞，而其并不表示工序順序或疊層順序。此外，本說明書等中，這些序數(shù)詞不表示用來特定發(fā)明的事項的固有名稱。
[0067]另外，電壓是指兩個點之間的電位差，電位是指某一點的靜電場中的單位電荷具有的靜電能(電位能量)。但是，一般來說，將某一點的電位與標準的電位(例如接地電位)之間的電位差簡單地稱為電位或電壓，通常，電位和電壓是同義詞。因此，在本說明書中，除了特別指定的情況以外，既可將“電位”稱為“電壓”，又可將“電壓”稱為“電位”。
[0068]在本說明書中，當在進行光刻處理之后進行蝕刻處理時，光刻處理中形成的掩模被去除。
[0069]實施方式I
[0070]在本實施方式中，參照附圖對本發(fā)明的一個方式的半導體裝置進行說明。此外，在本實施方式中，以液晶顯示裝置為例子說明本發(fā)明的一個方式的半導體裝置。
[0071]〈半導體裝置的結構〉
[0072]圖1A示出半導體裝置的一個例子。圖1A所示的半導體裝置包括:像素部100 ;掃描線驅動電路104 ;信號線驅動電路106 ;分別以平行或大致平行的方式配置的、電位由掃描線驅動電路104控制的m個掃描線107 ;分別以平行或大致平行的方式配置的、電位由信號線驅動電路106控制的η個信號線109。并且，像素部100包括以矩陣狀配置的多個像素101。另外，還包括沿著掃描線107分別以平行或大致平行的方式配置的電容線115。另夕卜，電容線115還可以沿著信號線109以分別平行或大致平行的方式配置。
[0073]各掃描線107電連接到在像素部100中配置為m行η列的像素101中的配置在任一行的η個像素101。另外，各信號線109電連接到配置為m行η列的像素101中的配置在任一列的m個像素101。m、n都是I以上的整數(shù)。另外，各電容線115電連接到配置為m行η列的像素101中的配置在任一行的η個像素101。另外，當電容線115沿著信號線109以分別平行或大致平行的方式配置時，電連接到配置為m行η列的像素101中的配置在任一列的m個像素101。
[0074]圖1B是示出圖1A所示的半導體裝置所具有的像素101的電路圖的一個例子。圖1B所示的像素101包括:與掃描線107及信號線109電連接的晶體管103 ;電容元件105，該電容兀件105的一個電極與晶體管103的漏電極電連接,另一個電極與供應固定電位的電容線115電連接；液晶元件108，該液晶元件108的像素電極與晶體管103的漏電極及電容元件105的一個電極電連接，以與像素電極對置的方式設置的電極(對置電極)與供應反電位(counter potential)的布線電連接。
[0075]液晶元件108是如下元件:利用以形成有晶體管103及像素電極的襯底及形成有對置電極的襯底夾持的液晶的光學調制作用，來控制使光透過或不透過的元件。注意，液晶的光學調制作用由施加到液晶的電場(包括縱向電場或斜向電場)控制。此外，當在形成像素電極的襯底中形成對置電極(也稱為公共電極)時，施加到液晶的電場成為橫向電場。
[0076]接著，說明液晶顯示裝置的像素101的具體例子。圖2是示出像素101的俯視圖。注意，在圖2中，省略對置電極及液晶元件。
[0077]在圖2中，掃描線107在大致垂直于信號線109的方向(圖中左右方向)上延伸地設置。信號線109在大致垂直于掃描線107的方向(圖中上下方向)上延伸地設置。電容線115在平行于掃描線107的方向上延伸地設置。另外，掃描線107及電容線115與掃描線驅動電路104 (參照圖1A)電連接，信號線109與信號線驅動電路106 (參照圖1A)電連接。
[0078]晶體管103設置于掃描線107及信號線109彼此交叉的區(qū)域中。晶體管103至少包括具有溝道形成區(qū)的半導體膜111、柵電極、柵極絕緣膜(圖2中未圖示)、源電極及漏電極。此外，掃描線107中的與半導體膜111重疊的區(qū)域用作晶體管103的柵電極。信號線109中的與半導體膜111重疊的區(qū)域用作晶體管103的源電極。導電膜113中的與半導體膜111重疊的區(qū)域用作晶體管103的漏電極。由此，柵電極、源電極及漏電極有時分別表示為掃描線107、信號線109及導電膜113。此外，在圖2中，從上方看時掃描線107的端部位于半導體膜的端部的外側。由此，掃描線107用作遮擋來自背光燈等的光源的光的遮光膜。其結果是，光不照射到包括在晶體管中的半導體膜111，由此可以抑制晶體管的電特性的變動。
[0079]此外，由于通過使用適當?shù)臈l件對氧化物半導體進行處理可以使晶體管的關態(tài)電流(off-state current)降至極低,在本發(fā)明的一個方式中作為半導體膜111使用氧化物半導體。因此，可以減少半導體裝置的耗電量。
[0080]此外，導電膜113通過開口 117與由具有透光性的導電膜形成的像素電極121電連接。此外，在圖2中，省略像素電極121的陰影進行圖示。
[0081]電容元件105設置于像素101內的由電容線115及信號線109圍繞的區(qū)域中。電容元件105通過設置于開口 123中的導電膜125與電容線115電連接。電容元件105包括由氧化物半導體形成的半導體膜119、像素電極121以及作為介電膜形成在晶體管103上的絕緣膜(圖2中未圖示)。由于半導體膜119、像素電極121及介電膜都具有透光性，所以電容元件105具有透光性。
[0082]像這樣，由于半導體膜119具有透光性，所以可以在像素101內大面積地形成電容元件105。由此，可以獲得提高開口率，典型地是55%以上，優(yōu)選為60%以上，并增大了電荷容量的半導體裝置。例如，在分辨率高的半導體裝置諸如液晶顯示裝置中，像素的面積小，電容元件的面積也小。由此，在分辨率高的半導體裝置中，儲存在電容元件中的電荷容量變小。但是，由于本實施方式所示的電容元件105具有透光性，所以通過在像素中設置該電容元件，可以在各像素中獲得充分的電荷容量，并提高開口率。典型的是，適當?shù)赜糜谙袼孛芏葹?00ppi以上優(yōu)選為300ppi以上的高分辨率的半導體裝置。另外，本發(fā)明的一個方式在高分辨率的顯示裝置中也可以提高開口率，因此可以有效地利用背光燈等光源的光，由此可以降低顯示裝置的耗電量。
[0083]在此，對使用氧化物半導體的晶體管特性進行說明。使用氧化物半導體的晶體管是η溝道型晶體管。另外，氧化物半導體中的氧缺陷有時生成載流子，而有可能導致晶體管的電特性及可靠性降低。例如，有可能使晶體管的閾值電壓移到負方向而導致柵電壓為OV時流過漏電流。將這種當柵電壓為OV時流過漏電流的晶體管稱為常開啟型晶體管。另外，將柵電壓為OV時被視為沒有流過漏電流的晶體管稱為常閉型晶體管。
[0084]因此，當作為半導體膜111使用氧化物半導體時，優(yōu)選盡可能地減少以氧缺陷為代表的半導體膜111中的缺陷。例如，優(yōu)選將利用對膜表面施加平行方向的磁場的電子自旋共振法得到的g值=1.93的自旋密度(相當于半導體膜111所含的缺陷密度)降低到測量器的檢測下限以下。通過盡可能地減少以氧缺陷為代表的半導體膜111中的缺陷，可以抑制晶體管103的常開啟特性，由此可以提高半導體裝置的電特性及可靠性。
[0085]除了氧缺陷之外，氧化物半導體中的氫(包括水等氫化合物)也使晶體管的閾值電壓向負方向移動。氧化物半導體中的氫與鍵合于金屬原子的氧發(fā)生反應生成水，與此同時發(fā)生氧脫離的晶格(或氧脫離的部分)形成缺陷(也稱為氧缺陷)。另外，氫的一部分與氧發(fā)生反應生成作為載流子的電子。因此，使用含有氫的氧化物半導體的晶體管容易具有常開啟特性。
[0086]因此，當作為半導體膜111使用氧化物半導體時，優(yōu)選盡量降低半導體膜111中的氫。具體而言，在半導體膜111中，使利用二次離子質譜分析法(SIMS:Secondary 1n MassSpectrometry)得到的氫濃度低于5 X 1018atoms/cm3,優(yōu)選為IX 1018atoms/cm3以下，更優(yōu)選為 5 X 1017atoms/cm3 以下，進一步優(yōu)選為 I X 1016atoms/cm3 以下。
[0087]另外，在半導體膜111中，使利用二次離子質譜分析法得到的堿金屬或堿土金屬的濃度為I X 1018atoms/cm3以下,優(yōu)選為2 X 1016atoms/cm3以下。有時當堿金屬及堿土金屬與氧化物半導體鍵合時生成載流子而使晶體管103的關態(tài)電流增大。
[0088]另外，當半導體膜111中含有氮時生成作為載流子的電子，載流子密度增加而容易η型化。其結果，使用含有氮的氧化物半導體的晶體管容易變?yōu)槌ｉ_啟特性。因此，在該半導體膜111中，優(yōu)選盡可能地減少氮，例如，優(yōu)選使氮濃度為5X1018atomS/Cm3以下。
[0089]像這樣，通過使用盡量地減少了雜質(氫、氮、堿金屬或堿土金屬等)而被高純度化的氧化物半導體膜形成半導體膜111，可以抑制晶體管103變?yōu)槌ｉ_啟特性，由此可以使晶體管103的關態(tài)電流降至極低。由此，可以制造具有良好電特性的半導體裝置。此外，可以制造可靠性得到提高的半導體裝置。
[0090]注意，可以利用各種試驗證明使用被高純度化的氧化物半導體膜的晶體管的關態(tài)電流低的事實。例如，即便是溝道寬度W為I XioVm溝道長度L為10 μ m的元件，當源電極與漏電極間的電壓(漏電壓)為IV至IOV的范圍內，關態(tài)電流可以為半導體參數(shù)分析儀的測量極限以下，即IXlO-13A以下。在此情況下，可知:相當于關態(tài)電流除以晶體管的溝道寬度的數(shù)值的關態(tài)電流為ΙΟΟζΑ/μπι以下。另外，利用如下電路測量關態(tài)電流，該電路中電容元件與晶體管連接并且該晶體管控制流入電容元件或從電容元件流出的電荷。在該測量時，將被高純度化的氧化物半導體膜用于上述晶體管的溝道形成區(qū)，且根據(jù)電容元件的單位時間的電荷量推移測量該晶體管的關態(tài)電流。其結果是，可知:當晶體管的源電極與漏電極之間的電壓為3V時，可以獲得幾十yA/μ m的更低的關態(tài)電流。由此，使用被高純度化的氧化物半導體膜的晶體管的關態(tài)電流顯著低。
[0091]接著，圖3是示出圖2的點劃線A1-A2間、點劃線B1-B2間、點劃線C1-C2間的截面圖。此外，省略掃描線驅動電路104的俯視圖，與此同時D1-D2示出掃描線驅動電路104的截面圖。另外，這里示出設置在掃描線驅動電路104中的晶體管的截面圖，但是該晶體管可以設置在信號線驅動電路106中。
[0092]首先，說明像素101的A1-A2間、點劃線B1-B2間及點劃線C1-C2間的結構。在襯底102上設置有包括晶體管103的柵電極的掃描線107、與掃描線107設置于同一表面上的電容線115。在掃描線107及電容線115上設置有柵極絕緣膜127。在柵極絕緣膜127的與掃描線107重疊的區(qū)域上設置有半導體膜111，在柵極絕緣膜127上設置有半導體膜119。在半導體膜111及柵極絕緣膜127上設置有包括晶體管103的源電極的信號線109、包括晶體管103的漏電極的導電膜113。在柵極絕緣膜127中設置有到達電容線115的開口 123，在開口 123中及其上、柵極絕緣膜127及半導體膜119上設置有導電膜125。在柵極絕緣膜127、信號線109、半導體膜111、導電膜113、導電膜125、半導體膜119上設置有用作晶體管103的保護絕緣膜的絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。在絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137中設置有到達導電膜113的開口 117 (參照圖2)，在開口117 (參照圖2)中以及絕緣膜137上設置有像素電極121。
[0093]本實施方式所不的電容兀件105的一對電極中的一個電極是在與半導體膜111相同的工序中形成的半導體膜119，一對電極中的另一個電極是像素電極121，設置在一對電極之間的介電膜是絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。
[0094]接著，說明設置在掃描線驅動電路104中的晶體管的結構。在襯底102上設置有晶體管623的柵電極627。在柵電極627上設置有柵極絕緣膜127。在柵極絕緣膜127的與柵電極627重疊的區(qū)域上設置有半導體膜631。在半導體膜631及柵極絕緣膜127上設置有晶體管623的源電極629及漏電極633。在柵極絕緣膜127、源電極629、半導體膜631、漏電極633上設置有用作晶體管623的保護絕緣膜的絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。在絕緣膜137上設置有導電膜641。
[0095]此外，也可以在襯底102與掃描線107、電容線115、柵電極627及柵極絕緣膜127
之間設置有基底絕緣膜。
[0096]通過在晶體管623中設置隔著半導體膜631重疊于柵電極627的導電膜641,可以在不同的漏電壓中降低通態(tài)電流的上升柵電壓的偏差。此外，在與導電膜641對置的半導體膜631的表面上可以控制在源電極629與漏電極633之間流過的電流，可以降低不同的晶體管之間的電特性的偏差。此外，通過設置導電膜641，可以減少周圍的電場的變化給半導體膜631帶來的負面影響，由此可以提高晶體管的可靠性。并且，當將導電膜641的電位設定為與驅動電路的最低電位(Vss，例如當以源電極629的電位為基準時源電極629的電位)同一的電位或與其大致同一的電位，可以減少晶體管的閾值電壓的變動，由此可以提高晶體管的可靠性。
[0097]絕緣膜129及絕緣膜131例如可以使用氧化硅、氧氮化硅、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等氧化絕緣材料以單層結構或疊層結構設置。
[0098]可以將絕緣膜129的厚度設定為5nm以上且150nm以下，優(yōu)選為5nm以上且50nm以下，更優(yōu)選為IOnm以上且30nm以下。可以將絕緣膜131的厚度設定為30nm以上且500nm以下，優(yōu)選為150nm以上且400nm以下。
[0099]此外，絕緣膜132例如可以使用氮氧化硅、氮化硅、氮化鋁、氮氧化鋁等氮化絕緣材料以單層結構或疊層結構設置。
[0100]作為絕緣膜132，也可以設置氫含量少的氮化絕緣膜。該氮化絕緣膜是如下氮化絕緣膜，例如利用TDS分析測量的氫分子的釋放量小于5.0X1021atomS/Cm3，優(yōu)選小于
3.0 X 1021atoms/cm3,更優(yōu)選小于 1.0 X 1021atoms/cm3。
[0101]將絕緣膜132的厚度設定為能夠發(fā)揮抑制氫和水等雜質從外部侵入的效果的厚度。例如，可以設定為50nm以上且200nm以下，優(yōu)選為50nm以上且150nm以下，更優(yōu)選為50nm以上且IOOnm以下。
[0102]此外，作為絕緣膜137，可以使用通過使用有機硅烷氣體的CVD法(化學氣相沉積法)形成的氧化絕緣膜，典型地是氧化硅膜。
[0103]作為絕緣膜137，設置通過使用有機硅烷氣體的CVD法形成的氧化硅膜。該氧化硅膜設置為300nm以上且600nm以下。作為有機硅烷氣體，可以使用正娃酸乙酯(TE0S:化學式為Si (OC2H5)4)、四甲基硅烷(TMS:化學式為Si(CH3)4)、四甲基環(huán)四硅氧烷(TMCTS)Jl^基環(huán)四硅氧烷(0MCTS)、六甲基二硅氮烷(HMDS)、三乙氧基硅烷(SiH (OC2H5)3)、三(二甲氨基)硅烷(SiH (N (CH3)2)3)等含有硅的化合物。
`[0104]通過使用利用使用有機硅烷氣體的CVD法形成的氧化硅膜形成絕緣膜137，可以提高形成在襯底102上的元件部表面的平坦性。其結果是，即使不設置由有機樹脂形成的平坦化膜，也可以減少液晶的取向無序，可以減少漏光，并可以提高對比度。這里，元件部包括:形成在襯底102上的晶體管；設置在晶體管上的保護絕緣膜(絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137)、電容元件、形成在保護絕緣膜上的導電膜。此外，也可以不設置絕緣膜129。
[0105]此外，由于通過在晶體管103及晶體管623與絕緣膜137之間設置氮化絕緣膜的絕緣膜132，由絕緣膜132阻擋包含在該氧化絕緣膜中的碳等雜質，抑制雜質移動到晶體管103及晶體管623的半導體膜111及半導體膜631，由此可以減少晶體管的電特性的偏差。
[0106]再者，絕緣膜129及絕緣膜131中的一方或雙方優(yōu)選是含有比滿足化學計量組成的氧多的氧的氧化絕緣膜。由此，可以防止從該半導體膜111、631脫離氧，并可以使包含在氧過剩區(qū)中的氧移動到半導體膜111、631。移動到半導體膜111、631的氧可以減少包含在形成半導體膜111、631的氧化物半導體中的氧缺陷。例如，通過使用利用熱脫附譜分析法(以下稱為TDS分析)測量的氧分子的釋放量為1.0X IO18分子/cm3以上的氧化絕緣膜，可以減少包含在該半導體膜111、631中的氧缺陷。此外，絕緣膜129及絕緣膜131中的一方或雙方也可以是包含超過化學計量組成的氧的區(qū)域(氧過剩區(qū))部分地存在的氧化絕緣膜，至少在與半導體膜111、631重疊的區(qū)域存在有氧過剩區(qū)，可以防止從該半導體膜111、631脫離氧，并將包含在氧過剩區(qū)的這些氧移動到半導體膜111、631，可以減少氧缺陷。
[0107]當絕緣膜131是包含比滿足化學計量組成的氧多的氧的氧化絕緣膜時，絕緣膜129優(yōu)選是透過氧的氧化絕緣膜。此外，從外部進入到絕緣膜129中的氧并不是都透過絕緣膜129并且移動，也有停留在絕緣膜129的氧。此外，也有預先就包含在絕緣膜129中并且從絕緣膜129向外部移動的氧。因此，絕緣膜129優(yōu)選為氧的擴散系數(shù)大的氧化絕緣膜。
[0108]此外，絕緣膜129由于接觸于使用氧化物半導體形成的半導體膜111及半導體膜631，所以優(yōu)選為不僅透過氧而且在半導體膜111與半導體膜631之間的界面能級低的氧化絕緣膜。例如，絕緣膜129優(yōu)選為比絕緣膜131的膜中的缺陷密度低的氧化絕緣膜。具體地說，絕緣膜129優(yōu)選為通過電子自旋共振法測量的在g值=2.001 (E’-center)處的自旋密度為3.0X 1017spins/cm3以下,更優(yōu)選為5.0 X 1016spins/cm3以下的氧化絕緣膜。另外，通過電子自旋共振法測量的在g值=2.001處的自旋密度對應于絕緣膜129所包含的懸空鍵的量。
[0109]此外，絕緣膜129及絕緣膜131中的一方或雙方優(yōu)選為具有對氮的阻擋性的絕緣膜。例如，通過形成為致密的氧化絕緣膜可以使其具有對氮的阻擋性，具體地說，在以25°C使用0.5wt%的氟酸時的蝕刻速度優(yōu)選為IOnm/分以下。
[0110]另外，當作為絕緣膜129及絕緣膜131中的一方或雙方使用氧氮化硅或氮氧化硅等含有氮的氧化絕緣膜時，通過SMS測量出的氮濃度為SMS檢測下限以上且小于3 X 102Clatoms/cm3,優(yōu)選為 I X 1018atoms/cm3 以上且 I X 102Clatoms/cm3 以下。由此，可以減少向晶體管103所包括的半導體膜111及半導體膜631的氮移動量。另外，這樣可以減少含有氮的氧化絕緣膜本身的缺陷量。
[0111]此外，通過在像素中的信號線109與像素電極121之間設置絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137，可以擴大信號線109與像素電極121之間的間隔，所以可以減少寄生電容，并可以降低因施加到信號線109的信號電壓的遲延所引起的顯示不均勻或耗電量的增加。另外，在掃描線驅動電路中的晶體管623中，由于擴大半導體膜631與導電膜641之間的間隔，所以可以緩和導電膜641影響到半導體膜631的電場，并可以減少晶體管623的電特性的偏差。其結果是，可以獲得顯示質量優(yōu)良的半導體裝置。
[0112]以下示出上述結構的構成要素的詳細內容。
[0113]雖然對襯底102的材質等沒有大的限制，但是至少需要具有能夠承受半導體裝置的制造工序中的加熱處理的耐熱性。例如，有玻璃襯底、陶瓷襯底、塑料襯底等，作為玻璃襯底使用鋇硼硅酸鹽玻璃、鋁硼硅酸鹽玻璃或鋁硅酸鹽玻璃等無堿玻璃襯底，即可。另外，作為襯底102也可以使用不銹鋼合金等沒有透光性的襯底。此時，優(yōu)選在襯底表面上設置絕緣膜。另外，作為襯底102，也可以使用石英襯底、藍寶石襯底、單晶半導體襯底、多晶半導體襯底、化合物半導體襯底、SOI (Silicon On Insulator:絕緣體上娃片)襯底等。
[0114]由于在掃描線107、電容線115及柵電極627中大電流流過，所以優(yōu)選使用金屬膜形成，典型地采用以鑰(Mo)、鈦(Ti)、鎢(W)、鉭(Ta)、鋁(Al)、銅(Cu)、鉻(Cr)、釹(Nd)、鈧(Sc)等金屬材料或以這些金屬材料為主要成分的合金材料的單層或疊層的結構來設置。
[0115]作為掃描線107、電容線115及柵電極627的一個例子,可以舉出:使用包含娃的鋁的單層結構；在鋁上層疊鈦的兩層結構；在氮化鈦上層疊鈦的兩層結構；在氮化鈦上層疊鎢的兩層結構；在氮化鉭上層疊鎢的兩層結構；在銅-鎂-鋁合金上層疊銅的兩層結構；以及依次層疊氮化鈦、銅和鎢的三層結構等。
[0116]另外，作為掃描線107、電容線115及柵電極627的材料，可以使用能夠應用于像素電極121的具有透光性的導電材料。
[0117]另外，作為掃描線107、電容線115及柵電極627的材料，可以使用含有氮的金屬氧化物，具體地說，含有氮的In-Ga-Zn類氧化物、含有氮的In-Sn類氧化物、含有氮的In-Ga類氧化物、含有氮的In-Zn類氧化物、含有氮的Sn類氧化物、含有氮的In類氧化物以及金屬氮化膜(InN、SnN等)。這些材料具有5eV (電子伏特)以上的功函數(shù)。當使用氧化物半導體形成晶體管103的半導體膜111時，通過作為掃描線107(晶體管103的柵電極)使用含有氮的金屬氧化物，可以使晶體管103的閾值電壓向正方向變動，可以實現(xiàn)具有所謂常閉特性的晶體管。例如，當使用含有氮的In-Ga-Zn類氧化物時，可以使用其氮濃度至少高于半導體膜111的In-Ga-Zn類氧化物,具體而言,可以使用氮濃度為7原子％以上的In-Ga-Zn類氧化物。
[0118]掃描線107、電容線115及柵電極627優(yōu)選使用低電阻材料的鋁或銅。通過使用鋁或銅，可以減少信號延遲，從而提高顯示質量。另外，由于鋁的耐熱性低，因此容易產生小丘、晶須或遷移所導致的不良。為了防止鋁的遷移，優(yōu)選在鋁上層疊其熔點比鋁高的金屬材料如鑰、鈦、鎢等。此外，在使用銅時，為了防止遷移所導致的不良或銅元素的擴散，優(yōu)選在銅上層疊其熔點比銅高的金屬材料如鑰、鈦、鎢等。
[0119]柵極絕緣膜127使用如氧化硅、氧氮化硅、氮氧化硅、氮化硅、氧化鋁、氧化鉿、氧化鎵或Ga-Zn類金屬氧化物等絕緣材料，并且以單層結構或疊層結構設置。另外，為了提高與半導體膜111的界面特性，柵極絕緣膜127優(yōu)選至少接觸于半導體膜111的區(qū)域以氧化絕緣膜形成。
[0120]另外，通過在柵極絕緣膜127上設置具有對氧、氫、水等的阻擋性的絕緣膜，可以防止氧從半導體膜111向外部擴散，還可以防止氫、水等從外部侵入到該半導體膜111中。作為具有對氧、氫、水等的阻擋性的絕緣膜，可以舉出氧化鋁膜、氧氮化鋁膜、氧化鎵膜、氧氮化鎵膜、氧化釔膜、氧氮化釔膜、氧化鉿膜、氧氮化鉿膜、氮化硅膜等。
[0121]此外，通過作為柵極絕緣膜127使用硅酸鉿(HfSiOx)、含有氮的硅酸鉿(HfSix0yNz)、含有氮的鋁酸鉿(HfAlx0yNz)、氧化鉿、氧化釔等high-k材料，可以降低晶體管103的柵極漏電流。
[0122]此外，柵極絕緣膜127優(yōu)選采用如下結構:作為第一氮化硅膜，設置缺陷量少的氮化硅膜，作為第二氮化硅膜，在第一氮化硅膜上設置氫脫離量及氨脫離量少的氮化硅膜，在第二氮化硅膜上優(yōu)選設置上述柵極絕緣膜127中舉出的氧化絕緣膜中的任一個。
[0123]作為第二氮化硅膜，當利用熱脫附譜分析法分析時，優(yōu)選使用以下的氮化絕緣膜:氫分子的脫離量小于5 X IO21分子/cm3，優(yōu)選為3 X IO21分子/cm3以下，更優(yōu)選為I X IO21分子/cm3以下，氨分子的脫離量小于I X IO22分子/cm3，優(yōu)選為5 X IO21分子/cm3以下，更優(yōu)選為I X IO21分子/cm3以下。通過使用上述第一氮化硅膜及第二氮化硅膜作為柵極絕緣膜127的一部分，可以形成缺陷量少，并且氫和氨的脫離量少的柵極絕緣膜作為柵極絕緣膜127。其結果，可以減少柵極絕緣膜127所含有的氫和氮的向半導體膜111的移動量。
[0124]在使用氧化物半導體的晶體管中，當使用氧化物半導體形成的半導體膜111與柵極絕緣膜的界面或柵極絕緣膜中存在陷阱能級(也稱為界面能級)時，有可能成為晶體管的閾值電壓變動，典型為閾值電壓的負方向變動，以及亞閾值擺幅值(S值)增大的原因，該亞閾值擺幅值是指當使晶體管導通時為了使漏電流變化一位數(shù)而所需的柵電壓。其結果，有每個晶體管的電特性產生偏差的問題。因此，通過作為柵極絕緣膜使用缺陷量少的氮化硅膜，并且在與半導體膜111接觸的區(qū)域設置氧化絕緣膜，可以減少閾值電壓的負向漂移，并且可以抑制S值的增大。
[0125]可以將柵極絕緣膜127的厚度設定為5nm以上且400nm以下，優(yōu)選為IOnm以上且300nm以下，更優(yōu)選為50nm以上且250nm以下。
[0126]半導體膜111、半導體膜119及半導體膜631使用氧化物半導體形成。該氧化物半導體可以為非晶結構、單晶結構或多晶結構。此外，半導體膜111、半導體膜119及半導體膜631由同一金屬元素構成。此外，半導體膜111、半導體膜119及半導體膜631的厚度為Inm以上且IOOnm以下，優(yōu)選為Inm以上且50nm以下，更優(yōu)選為Inm以上且30nm以下，進一步優(yōu)選為3nm以上且20nm以下。
[0127]作為可以應用于半導體膜111、半導體膜119及半導體膜631的氧化物半導體，能隙為2eV以上，優(yōu)選為2.5eV以上，更優(yōu)選為3eV以上。像這樣，通過使用能隙寬的氧化物半導體，可以減少晶體管103的關態(tài)電流。
[0128]可以應用于半導體膜111、半導體膜119及半導體膜631的氧化物半導體優(yōu)選為至少包含銦(In)或鋅(Zn)的金屬氧化物。或者，優(yōu)選為包含In及Zn的雙方的金屬氧化物。此外，為了減少使用該氧化物半導體的晶體管的電特性的偏差，除了上述元素以外，優(yōu)選還具有一種或多種穩(wěn)定劑(stabilizer)。
[0129]作為穩(wěn)定劑，可以舉出鎵(Ga)、錫(Sn)、鉿(Hf)、鋁(Al)或鋯(Zr)等。另外，作為其他穩(wěn)定劑，還可以舉出鑭系元素的鑭(La)、鈰(Ce)、鐠(Pr)、釹(Nd)、釤(Sm)、銪(Eu)、釓(Gd)、鋱(Tb)、鏑(Dy)、欽(Ho)、鉺(Er)、銩(Tm)、鐿(Yb)、镥(Lu)等。
[0130]作為可以應用于半導體膜111、半導體膜119及半導體膜631的氧化物半導體，例如，可以使用氧化銦、氧化錫、氧化鋅；含有兩種金屬的氧化物的In-Zn類氧化物、Sn-Zn類氧化物、Al-Zn類氧化物、Zn-Mg類氧化物、Sn-Mg類氧化物、In-Mg類氧化物、In-Ga類氧化物；含有三種金屬的氧化物的In-Ga-Zn類氧化物(也稱為IGZO)、In-Al-Zn類氧化物、In-Sn-Zn類氧化物、Sn-Ga-Zn類氧化物、Al-Ga-Zn類氧化物、Sn-Al-Zn類氧化物、In-Hf-Zn類氧化物、In-Zr-Zn類氧化物、In-T1-Zn類氧化物、In-Sc-Zn類氧化物、In-Y-Zn類氧化物、In-La-Zn類氧化物、In-Ce-Zn類氧化物、In-Pr-Zn類氧化物、In-Nd-Zn類氧化物、In-Sm-Zn類氧化物、In-Eu-Zn類氧化物、In-Gd-Zn類氧化物、In-Tb-Zn類氧化物、In-Dy-Zn類氧化物、In-Ho-Zn類氧化物、In-Er-Zn類氧化物、In-Tm-Zn類氧化物、In-Yb-Zn類氧化物、In-Lu-Zn類氧化物；含有四種金屬的氧化物的In-Sn-Ga-Zn類氧化物、In-Hf-Ga-Zn類氧化物、In-Al-Ga-Zn 類氧化物、In-Sn-Al-Zn 類氧化物、In-Sn-Hf-Zn 類氧化物、In-Hf-Al-Zn類氧化物。
[0131]在此，“In-Ga-Zn類氧化物”是指以In、Ga以及Zn為主要成分的氧化物，對In、Ga以及Zn的比例沒有限制。此外，也可以包含In、Ga、Zn以外的金屬元素。
[0132]另外，可以作為氧化物半導體使用以InMO3 (ZnO)m (m> O)表示的材料。另外，M表不選自Ga、Fe、Mn及Co中的一種或多種金屬兀素或者用作上述穩(wěn)定劑的兀素。
[0133]例如，可以使用In:Ga:Zn = 1:1:1 (= 1/3:1/3:1/3)、In:Ga:Zn = 2:2:1 (=2/5:2/5:1/5)或 In:Ga:Zn = 3:1:2 (= 1/2:1/6:1/3)的原子數(shù)比的 In-Ga-Zn 類金屬氧化物?；蛘?，可以使用 In:Sn:Zn = l:l:l(=l/3:l/3:l/3)、In:Sn:Zn = 2:1:3(=1/3:1/6:1/2)或In:Sn:Zn = 2:1:5 (= 1/4:1/8:5/8)的原子數(shù)比的In-Sn-Zn類金屬氧化物。另外,包含在金屬氧化物中的金屬元素的原子數(shù)比作為誤差包括上述原子數(shù)比的±20%的變動。
[0134]但是，本發(fā)明不局限于此，可以根據(jù)所需要的半導體特性及電特性(場效應遷移率、閾值電壓等)而使用具有適當?shù)脑訑?shù)比的材料。另外，優(yōu)選采用適當?shù)妮d流子密度、雜質濃度、缺陷密度、金屬元素及氧的原子數(shù)比、原子間距離、密度等，以得到所需要的半導體特性。例如，使用In-Sn-Zn類金屬氧化物的晶體管可以較容易獲得較高的場效應遷移率。但是，In-Ga-Zn類金屬氧化物也可以通過減小塊體內缺陷密度提高場效應遷移率。
[0135]包括晶體管103的源電極的信號線109、包括晶體管103的漏電極的導電膜113、電連接電容元件105的半導體膜119與電容線115的導電膜125以及源電極629及漏電極633使用可應用于掃描線107、電容線115及柵電極627的材料并以單層結構或疊層結構設置。
[0136]像素電極121及導電膜641使用銦錫氧化物、含有氧化鎢的銦氧化物、含有氧化鎢的銦鋅氧化物、含有氧化鈦的銦氧化物、含有氧化鈦的銦錫氧化物、銦鋅氧化物、添加有氧化硅的銦錫氧化物等具有透光性的導電材料來形成。
[0137]這里,參照圖1C所示的電路圖及圖3所示的截面圖對本實施方式所示的像素101所包括的各構成要素的連接結構進行說明。
[0138]圖1C是示出圖1A所示的半導體裝置所包括的像素101的詳細的電路圖的一個例子。如圖1C及圖3所示，晶體管103包括:包括柵電極的掃描線107 ;包括源電極的信號線109 ;以及包括漏電極的導電膜113。
[0139]在電容元件105中，通過導電膜125與電容線115電連接的半導體膜119用作一個電極。此外，與包括漏電極的導電膜113電連接的像素電極121用作另一個電極。另外，設置于半導體膜119與像素電極121之間的絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137用作介電膜。
[0140]液晶元件108包括:像素電極121 ;對置電極154 ;以及設置于像素電極121與對置電極154之間的液晶層。
[0141]在電容元件105中，半導體膜119即使與半導體膜111結構相同，也用作電容元件105的電極。這是因為像素電極121可以用作柵電極，絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137可以用作柵極絕緣膜，電容線115可以用作源電極或漏電極，其結果，可以使電容元件105與晶體管同樣地工作，而使半導體膜119成為導通狀態(tài)。也就是說，可以使電容兀件105成為MOS (Metal Oxide Semiconductor:金屬氧化物半導體)電容器。MOS電容器當比閾值電壓(Vth)高的電壓施加到構成MOS電容器的電極的一個(電容元件105中的像素電極121)時進行充電。此外，通過控制對電容線115施加的電位可以使半導體膜119成為導通狀態(tài)，并可以使半導體膜119用作電容元件105的一個電極。此時，將施加于電容線115的電位設定為如下。為了使液晶元件108 (參照圖1C)工作，以視頻信號的中心電位為基準將像素電極121的電位向正方向及負方向變動。為了使電容元件105 (M0S電容器)成為始終導通的狀態(tài)，需要始終將電容線115的電位設定為比施加于像素電極121的電位低出電容元件105 (M0S電容器)的閾值電壓的電位以上。也就是說，由于半導體膜119與半導體膜111結構相同，因此將電容線115的電位設定為低出晶體管103的閾值電壓以上即可。由此，可以使半導體膜119始終成為導通狀態(tài)，并使電容元件105 (M0S電容器)成為始終導通的狀態(tài)。
[0142]另外，通過使設置在半導體膜111及半導體膜631上的絕緣膜129透過氧，使其成為與半導體膜111及半導體膜631的界面能級變低的氧化絕緣膜，并且使絕緣膜131成為包括氧過剩區(qū)的氧化絕緣膜或含有比滿足化學計量組成的氧多的氧的氧化絕緣膜，可以容易地向用氧化物半導體形成的半導體膜111及半導體膜631供應氧，并且在防止氧從該半導體膜111及半導體膜631脫離的同時，將絕緣膜131所包含的該氧移動到半導體膜111及半導體膜631中，減少形成半導體膜111及半導體膜631的氧化物半導體所包含的氧缺陷。其結果，可以抑制晶體管103成為常開啟，并且能夠控制施加于電容線115的電位而使電容元件105 (M0S電容器)為始終導通的狀態(tài)，從而可以提高半導體裝置的電特性及可靠性。
[0143]另外，通過作為設置在絕緣膜131上的絕緣膜132使用氮化絕緣膜，可以抑制氫、水等雜質從外部侵入半導體膜111及半導體膜119中。并且，通過作為絕緣膜132設置氫的含量少的氮化絕緣膜，可以抑制晶體管及電容元件105 (M0S電容器)的電特性變動。
[0144]另外，可以在像素101內大面積地形成電容元件105。因此，可以獲得提高了開口率且增大了電荷容量的半導體裝置。其結果是，可以獲得顯示質量優(yōu)良的半導體裝置。
[0145]〈半導體裝置的制造方法〉
[0146]接著，參照圖4A、圖4B、圖5A及圖5B說明上述半導體裝置所示的設置在襯底102上的元件部的制造方法。
[0147]首先，在襯底102上形成掃描線107、電容線115及柵電極627，以覆蓋掃描線107、電容線115及柵電極627的方式形成后面加工為柵極絕緣膜127的絕緣膜126，在絕緣膜126的重疊于掃描線107的區(qū)域形成半導體膜111，以重疊于后面形成像素電極121的區(qū)域的方式形成半導體膜119。此外，在重疊于柵電極627的區(qū)域形成半導體膜631 (參照圖4A)。
[0148]掃描線107、電容線115及柵電極627可以使用上述材料形成導電膜，在該導電膜上形成掩模，使用該掩模進行加工來形成。該導電膜可以使用蒸鍍法、CVD法、濺射法、旋涂法等各種成膜方法。另外，對上述導電膜的厚度沒有特別的限制，可以根據(jù)形成時間及所希望的電阻率等而決定。該掩模例如可以為利用光刻工序形成的抗蝕劑掩模。此外，該導電膜的加工可以使用干蝕刻和濕蝕刻中的一方或雙方來進行。
[0149]絕緣膜126可以使用能夠應用于柵極絕緣膜127的材料并利用CVD法或濺射法等各種成膜方法形成。
[0150]此外，當作為柵極絕緣膜127應用氧化鎵時，可以利用MOCVD (Metal OrganicChemical Vapor Deposition:有機金屬氣相沉積)法形成絕緣膜126。
[0151]半導體膜111、半導體膜119及半導體膜631可以使用上述氧化物半導體形成氧化物半導體膜，在該氧化物半導體膜上形成掩模，使用該掩模進行加工來形成。由此，半導體膜111、半導體膜119及半導體膜631由同一金屬元素構成?？梢岳脼R射法、涂敷法、脈沖激光蒸鍍法、激光燒蝕法等形成該氧化物半導體膜。通過使用印刷法，可以將元件分離的半導體膜111及半導體膜119直接形成在絕緣膜126上。在通過濺射法形成該氧化物半導體膜的情況下，作為用來產生等離子體的電源裝置，可以適當?shù)厥褂肦F電源裝置、AC電源裝置或DC電源裝置等。另外，作為濺射氣體，適當?shù)厥褂孟∮袣怏w(典型的是氬)、氧氣體、稀有氣體和氧的混合氣體。此外，當采用稀有氣體和氧的混合氣體時，優(yōu)選增高氧氣體對稀有氣體的比例。另外，根據(jù)所形成的氧化物半導體膜的組成而適當?shù)剡x擇靶材，即可。該掩模例如可以為利用光刻工序形成的抗蝕劑掩模。此外，該氧化物半導體膜的加工可以使用干蝕刻和濕蝕刻中的一方或雙方來進行。根據(jù)材料適當?shù)卦O定蝕刻條件(蝕刻氣體、蝕刻液、蝕刻時間、溫度等)，來將其蝕刻成所希望的形狀。
[0152]在形成半導體膜111、半導體膜119及半導體膜631之后進行加熱處理，優(yōu)選進行由氧化物半導體形成的半導體膜111、半導體膜119及半導體膜631的脫氫化或脫水化。將該加熱處理的溫度典型地設定為150°C以上且低于襯底的應變點，優(yōu)選為200°C以上且4500C以下，更優(yōu)選為300°C以上且450°C以下。此外，該加熱處理也可以對在加工成半導體膜111及半導體膜119之前的氧化物半導體膜進行。
[0153]在上述加熱處理中，加熱處理裝置不局限于電爐，也可以利用被加熱的氣體等媒體所產生的熱傳導或熱輻射對被處理物進行加熱的裝置。例如，可以使用GRTA(Gas RapidThermal Anneal:氣體快速熱退火)裝置、LRTA (Lamp Rapid Thermal Anneal:燈快速熱退火)裝置等的RTA (Rapid Thermal Anneal:快速熱退火)裝置。LRTA裝置是利用從燈如鹵素燈、金齒燈、氙弧燈、碳弧燈、高壓鈉燈或高壓汞燈等發(fā)射的光(電磁波)的輻射加熱被處理物的裝置。GRTA裝置是使用高溫的氣體進行加熱處理的裝置。
[0154]上述加熱處理可以在氮、氧、超干燥空氣(含水量為20ppm以下，優(yōu)選為Ippm以下，更優(yōu)選為IOppb以下的空氣)或稀有氣體(氬、氦等)的氣氛下進行。另外，上述氮、氧、超干燥空氣或稀有氣體優(yōu)選不含有氫或水等?；蛘?，也可以在惰性氣體氣氛中進行加熱之后在氧氣氛中進行加熱。此外，處理時間為3分鐘至24小時。
[0155]此外，當在襯底102與掃描線107、電容線115及柵極絕緣膜127之間設置基底絕
緣膜時，該基底絕緣膜可以使用氧化硅、氧氮化硅、氮化硅、氮氧化硅、氧化鎵、氧化鉿、氧化釔、氧化鋁、氧氮化鋁等形成。此外，通過作為基底絕緣膜使用氮化硅、氧化鎵、氧化鉿、氧化釔、氧化鋁等形成，可以抑制來自襯底102的雜質典型地是堿金屬、水、氫等擴散到半導體膜111、半導體膜119及半導體膜631?；捉^緣膜可以利用濺射法或CVD法形成。
[0156]接著，在絕緣膜126中形成到達電容線115的開口 123形成柵極絕緣膜127之后，包括晶體管103的源電極的信號線109、包括晶體管103的漏電極的導電膜113、電連接半導體膜119與電容線115的導電膜125。此外，形成源電極629及漏電極633(參照圖4B)。
[0157]開口 123可以以露出絕緣膜126的重疊于電容線115的區(qū)域的一部分的方式形成掩模，使用該掩模進行加工來形成。此外，該掩模的形成及該加工可以與掃描線107、電容線115及柵電極627同樣地進行。
[0158]信號線109、導電膜113、導電膜125、源電極629及漏電極633可以使用能夠應用于信號線109、導電膜113、導電膜125及柵電極627的材料形成導電膜，在該導電膜上形成掩模，使用該掩模進行加工來形成。該掩模的形成及該加工可以與掃描線107、電容線115及柵電極627同樣地進行。
[0159]接著，在半導體膜111、半導體膜119、半導體膜631、信號線109、導電膜113、導電膜125、源電極629、漏電極633及柵極絕緣膜127上形成絕緣膜128，在絕緣膜128上形成絕緣膜130，在絕緣膜130上形成絕緣膜133。此外，在絕緣膜133上形成絕緣膜136 (參照圖5A)。此外，優(yōu)選連續(xù)形成絕緣膜128、絕緣膜130及絕緣膜133。由此，可以抑制雜質混入到絕緣膜128、絕緣膜130及絕緣膜133的每一個的界面。
[0160]絕緣膜128可以使用能夠應用于絕緣膜129的材料并利用CVD法或濺射法等各種成膜方法形成。絕緣膜130可以使用能夠應用于絕緣膜131的材料并利用CVD法或濺射法等各種成膜方法形成。絕緣膜133可以使用能夠應用于絕緣膜132的材料并利用CVD法或濺射法等各種成膜方法形成。絕緣膜136可以使用能夠應用于絕緣膜137的材料并利用CVD法形成。
[0161]當作為絕緣膜129應用與半導體膜111的界面能級變低的氧化絕緣膜時，絕緣膜128可以使用如下形成條件形成。此外，這里示出作為該氧化絕緣膜形成氧化硅膜或氧氮化硅膜的情況。該形成條件是如下條件:將安裝在等離子體CVD裝置的進行了真空排氣的處理室內的襯底的溫度保持為180°C以上且400°C以下，優(yōu)選為200°C以上且370°C以下，將原料氣體的含有硅的沉積氣體及氧化氣體導入處理室將處理室內的壓力設定為20Pa以上且250Pa以下，優(yōu)選設定為40Pa以上且200Pa以下，并對設置在處理室內的電極供應高頻功率。
[0162]含有硅的沉積氣體的典型例子為硅烷、乙硅烷、丙硅烷、氟化硅烷等。作為氧化氣
體，可以舉出氧、臭氧、一氧化二氮、二氧化氮等。
[0163]另外，通過將相對于含有硅的沉積氣體的氧化氣體量設定為100倍以上，可以減少包含在絕緣膜128 (絕緣膜129)中的氫含量，并可以減少包含在絕緣膜128 (絕緣膜129)中的懸空鍵。由于從絕緣膜130 (絕緣膜131)移動的氧有時被包含在絕緣膜128 (絕緣膜129)中的懸空鍵俘獲，所以當減少包含在絕緣膜128 (絕緣膜129)中的懸空鍵時，可以使包含在絕緣膜130 (絕緣膜131)中的氧效率好地移動到半導體膜111及半導體膜119，由此減少包含在形成半導體膜111及半導體膜119的氧化物半導體中的氧缺陷。其結果是，可以減少混入在半導體膜111及半導體膜119的氫量，并可以減少包含在半導體膜111及半導體膜119中的氧缺陷。
[0164]當作為絕緣膜131使用包括上述氧過剩區(qū)的氧化絕緣膜或包含比滿足化學計量組成的氧多的氧的氧化絕緣膜時，絕緣膜130可以使用如下形成條件形成。此外，這里示出作為該氧化絕緣膜形成氧化硅膜或氧氮化硅膜的情況。該形成條件是如下條件:將安裝在等離子體CVD裝置的進行了真空排氣的處理室內的襯底的溫度保持為180°C以上且260°C以下，優(yōu)選為180°C以上且230°C以下，將原料氣體導入處理室將處理室內的壓力設定為IOOPa以上且250Pa以下，優(yōu)選為IOOPa以上且200Pa以下，并對設置在處理室內的電極供應0.17ff/cm2以上且0.5ff/cm2以下優(yōu)選為0.25ff/cm2以上且0.35ff/cm2以下的高頻功率。
[0165]作為絕緣膜130的原料氣體可以使用能夠應用于絕緣膜128的原料氣體。
[0166]由于作為絕緣膜130的形成條件，在上述壓力的處理室中供應具有上述功率密度的高頻功率，因此等離子體中的原料氣體的分解效率提高，氧自由基增加，且原料氣體的氧化進展，所以絕緣膜130中的氧含量多于化學計量組成。此外，由于在以上述襯底溫度形成的膜中硅與氧的鍵合力弱。因此，通過在后面的工序中進行的加熱處理可以使膜中的氧的一部分脫離。其結果是，可以形成包含比滿足化學計量組成的氧多的氧且通過加熱氧的一部分發(fā)生脫離的氧化絕緣膜。此外，在半導體膜111上設置有絕緣膜128。由此，在絕緣膜130的形成工序中絕緣膜128用作半導體膜111的保護膜。其結果是，即使使用功率密度好的高頻功率形成絕緣膜130，也可以抑制對于半導體膜111及半導體膜631的損傷。
[0167]此外，由于通過加厚絕緣膜130的膜厚可以利用加熱增加脫離的氧的量，所以絕緣膜130的厚度優(yōu)選比絕緣膜128的厚度厚。通過設置絕緣膜128即使使絕緣膜130的厚度厚也可以獲得良好的覆蓋性。
[0168]絕緣膜132可以利用濺射法或CVD法等形成。當作為絕緣膜132設置含氫量少的氮化絕緣膜時，絕緣膜133可以使用如下條件下形成。此外，這里示出作為該氧化絕緣膜形成氧化硅膜的情況。該形成條件是如下條件:將安裝在等離子體CVD裝置的進行了真空排氣的處理室內的襯底的溫度保持為80°C以上且400°C以下，優(yōu)選為200°C以上且370°C以下，將原料氣體導入處理室將處理室內的壓力設定為IOOPa以上且250Pa以下，優(yōu)選為IOOPa以上且200Pa以下，并對設置在處理室內的電極供應高頻功率。
[0169]作為絕緣膜132的原料氣體，優(yōu)選使用含有硅的沉積氣體、氮及氨。含有硅的沉積氣體的典型例子為硅烷、乙硅烷、丙硅烷、氟化硅烷等。此外，氮的流量為相對于氨的流量的5倍以上且50倍以下，優(yōu)選為10倍以上且50倍以下。此外，通過作為原料氣體使用氨，可以促進含有硅的沉積氣體及氮的分解。這是因為如下緣故:氨因等離子體能或熱能而離解，離解時產生的能量有助于含有硅的沉積氣體分子的鍵合及氮分子的鍵合的分解。由此，可以形成含氫量少且能夠抑制來自外部的氫或水等雜質的侵入的氮化硅膜。
[0170]絕緣膜136使用有機硅烷氣體及氧并利用將襯底溫度設定為200°C以上且550°C以下，優(yōu)選為300°C以上且450°C以下的CVD法形成。
[0171]優(yōu)選至少在形成絕緣膜130之后進行加熱處理，將包含在絕緣膜128或絕緣膜130中的過剩氧移動到半導體膜111及半導體膜631，減少包含在形成半導體膜111及半導體膜631的氧化物半導體中的氧缺陷。此外，該加熱處理可以參照進行半導體膜111及半導體膜119的脫氫化或脫水化的加熱處理的詳細內容適當?shù)剡M行。
[0172]接著，在絕緣膜128、絕緣膜130、絕緣膜133及絕緣膜136的重疊于導電膜113的區(qū)域形成到達導電膜113的開口 117(參照圖2)，并形成絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。開口 117 (參照圖2)可以與開口 123同樣地形成。
[0173]最后，通過形成像素電極121及導電膜641，可以制造設置在襯底102上的元件部(參照圖5B)。像素電極121可以使用上述材料形成通過開口 117接觸于導電膜113的導電膜，在該導電膜上形成掩模，使用該掩模進行加工來形成。此外，該掩模的形成及該加工可以與掃描線107及電容線115同樣地進行。
[0174]〈變形例1>
[0175]在本發(fā)明的一個方式的半導體裝置中，可以適當?shù)馗淖冏鳛闃嫵呻娙菰囊粋€電極的半導體膜119與電容線115的連接。例如，為了進一步提高開口率，可以不隔著導電膜125而采用電容線直接接觸半導體膜的結構。由于不形成成為遮光膜的導電膜125，所以進一步提聞像素的開口率。
[0176]<變形例2>
[0177]在本發(fā)明的一個方式的半導體裝置中，可以適當?shù)馗淖儗⒆鳛闃嫵呻娙菰?05的一個電極的半導體膜119與電容線115電連接的導電膜125的俯視形狀。例如，為了降低該半導體膜119與導電膜125的接觸電阻，可以沿著該半導體膜119的外周以與其接觸的方式設置該導電膜125。另外，導電膜由于在與包括晶體管103的源電極的信號線109及包括晶體管103的漏電極的導電膜113相同的形成工序中形成所以有時具有遮光性，由此優(yōu)選形成為閉環(huán)狀。
[0178]〈變形例3〉
[0179]此外，在本發(fā)明的一個方式的半導體裝置中，可以適當?shù)馗淖儼ㄔ陔娙菰械陌雽w膜及電容線的結構。參照圖6說明本結構的具體例子。圖6是像素172的俯視圖，如像素172，與平行于信號線109的邊相比平行于掃描線107的邊長，且電容線176也可以以平行于信號線109的方向延伸的方式設置。此外，信號線109及電容線176電連接于信號線驅動電路106 (參照圖1A)。
[0180]電容元件174連接于以平行于信號線109的方向延伸的方式設置的電容線176。電容元件174包括在與半導體膜111相同的工序中形成的由氧化物半導體形成的半導體膜178、像素電極121以及作為介電膜形成在晶體管103上的絕緣膜(圖6中未圖示)。由于半導體膜111、像素電極121及介電膜都具有透光性，所以電容元件174具有透光性。
[0181]此外，在電容元件174中，設置在一對電極之間的介電膜與圖3所示的電容元件105同樣是絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。
[0182]電容線176可以在與信號線109及導電膜113相同的工序中形成。通過以接觸于半導體膜178的方式設置電容線176，可以增大半導體膜178及電容線176的接觸面積。另夕卜，在像素172中，由于與平行于掃描線107的邊相比平行于信號線109的邊短，所以可以縮小像素電極121與電容線176重疊的面積，由此可以提高開口率。
[0183]〈變形例4>
[0184]在本發(fā)明的一個方式的半導體裝置中，作為構成電容元件的一個電極及電容線可以采用半導體膜。參照圖7對具體例子進行說明。注意，這里僅對與圖2中說明的半導體膜119及電容線115不同的半導體膜198進行說明。圖7是像素196的俯視圖，在像素196中，設置有兼用作電容元件197的一個電極及電容線的半導體膜198。半導體膜198具有在與信號線109平行的方向上延伸的區(qū)域，該區(qū)域用作電容線。半導體膜198中的與像素電極121重疊的區(qū)域用作電容元件197的一個電極。此外，半導體膜198可以與設置在像素196中的晶體管103的半導體膜111同時形成。
[0185]另外，當作為半導體膜198在I行中的所有的像素196中沒有間隔地形成連續(xù)的半導體膜時，半導體膜198與掃描線107重疊，由于掃描線107的電位變化的影響半導體膜198有可能不能充分地發(fā)揮作為電容線及電容元件197的一個電極的功能。因此，如圖7所示，優(yōu)選在各像素196中相離地設置半導體膜198，使用與信號線109及導電膜113同時形成的導電膜199來將間隔地設置的半導體膜198彼此電連接。此時，通過半導體膜198中的不連接于導電膜199的區(qū)域重疊于像素電極121，可以降低該區(qū)域中的半導體膜198的電阻，所以半導體膜198用作電容線及電容元件197中的一個電極。
[0186]此外，雖然未圖示，但是當半導體膜198中的重疊于掃描線107的區(qū)域不受到掃描線107的電位變化影響時，以在像素196的每一個中重疊于掃描線107的方式設置半導體膜198作為一個半導體膜。S卩，可以將半導體膜198在I行的所有像素196中沒有間隔地設置為連續(xù)的半導體膜。
[0187]在圖7中，雖然用作半導體膜198的電容線的區(qū)域在與信號線109平行的方向上延伸，但是用作電容線的區(qū)域可以在與掃描線107平行的方向上延伸。注意，當采用用作半導體膜198的電容線的區(qū)域在與掃描線107平行的方向上延伸的結構時，在晶體管103及電容元件197中，需要在半導體膜111與半導體膜198之間以及信號線109與導電膜113之間設置絕緣膜而使其電分離。
[0188]如上所述，如像素196，通過作為設置在像素中的電容元件的一個電極及電容線設置氧化物半導體膜，氧化物半導體膜具有透光性，因此可以提高像素的開口率。
[0189]〈變形例5>
[0190]另外，在本發(fā)明的一個方式的半導體裝置中，可以適當?shù)馗淖冸娙菥€的結構。參照圖8對本結構進行說明。注意，這里，與圖2中說明的電容線115相比，其不同之處在于彼此鄰接的兩個像素之間的電容線的位置。
[0191]圖8示出在信號線409的延伸方向上在相鄰的像素之間設置有電容線的結構。此夕卜，可以適當?shù)貞迷趻呙杈€437的延伸方向上在相鄰的像素之間設置有電容線的結構代替圖8的結構。
[0192]圖8是鄰接于信號線409的延伸方向的像素401_1及像素401_2的俯視圖。
[0193]掃描線407_1及掃描線407_2互相平行并且在大致垂直于信號線409的方向上延伸。掃描線407_1與掃描線407_2之間以與掃描線407_1及掃描線407_2平行的方式設置有電容線415。另外，電容線415與設置于像素401_1中的電容元件405_1以及設置于像素401_2中的電容元件405_2電連接。像素401_1及像素401_2的上表面形狀以及構成要素的配置位置與電容線415對稱。
[0194]像素401_1中設置有與晶體管403_1及該晶體管403_1電連接的像素電極421_1及電容元件405_1。
[0195]晶體管403_1設置于掃描線407_1及信號線409交叉的區(qū)域中。晶體管403_1至少包括具有溝道形成區(qū)的半導體膜411_1、柵電極、柵極絕緣膜(圖8中未圖示)、源電極及漏電極。另外，掃描線407_1的與半導體膜411_1重疊的區(qū)域用作晶體管403_1的柵電極。信號線409的與半導體膜411_1重疊的區(qū)域用作晶體管403_1的源電極。導電膜413_1的與半導體膜411_1重疊的區(qū)域用作晶體管403_1的漏電極。導電膜413_1及像素電極421_1在開口 417_1中連接。
[0196]電容元件405_1通過設置在開口 423中的導電膜425與電容線415電連接。電容元件405_1包括:由氧化物半導體形成的半導體膜419_1 ;像素電極421_1 ;作為介電膜的形成于晶體管403_1上的絕緣膜(圖8中未圖示)。由于半導體膜419_1、像素電極421_1及介電膜都具有透光性，所以電容元件405_1具有透光性。
[0197]像素401_2中設置有晶體管403_2、與該晶體管403_2電連接的像素電極421_2及電容元件405_2。
[0198]晶體管403_2設置于掃描線407_2及信號線409交叉的區(qū)域中。晶體管403_2至少包括:具有溝道形成區(qū)的半導體膜411_2、柵電極、柵極絕緣膜(圖8中未圖示)、源電極及漏電極。另外，掃描線407_2的與半導體膜411_2重疊的區(qū)域用作晶體管403_2的柵電極。信號線409的與半導體膜411_2重疊的區(qū)域用作晶體管403_2的源電極。導電膜413_2的與半導體膜411_2重疊的區(qū)域用作晶體管403_2的漏電極。導電膜413_2及像素電極421_2在開口 417_2中連接。
[0199]電容元件405_2與電容元件405_1同樣，通過設置于開口 423中的導電膜425與電容線415電連接。電容元件405_2包括:由氧化物半導體形成的半導體膜419_2 ;像素電極421_2 ;作為介電膜的形成于晶體管403_2上的絕緣膜(圖8中未圖示)。由于半導體膜419_2、像素電極421_2及介電膜都具有透光性，所以電容元件405_2具有透光性。
[0200]另外，晶體管403_1及晶體管403_2以及電容元件405_1及電容元件405_2的截面結構分別與圖3所示的晶體管103及電容元件105相同，因此在此對其進行省略。
[0201]在上面形狀看，鄰接的兩個像素之間設置有電容線，通過使包含于各像素中的電容元件及該電容線連接，可以減少電容線的個數(shù)。由此，與在各像素中設置電容線的結構相t匕，可以進一步提高像素的開口率。
[0202]〈變形例6〉
[0203]在本發(fā)明的一個方式的半導體裝置中，設置在像素內的晶體管的形狀不局限于圖2及圖3所示的晶體管的形狀，能夠適當?shù)馗淖冃螤?。例如，在晶體管中，包括在信號線109中的源電極形成為U字型(C字型、方格型或馬蹄型)，也可以為圍繞包括漏電極的導電膜的形狀。通過采用這種形狀，即使晶體管的面積小，也可以確保充分寬的溝道寬度，可以增加晶體管的開啟時流過的漏電流(也稱為通態(tài)電流)量。
[0204]〈變形例7〉
[0205]此外，在上述所示的像素101、172、196中，使用了半導體膜位于柵極絕緣膜與包括源電極的信號線109及包括漏電極的導電膜113之間的晶體管，但是也可以使用半導體膜位于包括源電極的信號線及包括漏電極的導電膜與絕緣膜129之間的晶體管。
[0206]〈變形例8〉
[0207]此外，在上述所示的像素101、172、196中，作為晶體管示出溝道蝕刻型晶體管，也可以使用溝道保護型晶體管代替溝道蝕刻型晶體管。通過設置溝道保護膜，半導體膜111的表面不暴露于在形成信號線及導電膜的工序中使用的蝕刻劑及蝕刻氣體，可以減少半導體膜111與溝道保護膜之間的雜質。其結果是，可以降低在晶體管的源電極與漏電極之間流過的泄漏電流。
[0208]〈變形例9〉
[0209]此外，在上述所示的像素101、172、196、401_1、401_2中，作為晶體管示出具有一個柵電極的晶體管，但是可以使用具有夾著半導體膜111對置的兩個柵電極的晶體管代替上述晶體管。
[0210]晶體管在本實施方式所說明的晶體管103的絕緣膜137上具有導電膜。導電膜至少重疊于半導體膜111的溝道形成區(qū)。優(yōu)選通過將導電膜設置在重疊于半導體膜111的溝道形成區(qū)的位置，來將導電膜的電位設為輸入到信號線109的視頻信號的最低電位。其結果是，在對置于導電膜的半導體膜111的表面上可以控制在源電極與漏電極之間流過的電流，可以減少晶體管的電特性的偏差。此外，通過設置導電膜，減輕周圍的電場的變化給半導體膜111帶來的影響，由此可以提高晶體管的可靠性。
[0211]導電膜可以使用與掃描線107、信號線109、像素電極121等同樣的材料及方法而形成。
[0212]如上所述，作為電容元件的一個電極，通過使用在與包括在晶體管中的半導體膜相同的形成工序中形成的半導體膜，可以制造具有在提高開口率的同時能夠增大電荷容量的電容元件的半導體裝置。由此，可以得到顯示質量優(yōu)良的半導體裝置。
[0213]另外，由于包括在晶體管中的使用氧化物半導體形成的半導體膜的氧缺陷得到減少并且氫等雜質被減少，因此本發(fā)明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
[0214]另外，本實施方式所述的結構等可以適當?shù)嘏c其它實施方式所述的結構等組合使用。
[0215]實施方式2
[0216]在本實施方式中，參照附圖對本發(fā)明的一個方式的半導體裝置進行說明，該半導體裝置具有與上述實施方式不同的結構。在本實施方式中，以液晶顯示裝置為例子而說明本發(fā)明的一個方式的半導體裝置。此外，本實施方式所說明的半導體裝置的電容元件的結構與上述實施方式不同。此外，在本實施方式所說明的半導體裝置中，與上述實施方式所說明的半導體裝置同樣的結構可以參照上述實施方式。
[0217]〈半導體裝置的結構〉
[0218]圖9示出本實施方式所說明的像素101的俯視圖。圖9所示的像素201在點劃線內的區(qū)域中不設置絕緣膜229 (未圖示)及絕緣膜231 (未圖示)。此外，在半導體膜119上位于絕緣膜229 (未圖示)及絕緣膜231的端部。因此，圖9所示的像素201的電容元件205包括作為一個電極的半導體膜119、作為另一個電極的像素電極221及作為介電膜的絕緣膜232及絕緣膜237 (未圖示)。
[0219]接著，圖10是示出圖9的點劃線A1-A2間、點劃線B1-B2間、點劃線C1-C2間及設置在掃描線驅動電路104 (參照圖1A)中的晶體管的截面圖。這里，省略掃描線驅動電路104的俯視圖，與此同時D1-D2示出掃描線驅動電路104的截面圖。另外，這里示出設置在掃描線驅動電路104中的晶體管的截面圖，但是該晶體管可以設置在信號線驅動電路106中。
[0220]以下示出本實施方式中的像素201的截面結構。在襯底102上設置有包括晶體管103的柵電極的掃描線107、與掃描線107設置于同一表面上的電容線115。在掃描線107及電容線115上設置有柵極絕緣膜127。在柵極絕緣膜127的與掃描線107重疊的區(qū)域上設置有半導體膜111，在柵極絕緣膜127上設置有半導體膜219。在半導體膜111及柵極絕緣膜127上設置有包括晶體管103的源電極的信號線109、包括晶體管103的漏電極的導電膜113。在柵極絕緣膜127中設置有到達電容線115的開口 123，在開口 123中及其上、柵極絕緣膜127及半導體膜219上設置有導電膜125。在柵極絕緣膜127、信號線109、半導體膜111、導電膜113、導電膜125、半導體膜219上設置有用作晶體管103的保護絕緣膜的絕緣膜229、絕緣膜231、絕緣膜232及絕緣膜237。此外，至少在成為電容元件205的區(qū)域中，在半導體膜219上設置有絕緣膜232。在絕緣膜229、絕緣膜231、絕緣膜232及絕緣膜237中設置有到達導電膜113的開口 117 (參照圖9)，在開口 117 (參照圖9)中及其上以及絕緣膜232上設置有像素電極221。此外，也可以在襯底102與掃描線107、電容線115及柵極絕緣膜127之間設置有基底絕緣膜。
[0221]絕緣膜229是與實施方式I所說明的絕緣膜129同樣的絕緣膜。絕緣膜231是與實施方式I所說明的絕緣膜131同樣的絕緣膜。絕緣膜232是與實施方式I所說明的絕緣膜132同樣的絕緣膜。絕緣膜237是與實施方式I所說明的絕緣膜137同樣的絕緣膜。像素電極221是與實施方式I所說明的像素電極121同樣的像素電極。
[0222]如本實施方式中的電容元件205，通過作為設置在用作一個電極的半導體膜219與用作另一個電極的像素電極221之間的介電膜使用絕緣膜232及絕緣膜237，可以使介電膜的厚度比實施方式I中的電容元件105的介電膜的厚度薄。因此，本實施方式中的電容元件205與實施方式I中的電容元件105相比可以增大電荷容量。
[0223]此外，絕緣膜232及絕緣膜237用作電容元件205的介電膜。絕緣膜232由氮化絕緣膜形成，氮化絕緣膜具有與氧化硅等氧化絕緣膜相比相對介電常數(shù)高且內部應力大的傾向。由此，當作為電容元件205的介電膜只使用絕緣膜232而不使用絕緣膜237時，若絕緣膜232的厚度薄則電容元件205的電容值過大，不容易在低耗電量的情況下提高對像素寫入圖像信號的速度。與此相反，若絕緣膜232的厚度厚，則內部應力過大，這引起晶體管的閾值電壓變動等電特性的惡化。此外，若絕緣膜232的內部應力大，則絕緣膜232容易從襯底102剝離，由此成品率降低。但是，通過使用其相對介電常數(shù)比絕緣膜232低的氧化硅等的氧化絕緣物形成的絕緣膜237與絕緣膜232 —起用作像素的電容元件的介電膜，可以將介電膜的介電常數(shù)調整為所希望的值而不增加絕緣膜232的厚度。
[0224]此外，由于絕緣膜232是與實施方式I的絕緣膜132同樣的氮化絕緣膜，所以半導體膜219的導電率高，成為η型。此外，半導體膜219是由具有導體特性的金屬氧化物構成的具有透光性的導電膜。另外，半導體膜219的導電率比半導體膜111高。
[0225]此外，半導體膜219具有其導電率比半導體膜111高的區(qū)域。在本結構中，半導體膜219的至少接觸于絕緣膜232的區(qū)域是η型，其導電率比半導體膜111的接觸于絕緣膜229的區(qū)域高。
[0226]此外，優(yōu)選半導體膜219的氫濃度比半導體膜111高。在半導體膜219中，通過二次離子質譜分析法(SIMS:Secondary 1n Mass Spectrometry)得到的氫濃度為8 X 1019atoms/cm3 以上，優(yōu)選為 I X 102Clatoms/cm3 以上，更優(yōu)選為 5 X 102Clatoms/cm3 以上。在半導體膜111中，通過二次離子質譜分析法得到的氫濃度小于5X1019atomS/cm3，優(yōu)選小于5 X 1018atoms/cm3,優(yōu)選為 I X 1018atoms/cm3 以下，更優(yōu)選為 5 X 1017atoms/cm3 以下，進一步優(yōu)選為 I X 1016atoms/cm3 以下。
[0227]此外，半導體膜219的電阻率比半導體膜111低。半導體膜219的電阻率優(yōu)選為半導體膜111的電阻率的I X 10_8倍以上且I X IO-1倍以下，典型地為I X 10_3 Ω cm以上且小于I X IO4 Ω cm,更優(yōu)選為I X 10-3 Ω cm以上且小于I X KT1 Ω cm。
[0228]在本實施方式的半導體裝置中，使電容元件205工作的方法與使實施方式I所記載的電容元件105工作的方法同樣，在使電容元件205工作的期間，將半導體膜219的電位(換言之，電容線115的電位)始終設定為比像素電極121的電位低電容元件205 (M0S電容器)的閾值電壓(Vth)以上。注意,在電容兀件205中，用作一個電極的半導體膜219為η型，由于導電率高，所以閾值電壓向負方向漂移。半導體膜219的電位(換言之，電容線115的電位)根據(jù)電容元件205的閾值電壓的向負方向的漂移量，從像素電極121的能夠達到的最低電位升高。因此，當電容元件205的閾值電壓示出較大的負值時，可以使電容線115的電位比像素電極121的電位高。
[0229]如本實施方式那樣，作為電容元件205的一個電極的半導體膜219為η型，通過增大導電率，可以使閾值電壓向負方向漂移，所以與實施方式I的電容兀件105相比,可以擴大使電容元件205工作時需要的電位的選擇寬度。因此，本實施方式在使電容元件205工作的期間始終可以穩(wěn)定地使電容元件205工作，所以是優(yōu)選的。
[0230]此外，由于包括在電容元件205中的半導體膜219為η型，導電率高，所以即使縮小電容元件205的平面面積也可以獲得充分的電荷容量。由于構成半導體膜219的氧化物半導體的可見光的透過率為80%至90%，所以縮小半導體膜219的面積，在像素中設置不形成半導體膜219的區(qū)域， 由此可以提高從背光等光源發(fā)射的光的透過率。
[0231]〈半導體裝置的制造方法〉
[0232]接著，參照圖11Α、圖11Β、圖12Α及圖12Β說明本實施方式所示的設置在襯底102上的元件部的制造方法。
[0233]首先，在襯底102上形成掃描線107、電容線115及柵電極627，在襯底102、掃描線107、電容線115及柵電極627上形成加工為柵極絕緣膜127的絕緣膜，在該絕緣膜上形成半導體膜111、半導體膜119及半導體膜631，在該絕緣膜中形成到達電容線115的開口 123來形成柵極絕緣膜127之后，形成信號線109、導電膜113、導電膜125、源電極629及漏電極633。接著，在柵極絕緣膜127、半導體膜111、半導體膜119、半導體膜631、信號線109、導電膜113、導電膜125、源電極629及漏電極633上形成絕緣膜128，在絕緣膜128上形成絕緣膜130 (參照圖11Α)。注意，到此為止的工序可以參照實施方式I進行。
[0234]接著，在至少重疊于半導體膜119的絕緣膜130的區(qū)域上形成掩模，使用該掩模進行加工來形成絕緣膜228及絕緣膜230，并露出半導體膜119 (參照圖11Β)。作為該掩?？梢允褂猛ㄟ^光刻工序形成的抗蝕劑掩模，該加工可以利用干蝕刻和濕蝕刻中的一方或雙方來進行。
[0235]接著，在露出半導體膜119的區(qū)域及絕緣膜230上形成絕緣膜233，在絕緣膜233上形成絕緣膜236 (參照圖12Α)。絕緣膜233是與實施方式I所說明的絕緣膜133同樣的絕緣膜。絕緣膜236是與實施方式I所說明的絕緣膜136同樣的絕緣膜。此外，在形成絕緣膜233及絕緣膜236之后等，也可以以絕緣膜233接觸于半導體膜119的狀態(tài)下進行加熱處理。注意，到此為止的工序也可以參照實施方式I進行。
[0236]通過等離子體CVD法或濺射法形成使用氮化絕緣膜形成的絕緣膜233，半導體膜119暴露于等離子體，在半導體膜119中生成氧缺陷。此外，通過半導體膜119與由氮化絕緣膜形成的絕緣膜233接觸，氮或/及氫從絕緣膜233移動到半導體膜119。包含在絕緣膜233中的氫進入氧缺陷中，生成作為載流子的電子?；蛘?，以絕緣膜232為氮化絕緣膜，通過以絕緣膜232接觸于半導體膜119的狀態(tài)下進行加熱處理，可以使包含在該氮化絕緣膜中的氮或/及氫移動到半導體膜119。包含在絕緣膜233中的氫進入氧缺陷中，生成作為載流子的電子。其結果是，半導體膜119的導電率增大，而成為η型的半導體膜219。此夕卜，半導體膜219是由具有導體特性的金屬氧化物構成的具有透光性的導電膜。半導體膜219的導電率比半導體膜111高。
[0237]接著，在絕緣膜228、絕緣膜230、絕緣膜233及絕緣膜236中形成到達導電膜113的開口 117 (參照圖9)，形成絕緣膜229、絕緣膜231、絕緣膜232及絕緣膜237，形成通過開口 117接觸于導電膜113的像素電極221 (參照圖12Β)。注意，到此為止的工序也可以參照實施方式I進行。
[0238]通過上述工序，可以制造本實施方式中的半導體裝置。
[0239]〈變形例〉
[0240]在本發(fā)明的一個方式的半導體裝置中可以適當?shù)馗淖冸娙菰慕Y構。參照圖13說明本結構的具體例子。此外，這里，只說明與圖9及圖10所說明的電容元件105不同的電容元件245。
[0241]半導體膜219為η型，為了增大導電率，作為柵極絕緣膜227采用氮化絕緣膜的絕緣膜225、氧化絕緣膜的絕緣膜226的疊層結構，在至少設置有半導體膜219的區(qū)域只設置氮化絕緣膜的絕緣膜225。通過采用這種結構，絕緣膜225的氮化絕緣膜接觸于半導體膜219的下表面，半導體膜219為η型，可以增大導電率。此時，電容元件245的介電膜是絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。此外，絕緣膜225及絕緣膜226可以適當?shù)厥褂每蓱糜跂艠O絕緣膜127的絕緣膜，絕緣膜225可以是與絕緣膜132同樣的絕緣膜。此外，為了實現(xiàn)本結構，可以參照實施方式I適當?shù)丶庸そ^緣膜226。通過采用圖13所示的結構，由于不進行絕緣膜129及絕緣膜131的蝕刻，所以可以防止減少半導體膜219的厚度，由此與圖9及圖10所示的半導體裝置相比可以提高成品率。
[0242]此外，在圖13所示的結構中，也可以采用半導體膜219的上表面接觸于絕緣膜132的結構。換言之，在圖13所示的絕緣膜129及絕緣膜131中，也可以去除接觸于半導體膜219的區(qū)域。此時，電容元件245的介電膜是絕緣膜132及絕緣膜137。通過采用半導體膜219的上表面及下表面接觸于氮化絕緣膜的結構，與只有一個表面接觸于氮化絕緣膜的情況相比，效率好地充分使半導體膜219成為η型，可以增大導電率。
[0243]如上所述，通過作為電容元件的一個電極使用在與包括在晶體管中的半導體膜相同的形成工序中形成的半導體膜，可以制造包括電容元件的半導體裝置，該電容元件的開口率典型地提高到55%以上，優(yōu)選為60%以上，并增大電荷容量。其結果是，可以獲得顯示質量優(yōu)良的半導體裝置。
[0244]另外，由于包括在晶體管中的使用氧化物半導體形成的半導體膜的氧缺陷得到減少并且氫等雜質被減少，因此本發(fā)明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
[0245]注意，本實施方式所示的結構等可以與其他實施方式所示的結構及其變形例適當?shù)亟M合而使用。
[0246]實施方式3
[0247]在本實施方式中，參照附圖對本發(fā)明的一個方式的半導體裝置進行說明，該半導體裝置具有與上述實施方式不同的結構。在本實施方式中，以液晶顯示裝置為例子而說明本發(fā)明的一個方式的半導體裝置。此外，在本實施方式所說明的半導體裝置中，包括在電容元件中的半導體膜與上述實施方式不同。此外，在本實施方式所說明的半導體裝置中，與上述實施方式所說明的半導體裝置同樣的結構可以參照上述實施方式。
[0248]〈半導體裝置的結構〉
[0249]以下說明設置在本實施方式所說明的液晶顯示裝置的像素部中的像素301的具體結構例子。圖14示出像素301的俯視圖。圖14所示的像素301包括電容元件305，電容元件305設置在由像素301內的電容線115及信號線109圍繞的區(qū)域。電容元件305通過設置在開口 123中的導電膜125電連接于電容線115。電容元件305包括由氧化物半導體形成且其導電率比半導體膜111高的半導體膜319、像素電極121以及作為介電膜形成在晶體管103上的絕緣膜(圖14中未圖示)。由于半導體膜319、像素電極121及介電膜都具有透光性，所以電容元件305具有透光性。
[0250]半導體膜319的導電率為10S/cm以上且1000S/cm以下，優(yōu)選為100S/cm以上且1000S/cm 以下。
[0251]像這樣，半導體膜319具有透光性。換言之，可以在像素101內大面積地形成電容元件305。由此，可以獲得提高開口率，典型地是55%以上，優(yōu)選為60%以上，并增大了電荷容量的半導體裝置。其結果是，可以獲得顯示質量優(yōu)良的半導體裝置。此外，由于包括在電容元件305中的半導體膜319為η型，導電率高，所以也可以說半導體膜319是具有導電性的膜。由于包括在電容元件305中的半導體膜319的導電率高，所以即使縮小電容元件305的平面面積也可以獲得充分的電荷容量。由于構成半導體膜319的氧化物半導體的光透過率為80%至90%，所以縮小半導體膜319的面積，在像素中設置不形成半導體膜319的區(qū)域，由此可以提高從背光等光源發(fā)射的光的透過率。
[0252]接著，圖15是示出圖14的點劃線Α1-Α2間、點劃線Β1-Β2間、點劃線C1-C2間及設置在掃描線驅動電路104 (參照圖1Α)中的晶體管的截面圖。這里，省略掃描線驅動電路104的俯視圖，與此同時D1-D2示出掃描線驅動電路104的截面圖。另外，這里示出設置在掃描線驅動電路104中的晶體管的截面圖，但是該晶體管可以設置在信號線驅動電路106中。
[0253]以下示出像素301的截面結構。在襯底102上設置有包括晶體管103的柵電極的掃描線107。在掃描線107上設置有柵極絕緣膜127。在柵極絕緣膜127的與掃描線107重疊的區(qū)域上設置有半導體膜111，在柵極絕緣膜127上設置有半導體膜319。在半導體膜111及柵極絕緣膜127上設置有包括晶體管103的源電極的信號線109及包括晶體管103的漏電極的導電膜113。此外，在柵極絕緣膜127及半導體膜319上設置有電容線115。在柵極絕緣膜127、信號線109、半導體膜111、導電膜113、半導體膜319及電容線115上設置有用作晶體管103的保護絕緣膜的絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。在絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137中設置有到達導電膜113的開口 117，在開口 117中及絕緣膜137上設置有像素電極121。
[0254]在本結構中的電容元件305中，一對電極中的一個電極是η型，是其導電率比半導體膜111高的半導體膜319，一對電極中的另一個電極是像素電極121，設置在一對電極之間的介電膜是絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。
[0255]半導體膜319可以使用可應用于半導體膜111的半導體。由于在形成半導體膜111的同時形成半導體膜319，所以半導體膜319包含構成半導體膜111的氧化物半導體的金屬元素。并且，由于半導體膜319的導電率優(yōu)選比半導體膜111高，所以優(yōu)選包含增大導電率的元素(摻雜劑)。具體而言，在半導體膜319中作為摻雜劑包含硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種以上。半導體膜319所包含的摻雜濃度優(yōu)選為lX1019atoms/cm3以上且IX 1022atoms/cm3以下。由此，半導體膜319的導電率可以為10S/cm以上且1000S/cm以下，優(yōu)選為100S/cm以上且1000S/cm以下，可以使半導體膜319充分用作電容元件305的一方的電極。另外，半導體膜319具有其導電率比半導體膜111高的區(qū)域。在本結構中，半導體膜319的至少接觸于絕緣膜132的區(qū)域的導電率比半導體膜111的接觸于絕緣膜129的區(qū)域高。此外，半導體膜319由于包含上述元素(摻雜劑)所以是η型，且導電率高，由此也可說是具有導電性的膜。
[0256]〈半導體裝置的制造方法〉
[0257]接著，參照圖16Α、圖16Β、圖17Α及圖17Β說明本實施方式所示的設置在襯底102上的元件部的制造方法。
[0258]首先，在襯底102上形成掃描線107、電容線115及柵電極627，在襯底102、掃描線107、電容線115及柵電極627上形成加工為柵極絕緣膜127的絕緣膜126，在該絕緣膜126上形成半導體膜111及半導體膜119。此外，在重疊于柵電極627的區(qū)域形成半導體膜631(參照圖16Α)。注意，到此為止的工序可以參照實施方式I進行。
[0259]接著，在對半導體膜119添加摻雜劑形成半導體膜319之后，在絕緣膜126中形成到達電容線115的開口 123形成柵極絕緣膜127之后，形成包括晶體管103的源電極的信號線109、包括晶體管103的漏電極的導電膜113、電連接半導體膜319與電容線115的導電膜125。此外，形成源電極629及漏電極633 (參照圖16Β)。
[0260]作為對半導體膜119添加摻雜劑的方法有如下方法:在半導體膜119以外的區(qū)域設置掩模，使用該掩模，通過離子注入法或離子摻雜法等添加選自硼、氮、氟、鋁、磷、砷、銦、錫、銻和稀有氣體元素中的一種以上的摻雜劑。此外，也可以將半導體膜119暴露于包含該摻雜劑的等離子體來添加該摻雜劑，代替離子注入法或離子摻雜法。此外，也可以在添加摻雜劑之后進行加熱處理。該加熱處理可以參照進行半導體膜111及半導體膜119的脫氫化或脫水化的加熱處理的詳細內容適當?shù)剡M行。
[0261]此外,添加摻雜劑的工序也可以在形成信號線109、導電膜113、導電膜125、源電極629及漏電極633之后進行。此時，摻雜劑不添加到半導體膜319中的接觸于信號線109、導電膜113及導電膜125的區(qū)域。
[0262]接著，在半導體膜111、半導體膜319、半導體膜631、信號線109、導電膜113、導電膜125、源電極629、漏電極633及柵極絕緣膜127上形成絕緣膜128，在絕緣膜128上形成絕緣膜130，在絕緣膜130上形成絕緣膜133。此外，在絕緣膜133上形成絕緣膜136 (參照圖17A)。注意，該工序可以參照實施方式I進行。
[0263]接著，在絕緣膜128、絕緣膜130、絕緣膜133及絕緣膜136的重疊于導電膜113的區(qū)域形成到達導電膜113的開口 117 (參照圖14)，并形成絕緣膜129、絕緣膜131、絕緣膜132及絕緣膜137。接著，形成通過開口 117接觸于導電膜113的像素電極121 (參照圖17B)。注意，該工序也可以參照實施方式I進行。
[0264]通過上述工序，可以制造本實施方式中的半導體裝置。
[0265]如上所述，作為電容元件的一個電極，通過使用在與包括在晶體管中的半導體膜相同的形成工序中形成的半導體膜，可以制造具有在提高開口率的同時能夠增大電荷容量的電容元件的半導體裝置。由此，可以得到顯示質量優(yōu)良的半導體裝置。
[0266]另外，由于包括在晶體管中的使用氧化物半導體形成的半導體膜的氧缺陷得到減少并且氫等雜質被減少，因此本發(fā)明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
[0267]注意，本實施方式所示的結構等可以與其他實施方式所示的結構及其變形例適當?shù)亟M合而使用。
[0268]實施方式4
[0269]在本實施方式 中，說明在上述實施方式所說明的包括在半導體裝置中的晶體管及電容元件中，可以應用于形成半導體膜的氧化物半導體的一個方式。
[0270]上述氧化物半導體優(yōu)選由如下半導體構成:非晶氧化物半導體、單晶氧化物半導體、多晶氧化物半導體以及包括結晶部的氧化物半導體(C Axis Aligned CrystallineOxide Semiconductor:CAAC-OS)0 CAAC-OS膜是包含多個結晶部的氧化物半導體膜之一，大部分的結晶部為能夠容納在一邊短于IOOnm的立方體的尺寸。因此，有時包括在CAAC-OS膜中的結晶部為能夠容納在一邊短于10nm、短于5nm或短于3nm的立方體的尺寸。CAAC-0S膜的缺陷能級密度低于微晶氧化物半導體膜。下面，詳細說明CAAC-OS膜。
[0271]在CAAC-0S 膜的透射電子顯微鏡(TEM !Transmission Electron Microscope)圖像中，觀察不到結晶部與結晶部之間的明確的邊界，即晶界(grain boundary)。因此,在CAAC-OS膜中，不容易發(fā)生起因于晶界的電子遷移率的降低。
[0272]由利用TEM所得到的大致平行于樣品面的方向上的CAAC-OS膜的圖像(截面TEM圖像)可知，在結晶部中金屬原子排列為層狀。各金屬原子層具有反映被形成CAAC-OS膜的面(也稱為被形成面)或CAAC-OS膜的頂面的凸凹的形狀并以平行于CAAC-OS膜的被形成面或頂面的方式排列。
[0273]另一方面，根據(jù)從大致垂直于樣品面的方向觀察的CAAC-OS膜的TEM圖像(平面TEM圖像)可知，在結晶部中金屬原子排列為三角形狀或六角形狀。但是，在不同的結晶部之間，金屬原子的排列沒有規(guī)律性。
[0274]由截面TEM圖像以及平面TEM圖像可知，CAAC-OS膜的結晶部具有取向性。
[0275]使用X射線衍射(XRD:X-Ray Diffraction)裝置對CAAC-0S膜進行結構分析。例如，在利用out-of-plane法來分析具有InGaZnO4的結晶的CAAC-OS膜時，在衍射角度(2 Θ )為31°附近時會出現(xiàn)峰值。由于該峰值源自InGaZnO4結晶的(009)面，由此可知CAAC-OS膜的結晶具有c軸取向性，并且c軸朝向大致垂直于CAAC-OS膜的被形成面或頂面的方向。
[0276]另一方面，當利用從大致垂直于c軸的方向使X線入射的in-plane法分析CAAC-OS膜時，在2 Θ為56°附近時會出現(xiàn)峰值。該峰值來源于InGaZnO4結晶的(110)面。在此，在將2 Θ固定為56°附近并在以樣品面的法線向量為軸(《P軸)旋轉樣品的條件下進行分析(f掃描)。在該樣品是InGaZnO4的單晶氧化物半導體膜時，出現(xiàn)六個峰值。該六個峰值來源于相等于(110)面的結晶面。另一方面，當該樣品是CAAC-OS膜時，即使在將2 Θ固定為56°附近的狀態(tài)下進行φ掃描也不能觀察到明確的峰值。
[0277]由上述結果可知，在具有c軸取向的CAAC-OS膜中，雖然a軸及b軸的方向在結晶部之間不同，但是c軸都朝向平行于被形成面或頂面的法線向量的方向。因此，在上述截面TEM圖像中觀察到的排列為層狀的各金屬原子層相當于與結晶的ab面平行的面。
[0278]注意，結晶部在形成CAAC-OS膜或進行加熱處理等晶化處理時形成。如上所述，結晶的c軸朝向平行于CAAC-OS膜的被形成面或頂面的法線向量的方向。由此，例如，當CAAC-OS膜的形狀因蝕刻等而發(fā)生改變時，結晶的c軸不一定平行于CAAC-OS膜的被形成面或頂面的法線向量。
[0279]此外，CAAC-OS膜中的晶化度不一定均勻。例如，當CAAC-OS膜的結晶部是由CAAC-OS膜的頂面附近的結晶成長而形成時，有時頂面附近的晶化度高于被形成面附近的晶化度。另外，當對CAAC-OS膜添加雜質時，被添加了雜質的區(qū)域的晶化度改變，所以有時CAAC-OS膜中的晶化度根據(jù)區(qū)域而不同。
[0280]注意,在通過out-of-plane法分析包含InGaZnO4結晶的CAAC-0S膜的情況下，除了 2Θ為31°附近的峰值之外，有時還觀察到2 Θ為36°附近的峰值。2Θ為36°附近的峰值示出不具有c軸取向性的結晶包含在CAAC-OS膜的一部分中。優(yōu)選的是，在CAAC-OS膜中出現(xiàn)2 Θ為31。附近的峰值而不出現(xiàn)2 Θ為36°附近的峰值。
[0281]作為形成CAAC-OS膜的方法可以舉出如下三個方法。
[0282]第一個方法是:通過在100°C以上且450°C以下的成膜溫度下形成氧化物半導體膜，形成包括在氧化物半導體膜中的結晶部的c軸在平行于被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
[0283]第二個方法是:通過在以薄厚度形成氧化物半導體膜之后進行200°C以上且7000C以下的加熱處理，形成包括在氧化物半導體膜中的結晶部的c軸在平行于被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
[0284]第三個方法是:通過在以薄厚度形成第一層氧化物半導體膜之后進行200°C以上且700°C以下的加熱處理，并形成第二層氧化物半導體膜，來形成包括在氧化物半導體膜中的結晶部的c軸在平行于被形成面的法線向量或表面的法線向量的方向上一致的結晶部。
[0285]對于將CAAC-OS應用于氧化物半導體膜而形成的晶體管，起因于可見光或紫外光的照射的電特性的變動小。因此，將CAAC-OS應用于氧化物半導體膜的晶體管具有高可靠性。
[0286]此外，CAAC-OS優(yōu)選使用多晶的氧化物半導體濺射靶材且利用濺射法形成。當離子碰撞到該濺射靶材時，有時包含在濺射靶材中的結晶區(qū)域沿著a-b面劈開，即具有平行于a-b面的面的平板狀或顆粒狀的濺射粒子有時剝離。此時，通過使該平板狀或顆粒狀的濺射粒子在保持結晶狀態(tài)的情況下到達被形成面，可以形成CAAC-0S。
[0287]另外，為了形成CAAC-0S，優(yōu)選采用如下條件。
[0288]通過降低成膜時的雜質的混入，可以抑制因雜質導致的結晶狀態(tài)的破壞。例如，可以降低存在于成膜室內的雜質(氫、水、二氧化碳及氮等)的濃度即可。另外，可以降低成膜氣體中的雜質濃度即可。具體而言，使用露點為-80°C以下，優(yōu)選為-100°C以下的成膜氣體。[0289]另外，通過增高成膜時的被形成面加熱溫度(例如，襯底加熱溫度)，在濺射粒子到達被形成面之后發(fā)生濺射粒子的遷移。具體而言，在將被形成面加熱溫度設定為100°c以上且740°C以下，優(yōu)選為150°C以上且500°C以下的狀態(tài)下進行成膜。通過增高成膜時的被形成面的溫度，當平板狀或顆粒狀的濺射粒子到達被形成面時，在該被形成面上發(fā)生遷移，濺射粒子的平坦的面附著到被形成面。
[0290]另外，優(yōu)選的是，通過增高成膜氣體中的氧比例并對電力進行最優(yōu)化，減輕成膜時的等離子體損傷。將成膜氣體中的氧比例設定為30體積％以上，優(yōu)選為100體積％。
[0291]以下，作為濺射靶材的一個例子示出In-Ga-Zn-O化合物靶材。
[0292]通過將InOx粉末、GaOY粉末及ZnOz粉末以規(guī)定的摩爾數(shù)混合，并進行加壓處理，然后在1000°C以上且1500°c以下的溫度下進行加熱處理，由此得到多晶的In-Ga-Zn-O化合物靶材。此外，也可以在冷卻(放冷)或加熱的同時進行該加壓處理。另外，X、Y及Z為任意正數(shù)。在此，InOx粉末、GaOY粉末及ZnOz粉末的規(guī)定的摩爾數(shù)比例如為2:2:1、8:4:3、3:1:1、1:1:1、4:2:3或3:1:2。另外，粉末的種類及混合粉末時的摩爾數(shù)比可以根據(jù)所制造的濺射靶材適當?shù)馗淖兗纯伞?br> [0293]另外，氧化物半導體膜也可以采用層疊有多個氧化物半導體膜的結構。例如，也可以作為氧化物半導體膜采用第一氧化物半導體膜和第二氧化物半導體膜的疊層，并且第一氧化物半導體膜和第二氧化物半導體膜分別使用不同的原子數(shù)比的金屬氧化物。例如，可以作為第一氧化物半導體膜使用包含兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物，作為第二氧化物半導體膜使用包含與第一氧化物半導體膜不同的兩種金屬的氧化物、包含三種金屬的氧化物或者包含四種金屬的氧化物。
[0294]作為氧化物半導體膜采用兩層結構，也可以使第一氧化物半導體膜與第二氧化物半導體膜的構成元素相同，并使兩者的原子數(shù)比不同。例如，也可以將第一氧化物半導體膜的原子數(shù)比設定為In:Ga =Zn = 3:1:2，將第二氧化物半導體膜的原子數(shù)比設定為In =Ga:Zn = I:1:1。此外，也可以將第一氧化物半導體膜的原子數(shù)比設定為In:Ga:Zn = 2:1:3,將第二氧化物半導體膜的原子數(shù)比設定為In:Ga:Zn = 1:3:2。另外，各氧化物半導體膜的原子數(shù)比作為誤差包括上述原子數(shù)比的±20%的變動。
[0295]此時，優(yōu)選將第一氧化物半導體膜與第二氧化物半導體膜中的離柵電極近的一側(溝道一側)的氧化物半導體膜的In與Ga的原子數(shù)比設定為In ^ Ga。另外，優(yōu)選將離柵電極遠的一側(背溝道一側)的氧化物半導體膜的In與Ga的原子數(shù)比設定為In < Ga。通過采用這些疊層結構，可以制造場效應遷移率高的晶體管。另一方面，通過將離柵電極近的一側(溝道一側)的氧化物半導體膜的In與Ga的原子數(shù)比設定為In < Ga，將背溝道一側的氧化物半導體膜的In與Ga的原子數(shù)比設定為In ^ Ga，可以減少晶體管的隨時間的變化或因可靠性測試導致的閾值電壓的變動量。
[0296]原子數(shù)比為In:Ga =Zn = I:3:2的第一氧化物半導體膜可以通過使用原子數(shù)比為In:Ga =Zn = I:3:2的氧化物靶材的濺射法來形成?？梢詫⒁r底溫度設定為室溫，作為濺射氣體使用氬或氬及氧的混合氣體來形成。原子數(shù)比為In:Ga =Zn = 3:1:2的第二氧化物半導體膜可以使用原子數(shù)比為In:Ga =Zn = 3:1:2的氧化物靶材并使用第一氧化物半導體膜同樣的方法形成。
[0297]此外，作為氧化物半導體膜采用三層結構，也可以使第一氧化物半導體膜至第三氧化物半導體膜的構成元素相同，并使它們的原子數(shù)比不同。參照圖18說明作為氧化物半導體膜采用三層結構。
[0298]圖18所示的晶體管從柵極絕緣膜127 —側依次層疊有第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c。作為構成第一氧化物半導體膜199a及第三氧化物半導體膜199c的材料使用可以以InMlxZnyOz (x ^ I, y > I, z > O, Ml=Ga、Hf等)表示的材料。注意，當使構成第一氧化物半導體膜199a及第三氧化物半導體膜199c的材料中包含Ga時，當所包含的Ga的比例多時，具體而言，當在可以以InMlxZnyOz表示的材料中超過X = 10時，在成膜時有可能發(fā)生粉末，所以不適合的。
[0299]此外，構成第二氧化物半導體膜199b的材料使用可以以InM2xZny0z(x ^ l,y^ x,z > O, M2 = Ga、Sn等)表示的材料。
[0300]以構成如下結構的方式適當?shù)剡x擇第一氧化物半導體膜199a、第二氧化物半導體膜19%及第三氧化物半導體膜199c的材料，該結構是與第一氧化物半導體膜199a的傳導帶及第三氧化物半導體膜199c的傳導帶相比第二氧化物半導體膜19%的傳導帶離真空能級更深的阱結構。
[0301]此外，在氧化物半導體膜中第14族元素之一的硅或碳成為供體的供應源。由此，當硅或碳包含在氧化物半導體膜中時，氧化物半導體膜有可能成為η型化。由此，包含在各氧化物半導體膜中的硅的濃度及碳的濃度分別為3Χ IO1Vcm3以下，優(yōu)選為3Χ IO1Vcm3以下。尤其是，為了不在第二氧化物半導體膜19%中混入多量的第14族元素，優(yōu)選用第一氧化物半導體膜199a及第三氧化物半導體膜199c夾住成為載流子路徑的第二氧化物半導體膜199b或圍繞第二氧化物半導體膜199b。即，第一氧化物半導體膜199a及第三氧化物半導體膜199c也可以稱為阻擋膜，該阻擋膜防止在第二氧化物半導體膜19%中混入硅、碳等的第14族元素。
[0302]例如，也可以將第一氧化物半導體膜199a的原子數(shù)比設定為In:Ga =Zn = I:3:2，將第二氧化物半導體膜19%的原子數(shù)比設定為In:Ga =Zn = 3:1:2，將第三氧化物半導體膜199c的原子數(shù)比設定為In:Ga:Zn = 1:1:1。此外，第三氧化物半導體膜199c可以通過使用原子數(shù)比設定為In:Ga:Zn = 1:1:1的氧化物靶材的濺射法來形成。
[0303]或者，也可以采用層疊如下膜的三層結構:作為第一氧化物半導體膜199a使用將原子數(shù)比設定為In:Ga:Zn =1:3:2的氧化物半導體膜；作為第二氧化物半導體膜19%使用將原子數(shù)比設定為In:Ga:Zn = 1:1:1或In:Ga =Zn = I:3:2的氧化物半導體膜；以及作為第三氧化物半導體膜199c使用將原子數(shù)比設定為In:Ga =Zn = I:3:2的氧化物半導體膜。
[0304]由于第一氧化物半導體膜199a至第三氧化物半導體膜199c的構成元素相同，所以第二氧化物半導體膜199b與第一氧化物半導體膜199a之間的界面的缺陷能級(陷阱能級)很少。詳細地說，該缺陷能級(陷阱能級)比柵極絕緣膜127與第一氧化物半導體膜199a之間的界面的缺陷能級少。由此，如上所述通過層疊氧化物半導體膜，可以減少晶體管的隨時間的變化或因可靠性測試導致的閾值電壓的變動量。[0305]此外，通過以構成如下阱結構的方式適當?shù)剡x擇第一氧化物半導體膜199a、第二氧化物半導體膜199b及第三氧化物半導體膜199c的材料，該阱結構是與第一氧化物半導體膜199a的傳導帶及第三氧化物半導體膜199c的傳導帶相比第二氧化物半導體膜19%的傳導帶離真空能級更深的阱結構，可以提高晶體管的場效應遷移率，并可以減少晶體管的隨時間的變化或因可靠性測試導致的閾值電壓的變動量。
[0306]另外，也可以作為第一氧化物半導體膜199a至第三氧化物半導體膜199c應用結晶性不同的氧化物半導體。就是說，也可以采用適當?shù)亟M合單晶氧化物半導體、多晶氧化物半導體、非晶氧化物半導體及CAAC-OS的結構。此外，當?shù)谝谎趸锇雽w膜199a至第三氧化物半導體膜199c中的任一個使用非晶氧化物半導體時，可以緩和氧化物半導體膜的內部應力或外部應力，而降低晶體管的特性偏差。此外，可以減少晶體管的隨時間的變化或因可靠性測試導致的閾值電壓的變動量。
[0307]此外，優(yōu)選至少成為溝道形成區(qū)的第二氧化物半導體膜199b為CAAC-0S。另外，背溝道一側的氧化物半導體膜，即本實施方式中的第三氧化物半導體膜199c優(yōu)選為非晶或CAAC-0S。通過采用上述那樣的結構，可以減少晶體管的隨時間的變化或因可靠性測試導致的閾值電壓的變動量。
[0308]本實施方式所示的結構等可以與其他實施方式所示的結構適當?shù)亟M合而使用。
[0309]實施方式5
[0310]通過使用上述實施方式所例示的晶體管及電容元件可以制造具有顯示功能的半導體裝置(也稱為顯示裝置)。此外，通過將包括晶體管的驅動電路的一部分或全部與像素部一起形成在同一個襯底上，可以形成系統(tǒng)整合型面板(system-on-panel)。在本實施方式中，參照圖19A至圖21C說明使用上述實施方式所例示的晶體管的顯示裝置的例子。此外，圖20是示出沿圖19B中的M-N點劃線的截面結構的截面圖。此外，在圖20中關于像素部的結構只記載其一部分。
[0311]在圖19A中，以圍繞設置在第一襯底901上的像素部902的方式設置有密封劑905，并且使用第二襯底906進行密封。在圖19A中，在第一襯底901上的與由密封劑905圍繞的區(qū)域不同的區(qū)域中安裝有使用單晶半導體或多晶半導體形成在另行準備的襯底上的信號線驅動電路903及掃描線驅動電路904。此外，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位通過FPC (Flexible printed circuit:柔性印刷電路)918a、FPC918b供應。
[0312]在圖19B和圖19C中，以圍繞設置在第一襯底901上的像素部902和掃描線驅動電路904的方式設置有密封劑905。此外，在像素部902和掃描線驅動電路904上設置有第二襯底906。因此，像素部902及掃描線驅動電路904與顯示元件一起由第一襯底901、密封劑905以及第二襯底906密封。在圖19B和圖19C中，在第一襯底901上的與由密封劑905圍繞的區(qū)域不同的區(qū)域中安裝有使用單晶半導體或多晶半導體形成在另行準備的襯底上的信號線驅動電路903。在圖19B和圖19C中，供應到信號線驅動電路903、掃描線驅動電路904或者像素部902的各種信號及電位由FPC918供應。
[0313]此外，圖19B和圖19C示出另行形成信號線驅動電路903并且將其安裝到第一襯底901的例子，但是不局限于該結構。既可以另行形成掃描線驅動電路并進行安裝，又可以僅另行形成信號線驅動電路的一部分或者掃描線驅動電路的一部分并進行安裝。[0314]另外，對另行形成的驅動電路的連接方法沒有特別的限制，而可以采用COG (ChipOn Glass:玻璃覆晶封裝)方法、引線鍵合方法或者TAB (Tape Automated Bonding:卷帶式自動接合)方法等。圖19A是通過COG方法安裝信號線驅動電路903、掃描線驅動電路904的例子，圖19B是通過COG方法安裝信號線驅動電路903的例子，而圖19C是通過TAB方法安裝信號線驅動電路903的例子。
[0315]此外，顯示裝置包括顯示元件為密封狀態(tài)的面板和在該面板中安裝有包含控制器的IC等的|吳塊。
[0316]注意，本說明書中的顯示裝置是指圖像顯示裝置或顯示裝置。此外，也可以用作光源(包括照明裝置)代替顯示裝置。另外，顯示裝置還包括:安裝有諸如FPC或TCP的連接器的模塊；在TCP的端部設置有印刷線路板的模塊；或者通過COG方式將IC (集成電路)直接安裝到顯示元件的模塊。
[0317]此外，設置在第一襯底上的像素部及掃描線驅動電路具有多個晶體管，可以應用上述實施方式所示的晶體管。
[0318]作為設置在顯示裝置中的顯示元件，可以使用液晶元件(也稱為液晶顯示元件)、發(fā)光元件(也稱為發(fā)光顯示元件)。發(fā)光元件將由電流或電壓控制亮度的元件包括在其范疇內，具體而言，包括無機EL (Electro Luminescence:電致發(fā)光)元件、有機EL元件等。此夕卜，也可以應用電子墨水等由于電作用而改變對比度的顯示媒介。圖20示出作為顯示元件使用液晶元件的液晶顯示裝置的例子。
[0319]圖20所示的液晶顯示裝置是垂直電場方式的液晶顯示裝置。液晶顯示裝置包括連接端子電極915及端子電極916，連接端子電極915及端子電極916通過各向異性導電劑919電連接到FPC918所具有的端子。
[0320]連接端子電極915由與第一電極930相同的導電膜形成，并且，端子電極916由與晶體管910、晶體管911的源電極及漏電極相同的導電膜形成。
[0321]此外，設置在第一襯底901上的像素部902、掃描線驅動電路904包括多個晶體管，在圖20中示出像素部902所包括的晶體管910、掃描線驅動電路904所包括的晶體管911。在晶體管910及晶體管911上設置有相當于實施方式I所示的絕緣膜129、絕緣膜131及絕緣膜132的絕緣膜924。此外，在絕緣膜924上設置有相當于實施方式I所示的絕緣膜137的絕緣膜934。此外，絕緣膜923用作基底膜。
[0322]在本實施方式中，作為晶體管910可以應用上述實施方式I至實施方式3所示的設置在像素中的晶體管。作為晶體管911可以應用上述實施方式I至實施方式3所示的設置在掃描線驅動電路中的晶體管。另外，使用氧化物半導體膜927、絕緣膜924、絕緣膜934及第一電極930構成電容元件936。此外，氧化物半導體膜927通過電極928電連接于電容布線929。電極928使用與晶體管910、晶體管911的源電極及漏電極相同的材料及相同的工序形成。電容布線929使用與晶體管910、晶體管911的柵電極相同的材料及相同的工序形成。注意，這里作為電容元件936示出實施方式I所示的電容元件，但是，也可以適當?shù)厥褂闷渌麑嵤┓绞剿镜碾娙菰?br> [0323]設置在像素部902中的晶體管910與顯示元件電連接，而構成顯示面板。顯示元件只要能夠進行顯示就沒有特別的限制，而可以使用各種各樣的顯示元件。
[0324]作為顯示元件的液晶元件913包括第一電極930、第二電極931以及液晶層908。另外，以夾持液晶層908的方式設置有用作取向膜的絕緣膜932、絕緣膜933。此外，第二電極931設置在第二襯底906 —側，并且，第一電極930和第二電極931隔著液晶層908重疊。
[0325]關于對顯示元件施加電壓的第一電極及第二電極(也稱為像素電極、公共電極、對置電極等)，可以根據(jù)取出光的方向、設置電極的位置以及電極的圖案結構選擇透光性或反射性。
[0326]第一電極930及第二電極931可以適當?shù)厥褂门c實施方式I所示的像素電極121相同的材料。
[0327]此外，間隔物935是通過對絕緣膜選擇性地進行蝕刻而得到的柱狀間隔物，并且它是為控制第一電極930與第二電極931之間的間隔(單元間隙)而設置的。此外，也可以使用球狀間隔物。
[0328]當作為顯示元件使用液晶元件時，可以使用熱致液晶、低分子液晶、高分子液晶、高分子分散型液晶、鐵電液晶、反鐵電液晶等。上述液晶材料根據(jù)條件而呈現(xiàn)膽留相、近晶相、立方相、手征向列相、均質相等。
[0329]另外，也可以使用不使用取向膜的呈現(xiàn)藍相的液晶。藍相是液晶相中之一種，當使膽甾相液晶的溫度升高時，在即將由膽留相轉變成均質相之前呈現(xiàn)。由于藍相只出現(xiàn)在較窄的溫度范圍內，所以為了改善溫度范圍而將混合手性試劑的液晶組成物用于液晶層。此夕卜，取向膜由有機樹脂構成，由于有機樹脂包含氫或水等，所以有可能降低本發(fā)明的一個方式的半導體裝置的晶體管的電特性。于是，通過作為液晶層使用藍相，可以制造本發(fā)明的一個方式的半導體裝置而不使用有機樹脂，可以獲得可靠性高的半導體裝置。
[0330]第一襯底901和第二襯底906由密封劑925固定。作為密封劑925，可以使用熱固化樹脂或光固化樹脂等有機樹脂。另外，密封劑925接觸于絕緣膜924。此外，密封劑925相當于圖19A至圖19C所示的密封劑905。
[0331]密封劑925設置在絕緣膜924上。此外，絕緣膜934設置在密封劑925的內側。絕緣膜924的最上層是氮化絕緣膜，可以抑制從外部侵入氫或水等雜質。另一方面，絕緣膜934具有高透濕性。因此，將絕緣膜934設置在密封劑925的內側，在絕緣膜924上設置密封劑925，可以抑制從外部侵入氫或水等雜質，并可抑制晶體管910及晶體管911的電特性的變動。
[0332]此外，在液晶顯示裝置中，適當?shù)卦O置黑矩陣(遮光膜)、偏振構件、相位差構件、抗反射構件等的光學構件(光學襯底)等。例如，也可以使用利用偏振襯底以及相位差襯底的圓偏振光。此外，作為光源，也可以使用背光燈、側光燈等。
[0333]此外，由于晶體管容易被靜電等損壞，所以優(yōu)選設置用來保護驅動電路的保護電路。保護電路優(yōu)選使用非線性元件構成。
[0334]圖21A至圖21C示出在圖20所示的液晶顯示裝置中與將設置在襯底906上的第二電極931電連接的公共連接部(焊盤部)形成在襯底901上的例子。
[0335]公共連接部配置于與用來粘結襯底901和襯底906的密封劑重疊的位置，并且通過密封劑所包含的導電粒子與第二電極931電連接?；蛘?，在不與密封劑重疊的位置(注意，像素部以外的位置)設置公共連接部，并且，以與公共連接部重疊的方式將包含導電粒子的膏劑與密封劑另行設置，而與第二電極931電連接。
[0336]圖21A是公共連接部的截面圖，并相當于圖21B所示的俯視圖的1-J。[0337]公共電位線975設置在柵極絕緣膜922上并利用與圖21A和圖21B所示的晶體管910的源電極971或漏電極973相同的材料及工序制造。
[0338]此外，公共電位線975由絕緣膜924及絕緣膜934覆蓋，絕緣膜924及絕緣膜934在重疊于公共電位線975的位置上具有多個開口。該開口在與使晶體管910的源電極971或漏電極973與第一電極930連接的接觸孔相同的工序中制造。
[0339]此外，公共電位線975及公共電極977在開口中連接。公共電極977設置在絕緣膜934上，并使用與連接端子電極915、像素部的第一電極930相同的材料及工序制造。
[0340]如此，與像素部902的開關元件的制造工序共同地制造公共連接部。
[0341]公共電極977是與包括在密封劑中的導電粒子接觸的電極，并與襯底906的第二電極931電連接。
[0342]此外，如圖21C所示，公共電位線985也可以使用與晶體管910的柵電極相同的材料及工序制造。
[0343]在圖21C所示的公共連接部中，公共電位線985設置在柵極絕緣膜922、絕緣膜924及絕緣膜934的下層，柵極絕緣膜922、絕緣膜924及絕緣膜934在重疊于公共電位線985的位置上具有多個開口。該開口在與使晶體管910的源電極971或漏電極973與第一電極930連接的接觸孔相同的工序中對絕緣膜924及絕緣膜934進行蝕刻之后，還對柵極絕緣膜922選擇性地進行蝕刻形成。
[0344]此外，公共電位線985及公共電極987在開口中連接。公共電極987設置在絕緣膜924上，并使用與連接端子電極915、像素部的第一電極930相同的材料及工序制造。
[0345]如上所述，通過應用上述實施方式所示的晶體管及電容元件，可以提供提高了開口率且具有增大了電荷容量的電容元件的半導體裝置。其結果是，可以獲得顯示質量優(yōu)良的半導體裝置。
[0346]另外，由于包括在晶體管中的使用氧化物半導體形成的半導體膜的氧缺陷得到減少并且氫等雜質被減少，因此本發(fā)明的一個方式的半導體裝置成為具有良好的電特性的半導體裝置。
[0347]另外，本實施方式所述的結構等可以適當?shù)嘏c其它實施方式所述的結構等組合使用。
[0348]實施方式6
[0349]本發(fā)明的一個方式的半導體裝置可以應用于各種電子設備(也包括游戲機)。作為電子設備，可以舉出電視裝置(也稱為電視或電視接收機)、用于計算機等的顯示器、數(shù)碼相機、數(shù)碼攝像機、數(shù)碼相框、移動電話機、便攜式游戲機、便攜式信息終端、聲音再現(xiàn)裝置、游戲機(彈珠機(pachinko machine)或投幣機(slot machine)等)、框體游戲機。圖22A至圖22C不出上述電子設備的一個例子。
[0350]圖22A示出具有顯示部的桌子9000。在桌子9000中，框體9001組裝有顯示部9003，利用顯示部9003可以顯示映像。另外，示出利用四個桌腿9002支撐框體9001的結構。另外，框體9001具有用于供應電力的電源供應線9005。
[0351]可以將上述實施方式中任一個所示的半導體裝置用于顯示部9003。由此可以提高顯示部9003的顯示質量。
[0352]顯示部9003具有觸屏輸入功能，通過用手指等按觸顯示于桌子9000的顯示部9003中的顯示按鈕9004來可以進行屏面操作或信息輸入，并且桌子9000也可以用作如下控制裝置，即通過使其具有能夠與其他家電產品進行通信的功能或能夠控制其他家電產品的功能，而通過屏面操作控制其他家電產品。例如，通過使用具有圖像傳感器功能的半導體裝置，可以使顯示部9003具有觸屏輸入功能。
[0353]另外，利用設置于框體9001的鉸鏈也可以將顯示部9003的屏面以垂直于地板的方式立起來，從而也可以將桌子用作電視裝置。雖然當在小房間里設置大屏面的電視裝置時自由使用的空間變小，但是若在桌子內安裝有顯示部則可以有效地利用房間的空間。
[0354]圖22B示出電視裝置9100。在電視裝置9100中，框體9101組裝有顯示部9103，并且利用顯示部9103可以顯示映像。此外，在此示出利用支架9105支撐框體9101的結構。
[0355]通過利用框體9101所具備的操作開關、另外提供的遙控操作機9110，可以進行電視裝置9100的操作。通過利用遙控操作機9110所具備的操作鍵9109，可以進行頻道及音量的操作，并可以對在顯示部9103上顯示的映像進行操作。此外，也可以采用在遙控操作機9110中設置顯示從該遙控操作機9110輸出的信息的顯示部9107的結構。
[0356]圖22B所示的電視裝置9100具備接收機及調制解調器等。電視裝置9100可以利用接收機接收一般的電視廣播。再者，電視裝置9100通過調制解調器連接到有線或無線方式的通信網(wǎng)絡，也可以進行單向(從發(fā)送者到接收者)或雙向(發(fā)送者和接收者之間或接收者之間等)的信息通信。
[0357]可以將上述實施方式中任一個所示的半導體裝置用于顯示部9103、9107。由此可以提高電視裝置的顯示質量。
[0358]圖22C示出計算機9200，該計算機包括主體9201、框體9202、顯示部9203、鍵盤9204、外部連接端口 9205、指向裝置9206等。
[0359]可以將上述實施方式中任一個所示的半導體裝置用于顯示部9203。由此可以提高計算機9200的顯示質量。
[0360]圖23A和圖23B是能夠折疊的平板終端。圖23A是打開的狀態(tài)，并且平板終端包括框體9630、顯示部9631a、顯示部9631b、顯示模式切換開關9034、電源開關9035、省電模式切換開關9036、卡子9033以及操作開關9038。
[0361]可以將上述實施方式中任一個所示的半導體裝置用于顯示部9631a、9631b。由此可以提高平板終端的顯示質量。
[0362]在顯示部9631a中，可以將其一部分用作觸摸屏的區(qū)域9632a，并且可以通過按觸所顯示的操作鍵9638來輸入數(shù)據(jù)。此外，作為一個例子在此示出:顯示部9631a的一半只具有顯示的功能，并且另一半具有觸摸屏的功能，但是不局限于該結構。也可以采用顯示部9631a的全部區(qū)域具有觸摸屏的功能的結構。例如，可以使顯示部9631a的整個面顯示鍵盤按鈕來將其用作觸摸屏，并且將顯示部9631b用作顯示屏面。
[0363]此外，顯示部9631b也與顯示部9631a同樣，可以將其一部分用作觸摸屏的區(qū)域9632b。此外，通過使用手指或觸屏筆等按觸觸摸屏的顯示鍵盤顯示切換按鈕9639的位置，可以在顯示部9631b顯示鍵盤按鈕。
[0364]此外，也可以對觸摸屏的區(qū)域9632a和觸摸屏的區(qū)域9632b同時進行按觸輸入。
[0365]另外，顯示模式切換開關9034能夠進行豎屏顯示和橫屏顯示等顯示的方向的切換以及黑白顯示或彩色顯示等的切換等。根據(jù)內置于平板終端中的光傳感器所檢測的使用時的外光的光量，省電模式切換開關9036可以將顯示的亮度設定為最適合的亮度。平板終端除了光傳感器以外還可以內置陀螺儀和加速度傳感器等檢測傾斜度的傳感器等的其他檢測裝置。
[0366]此外，圖23A示出顯示部9631b的顯示面積與顯示部9631a的顯示面積相同的例子，但是不局限于此，一方的尺寸和另一方的尺寸可以不同，并且它們的顯示質量也可以不同。例如顯示部9631a和顯示部9631b中的一方可以進行比另一方更高精細的顯示。
[0367]圖23B是合上的狀態(tài)，并且平板終端包括框體9630、太陽能電池9633、充放電控制電路9634。此外，在圖23B中，作為充放電控制電路9634的一個例子示出具有電池9635和D⑶C轉換器9636的結構。
[0368]此外，平板終端可以折疊，因此不使用時可以合上框體9630。因此，可以保護顯示部9631a和顯示部9631b，而可以提供一種具有良好的耐久性且從長期使用的觀點來看具有良好的可靠性的平板終端。
[0369]此外，圖23A和圖23B所示的平板終端還可以具有如下功能:顯示各種各樣的信息(靜態(tài)圖像、動態(tài)圖像、文字圖像等)；將日歷、日期或時刻等顯示在顯示部上；對顯示在顯示部上的信息進行操作或編輯的觸摸輸入；通過各種各樣的軟件(程序)控制處理等。
[0370]通過利用安裝在平板終端的表面上的太陽能電池9633，可以將電力供應到觸摸屏、顯示部或圖像信號處理部等。注意，太陽能電池9633可以設置在框體9630的一面或兩面，因此可以進行高效的電池9635的充電。另外，當作為電池9635使用鋰離子電池時，有可以實現(xiàn)小型化等的優(yōu)點。
[0371]另外，參照圖23C所示的方框圖對圖23B所示的充放電控制電路9634的結構和工作進行說明。圖23C示出太陽能電池9633、電池9635、D⑶C轉換器9636、轉換器9637、開關SWl至SW3以及顯示部9631，電池9635、DCDC轉換器9636、轉換器9637、開關SWl至SW3對應于圖23B所示的充放電控制電路9634。
[0372]首先，說明在利用外光使太陽能電池9633發(fā)電時的工作的例子。使用D⑶C轉換器9636對太陽能電池9633所產生的電力進行升壓或降壓以使它成為用來對電池9635進行充電的電壓。并且，當利用來自太陽能電池的電力使顯示部9631工作時使開關SWl導通，并且，利用轉換器9637將其升壓或降壓到顯示部9631所需要的電壓。另外，當不進行顯示部9631中的顯示時，可以采用使SWl截止且使SW2導通來對電池9635進行充電的結構。
[0373]注意，作為發(fā)電單元的一個例子示出太陽能電池9633，但是不局限于此，也可以使用壓電元件(piezoelectric element)或熱電轉換元件(拍耳帖元件(Peltier element))等其他發(fā)電單元進行電池9635的充電。例如，也可以使用以無線(不接觸)的方式能夠收發(fā)電力來進行充電的無線電力傳輸模塊或組合其他充電方法進行充電。
[0374]本實施方式所示的結構等可以與其他實施方式所示的結構適當?shù)亟M合而實施。
[0375]實施例1
[0376]在本實施例中，參照圖24A至圖24D及圖25說明氧化物半導體膜及多層膜的電阻。
[0377]首先，參照圖24A至圖24D說明樣品的結構。
[0378]圖24A是樣品I至樣品4的俯視圖，圖24B、圖24C及圖24D示出點劃線A1-A2的截面圖。此外，由于樣品I至樣品4的俯視圖相同但截面的疊層結構不同，所以截面圖不同。圖24B示出樣品I的截面圖，圖24C示出樣品2的截面圖，圖24D示出樣品3及樣品4的截面圖。
[0379]在樣品I中，在玻璃襯底1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成氧化物半導體膜1905。此外，由用作電極的導電膜1907、1909覆蓋氧化物半導體膜1905的兩端，由絕緣膜1910、1911覆蓋氧化物半導體膜1905及導電膜1907、1909。另外，在絕緣膜1910、1911中設置有開口部1913、1915，在該開口部露出導電膜 1907、1909。
[0380]在樣品2中，在玻璃襯底1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成氧化物半導體膜1905。此外，由用作電極的導電膜1907、1909覆蓋氧化物半導體膜1905的兩端，由絕緣膜1911覆蓋氧化物半導體膜1905及導電膜1907、1909。另外，在絕緣膜1911中設置有開口部1917、1919，在該開口部露出導電膜1907、1909。
[0381]在樣品3及樣品4中，在玻璃襯底1901上形成絕緣膜1903，在絕緣膜1903上形成絕緣膜1904，在絕緣膜1904上形成多層膜1906。此外，由用作電極的導電膜1907、1909覆蓋多層膜1906的兩端，由絕緣膜1911覆蓋多層膜1906及導電膜1907、1909。另外，在絕緣膜1911中設置有開口部1917、1919，在該開口部露出導電膜1907、1909。
[0382]像這樣，樣品I至樣品4的不同之處是接觸于氧化物半導體膜1905或多層膜1906上的絕緣膜的結構。在樣品I中，氧化物半導體膜1905與絕緣膜1910接觸，在樣品2中，氧化物半導體膜1905與絕緣膜1911接觸，在樣品3及樣品4中，多層膜1906與絕緣膜1911接觸。
[0383]接著，說明各樣品的制造方法。
[0384]首先，說明樣品I的制造方法。
[0385]作為絕緣膜1903，通過等離子體CVD法在玻璃襯底1901上形成厚度為400nm的氮
化娃膜。
[0386]接著，作為絕緣膜1904，通過等離子體CVD法在絕緣膜1903上形成厚度為50nm的
氧氮化硅膜。
[0387]接著,作為氧化物半導體膜1905,通過派射法使用金屬氧化物祀材(In:Ga:Zn =1:1:1)在絕緣膜1904上形成厚度為35nm的IGZO膜。然后，使用通過光刻工序形成的掩模進行蝕刻處理來形成氧化物半導體膜1905。
[0388]接著，通過濺射法在絕緣膜1903及氧化物半導體膜1905上依次層疊厚度為50nm的鎢膜、厚度為400nm的鋁膜及厚度為IOOnm的鈦膜，然后使用通過光刻工序形成的掩模進行蝕刻處理，來形成導電膜1907及導電膜1909。
[0389]接著，作為絕緣膜1910，通過等離子體CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化硅膜，然后在氮及氧的混合氣氛下以350°C進行I小時的加熱處理。
[0390]接著，作為絕緣膜1911，通過等離子體CVD法在絕緣膜1910上形成厚度為50nm的
氮化硅膜。
[0391]接著，在絕緣膜1911上設置通過光刻工序形成的掩模，然后進行蝕刻處理，來形成絕緣膜1910、絕緣膜1911中的開口部1913、1915。
[0392]通過上述工序制造樣品I。[0393]接著，說明樣品2的制造方法。
[0394]作為絕緣膜1910，通過等離子體CVD法在樣品I的絕緣膜1903、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化硅膜，然后在氮及氧的混合氣氛下以350°C進行I小時的加熱處理。然后去除絕緣膜1910。
[0395]接著，作為絕緣膜1911，通過等離子體CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為50nm的氮化硅膜。
[0396]接著，在絕緣膜1911上設置通過光刻工序形成的掩模，然后進行蝕刻處理，來在絕緣膜1911中形成開口部1917、1919。
[0397]通過上述工序制造樣品2。
[0398]接著，說明樣品3的制造方法。
[0399]樣品3使用多層膜1906代替樣品2的氧化物半導體膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In:Ga =Zn = I:3:2)通過濺射法形成厚度為IOnm的IGZO膜，接著使用金屬氧化物靶材(In:Ga:Zn = I:1:1)通過濺射法形成厚度為IOnm的IGZO膜，使用金屬氧化物靶材(In:Ga =Zn = I:3:2)通過濺射法形成厚度為IOnm的IGZO膜。然后，使用通過光刻工序形成的掩模進行蝕刻處理，來形成多層膜1906。
[0400]通過上述工序制造樣品3。
[0401 ] 接著，說明樣品4的制造方法。
[0402]樣品4使用多層膜1906代替樣品2的氧化物半導體膜1905。此外，對樣品4與樣品3進行比較時構成多層膜1906的IGZO膜的厚度彼此不同。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In:Ga =Zn = I:3:2)通過濺射法形成厚度為20nm的IGZO膜，接著使用金屬氧化物靶材(In:Ga:Zn = I:1:1)通過濺射法形成厚度為15nm的IGZO膜，使用金屬氧化物靶材(In:Ga =Zn = I:3:2)通過濺射法形成厚度為IOnm的IGZO膜。然后，使用通過光刻工序形成的掩模進行蝕刻處理，來形成多層膜1906。
[0403]通過上述工序制造樣品4。
[0404]接著，對設置在樣品I至樣品4中的氧化物半導體膜1905及多層膜1906的薄層電阻進行測量。在樣品I中，將探針接觸于開口部1913及開口部1915，對氧化物半導體膜1905的薄層電阻進行測量。此外，在樣品2至樣品4中，將探針接觸于開口部1917及開口部1919，對氧化物半導體膜1905及多層膜1906的薄層電阻進行測量。此外，在樣品I至樣品4的氧化物半導體膜1905及多層膜1906中，導電膜1907與導電膜1909對置的寬度為1mm，導電膜1907與導電膜1909之間的距離為10 μ m。此外，在樣品I至樣品4中，導電膜1907為接地電位，對導電膜1909施加IV。
[0405]圖25示出樣品I至樣品4的薄層電阻。
[0406]樣品I的薄層電阻大約為1X10UQ/S.q.。樣品2的薄層電阻為2620 Ω/s.q.。樣品3的薄層電阻為4410 Ω/s.q.。另外，樣品4的薄層電阻為2930 Ω/s.q.。
[0407]像這樣，接觸于氧化物半導體膜1905及多層膜1906的絕緣膜的不同，氧化物半導體膜1905及多層膜1906的薄層電阻不同。
[0408]另外，當將上述樣品I至樣品4的薄層電阻換算為電阻率時，樣品I為
3.9 X IO5Qcm,樣品 2 為 9.3Χ10-3Ωαιι，樣品 3 為 1.3Χ10-2Ωαιι，樣品 4 為 1.3Χ10-2Ωαιι。
`[0409]在樣品I中，在氧化物半導體膜1905上且與其接觸地形成有用于絕緣膜1910的氧氮化硅膜，與用于絕緣膜1911的氮化硅膜離開地形成。另一方面，在樣品2至樣品4中，在氧化物半導體膜1905及多層膜1906上且與其接觸地形成有用于絕緣膜1911的氮化硅膜。像這樣，通過氧化物半導體膜1905及多層膜1906與用于絕緣膜1911的氮化硅膜接觸地設置，在氧化物半導體膜1905及多層膜1906中形成缺陷，典型地形成氧缺陷，并且包含在該氮化硅膜中的氫移動或擴散到氧化物半導體膜1905及多層膜1906。其結果是提高氧化物半導體膜1905及多層膜1906的導電性。
[0410]例如，當作為晶體管的溝道形成區(qū)使用氧化物半導體膜時，如樣品I所示優(yōu)選與氧化物半導體膜接觸地設置氧氮化硅膜。此外，作為用于電容元件的電極的具有透光性的導電膜，如樣品2至樣品4所示，優(yōu)選與氧化物半導體膜或多層膜接觸地設置氮化硅膜。通過使用這種結構，即使在同一工序中形成用于晶體管的溝道形成區(qū)的氧化物半導體膜或多層膜以及用于電容元件的電極的氧化物半導體膜或多層膜，也可以改變氧化物半導體膜及多層膜的電阻率。
[0411]接著，在樣品2及樣品3中，對保存在高溫度且高濕度的環(huán)境下的樣品的薄層電阻值進行測量。以下說明這里所使用的各樣品的條件。此外，這里，在一部分的條件中，使用與樣品2及樣品3不同的條件。由此，將樣品2與樣品3的結構相同但制造條件不同的樣品分別稱為樣品2a及樣品3a。
[0412]首先，說明樣品2a的制造方法。
[0413]在玻璃襯底1901上形成絕緣膜1903及絕緣膜1904。
[0414]作為氧化物半導體膜1905，通過濺射法使用金屬氧化物靶材(In:Ga =Zn = I:1:I)在絕緣膜1904上形成厚度為35nm的IGZO膜。然后，在使用通過光刻工序形成的掩模進行蝕刻處理之后，以350°C或450°C進行加熱處理，來形成氧化物半導體膜1905。
[0415]通過濺射法在絕緣膜1903及氧化物半導體膜1905上依次層疊厚度為50nm的鈦膜及厚度為400nm的銅膜，然后使用通過光刻工序形成的掩模進行蝕刻處理，來形成導電膜1907及導電膜1909。
[0416]接著，作為絕緣膜1910，通過等離子體CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為450nm的氧氮化硅膜，然后在氮及氧的混合氣氛下以350°C進行I小時的加熱處理。
[0417]接著，作為絕緣膜1911，通過等離子體CVD法在絕緣膜1904、氧化物半導體膜1905、導電膜1907及導電膜1909上形成厚度為50nm的氮化硅膜。此外，將氮化硅膜的成膜溫度設定為220°C或350°C。
[0418]接著，在絕緣膜1911上設置通過光刻工序形成的掩模，然后進行蝕刻處理，來在絕緣膜1910及絕緣膜1911中形成開口部1913、1915。
[0419]通過上述工序制造樣品2a。
[0420]接著，說明樣品3a的制造方法。
[0421]在樣品3a中使用多層膜1906代替樣品2a的氧化物半導體膜1905。作為多層膜1906，在絕緣膜1904上使用金屬氧化物靶材(In:Ga =Zn = I:1:1)通過濺射法形成厚度為IOnm的IGZO膜，接著使用金屬氧化物靶材(In:Ga =Zn = I:3:2)通過濺射法形成厚度為IOnm的IGZO膜。然后，在使用通過光刻工序形成的掩模進行蝕刻處理之后，以350°C或450°C進行加熱處理，來形成多層膜1906。[0422]通過上述工序制造樣品3a。
[0423]接著，對設置在樣品2a及樣品3a中的氧化物半導體膜1905及多層膜1906的薄層電阻進行測量。在樣品2a及樣品3a中，將探針接觸于開口部1917及開口部1919，測量氧化物半導體膜1905及多層膜1906的薄層電阻。此外，在樣品2a及樣品3a的氧化物半導體膜1905及多層膜1906中，導電膜1907與導電膜1909對置的寬度為1.5mm，導電膜1907與導電膜1909之間的距離為10 μ m。此外，在樣品2a及樣品3a中，導電膜1907為接地電位，對導電膜1909施加IV。此外，在溫度為60°C且濕度為95%的氣氛下，在保存樣品2a及樣品3a60個小時及130個小時之后，測量各樣品的薄層電阻值。
[0424]圖29示出樣品2a及樣品3a的薄層電阻值。此外，在圖29中，實線示出在各樣品中作為絕緣膜1910形成的氮化硅膜的成膜溫度為220°C，虛線示出成膜溫度為350°C。另夕卜，黑標記示出在各樣品中在形成氧化物半導體膜1905或多層膜1906之后以350°C進行加熱處理，白標記示出在形成氧化物半導體膜1905或多層膜1906之后以450°C進行加熱處理。圓形標記示出各樣品具有氧化物半導體膜1905，即樣品2a。三角標記示出各樣品具有多層膜1906，即樣品3a。此外，在圖29中不示出在形成多層膜1906之后以350°C進行加熱的樣品3a的測量結果，即黑三角標記。
[0425]從圖29可知樣品2a及樣品3a的薄層電阻值低，作為電容元件的電極滿足優(yōu)選的薄層電阻值，即0.2 Ω /s.q.以下。此外，可知樣品2a及樣品3a的薄層電阻值的時間變動量少。如上所述，由于在高溫度且高濕度的環(huán)境下接觸于氮化硅膜的氧化物半導體膜或多層膜的薄層電阻值的變動量少，所以可以用于用作電容元件的電極的具有透光性的導電膜。
[0426]接著，圖30示出在樣品2a及樣品3a中將襯底溫度設定為25°C、60°C及150°C，測量各個薄層電阻值的結果。此外，這里，作為樣品2a及樣品3a使用如下方法形成的樣品，作為絕緣膜1910形成的氮化硅膜的成膜溫度為220°C，在形成氧化物半導體膜1905或多層膜1906之后，以350°C進行加熱處理。黑圓形標記示出樣品2a的測量結果,黑三角標記示出樣品3a的測量結果。
[0427]從圖30可知，即使使襯底溫度升高氧化物半導體膜1905及多層膜1906的薄層電阻值也不變動。即，接觸于氮化硅膜的氧化物半導體膜或多層膜也可以稱為簡并半導體。由于接觸于氮化硅膜的氧化物半導體膜或多層膜即使襯底溫度變化薄層電阻值的變動也少，所以可以用于用作電容元件的電極的具有透光性的導電膜。
[0428]本實施例所示的結構可以與其他實施方式或實施例所示的結構適當?shù)亟M合而實施。
[0429]實施例2
[0430]在本實施例中，參照圖26A及圖26B說明氧化物半導體膜及形成在氧化物半導體膜上的絕緣膜的雜質分析。
[0431]在本實施例中，作為用于雜質分析的樣品，制造兩種樣品(以下稱為樣品5及樣品6)。
[0432]首先，以下示出樣品5的制造方法。
[0433]在樣品5中，在玻璃襯底上形成IGZO膜，然后形成氮化硅膜。然后，在氮氣氛下以450°C進行I個小時的熱處理，接著在氮及氧的混合氣體氣氛(氮=80%，氧=20%)下以450°C進行I個小時的熱處理。[0434]此外，作為IGZO膜的成膜條件采用如下條件來形成厚度為IOOnm的IGZO膜:通過派射法使用金屬氧化物祀材(In:Ga:Zn = 1:1:l);Ar/02 = 100/100sccm (O2 = 50%);壓力=0.6Pa ;成膜功率=5000W ;襯底溫度=170°C。
[0435]此外，作為氮化硅膜的成膜條件通過等離子體CVD法采用如下條件來形成厚度為IOOnm 的氮化硅膜:SiH4/N2/NH3 = 50/5000/100sccm ;壓力=IOOPa ;成膜功率=IOOOff ;襯底溫度=220°C。
[0436]下面，以下示出樣品6的制造方法。
[0437]在玻璃襯底上形成IGZO膜，然后層疊形成氧氮化硅膜及氮化硅膜。然后，在氮氣氛下以450°C進行I個小時的熱處理，接著在氮及氧的混合氣體氣氛(氮=80%，氧=20% )下以450°C進行I個小時的熱處理。
[0438]此外，作為IGZO膜的成膜條件及氮化硅膜的成膜條件使用與樣品5相同的條件。此外，作為氧氮化硅膜的成膜條件通過等離子體CVD法采用如下條件來形成厚度為50nm的氧氮化娃膜:SiH4/N20 = 30/4000sccm ;壓力=40Pa ;成膜功率=150W ;襯底溫度=220 V,然后通過等離子體CVD法采用如下條件來形成厚度為400nm的氧氮化硅膜:SiH4/N20 =160/4000sccm ;壓力=200Pa ;成膜功率=1500W ;襯底溫度=220°C。
[0439]圖26A及圖26B示出樣品5及樣品6的雜質分析結果。
[0440]另外，作為雜質分析，使用二次離子質譜分析法(SIMS:Secondary 1n MassSpectrometry),從圖26A及圖26A所示的箭頭的方向進行分析。S卩，從玻璃襯底一側進行測量。
[0441]此外，圖26A是通過樣品5的測量獲得的氫(H)的濃度分布。圖26B是通過樣品6的測量獲得的氫(H)的濃度分布
[0442]從圖26A可知IGZO膜中的氫(H)濃度為1.0X 102°atoms/cm3。此外，可知氮化硅膜中的氫(H)濃度為1.0X 1023atomS/Cm3。另外，從圖26B可知IGZO膜中的氫(H)濃度為
5.0X 1019atoms/cm3。此外，可知氧氮化娃膜中的氫(H)濃度為3.0X 1021atoms/cm3。
[0443]另外，已知:在SMS分析中，由于其測量原理而難以獲得樣品表面附近或與材質不同的膜之間的疊層界面附近的準確數(shù)據(jù)。因此，當使用SIMS來分析膜中的厚度方向上的氫(H)的分布時，采用在對象的膜所存在的范圍中沒有值的極端變動且可以獲得大致恒定的強度的區(qū)域中的平均值。
[0444]像這樣，通過改變接觸于IGZO膜的絕緣膜的結構，可確認到IGZO膜中的氫(H)濃度的差異。
[0445]例如，當作為晶體管的溝道形成區(qū)使用上述IGZO膜時，如樣品6所示優(yōu)選與IGZO膜接觸地設置氧氮化硅膜。此外，作為用于電容元件的電極的具有透光性的導電膜，如樣品5所示，優(yōu)選與IGZO膜接觸地設置氮化硅膜。通過使用這種結構，即使在同一工序中形成用于晶體管的溝道形成區(qū)的IGZO膜以及用于電容元件的電極的IGZO膜，也可以改變IGZO膜中的氫濃度。
[0446]實施例3
[0447]在本實施例中，參照圖27A至圖27C及圖28說明氧化物半導體膜及多層膜的缺陷量。
[0448]首先，說明樣品的結構。[0449]樣品7包括形成在石英襯底上的厚度為35nm的氧化物半導體膜及形成在氧化物半導體膜上的厚度為IOOnm的氮化絕緣膜。
[0450]樣品8及樣品9包括形成在石英襯底上的厚度為30nm的多層膜及形成在多層膜上的厚度為IOOnm的氮化絕緣膜。此外，樣品8的多層膜依次層疊有厚度為IOnm的第一IGZO膜、厚度為IOnm的第二 IGZO膜及厚度為IOnm的第三IGZO膜。此外，樣品9依次層疊有厚度為20nm的第一 IGZO膜、厚度為15nm的第二 IGZO膜及厚度為IOnm的第三IGZO膜。樣品8及樣品9與樣品7的不同之處在于包括多層膜代替氧化物半導體膜。
[0451]樣品10包括形成在石英襯底上的厚度為IOOnm的氧化物半導體膜、形成在氧化物半導體膜上的厚度為250nm的氧化絕緣膜及形成在氧化絕緣膜上的厚度為IOOnm的氮化絕緣膜。樣品10與樣品7至樣品9的不同之處在于氧化物半導體膜不接觸于氮化絕緣膜而接觸于氧化絕緣膜。
[0452]下面，說明各樣品的制造方法。
[0453]首先，說明樣品7的制造方法。
[0454]作為氧化物半導體膜，在石英襯底上形成厚度為35nm的IGZO膜。作為IGZO膜的成膜條件通過派射法采用如下條件:金屬氧化物祀材(In:Ga:Zn = 1:1:1) ；Ar/O2 =lOOsccm/lOOsccm (O2 = 50% );壓力=0.6Pa ;成膜功率=5000W ;襯底溫度=170°C。
[0455]接著，作為第一加熱處理在氮氣氛下以450°C進行I個小時的加熱處理，然后在氮及氧的混合氣體氣氛(氮=80%，氧=20%)以450°C進行I個小時的加熱處理。
[0456]接著，在氧化物半導體膜上作為氮化絕緣膜形成厚度為IOOnm的氮化硅膜。作為氮化硅膜的成膜條件，通過等離子體CVD法采用如下條件:SiH4/N2/NH3 =50/5000/100sccm ;壓力=IOOPa ;成膜功率=IOOOff ;襯底溫度=350°C。
[0457]接著，作為第二加熱處理在氮氣氛下以250°C進行I個小時的加熱處理。
[0458]通過上述工序制造樣品7。
[0459]下面，說明樣品8的制造方法。
[0460]在樣品8中形成多層膜代替樣品7的氧化物半導體膜。作為多層膜，通過濺射法在石英襯底上采用如下條件來形成厚度為IOnm的第一 IGZO膜:使用金屬氧化物靶材(In:Ga:Zn = I:3:2)；Ar/02 = 180/20sccm (O2 = 10%);壓力=0.6Pa ;成膜功率=5000W ;襯底溫度=25°C。接著，通過濺射法采用如下條件來形成厚度為IOnm的第二 IGZO膜:使用金屬氧化物革巴材(In:Ga:Zn = 1:1:l)；Ar/02 = 100/100sccm (O2 = 50%);壓力=0.6Pa ；成膜功率=5000W ;襯底溫度=170°C。接著，通過濺射法采用如下條件來形成厚度為IOnm的第三 IGZO 膜:使用金屬氧化物IE材(In:Ga:Zn = 1:3:2) ；Ar/02 = 180/20sccm (O2 =10%);壓力=0.6Pa;成膜功率=5000W;襯底溫度=25°C。
[0461]其他工序與樣品7相同。通過上述工序形成樣品8。
[0462]下面，說明樣品9的制造方法。
[0463]在樣品9中形成多層膜代替樣品7的氧化物半導體膜。作為多層膜，在石英襯底上使用與樣品8所示的第一 IGZO膜相同的條件形成厚度為20nm的第一 IGZO膜。接著，通過濺射法使用與樣品8所示的第二 IGZO膜相同的條件形成厚度為15nm的第二 IGZO膜。接著，使用樣品8所示的第三IGZO膜相同的條件形成厚度為IOnm的第二 IGZO膜。
[0464]其他工序與樣品7相同。通過上述工序形成樣品9。[0465]下面，說明樣品10的制造方法。
[0466]樣品10使用與樣品7相同的條件在石英襯底上形成厚度為IOOnm的氧化物半導體膜。
[0467]接著，使用與樣品7相同的條件進行第一加熱處理。
[0468]接著，在氧化物半導體膜上作為氧化絕緣膜形成厚度為50nm的第一氧氮化硅膜及厚度為200nm的第二氧氮化硅膜。這里，通過等離子體CVD法采用如下條件來形成厚度為50nm的第一氧氮化硅膜:
[0469]SiH4/N20 = 30/4000sccm ;壓力=40Pa ;成膜功率=150W ;襯底溫度=220°C，然后通過等離子體CVD法采用如下條件來形成厚度為200nm的第二氧氮化硅膜:SiH4/N20 =160/4000sccm ;壓力=200Pa ;成膜功率=1500W ;襯底溫度=220°C。另外，第二氧氮化娃膜是包含比滿足化學計量組成的氧多的氧的膜。
[0470]接著，使用與樣品7相同的條件在氧化絕緣膜上形成厚度為IOOnm的氮化硅膜。
[0471]接著，使用與樣品7相同的條件進行第二加熱處理。
[0472]通過上述工序形成樣品10。
[0473]下面，對樣品7至樣品10進行ESR測量。通過ESR測量，可以在規(guī)定的溫度下，從產生微波的吸收的磁場的值(Htl)用算式g=h V/β Htl來算出參數(shù)g值。注意，V是微波的頻率。h是普朗克常數(shù)，β是玻爾磁子(Bohr magneton),都是常數(shù)。
[0474]在此，以下述條件進行ESR測量。將測量溫度設定為室溫(25°C)，將8.92GHz的高頻功率(微波功率)設定為20mW，并且將磁場的方向設定為與所制造的樣品的膜表面平行的方向。
[0475]圖27A至圖27C示出通過對樣品7至樣品9所包括的氧化物半導體膜及多層膜進行ESR測量而得到的一次微分曲線。圖27A示出樣品7的測量結果，圖27B示出樣品8的測量結果，圖27C示出樣品9的測量結果。
[0476]圖28示出通過對樣品10所包括的氧化物半導體膜進行ESR測量而得到的一次微分曲線。
[0477]在圖27A至圖27C中，當樣品7的g值為1.93時檢測出起因于氧化物半導體膜中的缺陷的具有對稱性的信號。當樣品8及樣品9的g值為1.95時檢測出起因于多層膜中的缺陷的具有對稱性的信號。樣品7的g值為1.93時的自旋密度為2.5X1019spins/cm3,樣品8的g值為1.93及1.95時的自旋密度的總和為1.6X 1019spins/cm3，樣品9的g值為
1.93及1.95時的自旋密度的總和為2.3X 1019spins/cm3。即，可知氧化物半導體膜及多層膜包括缺陷。此外，作為氧化物半導體膜及多層膜的缺陷的一個例子有氧缺陷。
[0478]在圖28中，樣品10與樣品7的氧化物半導體膜、樣品8及樣品9的多層膜相比，即使氧化物半導體膜的厚度厚，也沒有檢測出起因于缺陷的具有對稱性的信號，換言之，檢測下限以下(在此，檢測下限為3.7X1016spins/cm3)o由此，不能檢測出氧化物半導體膜所包括的缺陷量。
[0479]當氧化物半導體膜或多層膜接觸于氮化絕緣膜、這里是通過等離子體CVD法形成的氮化硅膜時，在氧化物半導體膜或多層膜中形成缺陷，典型地形成氧缺陷。另一方面，當在氧化物半導體膜中設置氧化絕緣膜、這里是設置氧氮化硅膜時，包含在氧氮化硅膜中的過剩氧，即包含比滿足化學計量組成的氧多的氧擴散到氧化物半導體膜，由此不增加氧化物半導體膜中的缺陷。
[0480]如上所述，如樣品7至樣品9所示，接觸于氮化絕緣膜的氧化物半導體膜或多層膜的缺陷多，典型的是氧缺陷多，而導電性高，所以可以用作電容元件的電極。另一方面，如樣品10所示，接觸于氧化絕緣膜的氧化物半導體膜或多層膜的氧缺陷量少，而導電性低，所以可以用作晶體管的溝道形成區(qū)。
[0481]這里，以下說明接觸于氮化物絕緣膜的氧化物半導體膜及多層膜的電阻率降低的原因。
[0482]〈H的存在形態(tài)間的能量及穩(wěn)定性〉
[0483]首先，說明存在于氧化物半導體膜中的H的形態(tài)的能量差及穩(wěn)定性的計算結果。這里，作為氧化物半導體膜使用InGaZn04。
[0484]在用于計算的結構中，以InGaZnO4的六方晶的單位晶格在a軸及b軸方向上放大至兩倍的84原子塊體模型為基礎。
[0485]作為塊體模型，準備將與三個In原子及一個Zn原子鍵合的一個O原子置換為H原子的模型(參照圖31A)。此外，圖31B示出在圖31A中從c軸看InO層中的ab面時的圖。將去除與三個In原子及一個Zn原子鍵合的一個O原子的區(qū)域稱為氧缺陷Vo，在圖31A及圖31B中用虛線示出氧缺陷Vo。此外，將位于氧缺陷Vo中的H原子表示為VoH。
[0486]此外，在塊體模型中，去除與三個In原子及一個Zn原子鍵合的一個O原子，形成氧缺陷(Vo)。準備在該No附近對于ab面與一個Ga原子及兩個Zn原子鍵合的O原子鍵合于H原子的模型(參照圖31C)。此外，圖31D示出在圖31C中從c軸看InO層中的ab面的圖。在圖31C及圖31D中，以虛線示出氧缺陷Vo。另外，將包括氧缺陷Vo且包括在氧缺陷Vo附近對于ab面與一個Ga原子及兩個Zn原子鍵合的O原子鍵合于H原子的模型表示為Vo+H。
[0487]對上述兩個模型在固定晶格常數(shù)的情況下進行最優(yōu)化計算來算出總能量。注意，可說總能量值越小，其結構越穩(wěn)定。
[0488]在計算中使用第一原理計算軟件VASP (The Vienna Ab initio simulationpackage)o表1示出計算條件。
[0489][表 I]
[0490]
【權利要求】
1.一種半導體裝置，包括: 襯底； 所述襯底上的第一絕緣膜； 所述第一絕緣膜上的第二絕緣膜； 所述第二絕緣膜上的第三絕緣膜； 所述第三絕緣膜上的透光像素電極； 晶體管，包括: 柵電極； 所述柵電極上的所述第一絕緣膜；以及 所述第一絕緣膜上的重疊于所述柵電極的半導體膜，該半導體膜電連接于所述像素電極； 電容元件，包括: 所述第一絕緣膜上的用作第一電容電極的能夠導電的透光膜； 所述第一電容電極上的用作電容介電膜的所述第二絕緣膜的一部分及所述第三絕緣膜的一部分；以及 所述電容介電膜上的用作第二電容電極的所述像素電極， 其中，所述第二絕緣膜及所述第三絕緣膜覆蓋所述半導體膜。
2.根據(jù)權利要求1所述的半導體裝置， 其中所述第一絕緣膜包括通過使用含有硅的沉積氣體及氧化氣體的化學氣相沉積法形成的第一氧化絕緣膜， 并且所述第三絕緣膜是通過使用有機硅烷氣體的化學氣相沉積法形成的第二氧化絕緣膜。
3.根據(jù)權利要求1所述的半導體裝置， 其中在包括在所述第一電容電極與所述第二電容電極之間的區(qū)域中部分地蝕刻所述第一絕緣膜。
4.根據(jù)權利要求1所述的半導體裝置， 其中在包括在所述第一電容電極與所述第二電容電極之間的區(qū)域中部分地蝕刻所述第二絕緣膜。
5.根據(jù)權利要求1所述的半導體裝置， 其中所述第一電容電極及所述半導體膜由同一個膜形成。
6.根據(jù)權利要求1所述的半導體裝置， 其中所述第一電容電極及所述半導體膜由氧化物半導體膜形成。
7.根據(jù)權利要求1所述的半導體裝置， 其中所述第一電容電極及所述半導體膜由氧化物半導體膜形成， 并且所述第一電容電極的導電率比所述半導體膜的導電率高。
8.根據(jù)權利要求1所述的半導體裝置，還包括電容線， 其中所述能夠導電的透光膜包含半導體材料， 并且所述半導體裝置當使用時施加到所述電容線的電位始終比施加到所述像素電極的電位低所述電容元件的閾值電壓以上。
9.一種包括根據(jù)權利要求1所述半導體裝置的顯示裝置。
10.一種包括根據(jù)權利要求1所述半導體裝置的電子設備。
11.一種半導體裝置，包括: 襯底； 所述襯底上的第一絕緣膜； 所述第一絕緣膜上的第二絕緣膜； 所述第二絕緣膜上的第三絕緣膜； 所述第三絕緣膜上的透光像素電極； 晶體管，包括: 柵電極； 所述柵電極上的所述第一絕緣膜；以及 所述第一絕緣膜上的重疊于所述柵電極的金屬氧化物半導體膜，該金屬氧化物半導體膜電連接于所述像素電極； 電容元件，包括: 所述第一絕緣膜上的用作第一電容電極的能夠導電的透光膜； 所述第一電容電極上的用作電容介電膜的所述第二絕緣膜的一部分及所述第三絕緣膜的一部分；以及 所述電容介電膜上的用作第二電容電極的所述像素電極， 其中，所述金屬氧化物半導體膜及所述第一電容電極由同一個膜形成， 所述第一絕緣膜及所述第二絕緣膜分別包含直接接觸于所述金屬氧化物半導體膜的第一氧化絕緣膜及第二氧化絕緣膜， 并且，所述第二絕緣膜及所述第三絕緣膜覆蓋所述金屬氧化物半導體膜。
12.根據(jù)權利要求11所述的半導體裝置， 其中所述第一氧化絕緣膜通過使用含有硅的沉積氣體及氧化氣體的化學氣相沉積法形成， 并且所述第三絕緣膜是通過使用有機硅烷氣體的化學氣相沉積法形成的第三氧化絕緣膜。
13.根據(jù)權利要求11所述的半導體裝置， 其中所述第一絕緣膜包含所述第一氧化絕緣膜下的氮化絕緣膜， 并且所述第一電容電極接觸于所述氮化絕緣膜。
14.根據(jù)權利要求11所述的半導體裝置， 其中所述第二絕緣膜還包括所述第二氧化絕緣膜下的氮化絕緣膜。
15.根據(jù)權利要求11所述的半導體裝置， 其中所述第一電容電極及所述金屬氧化物半導體膜由氧化物半導體膜形成， 并且所述第一電容電極還包含濃度高于I X 1019atoms/cm3且I X 1022atoms/cm3以下的摻雜劑。
16.根據(jù)權利要求11所述的半導體裝置， 其中所述第一電容電極及所述金屬氧化物半導體膜由氧化物半導體膜形成， 并且所述第一電容電極的氮濃度比所述金屬氧化物半導體膜的氮濃度高。
17.根據(jù)權利要求11所述的半導體裝置， 其中所述第一電容電極及所述金屬氧化物半導體膜由氧化物半導體膜形成， 并且所述第一電容電極的氫濃度比所述金屬氧化物半導體膜的氫濃度高。
18.根據(jù)權利要求11所述的半導體裝置，還包括電容線， 其中所述能夠導電的透光膜包含半導體材料， 并且所述半導體裝置當使用時施加到所述電容線的電位始終比施加到所述像素電極的電位低所述電容元件的閾值電壓以上。
19.一種包括根據(jù)權利要求11所述半導體裝置的顯示裝置。
20.一種包括根據(jù)權利要求11所述半導體裝置的電子設備。
21.一種半導體裝置，包括: 襯底； 所述襯底上的第一絕緣膜； 所述第一絕緣膜上的第二絕緣膜； 所述第二絕緣膜上的第三絕緣膜； 所述第三絕緣膜上的透光像素電極； 晶體管，包括: 柵電極； 所述柵電極上的所述第一絕緣膜；以及 所述第一絕緣膜上的重疊于所述柵電極的金屬氧化物半導體膜，該金屬氧化物半導體膜電連接于所述像素電極； 電容元件，包括: 所述第一絕緣膜上的用作第一電容電極的能夠導電的透光膜； 所述第一電容電極上的用作電容介電膜的所述第二絕緣膜的一部分及所述第三絕緣膜的一部分；以及 所述電容介電膜上的用作第二電容電極的所述像素電極， 其中，所述金屬氧化物半導體膜及所述第一電容電極由同一個膜形成， 所述第一絕緣膜及所述第二絕緣膜分別包括直接接觸于所述金屬氧化物半導體膜的第一氧化絕緣膜及第二氧化絕緣膜， 所述第二絕緣膜還包括所述第二絕緣膜上的重疊于所述金屬氧化物半導體膜的氮化絕緣膜， 所述第一電容電極直接接觸于所述氮化絕緣膜， 并且，所述第二絕緣膜及所述第三絕緣膜覆蓋所述金屬氧化物半導體膜。
22.根據(jù)權利要求21所述的半導體裝置， 其中所述第一氧化絕緣膜通過使用含有硅的沉積氣體及氧化氣體的化學氣相沉積法形成， 并且所述第三絕緣膜是通過使用有機硅烷氣體的化學氣相沉積法形成的第三氧化絕緣膜。
23.根據(jù)權利要求21所述的半導體裝置， 其中所述第一絕緣膜包括所述第一氧化絕緣膜下的氮化絕緣膜，并且所述第一電容電極接觸于所述氮化絕緣膜。
24.根據(jù)權利要求21所述的半導體裝置， 其中所述第一電容電極及所述金屬氧化物半導體膜由氧化物半導體膜形成， 并且所述第一電容電極還包含濃度高于I X 1019atoms/cm3且I X 1022atoms/cm3以下的摻雜劑。
25.根據(jù)權利要求21所述的半導體裝置， 其中所述第一電容電極及所述金屬氧化物半導體膜由氧化物半導體膜形成， 并且所述第一電容電極的氮濃度比所述金屬氧化物半導體膜的氮濃度高。
26.根據(jù)權利要求21所述的半導體裝置， 其中所述第一電容電極及所述金屬氧化物半導體膜由氧化物半導體膜形成， 并且所述第一電容電極的氫濃度比所述金屬氧化物半導體膜的氫濃度高。
27.根據(jù)權利要求21所述的半導體裝置，還包括電容線， 其中所述能夠導電的透光膜包含半導體材料， 并且所述半導體裝置當使用時施加到所述電容線的電位始終比施加到所述像素電極的電位低所述電容元件的閾值電壓以上。
28.—種包括根據(jù)權利要 求21所述半導體裝置的顯示裝置。
29.—種包括根據(jù)權利要求21所述半導體裝置的電子設備。
【文檔編號】H01L27/12GK103681655SQ201310390927
【公開日】2014年3月26日 申請日期:2013年8月30日 優(yōu)先權日:2012年8月31日
【發(fā)明者】山崎舜平, 片山雅博, 佐藤亞美, 島行德 申請人:株式會社半導體能源研究所