具有溝槽通路的微電子封裝及其制造方法
【專利摘要】本發(fā)明涉及具有溝槽通路的微電子封裝及其制造方法。本發(fā)明提供包括至少一個溝槽通路(76)的微電子封裝(50)的實施例，以及用于制造這樣的微電子封裝的方法的實施例。在一個實施例中，該方法包括在具有多個接觸墊(58、60)的第一微電子器件(52)之上沉積介電層(74)的步驟，所述多個接觸墊(58、60)被所述介電層覆蓋。溝槽通路被形成于所述介電層內(nèi)以通過所述溝槽通路暴露所述多個接觸墊。所述溝槽通路被形成為包括在其中具有多個凹部的相對的細圓齒狀側(cè)壁(78)。然后，通過所述溝槽通路暴露出來的所述多個接觸墊被濺射蝕刻。多個互連線(96)在所述介電層上形成，所述多個互連線的每一個電耦合到所述多個接觸墊中的不同的一個。
【專利說明】具有溝槽通路的微電子封裝及其制造方法
【技術(shù)領(lǐng)域】
[0001]本發(fā)明的實施例總體上涉及微電子封裝，更具體地說，涉及具有改進的基于溝槽通路的互連結(jié)構(gòu)的微電子封裝及其制造方法。
【背景技術(shù)】
[0002]扇出型晶圓級封裝(“F0WLP”)處理常常需要在管芯封裝的表面上形成重分布層，其包括將一個或多個攜帶集成電路(“1C”)的半導體管芯嵌入到其中的模制的封裝主體。重分布層提供了在位于IC管芯上的接觸墊之間以及被形成在已完成的管芯封裝的表面之上的接觸部陣列(例如球柵陣列)之間的電互連。以這種方式，重分布層允許接觸墊具有相對緊的墊-墊間隔或間距，同時還提供了接觸部陣列可以在其上分布或扇出的相對大的表面區(qū)域。為了制作重分布層，一個或多個介電層或鈍化材料層最初被沉積到IC管芯之上并且覆蓋接觸墊。在一種傳統(tǒng)的方法中，單獨的通路蝕刻穿過介電層以暴露每一個接觸墊的一部分，金屬插腳或其它導體然后被形成在每一個通路內(nèi)以提供與接觸墊的歐姆接觸，然后，電路或互連線以與每一個導體接觸的方式形成。最近，已引入一種改進的方法，該方法中，被稱為“溝槽通路”的單個細長通路被形成為穿過覆蓋在上面的介電層同時暴露多個接觸墊，并且互連線也隨后被形成為延伸進入溝槽通路并且直接接觸位于其中的接觸墊。這種方法能夠以一種高效、可靠的方式在重分布層中制作細間距互連結(jié)構(gòu)。
【專利附圖】

【附圖說明】
[0003]本發(fā)明的至少一個例子將在下文中結(jié)合附圖來描述，其中相同的標號表不相同的元件，以及:
[0004]圖1是根據(jù)現(xiàn)有技術(shù)的教導制作的、包括溝槽通路的示例性微電子封裝(部分示出)的俯視透視圖；
[0005]圖2-20示出了根據(jù)本發(fā)明所描述的示例性制造方法的一個實施例制作的、包括在不同完成階段的細圓齒狀的溝槽通路的示例性微電子封裝；
[0006]圖21-25是示出根據(jù)本發(fā)明的其它示例性實施例的能夠使用細圓齒狀溝槽通路的不同平面幾何形狀的、部分完成的微電子封裝(只示出了其中的有限部分)的俯視圖；以及
[0007]圖26和圖27分別是根據(jù)本發(fā)明的另一個示例性實施例所示出的、具有橫向偏移的溝槽通路的部分完成的微電子封裝的俯視圖和橫截面視圖。
[0008]為了說明的簡便以及清晰，附圖中示出了構(gòu)造的一般方式，并且可能省略了對眾所周知的特征和技術(shù)的描繪、描述和詳述，以避免不必要地模糊在隨后的【具體實施方式】中所描述的本發(fā)明的示例性和非限定性的實施例。還應(yīng)當理解，除非另有說明，附圖中出現(xiàn)的特征或元件不一定按比例繪制。例如，附圖中的特定元件或區(qū)域的尺寸可以相對于其它元件或區(qū)域被夸大以提高對本發(fā)明實施例的理解。【具體實施方式】
[0009]以下的【具體實施方式】實際上僅僅是示例性的并且不希望限定本發(fā)明或本申請以及本發(fā)明的使用。在本發(fā)明中作為示例被描述的任何實現(xiàn)方式不一定被解釋為是比其它實現(xiàn)方式更優(yōu)選或更有利的。此外，也不希望被上文的【技術(shù)領(lǐng)域】、【背景技術(shù)】、或以下的【具體實施方式】中所給出的任何理論限定。
[0010]詞語“第一”、“第二”、“第三”、“第四”等如果出現(xiàn)在說明書以及隨后的權(quán)利要求書中的話，可以用于在相似元件之間進行區(qū)分，并且不一定用于指示特定次序或時間順序。因此，這些詞語可以被互換地使用并且本發(fā)明的實施例能夠按與本文所說明的或以其它方式描述的次序不同的次序來操作。此外，詞語“包括”、“包含”、“具有”等旨在涵蓋非排他性的包含關(guān)系，以使包括一系列要素的處理、方法、物件、或裝置不一定被限定于那些要素，而是可以包括其它沒有明確列出的或是這些處理、方法、物件、或裝置所固有的其它要素。本文中出現(xiàn)的詞語“耦合”被定義為以電氣或非電氣的方式直接或間接連接。此外，詞語“基本”以及“基本上”用于指示足以按實際的方式來完成所闡明的目的的特定特征或條件，并且較小的缺陷或變動(若有的話)對于所闡明的目的是不重要的。
[0011]如本文中所出現(xiàn)的術(shù)語“微電子器件”用于在廣義上指示以相對小的規(guī)模來制作并且可以以下面所描述的方式進行封裝的電子器件、元件或組件。微電子器件包括(但不限定于)形成于半導體管芯上的1C、微機電系統(tǒng)(“MEMS”)、無源電子組件、光學器件、以及其它能夠提供處理、存儲、感測、射頻、光學以及致動器功能的小規(guī)模電子器件，這里只列出幾個例子。術(shù)語“微電子封裝”表示包含至少一個(通常是兩個或多于兩個)可能會或可能不會被電互連的微電子器件的結(jié)構(gòu)或組裝。類似地，術(shù)語“系統(tǒng)級封裝”，或更簡單地說，“ SiP ”，用于指示包括兩個在結(jié)構(gòu)和/或功能上不同的微電子器件的微電子封裝。如在本文中進一步出現(xiàn)的，如先前所定義的，術(shù)語“接觸墊”用于指示導電元件或微電子器件的接觸
點。最后，短語“由......制造”、“由......形成”、以及類似的詞語和短語用來表示特定
結(jié)構(gòu)元件的至少一部分(例如接觸墊或管芯墊)包含指定的材料(例如鈀或金)作為主要成分；并且特定結(jié)構(gòu)元件不一定完全由指定的材料制造。
[0012]圖1是以部分完成的狀態(tài)示出并且根據(jù)現(xiàn)有技術(shù)的教導來制作的微電子封裝30的一部分的俯視圖(從一個略微傾斜或成角度的透視圖所示出的)。所示出的微電子封裝30的部分包括一個或多個介電材料層32,該介電材料層32已形成于集成電路管芯(在圖1中未示出)之上。IC管芯包括一行接觸墊34，接觸墊34中的幾個通過細長溝槽通路36穿過介電材料32而暴露出來?；ミB線38 (例如金屬跡線)形成于介電材料32之上并且延伸進入溝槽通路36直至接觸墊34。每一個互連線38與不同的接觸墊34接觸以提供與它的電力傳送；例如，互連線38可以將每一個接觸墊34電耦合到包括在稍后形成于微電子封裝30的上表面之上的接觸部陣列中的不同接觸部。通過以這種方式形成暴露多個對齊的接觸墊34的細長溝槽通路36，相比于其它常規(guī)的制造技術(shù)，可以實現(xiàn)相對狹窄的墊對墊間隔或細間距，在該常規(guī)的制造技術(shù)中形成多個分離的通路來暴露形成于每一個通路內(nèi)的每一個單獨的接觸墊和導體(例如金屬插塞)。關(guān)于適合于制作這種類型的基于細間距溝槽通路的互連結(jié)構(gòu)的示例性制造技術(shù)的進一步描述，可以在美國專利N0.7，528, 069B2中找到，該專利在2009年5月5日公告，標題為“FINE PITCH INTERCONNECT AND METHOD OFMAKING”，并且被轉(zhuǎn)讓給本申請的受讓人。[0013]在微電子封裝30的制作期間，可能期望濺射蝕刻接觸墊34的上表面以例如在溝槽通路36形成之后移除任何碎屑、氧化物、鈍化材料、或源于它們的其它污染物。接觸墊34往往由具有相對低的濺射率的鋁或類似的材料(即，在存在高能量濺射蝕刻的情況下相對耐受對接觸墊的去除或濺射的材料)形成。濺射蝕刻的參數(shù)可以因此被調(diào)整為相對強烈以確保完全移除接觸墊34的上表面上出現(xiàn)的任何污染物。本發(fā)明人已經(jīng)認識到需要同時處理一個或多個微電子封裝，其中每個微電子封裝包括多個微電子器件，每個微電子器件又包括通過溝槽通路而暴露出來的多個接觸墊。在某些情況下，接觸墊材料可能在微電子器件之間發(fā)生變化，以使一個微電子器件的接觸墊由耐受濺射蝕刻去除的第一材料(例如鋁)形成；而第二微電子器件的接觸墊由具有相對較高的濺射率并且在高能量濺蝕的情況下易于去除的不同的材料形成。具有相對高的濺射率并且可以形成第二微電子器件的一個或多個接觸墊的材料的非窮舉列表包括鈀、金、銅、錫、銀和鉛。結(jié)果，如果高能量濺射刻蝕同時在兩個器件上被執(zhí)行，來自第二微電子器件的不期望的大量接觸墊材料可能從接觸墊去除并且再沉積到溝槽通路的相對的側(cè)壁上。在形成分開的通路以單獨暴露每一個接觸墊的更傳統(tǒng)的互連結(jié)構(gòu)中，由于相鄰通路固有地通過間隔壁分隔并且由此不提供在相鄰墊之間延伸的連續(xù)表面，這種去除以及在通路側(cè)壁上的再沉積通常是可接受；然而，在基于通路溝槽的互連結(jié)構(gòu)的情況下，溝槽通路的相對的橫向側(cè)壁(在圖1中通過附圖標記“40”來表示)提供了在相鄰的墊34和互連線38之間延伸的連續(xù)表面。因此，如圖1中的虛線42所指示的那樣，并且在現(xiàn)有技術(shù)中還沒有認識到這個問題的情況下，墊材料在溝槽通路側(cè)壁40上的再沉積可能導致在相鄰的墊34和/或互連線38之間產(chǎn)生漏電路徑，從而對微電子封裝30的性能產(chǎn)生負面影響。雖然，可以調(diào)整濺射蝕刻的參數(shù)，從而使得在強烈濺射蝕刻的情況下易于去除的接觸墊材料的去除以及再沉積最小化，在從由不易受這類問題影響的材料制造的接觸墊中移除污染物的過程中，這通常會降低濺射刻蝕的效率。
[0014]作為非限定性例子，以下內(nèi)容描述了用于制作微電子封裝(例如系統(tǒng)級封裝)的制造方法的示例性實施例，該微電子封裝至少包括具有高密度的基于溝槽通路的互連結(jié)構(gòu)的微電子器件，其中即使當一個或多個接觸墊由易于濺射蝕刻去除的材料制造并且在制造處理期間執(zhí)行高能量濺射蝕刻的時候，也阻止不期望的漏電路徑的形成。在某些實施例中，這是通過將細圓齒狀、波狀或袋狀的側(cè)壁應(yīng)用于溝槽通路實現(xiàn)的，上述側(cè)壁破壞了通常由溝槽通路提供的連續(xù)表面，以防止再沉積到溝槽通路的側(cè)壁上的接觸墊材料在相鄰的接觸墊或互連線之間形成連續(xù)的泄漏路徑。此外，在細圓齒狀溝槽通路的側(cè)壁內(nèi)形成的凹部或袋狀結(jié)構(gòu)還可以通過允許從接觸墊去除更大比例的接觸墊材料粒子來避免在濺射蝕刻處理期間撞擊側(cè)壁，從而使沉積到側(cè)壁上的接觸墊材料的量最小化。下面結(jié)合圖2-25來描述，具有細圓齒狀側(cè)壁的溝槽通路以及適于形成這樣的細圓齒狀的溝槽通路的處理的例子。除此之外，或作為另選，將細圓齒形的平面形狀應(yīng)用于溝槽通路的側(cè)壁，可以在接觸墊和溝槽側(cè)壁下緣之間提供橫向余隙，以在高能量濺射蝕刻期間使沉積到側(cè)壁上的接觸墊材料的量進一步最小化，如下面結(jié)合圖26和27更加詳細地描述的那樣。
[0015]圖2是依照本發(fā)明的示例性和非限定性的實施例所示出的、部分完成的微電子封裝50的一部分的簡化截面圖。所示出的微電子封裝50的部分包括以并排的關(guān)系嵌入到在封裝主體56內(nèi)的第一微電子器件52和第二微電子器件54。在微電子器件52和54的功能或結(jié)構(gòu)不同的實施例中，微電子封裝50也可以被稱為“系統(tǒng)級封裝”。微電子器件52和54各自包括一行或多行接觸墊(在器件52和54采用IC管芯的形式的實施例中，通常也被稱為“面墊”或“管芯墊”)。例如，在每行中只有一個接觸墊在所示出的截面圖中可見的情況下，微電子器件52可以包括第一行接觸墊58和第二行接觸墊60，它們可能沿著基本上平行的軸延伸(以所示出的方向進入頁面)。類似地，微電子器件54可以包括第一行接觸墊62和第二行接觸墊64，它們同樣沿著基本上平行的軸延伸。如圖2中進一步示出的，微電子器件52和54通過封裝主體56的表面66 (在本文中被稱為“器件表面66” )暴露出來，以便包括在行58、60、62和64內(nèi)的接觸部從微電子封裝50的外部暴露出來。
[0016]雖然并非必要，封裝主體56通過利用重分配管芯封裝(RCP)制造處理來便利地制作。如果利用這種處理來制作，微電子器件50可以連接到多個其它微電子封裝(未示出)，這些微電子封裝在制造處理的這個階段被接合或互連為RCP器件板。在這些實施例中，RCP器件板可以按以下方式制作。首先，多個微電子器件(包括器件52和54)以一種期望的空間排列分布在支撐襯底或載體的表面上。還可以在定位微電子器件之前，將另一個脫離層應(yīng)用于或形成于載體的上表面之上。具有中心腔或穿過其中的開口的模具架被定位到載體之上或微電子器件陣列周圍。然后，例如氧化硅填充的環(huán)氧樹脂的密封劑，被分配到模具架的腔內(nèi)并且流到微電子器件上。足量的密封劑通常被分配到微電子器件之上以使密封劑流到器件的最上方或非接觸承載表面上。該密封劑然后可以例如通過爐內(nèi)硬化被固化，以得到嵌入了微電子器件的固體板主體。取決于選擇的密封劑，板主體可以是剛性的或彈性的。該板主體然后從載體脫離以顯露板主體的背面，器件通過該背面暴露出來；例如圖2中的器件表面66。如果需要的話，在板主體從載體脫離之前，板主體的正面可以被研磨或拋光以使器件板達到期望的厚度。在另選的實施例中，板主體可以通過利用其它已知制造技術(shù)(例如壓模和層壓處理)來制作。在下面描述的重分布層的制造和接觸部形成之后，RCP器件板稍后被切割以產(chǎn)生多個分立的微電子封裝。
[0017]—個或多個重分布層在部分完成的微電子封裝50的器件表面66之上構(gòu)建以提供包括在墊的行58、60、62和64內(nèi)的接觸墊與包括在后續(xù)制作的接觸部的形成中的相應(yīng)接觸部之間的電連接，這些相應(yīng)接觸部(例如，球柵陣列)在最上方的重分布層上制造。重分布層通常將包括至少一個介電材料層，在該介電材料層內(nèi)或在其上形成多個互連線?；ミB線可以被制造為金屬跡線，例如銅跡線；并且，在存在多個連續(xù)形成的重分布層的實施例中，互連線可以在不同層面中形成，并且通過被填充的通路、鍍敷的通路、金屬柱塞等來電連接。為了便于描述，下面主要描述如下方式，在該方式中多個互連線在器件表面66之上形成，并且與包括在微電子器件52的接觸墊行60內(nèi)的多個接觸墊進行歐姆接觸。然而，應(yīng)當認識到，類似的處理也同樣能夠被用來形成與包括在微電子器件52的接觸墊行58內(nèi)的接觸墊以及包括在微電子器件54的接觸墊行62和64內(nèi)的接觸墊進行歐姆接觸的互連線。下面描述的互連制造處理有利地同時針對包括在微電子器件52和微電子器件54兩者內(nèi)的接觸墊以及包括在可以被包括在封裝50內(nèi)的任何其它微電子器件內(nèi)的接觸墊執(zhí)行。此外，在部分完成的封裝50被接合到包括在預(yù)先切割的RCP器件板內(nèi)的多個其它部分完成的封裝的實施例中，下面的處理能夠針對包括在RCP器件板(所謂的“板級處理”)中的所有器件總體性地執(zhí)行，以提高制造效率和制作量。
[0018]圖3是微電子器件52的一部分的俯視圖；以及圖4是微電子器件52的一部分沿著圖3中的線4-4線的截面圖。為了提供參照系，在圖3和圖4中所示出的微電子器件52的部分總體上對應(yīng)于圖2中用虛線圓圈68標出的器件52的那部分。正如從圖3中最容易看到的，接觸部行60包括至少三個接觸部:接觸部60(a)、接觸部60(b)、接觸部60(c)。正如圖3中用橢圓形70所表示的，接觸部行60可以還包括多個附加的接觸部，為了簡潔，沒有示出它們。接觸墊60 (a)-(c)以及包括在接觸墊行60內(nèi)的其它任意接觸墊以基本線性的排列而被定位并且沿著縱軸72(圖3)以基本相同的間隔被隔開，但是并不需要總是如此。再次簡要地參照圖2，接觸墊行58、62和64還可以包括類似的線性分布的接觸墊組，這些接觸墊可以沿著基本平行于軸72的軸而間隔開。
[0019]正如上面所提到的，并共同地參照圖2至圖4，包括在接觸部行58、60、62和64內(nèi)的接觸部可以具有或可以不具有基本類似的形狀、尺寸、間距、和方向。然而，在某些實施例中，包括在接觸墊行60內(nèi)的接觸墊(也可能是包括在接觸墊行58內(nèi)的接觸墊)可以在至少一個顯著方面與包括在行62和64內(nèi)的接觸墊不同，S卩，至少一個(通常是所有的)包括在行60內(nèi)的接觸墊可以由與包括在行62和64內(nèi)的接觸墊不同的材料制造。特別地，至少一個(通常是所有的)包括在行60內(nèi)的接觸墊(圖2-4)可以由第一材料(例如，鈀、金、銅、錫、銀、或者鉛，優(yōu)選是鈀和金)制造，該第一材料當受到下文結(jié)合圖7和圖8所說明的強烈的濺射蝕刻時易于去除；而包括在行62和64內(nèi)的接觸墊(圖2)可以由第二材料(例如鋁)制造，該第二材料在這種高能量的濺射蝕刻的情況下不易被去除。出于這個原因，下面描述的制造處理的實施例中需要形成細圓齒狀溝槽通路以暴露包括在行60(如果適當?shù)脑?，也包括?8)內(nèi)的接觸墊，這在下面描述的濺射蝕刻處理期間，防止或至少使漏電路徑的形成最小化。雖然這種可能絕不會被排除，但在以下實施例中，細圓齒狀溝槽通路通常不需要在接觸墊行62和64互連期間制造，在該實施例中包括在接觸墊行62和64內(nèi)的接觸部由在下面描述的濺射蝕刻處理期間耐受去除的材料制造。
[0020]正如圖3和圖4所不出的,介電材料74接下來被沉積到微電子器件52的上表面之上。介電材料74可以作為一個或多個電絕緣層和/或鈍化材料層被沉積；然而，為了便于說明，介電材料74在圖3和圖4中被示為單層并且在下文被指示為單層。介電層74覆蓋包括在接觸部行60 (在圖3中由虛線所示出的)內(nèi)的接觸墊60 (a)-(C)。在一個實施例中，介電層74由利用旋轉(zhuǎn)涂覆技術(shù)沉積的有機聚合物(例如環(huán)氧樹脂)形成。在另一個實施例中，利用其它已知技術(shù)，各種其它電絕緣材料被沉積或者以其它方式被形成于微電子器件52的上表面之上。通過非限定性例子，介電層74可以被沉積達到大約5至大約30微米的厚度。
[0021 ] 轉(zhuǎn)到圖5和圖6，溝槽通路76接下來形成于介電層74內(nèi)以暴露接觸墊60 (a) - (c)。正如圖5中非常清晰地示出的，溝槽通路76沿著與接觸墊60 (a)-(c)分布的軸(再次在圖3中用虛線表示的)基本平行(并且優(yōu)選地與該軸大體上共線)的軸延伸。溝槽通路76包括具有細圓齒狀平面幾何形狀的相對的側(cè)壁78，也就是說，側(cè)壁78被形成為包括多個袋狀結(jié)構(gòu)或凹部80，該袋狀結(jié)構(gòu)或凹部80在遠離接觸墊60 (a)-(c)和遠離濺射軌跡(下文所描述的)的橫向方向上延伸到介電層74的剩余部分中。正如在圖5中非常清晰地看到的，鄰近或相面對的凹部80沿著溝槽通路76的縱軸對準，以使通路76具有在最大寬度(在圖5中表示為“WMX”)和最小寬度(在圖5中表示為“WMIN”)之間變化的橫向?qū)挾?。在所示出的例子中，細圓齒狀溝槽通路76的較窄部分通常與接觸墊60 (a)-(c)對準，而溝槽通路76的較寬部分與墊60 (a)-(c)交錯排列或穿插。然而，在進一步的實施例中，細圓齒狀溝槽通路76可以被形成為使得溝槽通路76的較寬部分(“Wmax”)與接觸墊60(a)-(c)對準。在圖5和6中所示出的實施例中，每一個凹部80都被形成為具有通常是圓角的矩形平面形狀；然而，凹部80能夠被形成為具有任何以下幾何形狀，該幾何形狀適合于使在其上再沉積的蝕刻墊材料的量最小化和/或用于在鄰近接觸墊60(a)-(c)或互連線(下文描述)之間提供不連續(xù)的沉積表面。凹部80限定并且配置有由電介質(zhì)層74的剩余部分形成的多個橫向凸出物、脊或指狀物82。指狀物82從剩余電介質(zhì)層74的主體朝著通過溝槽通路76暴露出來的接觸墊60 (a)-(c)延伸。在所示出的例子中，每一個指狀物82終止于接觸墊60 (a)-(c)的附近以使指狀物的端壁基本與接觸墊側(cè)壁對齊(穿過微電子封裝50的厚度(向圖5中的頁面里))。指狀物82的最下沿可以與接觸墊62的最上表面接觸，或者作為代替可以從其隔開一個橫向余隙或間隙。
[0022]細圓齒狀溝槽通路76能夠利用任何合適的材料移除處理來形成，該材料移除處理包括例如光刻和激光燒蝕處理。例如，正如圖6中所示出的，溝槽通路76的相對的側(cè)壁78可以被應(yīng)用傾斜的截面輪廓，不管這是有意圖地應(yīng)用或是由于用來創(chuàng)建溝槽通路76的材料移除處理引起的。在進一步的實施例中，側(cè)壁78可以被應(yīng)用接近于垂直截面輪廓，尤其是在使用反應(yīng)離子蝕刻或其它各向異性干蝕刻制作溝槽通路76的實施例中。在進一步的實施例中，溝槽通路76的相對的側(cè)壁78可以被應(yīng)用波狀或傾斜的截面輪廓。此外，雖然細圓齒狀溝槽通路76在本文中被示出和描述為暴露接觸墊的單行60，但應(yīng)當認識到，細圓齒狀溝槽通路76的寬度和/或長度能夠在另選的實施例中被增大，以使單個細圓齒狀通路暴露多個相鄰的接觸墊行。
[0023]在細圓齒狀溝槽通路76形成之后，濺射蝕刻被執(zhí)行以移除可能會出現(xiàn)在接觸墊60 (a) - (c)表面上的任何氧化物、碎屑、鈍化材料或其它污染物。正如上面所提到的，濺射蝕刻可以在為了從如下接觸墊移除污染物而優(yōu)化的處理條件下被執(zhí)行，所述接觸墊例如包括在微電子器件54(圖2)內(nèi)的由如下材料制造的接觸墊，該材料具有低的濺射率，因而對濺射蝕刻磨損和去除具有高耐受性。例如，相對強烈的射頻(RF)濺射蝕刻處理可以在真空下執(zhí)行，在該處理期間，接觸墊承受包含選定類型的離子(例如氬離子)的電感生或微波感生的等離子體。然而，正如上面進一步提到的，在包括在接觸墊行58 (圖2)和/或接觸墊行60(圖2至圖6)內(nèi)的接觸墊由易受這類問題影響的材料制成的實施例中，這樣強烈的濺射蝕刻可能導致包括在微電子器件54(圖2-6)內(nèi)的接觸墊的一部分的去除或濺射。進一步強調(diào)這一點，圖7和圖8分別是微電子器件52的俯視圖和截面圖，它們概念性地示出了在濺射蝕刻處理期間從接觸墊60(b)去除接觸墊材料。由于選定的離子種類的轟擊(圖8中由箭頭84表示)，接觸墊材料的原子或粒子從接觸墊60 (a)-(c)被射出或濺射(正如圖8中針對接觸墊60(b)用箭頭86表示的那樣)。通常，被去除的金屬粒子會以各種不同的速度并沿著各種不同的軌跡行進；然而，粒子行進的平均軌跡通常將是向上遠離于溝槽通路76的底面，正如可以參照圖8所認識到的那樣。
[0024]在溝槽通路76的相對的細圓齒狀側(cè)壁78內(nèi)提供的橫向凹部或袋狀結(jié)構(gòu)80阻止了在相鄰接觸墊60 (a) - (c)之間或相鄰互連線之間延伸的導電泄露路徑的形成，正如結(jié)合圖15和圖16在下面所描述的那樣，相鄰互連線稍后在溝槽通路76和接觸墊60 (a)-(c)之上形成。凹部80以兩種方式中的至少一種來阻止這樣的導電泄露路徑的形成。首先，由于，凹部80通過允許從接觸墊60 (a)-(c)去除更大比例的接觸墊材料粒子來使沉積到側(cè)壁78上的接觸墊材料的量最小化，以避免因被去除的粒子的向上軌跡而撞擊側(cè)壁。其次，凹部80破壞了連續(xù)側(cè)壁表面，否則如果溝槽通路76被形成為具有通常是矩形的幾何形狀并且包括直的側(cè)壁的話，該連續(xù)側(cè)壁表面將被提供于接觸墊60 (a)-(c)之間。結(jié)果，即使顯著數(shù)量的接觸墊材料被沉積到凹部80內(nèi)或沉積到指狀物82的內(nèi)部端部上(正如圖7中的箭頭87表示的那樣)，連續(xù)的或不間斷的導電路徑通常也不能在相鄰的接觸墊60(a)-(c)之間或位于接觸墊附近的溝槽側(cè)壁的區(qū)域之間形成。此外，正如圖7中的圓圈區(qū)域88所表示的那樣，在每一個凹部80內(nèi)形成遮蔽區(qū)域，該遮蔽區(qū)域被指狀物82的內(nèi)部端部遮擋以免受來自至少一個附近的接觸墊發(fā)出的被去除的粒子的影響。因此，在圖7中所示出的示例性情形中，特別是參照接觸墊60(b)，定位到接觸墊60(b)附近的相對的指狀物82阻止或阻擋了朝向在細圓齒狀溝槽通路78內(nèi)設(shè)置的每一個相鄰凹部80的區(qū)域的直的瞄準線。應(yīng)當注意，在濺射蝕刻期間，從相鄰的接觸墊60(a)和60(c)濺射的材料仍然有可能達到凹部80內(nèi)的遮蔽區(qū)域88 ;然而，對凹部80內(nèi)的遮蔽區(qū)域88的這種部分遮擋仍然降低了在接觸墊60 (a)-(c)之間或隨后形成的互連線之間由于接觸墊材料的過度再沉積形成連續(xù)的或不間斷的導電路徑的可能性。在進一步的實施例中，例如那些在下文結(jié)合圖22至圖25所描述的，凹部80可以被應(yīng)用不同的平面幾何形狀以形成對遮蔽區(qū)域的完整遮擋，任何一個接觸墊60(a)-(c)都無法提供到該遮蔽區(qū)域的直的瞄準線，因此，在濺射蝕刻期間，在該遮蔽區(qū)域內(nèi)接觸墊材料通常不會再沉積。
[0025]隨著污染物現(xiàn)在從接觸墊60 (a)-(c)(圖2_7)以及包括在接觸墊行58、62、64 (圖2)內(nèi)的接觸墊移除，附加的處理步驟現(xiàn)在可以被執(zhí)行以完成細間距的互連結(jié)構(gòu)的形成，并且，更一般地說，以完成在微電子封裝50 (圖2)的器件表面66 (圖2)之上的重分布層的制作。例如(以非限定性的說明的方式舉例)，正如圖9和圖10中所示出的那樣，種子層90可以被沉積到介電層74的上表面之上，被沉積進入細圓齒狀溝槽通路76中，以及被沉積到接觸墊60(a)-(c)之上。種子層可以是例如利用毯狀沉積處理(例如無電鍍)沉積的鈦、鎢、銅或它們的任何組合。接下來，正如圖11和圖12中所示出的那樣，可光成像或光界定的材料(例如光致抗蝕劑)的層92可以被沉積到種子層90之上。然后，光致抗蝕劑層92可以利用已知的光刻處理來圖案化以在層92內(nèi)形成互連開口 94，該互連開口 94具有隨后形成的互連線層的期望布局。生成的結(jié)構(gòu)在圖13和圖14中被示出。正如在圖13中能夠看到的那樣，每一個互連開口 94的端部都可以跨一個指狀物82及其鄰接的接觸墊60延伸。正如圖13中所表示的那樣，互連開口 94可以整體跨每一個接觸墊60延伸，因此橋接在排列的指狀物82之間的間隙；然而，這并不總需要這樣。
[0026]前進到圖15和圖16，導電材料接下來被沉積到每一個互連開口 94內(nèi)。在一個實施例中，金屬通過對種子層90經(jīng)開口 94暴露出來的那部分電鍍而形成；然而，任何合適的沉積或金屬化處理(包括例如無電鍍)都可以被利用。這導致了互連線96(例如，金屬跡線)的形成，該互連線96在介電層74之上延伸，跨越指狀物82，并且延伸進入細圓齒狀溝槽通路76以通過種子層90與接觸墊60(a)-(c)進行歐姆接觸。每一個互連線96都被形成為接觸不同的接觸墊60 (a)-(c);然而，互連線96通過下面的種子層90而保持電橋接。因此，為了電隔離互連線96，光致抗蝕劑層92和下面的種子層90利用例如化學剝離和蝕刻處理來移除。生成的結(jié)構(gòu)在圖17和圖18中被示出。最后，介電材料和/或鈍化材料的一個或多個層98可以被沉積到微電子封裝50之上，具體地沉積到互連線96、介電層74和微電子器件52的溝槽通路76的底面之上，以產(chǎn)生圖19和圖20中所示出的結(jié)構(gòu)。然后可以執(zhí)行已知的處理步驟以完成微電子封裝50的制造，包括例如附加的重分布層(如果需要的話)的制造；球柵陣列、引線陣列、或其它在最上層重分布層之上的接觸部陣列的形成；并且，如果微電子封裝50利用RCP制造處理來制作并且封裝主體56(圖2)保持接合到構(gòu)成RCP器件板的相鄰封裝的主體的附近，該RCP器件板可以通過使用例如切割鋸來被切割，以將微電子封裝50和其它封裝分離成分立的單元。
[0027]因此，上面提供了用于制作包括至少一個細圓齒狀溝槽通路的微電子封裝的制造方法的實施例。在上面描述的示例性實施例中，溝槽通路的相對的細圓齒狀側(cè)壁各自被制造成包括一系列的被間隔開的、具有通常是圓角的矩形平面幾何形狀的袋狀結(jié)構(gòu)或凹部。然而，應(yīng)當認識到，細圓齒狀側(cè)壁內(nèi)設(shè)置的凹部能夠被應(yīng)用各種其它幾何形狀，這些幾何形狀包括但不限定于矩形平面幾何形狀(其中的一個例子在圖21中被示出，其中相同的附圖標記用來表示相同的結(jié)構(gòu)元件)、圓形或橢圓形的平面幾何形狀(其例子在圖22和圖23中被示出)、以及梯形或燕尾形狀的幾何形狀(其中每一個凹部的寬度隨著與中心線或軸的靠近程度的減小而增加，并且其中接觸墊沿著該中心線或軸而被間隔開(例子在圖24和圖25中被示出))。此外，特別是參照圖25中示出的示例性實施例，凹部不需要相對于每一個接觸墊散步；相反，正如圖25所示出的那樣，凹部或細圓齒可以被形成為通常與接觸墊行中的交替的接觸墊對齊，并且多個互連線中的不同的一個可以跨多個凹部中的每一個延伸。相對于接觸墊間距，這樣的配置增加了凹部的特征尺寸，因此，在形成細間距互連特征中會特別有用，否則的話，由于在光刻分辨率的固有限定，這些互連特征可能很難形成。最后，具體參照圖22-25中所示出的示例實施例，正如在這些圖中通過圓圈區(qū)域99所表示的那樣，遮蔽區(qū)域在每一個凹部80中被形成，在濺射蝕刻處理期間，溝槽通路76的細圓齒狀側(cè)壁完全被遮擋而不受任何從接觸墊60 (a)-(c)發(fā)出的被去除的粒子或原子的影響。換句話說，沒有提供從任何一個接觸墊60 (a)-(c)到細圓齒狀溝槽側(cè)壁或處于遮蔽區(qū)域99內(nèi)的凹部80的區(qū)域的直的瞄準線，其中該直的瞄準線將允許在濺射蝕刻期間接觸墊材料再沉積到細圓齒狀溝槽側(cè)壁上。這防止了由于接觸墊材料的再沉積而在接觸墊60(a)-(c)之間或隨后形成的互連線之間的連續(xù)的或不間斷的導電路徑的形成。
[0028]在上面描述的示例實施例中，一個或多個溝槽通路被形成為包括細圓齒狀壁；然而，除了對溝槽通路側(cè)壁應(yīng)用細圓齒狀平面圖形狀之外(或者作為這樣做的另一選擇)，在本發(fā)明的進一步的實施例中，可以在接觸墊和溝槽側(cè)壁的下沿之間設(shè)置橫向余隙，以在高能量濺射蝕刻期間使沉積到側(cè)壁上的接觸墊材料的量最小化。進一步說明這個概念，圖26是微電子器件部分的一部分的俯視圖，其中相同的附圖標記用來表示類似的結(jié)構(gòu)元件，并且其中所示出的微電子器件以部分完成的狀態(tài)來示出。正如先前的情況，圖26中所示出的微電子器件被形成為包括穿過介電層74而暴露多個接觸墊60的溝槽通路76。然而，在本實施例中，溝槽通路76的相對的側(cè)壁78不具有細圓齒狀幾何形狀，相反而是被形成為具有基本直的或線性的平面形狀。正如圖26中的虛線100所表示的，在濺射蝕刻處理期間，溝槽通路側(cè)壁78的下沿各自都從接觸墊60后退或偏移一個橫向余隙以使在濺射蝕刻處理期間再沉積到其上的接觸墊材料的量最小化。當互連線形成的時候，互連線可以跨該間隙延伸以與接觸墊60進行歐姆接觸。通過參照圖27，可以更加充分地認識到這一點，圖27示出了在濺射蝕刻期間被去除的金屬粒子或原子的行進(圖27中用箭頭102表示的)。通過非限定性例子，在溝槽通路側(cè)壁78的下沿100和接觸墊60的外沿(圖27中用雙箭頭104表示)之間的橫向偏移或余隙在寬度上可以是大約5至大約100微米。正如圖27中非常清楚地示出的那樣，溝槽側(cè)壁78也可以被形成為具有相對平緩的斜坡或傾斜以進一步使在濺射蝕刻期間沉積到其上的接觸墊材料的量最小化。
[0029]因此，上文還提供了微電子封裝的實施例，例如系統(tǒng)級封裝，其包括至少一個具有高密度的基于溝槽通路的互連結(jié)構(gòu)的微電子器件，其中即使當一個或多個接觸墊由易于濺射蝕刻去除的材料制造并且在制造處理期間內(nèi)執(zhí)行高能量濺射蝕刻的時候，也阻止了不期望的漏電路徑的形成。在某些實施例中，這是通過對溝槽通路應(yīng)用細圓齒狀、波狀或袋狀的側(cè)壁來完成的，這些細圓齒狀、波狀或袋狀的側(cè)壁形成了遮擋粒子的遮蔽區(qū)域和/或另外地破壞了通常由溝槽通路提供的連續(xù)的表面，從而防止再沉積到溝槽通路的側(cè)壁上的接觸墊材料在相鄰接觸墊或互連線之間形成連續(xù)的泄漏路徑。此外，在細圓齒狀溝槽通路的側(cè)壁內(nèi)形成的凹部或袋狀結(jié)構(gòu)也可以通過允許從接觸墊去除更大比例的接觸墊材料原子或粒子以避免其在濺射蝕刻處理期間撞擊側(cè)壁，從而使沉積到側(cè)壁上的接觸墊材料的量最小化。
[0030]上文還提供了用于制造這樣的微電子封裝的方法的實施例。在一個實施例中，所述方法包括在具有多個接觸墊的第一微電子器件之上沉積介電層的步驟，所述多個接觸墊被所述介電層覆蓋。所述介電層被蝕刻以形成通過所述介電層暴露所述多個接觸墊的溝槽通路。所述溝槽通路被形成為包括在其中具有多個凹部的相對的細圓齒狀側(cè)壁。然后，對通過所述溝槽通路暴露出來的所述多個接觸墊進行濺射蝕刻。多個互連線被形成在所述介電層之上，其中每一個都被電耦合到所述多個接觸墊中的不同的一個。例如，每一個互連線可以被形成為延伸進入所述溝槽通路并且接觸所述多個接觸墊中的不同的一個。
[0031]在進一步的實施例中，上面描述的制造方法包括將介電層沉積到具有被所述介電層覆蓋的多個接觸墊的第一微電子器件之上的步驟。移除(例如，通過蝕刻或光刻圖案化)所述介電層的被選擇的部分以形成通過所述介電層暴露所述多個接觸墊的溝槽通路。所述溝槽通路被形成為包括具有至少一個部分從所述多個接觸墊偏移一個橫向余隙的相對的側(cè)壁。對通過所述溝槽暴露出來的所述多個接觸墊進行濺射蝕刻。在所述介電層之上形成多個互連線，這些互連線延伸進入所述溝槽通路并且跨越所述橫向間距以接觸在所述溝槽通路內(nèi)的所述多個接觸墊。
[0032]還提供了微電子封裝的實施例。在一個實施例中，微電子封裝包括具有多個接觸墊的第一微電子器件。介電層覆蓋在所述第一微電子器件之上。溝槽通路具有相對的細圓齒狀側(cè)壁并且在所述組多個接觸墊之上延伸。多個互連線形成于所述介電層之上，延伸進入溝槽通路，并且每一個都接觸或者以其它方式電耦合于在溝槽通路內(nèi)的多個接觸墊中的不同的一個。
[0033]雖然上面在多個示例性實施例的背景下進行了描述，需要強調(diào)的是，大部分(如果不是全部的話)上面公開的特征可以被組合以產(chǎn)生微電子封裝的附加實施例。例如，可以得出微電子封裝的一個實施例，在該實施例中，所述微電子封裝還包括至少一個具有細圓齒狀側(cè)壁的溝槽通路，除了第二平面幾何形狀(例如，圖5-20、圖21、圖22、圖23、圖24或圖25中示出的第二平面圖幾何)的細圓齒之外，所述細圓齒狀側(cè)壁帶有第一平面幾何形狀(例如，圖5-20、圖21、圖22、圖23、圖24或圖25中所示出的第一平面幾何形狀)的特定細圓齒或凹部?？紤]到這一點，應(yīng)當認識到，被描述為具有第一形狀(與圖5-20或圖21中所示出的類似的、基本上是矩形的平面幾何形狀)的細圓齒或凹部的細圓齒狀側(cè)壁并不阻止該細圓齒狀側(cè)壁還可以包括不同的第二形狀(例如，與圖22、圖23和圖24中分別示出的類似的、基本上是圓形、橢圓或燕尾形狀的平面幾何形狀)的凹部，這些凹部可以以例如交替的關(guān)系與第一形狀的細圓齒散置。因此，這種特征在本公開的背景下不是相互排斥的。
[0034]雖然至少一個示例性實施例已經(jīng)在上面的詳細描述中給出，但是應(yīng)當認識到還存在大量的變形。還應(yīng)當認識到示例性實施例僅僅是示例，并不旨在以任何方式限定本發(fā)明的范圍、應(yīng)用、或配置。相反，上面的詳細描述將給本領(lǐng)域技術(shù)人員提供用于實現(xiàn)本發(fā)明的示例性實施例的便捷的路線圖。應(yīng)當理解在不脫離所附的權(quán)利要求書所闡明的發(fā)明范圍的情況下，對示例性實施例中所描述的元件的功能和布置可以進行各種變化。
【權(quán)利要求】
1.一種用于制造微電子封裝的方法，包括: 在具有多個接觸墊的第一微電子器件之上沉積介電層，所述介電層覆蓋所述多個接觸墊； 在所述介電層中形成溝槽通路，通過所述溝槽通路暴露所述多個接觸墊，所述溝槽通路被形成為包括在其中具有多個凹部的相對的細圓齒狀側(cè)壁； 對通過所述溝槽通路暴露的所述多個接觸墊進行濺射蝕刻；以及 在所述介電層之上形成多個互連線，所述多個互連線中的每一個被電耦合到所述多個接觸墊中的不同的一個。
2.根據(jù)權(quán)利要求1所述的方法，其中所述沉積步驟包括在各自都具有多個接觸墊的第一微電子器件和第二微電子器件之上沉積介電層，包括在所述第一微電子器件內(nèi)的所述接觸墊由與包括在所述第二微電子器件內(nèi)的所述接觸墊不同的材料形成。
3.根據(jù)權(quán)利要求2所述的方法，其中包括在所述第一微電子器件內(nèi)的所述接觸墊包括由鈀、金、銅、錫、銀以及鉛組成的組中的一種。
4.根據(jù)權(quán)利要求2所述的方法，還包括將所述第一微電子器件和所述第二微電子器件合并成系統(tǒng)級封裝。
5.根據(jù)權(quán)利要求1所 述的方法，其中所述微電子器件被包括在扇出型晶圓級封裝中。
6.根據(jù)權(quán)利要求1所述的方法，其中所述第一微電子器件被密封在具有器件表面的封裝主體中，所述第一微電子器件通過所述器件表面暴露，并且其中所述方法還包括: 在所述器件表面之上形成重分布層，所述重分布層與所述多個接觸墊歐姆接觸，所述重分布層包括所述介電層和所述多個互連線；以及 制作通過所述重分布層而電耦合于所述多個接觸墊的接觸部陣列。
7.根據(jù)權(quán)利要求1所述的方法，其中所述多個接觸墊中的至少一個包括由鈀和金組成的組中的一種。
8.根據(jù)權(quán)利要求1所述的方法，其中所述相對的細圓齒狀側(cè)壁包括橫向地位于所述多個互連線中的相鄰的互連線之間的凹部。
9.根據(jù)權(quán)利要求1所述的方法，其中形成包括去除所述介電層的被選擇的部分以形成暴露所述接觸墊的溝槽，同時保留所述介電層的未被處理的部分，所述多個互連線被形成于該未被處理的部分之上。
10.根據(jù)權(quán)利要求9所述的方法，其中所述介電層的未被處理的部分從所述介電層的主體向內(nèi)延伸并且終止于所述接觸墊的附近。
11.根據(jù)權(quán)利要求1所述的方法，其中所述凹部中的每一個被應(yīng)用以下形狀中的一種:基本上矩形的平面幾何形狀、基本上橢圓形的平面幾何形狀、以及基本上燕尾形的平面幾何形狀。
12.根據(jù)權(quán)利要求1所述的方法，其中所述多個接觸墊包括一行接觸墊，其中所述凹部形成于該行接觸墊中的交替的接觸墊附近，并且其中所述多個互連線被形成為使得所述多個互連線中的不同的互連線跨包括在至少一個相對的細圓齒狀側(cè)壁中的多個凹部中的每一個延伸。
13.根據(jù)權(quán)利要求1所述的方法，其中所述溝槽通路被形成為使得所述多個凹部各自包括遮蔽區(qū)域，到所述遮蔽區(qū)域的直的瞄準線被包括在所述多個接觸墊中的每一個接觸墊擋住。
14.一種用于制造微電子封裝的方法，包括: 在具有多個接觸墊的第一微電子器件之上沉積介電層，所述介電層覆蓋所述多個接觸墊； 移除所述介電層的被選擇的部分以形成穿過所述介電層暴露所述多個接觸墊的溝槽通路，所述溝槽通路被形成為包括相對的側(cè)壁，所述相對的側(cè)壁具有從所述多個接觸墊偏移一個橫向間隙的至少一個部分； 對通過所述溝槽暴露的所述多個接觸墊進行濺射蝕刻；以及 在所述介電層之上形成多個互連線，所述多個互連線延伸進入所述溝槽通路，并且跨越所述橫向間距以接觸位于所述溝槽通路內(nèi)的所述多個接觸墊。
15.—種微電子封裝,包括: 具有多個接觸墊的第一微電子器件； 覆蓋在所述第一微電子器件之上并且具有形成于其中的溝槽通路的介電層，所述溝槽通路在所述多個接觸墊之上延伸并且具有相對的細圓齒狀側(cè)壁；以及 位于所述介電層之上的多個互連線，所述多個互連線延伸進入所述溝槽通路并且各自電耦合到在溝槽通路內(nèi)的所述多個接觸墊的不同的接觸墊。
16.根據(jù)權(quán)利要求15所述的微電子封裝,還包括與第一微電子器件一起封裝的第二微電子器件，所述第二微電子器件具有由與包括在所述第一微電子器件內(nèi)的所述多個接觸墊不同的材料形成的多個接觸墊。
17.根據(jù)權(quán)利要求15所述的微電子封裝，其中所述多個接觸墊包括從由鈀和金組成的組中選擇的金屬。
18.根據(jù)權(quán)利要求15所述的微電子封裝，其中所述相對的細圓齒狀側(cè)壁包括多個凹部，所述多個凹部各自具有基本上是矩形的平面幾何形狀。
19.根據(jù)權(quán)利要求15所述的微電子封裝，其中所述相對的細圓齒狀側(cè)壁包括多個凹部，所述多個凹部各自具有基本是橢圓的平面幾何形狀。
20.根據(jù)權(quán)利要求15所述的微電子封裝，其中所述相對的細圓齒狀側(cè)壁包括多個凹部，所述多個凹部各自具有基本是燕尾形的平面幾何形狀，隨著距離所述多個接觸墊的距離的增加，所述多個凹部中的每一個在寬度上增加。
【文檔編號】H01L21/768GK103681473SQ201310410597
【公開日】2014年3月26日 申請日期:2013年9月11日 優(yōu)先權(quán)日:2012年9月11日
【發(fā)明者】M·B·文森特, 龔志偉（托尼）, S·M·海斯, D·米切爾 申請人:飛思卡爾半導體公司