堆棧式半導體裝置及其制作方法
【專利摘要】本發(fā)明涉及堆棧式半導體裝置及其制作方法，本文所述的一種說明性裝置包括：裝置基板，包含有毗鄰其前側(cè)形成的多個第一晶粒；玻璃窗口晶圓，附接于裝置基板背側(cè)，其中該玻璃窗口晶圓包含有形成于其中的多個開口及在裝置晶圓熱膨脹系數(shù)加減200-500%范圍內(nèi)的熱膨脹系數(shù)，以及多個第二晶粒，各安置于該玻璃窗口晶圓中開口的其中之一內(nèi)并與該些第一晶粒的其中之一且電性耦接。
【專利說明】堆棧式半導體裝置及其制作方法
【技術(shù)領(lǐng)域】
[0001]本揭露是普遍與精密半導體裝置的制造相關(guān)，并且更明確地與以工程化熱膨脹系數(shù)(CTE)來使用玻璃窗口晶圓封裝堆棧式半導體裝置的各種方法以及使用此玻璃窗口晶圓的封裝型半導體裝置相關(guān)。
【背景技術(shù)】
[0002]如CPU儲存裝置、ASIC (特殊應(yīng)用集成電路)及諸如此類等先進集成電路的制造需要根據(jù)指定的電路布局在給定芯片區(qū)域中形成大量電路組件。場效晶體管(NFET和PFET晶體管)代表一種實質(zhì)決定此等集成電路效能的重要電路組件類型。在使用例如M0S技術(shù)制造復雜集成電路期間，例如NFET晶體管及/或PFET晶體管的數(shù)百萬個晶體管是形成于含括有晶態(tài)(crystalline)半導體層的基板上。近年來，現(xiàn)代、超高密度集成電路的裝置特征已穩(wěn)定降低尺寸以增強電路的整體速度、效能及功能。所以，半導體產(chǎn)業(yè)因顯著并且持續(xù)改良如晶體管、電容、二極管及諸如此類等各種電子組件的積體密度而已經(jīng)歷大幅成長。這些改良的實現(xiàn)主要是因為持續(xù)且成功縮減組件的關(guān)鍵尺寸(亦即最小特征尺寸)而直接導致制程設(shè)計者有能力將愈來愈多組件整合到半導體芯片的給定區(qū)域內(nèi)。隨著已將裝置特征積極縮減，并且在單一芯片表面上容納更多半導體組件，已將供集成電路產(chǎn)生「接線」所需的必要電互連件數(shù)目大幅減少。所以，整體電路布局已變得更復雜并且更緊密(densely-packed)。再者，即使光刻制程的改良已顯著提升2D電路設(shè)計的積體密度，單純的特征尺寸縮減正快速迫近目前只在二維所達到的限制。
[0003]半導體制造通常含括在裝置晶圓前側(cè)形成多個集成電路產(chǎn)品或晶粒。為形成晶粒所進行的制程作業(yè)(process operation)稱為前段(FE0L)制程(例如，在基板上形成裝置的制程)以及后段(BE0L)制程(例如，構(gòu)成芯片接線圖案的各種金屬化層的形成)。一般而言，裝置晶圓的起始厚度(starting thickness)有非常少是實際用在制作半導體裝置，也就是說，晶圓中裝置區(qū)域的深度可小于10微米(ym)。因此，裝置晶圓的起始厚度有大比例是實質(zhì)不需供集成電路裝置電性動作。所以，在完成FE0L和BE0L制程后，裝置晶圓的厚度通常藉由在裝置晶圓背側(cè)進行研磨處理而予以縮減以移除基板材料直到裝置晶圓縮減至其最終期望厚度。然而，裝置晶圓的最終厚度必須大到足以確保集成電路可耐受封裝作業(yè)并且耐受集成電路產(chǎn)品用的預(yù)期商業(yè)環(huán)境(intended commercial environment)。簡單說來，在最終集成電路產(chǎn)品中縮減晶圓整體厚度是有恒定壓力(constant pressure)的。在例如手機和其它可攜式消費性電子裝置等許多應(yīng)用中，期望將集成電路產(chǎn)品中的基板制作成盡可能薄以縮減最終消費性產(chǎn)品的實體尺寸和重量。
[0004]隨著單一芯片上的電子裝置數(shù)目快速增加，已針對某些半導體裝置來利用三維(3D)集成電路布局、或堆棧式芯片設(shè)計以便克服與2D布局相關(guān)的某些特征尺寸及密度限制。一般而言，在3D集成電路設(shè)計中，二或更多顆半導體晶粒是接合(bond)在一起的，并且在各晶粒之間形成電連接。一種促進芯片對芯片電連接的方法是使用所謂的基板穿孔或硅穿孔(TSV’s)。TSV是完全穿過硅晶圓或晶粒的垂直電連接，容許將垂直對齊(align)的電子裝置互連更簡化，藉以將集成電路布局復雜度以及多芯片電路的整體尺寸顯著縮減。一般的TSV的直徑范圍可為6至100微米或更小，并且隨著技術(shù)進步，有將其制作到更小的恒定壓力。
[0005]制造集成電路產(chǎn)品或芯片后，必須提供與芯片建立電通訊的手段。一般而言，此含括形成與晶粒導電性耦接的導電「凸塊(bumps)」(呈各種形狀及形式)。在某些情況下，這些導電凸塊的直徑可較大，例如大約100微米左右。如上所述，制造內(nèi)含多個晶粒的裝置晶圓后，藉由在裝置晶圓的背側(cè)進行研磨制程將裝置晶圓薄化至其期望的最終厚度。在研磨制程開始前，在裝置晶圓的前側(cè)使用粘著材料以與通常為另一硅晶圓的載體晶圓附接。不幸的是，由于導電凸塊的實體尺寸，裝置晶圓與載體晶圓之間的粘著材料層必須較厚，這會增加生產(chǎn)成本及時間。裝置晶圓前面出現(xiàn)的較大導電凸塊也可對研磨制程所產(chǎn)生的薄化晶圓造成負面效應(yīng)。更具體地說，與裝置晶圓前側(cè)出現(xiàn)較大導電凸塊相關(guān)的較高形狀結(jié)構(gòu)(topography)可在薄化晶圓中造成不良厚度的變異。
[0006]為了避免上述裝置晶圓前側(cè)形成導電凸塊時關(guān)于堆棧式晶粒的某些問題，已采用其中的導電凸塊是在已將堆棧進行后在前側(cè)形成的各種技術(shù)。圖1A描述已進行FE0L和BE0L處理以在裝置晶圓或基板12前側(cè)12F形成多個集成電路產(chǎn)品或晶粒11 (圖中僅描述兩顆)后封裝制程期間于一點位的一個說明性先前技術(shù)裝置10。裝置晶圓12也具有背側(cè)12B。在本具體實施例中，也已在裝置晶圓12中形成多個說明性TSVs 13并且裝置晶圓12前側(cè)12F未形成導電凸塊。已于圖1A所示的點位將裝置晶圓12薄化至其最終期望厚度12T。裝置晶圓12是藉由粘著材料16而緊固于載體晶圓或基板14。同樣在圖1A中描述的是所謂的硅窗口晶圓18以及藉由說明性導電凸塊22及TSVsl3至與裝置晶圓12上的晶粒11電性耦接的多個堆棧式晶粒20。堆棧式晶粒20是安置于硅窗口晶圓18中形成的開口內(nèi)。底層填充材料24(under-fill material)將堆棧式晶粒20、裝置晶圓12與導電凸塊22之間的間隙填充。粘著材料25是用于使硅窗口晶圓18緊固于裝置晶圓12并且將窗口晶圓18中開口內(nèi)的晶粒20緊固。圖式中所述堆棧式晶粒20及晶粒11是意圖代表任何種類的集成電路產(chǎn)品，例如內(nèi)存裝置、邏輯裝置、AS IC等。
[0007]現(xiàn)在將簡述產(chǎn)生圖1A中所示裝置10的各種制程。在完成FE0L和BE0L后，必須測試、封裝并且販售晶粒11。一般而言，基板12可具有如接收自晶圓供貨商大約775微米的起始厚度?；旧?Ultimately)，取決于特定應(yīng)用，在進行切割作業(yè)以將多個晶粒11分開之前，將會把裝置基板12薄化至可落于大約20至100微米范圍的最終厚度12T。通常是使用粘著材料16藉由使晶圓12前側(cè)12F緊固于載體晶圓14而開始薄化裝置晶圓12。之后，在裝置基板12整個背側(cè)12B進行一般的研磨制程以將裝置基板12縮減至其最終期望厚度12T。其次，藉由粘著材料25使硅窗口晶圓18緊固于薄化裝置晶圓12的背側(cè)12B。導電凸塊22可在硅窗口晶圓18緊固之前在裝置晶圓12上形成，或其可在堆棧式晶粒20上形成。接著對基板12背側(cè)12B導電接合墊(圖未示)上的導電耦接凸塊22進行回流焊制程(reflow process) 0接著將底層填充材料24安置于堆棧式晶粒20與裝置晶圓12之間。在某些情況下，預(yù)涂敷底層填充材料可在其于晶粒11上堆棧之前涂敷至堆棧式晶粒20。接著藉由額外的粘著材料25而在硅窗口晶圓18中的開口內(nèi)緊固堆棧式晶粒20。若期望的話，圖1A所示堆棧式晶粒20上方可安置額外的堆棧式晶粒。一種用于將額外晶粒堆棧的技術(shù)將增加娃窗口晶圓18的厚度而容納額外的晶粒。[0008]圖1B描繪與圖1A所示類似的先前技術(shù)裝置10，差異在于已將成型復合材料28利用來取代硅窗口晶圓18。在此實施例中，成型材料28是在堆棧式晶粒20與裝置晶圓12導電性稱接后形成。
[0009]不幸的是，關(guān)于圖1A及1B所示的具體實施例，就薄化硅裝置晶圓12而言，粘著材料25與成型材料28的CTE之間分別常有較大的不匹配。若裝置晶圓12的最終厚度12T已縮減至大約20至100微米等級的厚度，則此CTE不匹配引起的應(yīng)力可造成如薄化的裝置晶圓12脫層與破裂、裝置晶圓12曲折(bowing)或扭曲(warping)、裝置晶圓12局部化區(qū)域中應(yīng)力層級非常高等問題。
[0010]本揭露是針對使用具有工程化熱膨脹系數(shù)(CTE)的玻璃窗口晶圓封裝堆棧式半導體裝置的各種方法以及使用此可解決或降低一或多項以上所辨別問題的窗口晶圓的封裝型半導體裝置。

【發(fā)明內(nèi)容】

[0011]下文呈現(xiàn)簡化的
【發(fā)明內(nèi)容】
用以對本發(fā)明的某些態(tài)樣提供基本理解。本
【發(fā)明內(nèi)容】
不是本發(fā)明的徹底概述。其意圖不在于辨別本發(fā)明的重要或關(guān)鍵要素或描述本發(fā)明的范疇。其唯一目的在于以簡化形式呈現(xiàn)某些概念作為下文更詳細說明的前言。
[0012]一般而言，本揭露是針對使用具有工程化熱膨脹系數(shù)(CTE)的玻璃窗口晶圓的堆棧式半導體裝置以及制作此封裝型半導體裝置的方法。本文所揭露的一種說明性裝置包括:裝置基板，包含有毗鄰裝置基板前形成的多個第一晶粒；玻璃窗口晶圓，附接于裝置基板背側(cè)，其中該玻璃窗口晶圓包括有形成于其中的多個開口及落于裝置晶圓熱膨脹系數(shù)加或減200-500%范圍內(nèi)的熱膨脹系數(shù)，以及多個第二晶粒，各安置于該玻璃窗口晶圓中該些開口的其中之一內(nèi)并與該些第一晶粒的其中之一電性耦接。
[0013]本文所揭露的另一說明性裝置包括硅組成的裝置基板，包括有毗鄰裝置基板前側(cè)形成的多個第一晶粒；玻璃窗口晶圓，附接于該裝置基板背側(cè)，其中該玻璃窗口晶圓包括有形成于其中的多個開口及落于5.0-12.0ppm/°C范圍內(nèi)的熱膨脹系數(shù)；以及多個第二晶粒，各安置于該玻璃窗口晶圓中該些開口的其中之一內(nèi)并與該些第一晶粒的其中之一電性耦接。
【專利附圖】

【附圖說明】
[0014]本揭露可參照底下說明配合附圖來理解，其中類似的參照編號將類似的組件定義，以及其中:
[0015]圖1A至1B描繪出各種說明性先前技術(shù)的堆棧式半導體裝置；
[0016]圖2描繪出使用具有工程化熱膨脹系數(shù)(CTE)的玻璃窗口晶圓的堆棧式半導體裝置的一說明性實施例；以及
[0017]圖3A至3M描繪出將使用具有工程化熱膨脹系數(shù)(CTE)的玻璃窗口晶圓的堆棧式半導體裝置制作出來的各種說明性方法。
[0018]盡管本文所揭露的技術(shù)主題易受各種修飾及替代形式所影響，其特定具體實施例仍已藉由圖式中的實施例的方式來表示并在本文中詳述。然而，應(yīng)理解的是，本文對特定具體實施例的說明用意不在于將本發(fā)明限制于所揭露的特殊形式，相反地，其用意在于將落于如所附權(quán)利要求所定義的本發(fā)明精神與范疇內(nèi)的所有修飾、等效及替代含括。
【具體實施方式】
[0019]底下說明的是本發(fā)明的各種說明性具體實施例。為了厘清，未在本說明書中說明實際實現(xiàn)的所有特征。當然將了解的是，在任何此實際具體實施例的研制中，必須施作許多實現(xiàn)特定性決策以達成研制者的特定目的，如符合與系統(tǒng)相關(guān)及與商業(yè)相關(guān)的限制條件，其視實現(xiàn)而不同。再者，將了解的是，此研制計劃可能復雜且耗時，不過卻屬本領(lǐng)域的普通技術(shù)人員所從事具有本揭露效益的例行事務(wù)。
[0020]現(xiàn)在將參照【專利附圖】

【附圖說明】本技術(shù)主題。圖式中所概示的各種結(jié)構(gòu)、系統(tǒng)及裝置其目的僅在于說明而非為了以所屬領(lǐng)域的技術(shù)人員所熟知的細節(jié)混淆本揭露。雖然如此，仍含括附圖以說明并且解釋本揭露的說明性實施例。本文的用字及詞組應(yīng)該理解并且解讀為與所屬相關(guān)領(lǐng)域的技術(shù)人員所理解的用字及詞組具有兼容的意義。并無術(shù)語或詞組的特殊定義(亦即有別于熟悉本領(lǐng)域的技術(shù)人員所理解的普通及慣用意義的定義)的用意是要藉由本文對于術(shù)語或詞組的一致性用法予以隱喻。將術(shù)語或詞組延伸的用意在于使其具有特殊意義，亦即不同于所屬【技術(shù)領(lǐng)域】的技術(shù)人員所理解的術(shù)語或詞組，此特殊定義將在說明書中以直接并且明確地提供術(shù)語或詞組特殊定義的明確方式予以清楚提出。
[0021]本揭露針對使用具有工程化熱膨脹系數(shù)(CTE)之玻璃窗口晶圓的堆棧式半導體裝置以及制作此等封裝半導體裝置的方法。熟悉本領(lǐng)域的技術(shù)人員一旦完全閱讀本申請書將輕易了解本文所揭露的方法可以例如N型金屬氧化物半導體(NM0S)，P型金屬氧化物半導體(PM0S)，互補式金屬氧化物半導體(CMOS)等各種不同技術(shù)運用并且可用在將各種不同裝置(包括但不局限于邏輯裝置、內(nèi)存裝置等)封裝中?，F(xiàn)在將參照附圖更詳盡說明本文所揭示方法及裝置的各種說明性具體實施例。圖2描繪本文所揭示堆棧式半導體裝置100的一種說明性實施例，其包括具有經(jīng)調(diào)整而降低及/或消除玻璃窗口晶圓118與裝置100最終封裝之間CTE不匹配之工程化熱膨脹系數(shù)(CTE)的玻璃窗口晶圓118或玻璃材料。圖2描繪已進行FE0L和BE0L處理動作用以在裝置晶圓或基板112前側(cè)112F形成多個集成電路產(chǎn)品或晶粒11 (僅描繪其中兩個)后在封裝制程中期間于一點位的堆棧式半導體裝置100。在所描繪的實施例中，已將基板112薄化至可落于大約20至100微米或更小范圍內(nèi)的最終厚度112T?；?12可包括各種配置，如所述的塊體硅配置?；?12也可包括包括有塊體硅層、埋置型絕緣層及主動層的絕緣體上硅(SOI)配置，其中半導體裝置形成于主動層中及上方。基板112可由硅制成或可由不同于硅的材料制成。因此，應(yīng)該理解術(shù)語「基板」或「半導體基板」含蓋所有半導體性材料及此等材料的所有形式。
[0022]請參閱圖2，多個說明性導電基板穿孔(TSVs) 113也已在裝置晶圓112中形成并且其為導電性耦接于已在裝置晶圓112背側(cè)112B形成的多個導電接合墊119。另外，應(yīng)注意的是，在本實施例中，導電凸塊未形成在裝置晶圓112的前側(cè)112F。裝置晶圓112是藉由粘著材料116緊固于載體晶圓或基板114。同樣在圖2中描述的是新穎性玻璃窗口晶圓118以及藉由說明性導電凸塊122與TSVsll3而與裝置晶圓112上的晶粒111導電性耦接的多個堆棧式晶粒120。堆棧式晶粒120是安置于玻璃窗口晶圓118的玻璃材料所定義的開口118A內(nèi)。底層填充材料124將堆棧式晶粒120、裝置晶圓112與導電凸塊122之間的間隙填充。粘著層125是用于使窗口晶圓118與裝置晶圓112及玻璃窗口晶圓118中開口內(nèi)的晶粒120緊固。圖式中所示的堆棧式晶粒120和晶粒是意圖代表任何類型或種類的集成電路產(chǎn)品，例如內(nèi)存裝置、邏輯裝置、特殊應(yīng)用集成電路(ASIC)等。若想要的話，可在圖2所示堆棧式晶粒120之上安置額外的堆棧式晶粒(圖未示)。一種用于在晶粒120之上方將額外晶粒堆棧的技術(shù)將會增加玻璃窗口晶圓118的厚度以容納額外的晶粒。玻璃窗口晶圓118可由舉例如硼娃酸鹽玻璃、派熱克斯玻璃(pyrex glass)、石英等含娃土或含鈉玻璃材料所組成。玻璃窗口晶圓118的厚度118T可隨特定應(yīng)用(例如堆棧式晶粒120的厚度和數(shù)量等)而變。在僅有單一晶粒120附接于裝置晶圓112的一個實施例中，厚度118T可落于大約50至350微米的范圍內(nèi)。玻璃窗口晶圓118中所形成開口 118A的數(shù)量、尺寸和配置可隨特定應(yīng)用而變。玻璃窗口晶圓118不但可由供貨商以預(yù)圖案化形式來供應(yīng)，也可以開口118A已形成于其中，或可以非圖案化形式來供應(yīng)，在此種情況下，半導體制造商可使用傳統(tǒng)光刻工具及蝕刻技術(shù)或藉由激光鉆孔等將玻璃窗口晶圓118圖案化。重要的是，將玻璃窗口晶圓118的CTE明確工程化以降低玻璃窗口晶圓118與裝置晶圓112之間的任何CTE不匹配并且將裝置100與封裝基板及印刷電路板(PCB)之間的CTE不匹配最小化或消除，下文將搭配圖3M來更完整地說明。玻璃窗口晶圓118的玻璃材料的CTE可藉由變更玻璃材料組成或藉由在其制造期間將摻質(zhì)材料添加至玻璃而調(diào)整或工程化?？山逡哉{(diào)整玻璃材料CTE的技術(shù)是玻璃制造領(lǐng)域的技術(shù)人員所熟知的。因此，在一實施例中，半導體商可將適用于所想堆棧式半導體裝置100的玻璃窗口晶圓118期望CTE值(或數(shù)值范圍)指定予玻璃制造商。可使用查看通常出自激光的單色光干涉圖案變化的干涉儀(interferometry)來測量各種材料的CTE。
[0023]圖3A至3M描繪制作本文所揭示如上所述包括有利用工程化CTE的玻璃窗口晶圓118的堆棧式半導體裝置100的一種說明性實施例。圖3A描述已進行所有FE0L和BE0L動作后的裝置晶圓112，其中已在裝置基板112前側(cè)112F形成多個說明性集成電路產(chǎn)品或晶粒111。裝置基板112通常可包括有如晶圓供貨商所接收大約775微米的起始厚度?；旧?，取決于特定應(yīng)用，在進行切割作業(yè)以將多個晶粒111分開之前，裝置基板112將會薄化至可落于大約20至100微米范圍內(nèi)的最終厚度。晶粒111通常不在裝置基板112的非常外部的邊緣區(qū)域131上形成。
[0024]在本實施例中，如圖3B所示，使用切割鋸(圖未示)以及概述的切割鋸片130開始薄化制程以將裝置基板112靠近邊緣區(qū)域131的部位移除。如圖所示，裝置基板112具有曲狀外緣112C。一般而言，當裝置基板112在晶圓臺(stage)上旋轉(zhuǎn)(圖未示)時，旋轉(zhuǎn)鋸片130是如箭號130A所指而向下移動。如圖3C所示，薄化制程的此階段導致形成毗鄰裝置基板112前側(cè)112F邊緣區(qū)域131的凹部132。凹部132的深度132D和寬度132W可隨應(yīng)用及裝置基板112的最終期望厚度而變。凹部132的深度通常稍大于裝置基板112的期望最終厚度。在一實施例中，深度132D可落在大約100至400微米的范圍內(nèi)并且寬度132W可落在大約200至700微米的范圍內(nèi)。實際上，凹部132是經(jīng)形成用以移除裝置基板112前側(cè)112F毗鄰的曲狀外緣112C(曲狀外緣112C的厚度是大于裝置基板112最終期望厚度的厚度)。接著，在本實施例中，如圖3D所示，使用粘著材料116使裝置晶圓112的前側(cè)112F附接于載體晶圓114。接著，概示的磨輪133是用于研磨裝置基板112的背側(cè)112B以縮減裝置基板112的整體厚度。圖3E描繪已完成研磨制程后，亦即已將裝置基板112薄化至其最終期望厚度112T后，的裝置晶圓112。[0025]如圖3E所示，圖3F至3K僅描繪裝置晶圓112/載體晶圓114總成的一部分。在圖3F至3K所示的實施例中，導電凸塊122是形成于堆棧式晶粒上(請參閱圖2)。因此，如圖3F所示，在處理流程中的此點時，裝置晶圓112的背側(cè)112B未顯示導電凸塊。然而，在薄化裝置晶圓112后，將說明性導電接合墊119在裝置晶圓112的背側(cè)112B上形成。若堆棧式晶粒組合100包含有形成在基板112背側(cè)112B的導電凸塊，則在玻璃窗口晶圓118附接于裝置晶圓之前使此等導電凸塊形成在基板112的背側(cè)112B上。在圖3G中，已藉由粘著材料125將玻璃窗口晶圓118緊固于裝置晶圓112的背側(cè)112B。在本說明性實施例中，玻璃窗口晶圓118是由供貨商以預(yù)圖案化條件供應(yīng)，亦即當其從供貨商接收時是在玻璃窗口晶圓118中形成有說明性開口 118A。
[0026]其次，如圖3H所示，堆棧式晶粒120是安置于玻璃窗口晶圓118中形成的開口118A內(nèi)。堆棧晶粒120是藉由在本實施例中將其附接于裝置晶圓112之前將形成于堆棧式晶粒120上的導電凸塊122與裝置晶圓112上的晶粒111電性耦接(穿過TSVsll3)。接著進行回流焊加熱制程以將凸塊122與裝置晶圓112背側(cè)112B所形成導電接合墊119之間的電性連接建立。此加熱制程造成導電凸塊(在晶粒120上或毗鄰裝置晶圓112的背側(cè)112B上形成)流動及與接合墊119之類的毗鄰導電結(jié)構(gòu)接合。于此時間點添加底層填充材料124以將堆棧式晶粒120、裝置晶圓112與導電凸塊122之間的間隙填充。接著，如圖31所示，將額外的粘著材料125用于緊固玻璃窗口晶圓118中開口 118A內(nèi)的晶粒120。
[0027]其次，如圖3J所示，已將總成翻轉(zhuǎn)并且已將支撐晶圓114及粘著材料116移除。之后，在裝置晶圓112的前側(cè)112F形成概示性導電凸塊139。
[0028]接著，如圖3K所示，將切割膠帶141安裝在裝置晶圓112的背側(cè)112B上。之后，可從裝置晶圓112的前側(cè)112F進行切割作業(yè)以沿著相當于裝置晶圓112劃割線(scribelines)的切割線135將說明性晶粒111分開或「分立化」。圖3L描繪已進行切割作業(yè)后的說明性堆棧式晶粒組合100。
[0029]圖3M描繪已進行額外封裝作業(yè)后的堆棧式晶粒組合100。更具體地說，經(jīng)裝配的晶粒封裝100是由印刷電路板或印刷線路板(PWD) 150、封裝基板152、堆棧式晶粒組合100、底層填充材料156及成型材料158所組成。將多個說明性導電凸塊154在板件150與封裝基板152之間建立電性連接。堆棧式晶粒組合100上的導電凸塊139是與封裝基板152導電性耦接。封裝基板152可由硅、陶瓷或有機材料制成。重要的是，使用本文所揭示的新穎性技術(shù)及結(jié)構(gòu)而將玻璃晶圓118的CTE具體工程化以有效提升圖3L所示組合型堆棧式晶粒組合的CTE。將堆棧式晶粒組合100的有效CTE整體提升將易于使堆棧式晶粒組合裝置100與封裝基板152之間的CTE不匹配最小化或消除。僅藉由實施例，成型材料158可具有大約10ppm/°C的CTE、底層填充材料154可具有大約30ppm/°C的CTE、封裝基板152可具有大約12ppm/°C的CTE以及PCB板150可具有大約18ppm/°C的CTE。在一說明性實施例中，可將玻璃窗口晶圓118的CTE工程化使其落于裝置基板112材料CTE加或減200-500%內(nèi)。在一特定實施例中，可將玻璃窗口晶圓118的CTE工程化使玻璃窗口晶圓118的CTE與硅更接近(CTE=2.6ppm/°C )，例如，CTE落于大約5_6ppm/°C的范圍內(nèi)。在某些情況下，可將玻璃窗口晶圓118的CTE工程化使玻璃窗口晶圓118的CTE更接近封裝基板152和板件150的CTE，例如，玻璃窗口晶圓118的CTE可落于大約10-12ppm/°C的范圍內(nèi)。
[0030]以上所揭露的特定具體實施例僅屬說明性質(zhì)，正如本發(fā)明可以本領(lǐng)域技術(shù)人員所明顯知道的不同但等效的方式予以改進并且實踐而具有本文的指導效益。例如，前述制程步驟可用不同順序?qū)嵤Ａ硗?，除了作為底下?quán)利要求中所述，對于本文所示構(gòu)造或設(shè)計的細節(jié)是并無限制用意。因此，得以證實以上所揭露特定具體實施例是可予以改變或改進，并且所有此等變化皆視為在本發(fā)明的范疇及精神內(nèi)。因此，本文所謀求的保護是如底下權(quán)利要求中所闡述。
【權(quán)利要求】
1.一種裝置，其包含:半導體的裝置基板，包括有毗鄰該裝置基板的前側(cè)形成的多個第一晶粒，而該裝置基板具有基板熱膨脹系數(shù)；玻璃窗口晶圓，附接于該裝置基板的背側(cè)，且該玻璃窗口晶圓包括有形成于其中的多個開口及具有落于該基板熱膨脹系數(shù)加或減200-500%范圍內(nèi)的熱膨脹系數(shù)；以及多個第二晶粒，各該第二晶粒是安置于該玻璃窗口晶圓中該些開口的其中之一內(nèi)并且與該第一晶粒電性耦接。
2.如權(quán)利要求1所述的裝置，其特征在于該裝置基板是由硅組成并且其中該玻璃窗口晶圓的該熱膨脹系數(shù)落于5-12ppm/°C的范圍內(nèi)。
3.如權(quán)利要求1所述的裝置，其中該第一晶粒包含邏輯裝置、內(nèi)存裝置以及專用集成電路裝置的其中之一，并且其中該第二晶粒包含邏輯裝置、內(nèi)存裝置以及專用集成電路裝置的其中之一。
4.如權(quán)利要求1所述的裝置，還包含形成于各該第二晶粒上的多個導電凸塊。
5.如權(quán)利要求4所述的裝置，還包含形成于該裝置基板的背側(cè)上的多個導電接合墊，各該導電接合墊是與該第二晶粒其中之一個上的該些導電凸塊適宜地導電性耦接。
6.如權(quán)利要求1所述的裝置， 還包含形成于該裝置基底中的多個導電基板穿孔。
7.一種裝置，其包含:裝置基板，由硅組成并包括有毗鄰該裝置基板的前側(cè)形成的多個第一晶粒；玻璃窗口晶圓，與該裝置基板的背側(cè)附接且該玻璃窗口晶圓包括有形成于其中的多個開口及落于5-12ppm/°C范圍內(nèi)的熱膨脹系數(shù)；以及多個第二晶粒，各該第二晶粒是安置于該玻璃窗口晶圓中該些開口的其中之一內(nèi)并且與該第一晶粒電性耦接。
8.如權(quán)利要求7所述的裝置，還包含形成于該裝置基板中的多個導電基板穿孔。
9.一種裝置，其包含:半導體基板，包括有毗鄰該基板的前側(cè)而形成的第一晶粒，而該基板具有基板熱膨脹系數(shù)；玻璃材料，附接于該基板的背側(cè)，且該玻璃材料將開口定義，而該玻璃材料具有落于該基板熱膨脹系數(shù)加或減200-500%內(nèi)范圍的熱膨脹系數(shù)；以及第二晶粒，置于該玻璃材料所定定的該開口內(nèi)且該第二晶粒與該第一晶粒電性耦接。
10.如權(quán)利要求9所述的裝置，還包含形成于該裝置基板中的多個導電基板穿孔。
11.一種裝置，其包含:半導體硅基板，包括有毗鄰該基板的前側(cè)形成的第一晶粒，而該基板具有基板熱膨脹系數(shù)；玻璃材料，附接于該基板之背側(cè)且該玻璃材料將開口定義，而該玻璃材料具有落于5-12ppm/°C范圍內(nèi)的熱膨脹系數(shù)；以及第二晶粒，安置于該玻璃材料所定義的該開口內(nèi)，且該第二晶粒與該第一晶粒電性耦接。
12.如權(quán)利要求11所述的裝置，還包含形成于該裝置基板中的多個導電基板穿孔。
13.一種方法，其包含:將玻璃窗口晶圓附接于包括有毗鄰裝置半導體基板的前側(cè)而形成的多個第一晶粒的該裝置半導體基板的背側(cè)，而該玻璃窗口晶圓包括有形成于其中的多個開口及落于該裝置基板之熱膨脹系數(shù)加或減200-500%范圍內(nèi)的熱膨脹系數(shù)；將第二晶粒安置在各該開口內(nèi)；以及將各該第二晶粒與該第一晶粒其中之一電性耦接。
14.如權(quán)利要求13所述的方法，其特征在于，該玻璃窗口晶圓與該裝置半導體基板的該背側(cè)的附接包含將該玻璃窗口晶圓與該裝置半導體基板的該背側(cè)粘合。
15.如權(quán)利要求13所述的方法，其特征在于，該第二晶粒與該第一晶粒的電性耦接包含進行加熱制程以將安置于該第二晶粒與該裝置基板之間的導電凸塊回流焊。
16.—種方法,其包含:將玻璃窗口晶圓附接于包括有毗鄰半導體的裝置基板的前側(cè)而形成的多個第一晶粒的該裝置半導體硅基板的背側(cè)，而該玻璃窗口晶圓具有形成于其中的多個開口及落于5-12ppm/°C范圍內(nèi)的熱膨脹系數(shù)；將第二晶粒安置在各該開口內(nèi)；以及將各該第二晶粒與該第一晶粒的其中之一電性耦接。
17.如權(quán)利要求16所述的方法，其特征在于，使該玻璃窗口晶圓與該裝置半導體基板的該背側(cè)的附接包含將該玻璃窗口晶圓與該裝置半導體基板的該背側(cè)粘合。
18.如權(quán)利要求16所述的方法，其特征在于，該第二晶粒與該第一晶粒的電性耦接包含進行加熱制程以將安置于該第`二晶粒與該裝置基板之間的導電凸塊回流焊。
【文檔編號】H01L21/52GK103681646SQ201310418057
【公開日】2014年3月26日 申請日期:2013年9月13日 優(yōu)先權(quán)日:2012年9月13日
【發(fā)明者】R·阿加瓦爾, R·阿拉帕蒂 申請人:格羅方德半導體公司