基于高壓工藝的靜電保護(hù)環(huán)的制作方法
【專(zhuān)利摘要】一種基于高壓工藝的靜電保護(hù)環(huán)，包括第一物理層、第二物理層、連接第一物理層和第二物理層之間的多個(gè)孔，其特征在于，在靜電保護(hù)環(huán)拐角處的尖角區(qū)域不具備孔。采用本發(fā)明所述基于高壓工藝的靜電保護(hù)環(huán)，在拐角處減少了孔的數(shù)量，使電場(chǎng)線(xiàn)在拐角處被削弱，增強(qiáng)了拐角處的耐壓，提高了整個(gè)芯片的抗靜電等級(jí)。
【專(zhuān)利說(shuō)明】
基于高壓工藝的靜電保護(hù)環(huán)

【技術(shù)領(lǐng)域】
[0001 ] 本發(fā)明屬于半導(dǎo)體制造領(lǐng)域，涉及一種基于高壓工藝的靜電保護(hù)環(huán)。

【背景技術(shù)】
[0002]不同物質(zhì)的接觸、分離或相互摩擦，即可產(chǎn)生靜電。例如在生產(chǎn)過(guò)程中的擠壓、切害I]、搬運(yùn)、攪拌和過(guò)濾以及生活中的行走、起立、脫衣服等，都會(huì)產(chǎn)生靜電。可見(jiàn)，靜電在我們的日常生活中可以說(shuō)是無(wú)處不在，我們的身上和周?chē)蛶в泻芨叩撵o電電壓，幾千伏甚至幾萬(wàn)伏。這些靜電對(duì)一些ESDS (靜電敏感元件)，直接可以使其失去本身應(yīng)有的正常性能，甚至完全喪失正常功能。
[0003]靜電保護(hù)結(jié)構(gòu)一直是集成電路工藝制造中的難點(diǎn)，靜電電流的隨意性和對(duì)電路最薄弱處的破壞加大了集成電路的設(shè)計(jì)難度，保護(hù)環(huán)是用于集成電路制造領(lǐng)域中常用的一種結(jié)構(gòu)，用于將引腳上的靜電電流從地線(xiàn)或者電源線(xiàn)引走，為增大電流通路，保護(hù)環(huán)的各層之間的連接孔通常會(huì)盡可能布滿(mǎn)，但在保護(hù)環(huán)的拐角處，由于尖角區(qū)域電力線(xiàn)集中，因此很容易在拐角處發(fā)生擊穿。


【發(fā)明內(nèi)容】

[0004]為克服現(xiàn)有技術(shù)在保護(hù)環(huán)拐角處易擊穿的技術(shù)缺陷，本發(fā)明提供一種基于高壓工藝的靜電保護(hù)環(huán)。
[0005]本發(fā)明所述一種基于高壓工藝的靜電保護(hù)環(huán)，包括第一物理層、第二物理層、連接第一物理層和第二物理層之間的多個(gè)孔，其特征在于，在靜電保護(hù)環(huán)拐角處的尖角區(qū)域不具備孔。
[0006]具體的，所述第一物理層和第二物理層均為金屬層。
[0007]具體的，所述第一物理層為金屬層，第二物理層為多晶硅或阱。
[0008]具體的，所述第一物理層為阱，第二物理層為襯底。
[0009]優(yōu)選的，所述多個(gè)孔的大小和孔之間的間距符合最小設(shè)計(jì)規(guī)則。
[0010]具體的，所述孔的直徑為0.2微米。
[0011]采用本發(fā)明所述基于高壓工藝的靜電保護(hù)環(huán)，在拐角處減少了孔的數(shù)量，使電場(chǎng)線(xiàn)在拐角處被削弱，增強(qiáng)了拐角處的耐壓，提高了整個(gè)芯片的抗靜電等級(jí)。

【專(zhuān)利附圖】

【附圖說(shuō)明】
[0012]圖1示出本發(fā)明一種【具體實(shí)施方式】的示意圖。

【具體實(shí)施方式】
[0013]下面結(jié)合附圖，對(duì)本發(fā)明的【具體實(shí)施方式】作進(jìn)一步的詳細(xì)說(shuō)明。
[0014]本發(fā)明所述一種基于高壓工藝的靜電保護(hù)環(huán)，包括第一物理層、第二物理層、連接第一物理層和第二物理層之間的多個(gè)孔，其特征在于，在靜電保護(hù)環(huán)拐角處的尖角區(qū)域不具備孔。
[0015]當(dāng)靜電電流流過(guò)時(shí)，從第一物理層向第二物理層通過(guò)全部連接的孔均勻流入，在靜電保護(hù)環(huán)的拐角處，由于尖角處不具備孔，尖角處沒(méi)有電流流過(guò)，相應(yīng)的削弱了尖角處的電場(chǎng)和電場(chǎng)線(xiàn)密度，提高了尖角處的耐壓水平。
[0016]這種在尖角處不具備孔的連接方式適用于靜電保護(hù)環(huán)的各層之間連接，例如如下方式:
具體的，所述第一物理層和第二物理層均為金屬層。
[0017]具體的，所述第一物理層為金屬層，第二物理層為多晶硅或阱。
[0018]具體的，所述第一物理層為阱，第二物理層為襯底。
[0019]優(yōu)選的，所述多個(gè)孔的大小和孔之間的間距符合最小設(shè)計(jì)規(guī)則。以增大其他有孔連接處的電流能力。
[0020]具體的，所述孔的直徑為0.2微米。適用于0.2微米的高壓工藝。
[0021]采用本發(fā)明所述基于高壓工藝的靜電保護(hù)環(huán)，在拐角處減少了孔的數(shù)量，使電場(chǎng)線(xiàn)在拐角處被削弱，增強(qiáng)了拐角處的耐壓，提高了整個(gè)芯片的抗靜電等級(jí)
以上所述的僅為本發(fā)明的優(yōu)選實(shí)施例，所述實(shí)施例并非用以限制本發(fā)明的專(zhuān)利保護(hù)范圍，因此凡是運(yùn)用本發(fā)明的說(shuō)明書(shū)及附圖內(nèi)容所作的等同結(jié)構(gòu)變化，同理均應(yīng)包含在本發(fā)明的保護(hù)范圍內(nèi)。
【權(quán)利要求】
1.一種基于高壓工藝的靜電保護(hù)環(huán)，包括第一物理層、第二物理層、連接第一物理層和第二物理層之間的多個(gè)孔，其特征在于，在靜電保護(hù)環(huán)拐角處的尖角區(qū)域不具備孔。
2.一種如權(quán)利要求1所述的基于高壓工藝的靜電保護(hù)環(huán)，其特征在于，所述第一物理層和第二物理層均為金屬層。
3.—種如權(quán)利要求1所述的基于高壓工藝的靜電保護(hù)環(huán)，其特征在于，所述第一物理層為金屬層，第二物理層為多晶硅或阱。
4.一種如權(quán)利要求1所述的基于高壓工藝的靜電保護(hù)環(huán)，其特征在于，所述第一物理層為阱，第二物理層為襯底。
5.一種如權(quán)利要求1所述的基于高壓工藝的靜電保護(hù)環(huán)，其特征在于，所述多個(gè)孔的大小和孔之間的間距符合最小設(shè)計(jì)規(guī)則。
6.一種如權(quán)利要求1所述的基于高壓工藝的靜電保護(hù)環(huán)，其特征在于，所述孔的直徑為0.2微米。
【文檔編號(hào)】H01L23/60GK104465625SQ201310424457
【公開(kāi)日】2015年3月25日 申請(qǐng)日期:2013年9月18日 優(yōu)先權(quán)日:2013年9月18日
【發(fā)明者】梁懿 申請(qǐng)人:梁懿