半導體裝置以及半導體裝置的制造方法
【專利摘要】本發(fā)明提供半導體裝置以及半導體裝置的制造方法，高耐壓/低導通電壓，且抑制了閂鎖現(xiàn)象的產生。所述半導體裝置具有：p型集電區(qū)；n型漂移區(qū)，其配置于集電區(qū)上；p型基區(qū)，其配置于漂移區(qū)上；n型發(fā)射區(qū)，其配置于基區(qū)上；柵氧化膜，其配置于從發(fā)射區(qū)的上表面延伸而貫穿發(fā)射區(qū)以及基區(qū)的槽的底面及側表面；以及柵電極，其隔著柵氧化膜與基區(qū)相對地嵌入到槽的內部，其中，基區(qū)的下表面的位置在與柵氧化膜接觸的區(qū)中比離開柵氧化膜的區(qū)淺。
【專利說明】半導體裝置以及半導體裝置的制造方法
【技術領域】
[0001]本發(fā)明涉及具有IGBT結構的半導體裝置以及半導體裝置的制造方法。
【背景技術】
[0002]絕緣柵型雙極晶體管(IGBT)具有高輸入阻抗、低導通電壓，因此，在電動機驅動電路等中使用。但是，在IGBT中，耐壓和導通電壓處于權衡的關系。
[0003]因此，為了較高地保持耐壓，并降低導通電壓而提出有各種各樣的方法。例如，提出有在基區(qū)和漂移區(qū)之間形成載流子蓄積層的方法(例如，參考專利文獻I)。根據(jù)該結構，公開了如下內容:在載流子蓄積層與漂移區(qū)之間的界面附近蓄積載流子，能夠較高地保持耐壓并降低導通電壓。
[0004]【專利文獻I】日本特開平8-316479號公報
[0005]但是，雖然優(yōu)選導通電壓下降，但是，由于提高載流子蓄積層的雜質濃度，載流子蓄積層的耗盡層難以變寬而導致耐壓下降。由此，很難提高耐壓和導通電壓兩者。此外，在IGBT結構的半導體裝置中，存在由于寄生晶體管的產生而產生閂鎖現(xiàn)象的問題。

【發(fā)明內容】

[0006]鑒于上述問題，本發(fā)明的目的在于提供一種高耐壓/低導通電壓，且抑制了閂鎖現(xiàn)象的產生的半導體裝置以及半導體裝置的控制方法。
[0007]根據(jù)本發(fā)明的一個方面，提供一種半導體裝置，其具有:(I) P型集電區(qū)；(2) η型漂移區(qū)，其配置于集電區(qū)上；(3)ρ型基區(qū)，其配置于漂移區(qū)上；(4)η型發(fā)射區(qū)，其配置于基區(qū)上；(5)柵氧化膜，其配置于從發(fā)射區(qū)的上表面延伸而貫穿發(fā)射區(qū)及基區(qū)的槽的底面及側表面；以及(6)柵電極，其隔著柵氧化膜與基區(qū)相對而嵌入到槽的內部，基區(qū)的下表面的位置在與柵氧化膜接觸的區(qū)中比離開柵氧化膜的區(qū)淺。
[0008]根據(jù)本發(fā)明的另一個方面，提供一種半導體裝置，其具有:(1)ρ型集電區(qū)；(2)η型漂移區(qū)，其配置于集電區(qū)上；(3)ρ型基區(qū)，其配置于漂移區(qū)上；(4)η型發(fā)射區(qū)，其配置于基區(qū)上；(5)柵氧化膜，其配置于從發(fā)射區(qū)的上表面延伸而貫穿發(fā)射區(qū)及基區(qū)的槽的底面及側表面；以及(6)柵電極，其隔著柵氧化膜與基區(qū)相對而嵌入到槽的內部，所述半導體裝置具有基區(qū)的雜質濃度隨著離開柵氧化膜而變高的部分。
[0009]根據(jù)本發(fā)明的另一個方面，提供一種半導體裝置的制造方法，包括如下步驟:(I)通過雜質擴散法或外延生長法，在η型漂移區(qū)上形成P型基區(qū)；(2)在基區(qū)上形成η型發(fā)射區(qū)；(3)形成從發(fā)射區(qū)的上表面延伸而貫穿發(fā)射區(qū)及基區(qū)的槽；(4)通過對槽的內壁進行氧化而形成柵氧化膜，將基區(qū)中的與柵氧化膜接觸的區(qū)的P型雜質取入到柵氧化膜中，從而使基區(qū)中的與柵氧化膜接觸的區(qū)的下表面的位置比其他區(qū)淺；以及(5)嵌入到槽的內部而形成柵電極。
[0010]根據(jù)本發(fā)明，可提供一種高耐壓/低導通電壓，且抑制了閂鎖現(xiàn)象的產生的半導體裝置以及半導體裝置的控制方法。【專利附圖】

【附圖說明】
[0011]圖1是表示本發(fā)明第I實施方式涉及的半導體裝置的結構的示意性剖面圖。
[0012]圖2是用于說明本發(fā)明第I實施方式涉及的半導體裝置的制造方法的示意性步驟剖面圖(其一)。
[0013]圖3是用于說明本發(fā)明第I實施方式涉及的半導體裝置的制造方法的示意性步驟剖面圖(其二)。
[0014]圖4是用于說明本發(fā)明第I實施方式涉及的半導體裝置的制造方法的示意性步驟剖面圖(其三)。
[0015]圖5是用于說明本發(fā)明第I實施方式涉及的半導體裝置的制造方法的示意性步驟剖面圖(其四)。
[0016]圖6是表示本發(fā)明第2實施方式涉及的半導體裝置的結構的示意性剖面圖。
[0017]圖7是表示本發(fā)明第2實施方式涉及的半導體裝置的其他結構的示意性剖面圖。
[0018]圖8是表示本發(fā)明第2實施方式的第I變形例涉及的半導體裝置的結構的示意性剖面圖。
[0019]圖9是表示本發(fā)明第2實施方式的第2變形例涉及的半導體裝置的結構的示意性剖面圖。
[0020]符號說明
[0021]1:半導體裝置；10:集電區(qū)；20:漂移區(qū)；25:載流子蓄積區(qū)；30:基區(qū)；40:發(fā)射區(qū)；50:柵氧化膜；55:槽；60:柵電極；70:層間絕緣膜；80:發(fā)射電極；90:集電極；100 --溝道區(qū)。
【具體實施方式】
[0022]下面參見附圖，說明本發(fā)明的實施方式。在以下附圖的描述中，對相同或相似部分賦予相同或相似的符號。其中，附圖為示意性內容，應注意厚度與平面尺寸的關系、各部的長度比率等與實際情況不同。因此，應參考以下說明來判斷具體的尺寸。此外，當然在附圖間也包含彼此尺寸關系和比率不同的部分。
[0023]另外，如下所示的實施方式是用于具體表現(xiàn)本發(fā)明的技術思想的裝置和方法的例示，本發(fā)明的技術思想不以下述內容限定構成部件的形狀、結構、配置等。本發(fā)明的實施方式能夠在權利保護的范圍內實施各種變更。
[0024](第I實施方式)
[0025]如圖1所示，本發(fā)明的第I實施方式的半導體裝置I具有:p型集電區(qū)10 ；n型漂移區(qū)20，其配置于集電區(qū)10上；p型基區(qū)30，其配置于漂移區(qū)20上；n型發(fā)射區(qū)40，其配置于基區(qū)30上；柵氧化膜50，其配置于從發(fā)射區(qū)40的上表面延伸而貫穿發(fā)射區(qū)40及基區(qū)30的槽的底面及側表面；以及柵電極60，其隔著柵氧化膜50與基區(qū)30相對而嵌入到槽的內部。
[0026]半導體裝置I是絕緣柵型雙極晶體管(IGBT)，且與柵電極60相對的基區(qū)30的表面是溝道區(qū)100。此外，在柵電極60的上表面配置有層間絕緣膜70，在層間絕緣膜70上配置有與發(fā)射區(qū)40及基區(qū)30連接的發(fā)射電極80。[0027]并且，如圖1所示，在觀察基區(qū)30與漂移區(qū)20之間的界面時，與柵氧化膜50的側壁接觸的區(qū)中的基區(qū)30的下部的位置(距基區(qū)30的上表面的距離Dl)形成為比離開柵氧化膜50的區(qū)中的基區(qū)30的下部的位置(距基區(qū)30的上表面的距離D2)淺。其中，存在1.2< D2/(D2-D1) < 40 的關系。更優(yōu)選的是，4 < D2/(D2_D1) < 10。
[0028]另外，在基區(qū)30的與柵氧化膜50接觸的區(qū)中，相比于離開柵氧化膜50的區(qū)、即柵氧化膜50與柵氧化膜50之間的區(qū)，雜質濃度低。也就是說，半導體裝置I具有基區(qū)30的雜質濃度隨著離開柵氧化膜50而變高的部分。并且，基區(qū)30的雜質濃度高處為5 X IO16?I X IO13CnT3左右。另外，基區(qū)30的雜質濃度越低，距離Dl與距離D2之差越大。
[0029]說明半導體裝置I的動作。向發(fā)射電極80和集電極90間施加預定的集電極電壓，向發(fā)射電極80和柵電極60之間施加預定的柵電壓。例如，集電極電壓在300V?1600V左右，柵電壓在IOV?20V左右。由此，當使半導體裝置I為導通狀態(tài)時，溝道區(qū)100從P型反轉為η型，形成溝道。電子從發(fā)射電極80通過所形成的溝道，注入到漂移區(qū)20。由于該注入后的電子，集電區(qū)10與漂移區(qū)20之間正偏，從集電極90經由集電區(qū)10，空穴(孔)按照漂移區(qū)20、基區(qū)30的順序移動。當進一步增加電流時，距離集電區(qū)10的空穴增加，空穴蓄積到基區(qū)30的下方。其結果是，通過電導調制使導通電阻下降。
[0030]當使半導體裝置I從導通狀態(tài)變成截止狀態(tài)時，使柵電壓低于閾值電壓，例如，將柵電壓控制成與發(fā)射電極相同的接地電位或者反偏而消除溝道區(qū)100。由此，電子從發(fā)射電極80向漂移區(qū)20的注入停止。由于集電極90的電位高于發(fā)射電極80，因此，耗盡層從基區(qū)30與漂移區(qū)20之間的界面擴展，并且，蓄積到漂移區(qū)20的空穴脫漏到發(fā)射電極80。
[0031]在具有IGBT結構的半導體裝置I中，導通電壓在由發(fā)射區(qū)40和基區(qū)30形成的ρη結的狀態(tài)下，由基區(qū)30所產生的溝道的寬度和溝道長度確定。形成溝道的區(qū)是基區(qū)30的隔著柵氧化膜50與柵電極60相對的區(qū)，但是，在圖1所示的半導體裝置I中，在與柵氧化膜50接觸的區(qū)中基區(qū)30相比于離開柵氧化膜50的區(qū)淺，因此，溝道區(qū)100短。因此，溝道阻抗下降。
[0032]此外，基區(qū)30的濃度在鄰近柵氧化膜50的區(qū)低，因此，溝道寬度容易變寬，能夠降低溝道阻抗。從而，能夠降低半導體裝置I的導通電壓。
[0033]另外，在IGBT結構的半導體裝置I中，電子從發(fā)射區(qū)40經由形成于基區(qū)30的溝道流入到漂移區(qū)20，與此相對應，空穴從漂移區(qū)20流入基區(qū)30，并移動到發(fā)射區(qū)40。此時，空穴沿著發(fā)射區(qū)40的下表面以及側表面移動的量多，或者移動距離長時，在基區(qū)30產生明顯的電動勢，基區(qū)30和發(fā)射區(qū)40正偏。因此，產生從發(fā)射區(qū)40不經由溝道而流入漂移區(qū)20的電子。也就是說，發(fā)射區(qū)40和基區(qū)30/漂移區(qū)20中產生的寄生晶體管導通，產生無法由柵電壓控制的電流流過的閂鎖現(xiàn)象。
[0034]但是，在圖1所示的半導體裝置I中，基區(qū)30的下表面向下部凸出的曲面形狀。因此，相比于集電區(qū)10的柵氧化膜50附近，在離開柵氧化膜50的區(qū)、即分別形成了柵電極60的槽間的區(qū)中，集電區(qū)10與基區(qū)30之間的距離短。其結果是，空穴在基區(qū)30的相比于柵氧化膜50附近、離開柵氧化膜50的區(qū)中移動。因此，沿著發(fā)射區(qū)40的下表面和側表面移動的空穴的量被抑制。沿著發(fā)射區(qū)40移動的空穴的量越多，且空穴沿著發(fā)射區(qū)40的移動距離越長，容易產生上述閂鎖現(xiàn)象。因此，在空穴在離開發(fā)射區(qū)40的區(qū)中移動的半導體裝置I中，能夠抑制閂鎖現(xiàn)象的產生。[0035]如上述所說明地，根據(jù)本發(fā)明的第I實施方式的半導體裝置1，能夠提供一種高耐壓/低導通電壓，且抑制了閂鎖現(xiàn)象的產生的半導體裝置。
[0036]采用圖2?圖5說明本發(fā)明的第I實施方式的半導體裝置I的制造方法。另外，以下所述的制造方法只是一個例子，包含該變形例，當然也能夠通過除此以外的各種制造方法實現(xiàn)。
[0037]如圖2所示，在層疊在P型集電區(qū)10上的η型漂移區(qū)20上，通過雜質擴散法或者外延生長法，形成P型基區(qū)30。例如，通過雜質擴散法，從漂移區(qū)20的上表面通過離子注入法將P型雜質注入到漂移區(qū)20后，進行基于退火處理的擴散，基區(qū)30實質上以同樣的厚度形成?；鶇^(qū)30中的P型雜質例如是硼(B)。接著，如圖3所示，在基區(qū)30的上表面的一部分上例如采用離子注入法和擴散形成η+型發(fā)射區(qū)40。
[0038]通過光刻技術和蝕刻技術，采用配置在發(fā)射區(qū)40上的具有開口部的掩模，形成從發(fā)射區(qū)40的上表面延伸而貫穿發(fā)射區(qū)40和基區(qū)30，且前端到達漂移區(qū)20的槽55。槽55的底面實質上是平坦的。并且，如圖4所示，在槽55的內壁上形成柵氧化膜50。例如，通過熱氧化法形成氧化硅(SiO2)膜。
[0039]此時，基區(qū)30中的與柵氧化膜50接觸的區(qū)的P型雜質被取入到柵氧化膜50中。因此，在柵氧化膜50附近的基區(qū)30的雜質濃度降低。也就是說，越離開柵氧化膜50，基區(qū)30的雜質濃度越高。其結果是，基區(qū)30的厚度在柵氧化膜50附近的區(qū)變薄，在離開柵氧化膜50的區(qū)變厚。
[0040]進而，通過雜質擴散法形成的基區(qū)30形成為相比于上表面附近的區(qū)，在下表面附近的區(qū)中雜質濃度低。因此，當基區(qū)30中的P型雜質被取入到柵氧化膜50中時，在柵氧化膜50附近，基區(qū)30的下表面附近的P型雜質濃度尤其變低。該區(qū)的P型雜質濃度消除造成的結果是，基區(qū)30的與柵氧化膜50接觸的區(qū)的下表面的位置變得比其他區(qū)淺。由此，如圖5所示，基區(qū)30的下表面變成向下部凸出的曲面形狀。
[0041]另外，槽55的壁面粗糙，因此，也可在氧化一下之后去除氧化膜，然后形成柵氧化膜50。此時，在至少一個氧化膜形成時，產生上述現(xiàn)象。
[0042]之后，形成柵電極60。例如，將添加了雜質的多晶硅膜嵌入到槽的內部，通過化學機械研磨(CMP)等研磨步驟，如圖5所示地，使基區(qū)30的表面平坦化后形成柵電極60。進而，在柵電極60上形成了層間絕緣膜70之后，在層間絕緣膜70上形成與發(fā)射區(qū)40和基區(qū)30連接的發(fā)射電極80。進而，在集電區(qū)10的背面上形成集電極90，從而完成圖1所示的半導體裝置I。
[0043]如上述所說明地，根據(jù)本發(fā)明的第I實施方式涉及的半導體裝置的制造方法，制造如下的半導體裝置1:基區(qū)30的下表面的位置在與柵氧化膜50接觸的區(qū)中比離開柵氧化膜50的區(qū)淺，并且，具有越離開柵氧化膜50，基區(qū)30的雜質濃度越高的部分。其結果是，能夠得到一種高耐壓/低導通電壓，且抑制了閂鎖現(xiàn)象的產生的半導體裝置I。
[0044]另外，關于柵氧化膜50的雜質的吸收/排出(雜質的分離效果)，幾乎可以忽略基板的表面方向的影響，能夠得到均勻的形狀。例如，通過擴散，形成向下部凸出的曲面形狀的基區(qū)30時，有時形成槽55的掩模和形成基區(qū)30的掩模之間的錯位會導致溝道長度變化，并產生由此帶來的導通電壓的偏差。但是，根據(jù)本發(fā)明的實施方式的制造方法，能夠使基區(qū)30的形狀均勻，因此，能夠抑制導通電壓的偏差。[0045](第2實施方式)
[0046]如圖6所示，本發(fā)明的第2實施方式涉及的半導體裝置I還具有配置在漂移區(qū)20與基區(qū)30之間的、雜質濃度高于漂移區(qū)20的η型載流子蓄積區(qū)25，這正是與圖1所示的半導體裝置I的不同之處。
[0047]在載流子蓄積區(qū)25中，與基區(qū)30相反，在與柵氧化膜50接觸的區(qū)中，雜質濃度比離開柵氧化膜50的區(qū)高。也就是說，載流子蓄積區(qū)25的雜質濃度隨著離開柵氧化膜而變低。并且，載流子蓄積區(qū)25的雜質濃度高處為5Χ IO14?5Χ IO16CnT3左右。
[0048]此外，基區(qū)30的下表面的位置在與柵氧化膜50接觸的區(qū)中比離開柵氧化膜50的區(qū)淺，因此，在載流子蓄積區(qū)25的下表面看起來平坦時，載流子蓄積區(qū)25的膜厚形成為，在柵氧化膜50附近厚，在離開柵氧化膜50的區(qū)中薄。也就是說，假設載流子蓄積區(qū)25的從下表面到上限之間的距離在柵氧化膜50附近為距離dl，在離開柵氧化膜50的區(qū)中為距離d2，則dl > d2。另外，載流子蓄積區(qū)25的雜質濃度越低，距離dl與距離d2之差越大。
[0049]在具有載流子蓄積區(qū)25的IGBT中，在載流子蓄積區(qū)25與漂移區(qū)20之間的界面附近蓄積載流子。載流子蓄積區(qū)25與漂移區(qū)20的雜質濃度之差越大，越在載流子蓄積區(qū)25蓄積空穴。
[0050]載流子蓄積區(qū)25例如如下地形成。即，在漂移區(qū)20上，通過雜質擴散法或者外延生長法，形成載流子蓄積區(qū)25以及基區(qū)30。例如，通過擴散同時從相同的上表面形成載流子蓄積區(qū)25和基區(qū)30。載流子蓄積區(qū)25的雜質決定原子例如可采用磷(P)。接著，如參考圖3所說明地，在基區(qū)30的上表面的一部分上例如采用離子注入法和擴散形成n+型發(fā)射區(qū)40。
[0051]接著，形成貫穿基區(qū)30，到達載流子蓄積區(qū)25的槽。并且，如參考圖4所說明地，在槽55的內壁上形成柵氧化膜50。此時，基區(qū)30中的與柵氧化膜50接觸的區(qū)的P型雜質取入到柵氧化膜50中，同時，載流子蓄積區(qū)25的形成柵氧化膜50的區(qū)的η型雜質被壓出到與柵氧化膜50接觸的區(qū)的載流子蓄積區(qū)25中。因此，柵氧化膜50附近的載流子蓄積區(qū)25的雜質濃度變高。也就是說，載流子蓄積區(qū)25的雜質濃度隨著離開柵氧化膜50而變低。
[0052]另外，即便從與基區(qū)30相同的面注入雜質，也可如嵌入層形成那樣，在雜質注入后采用外延形成法形成載流子蓄積區(qū)25。在圖6中，示出了載流子蓄積區(qū)25的下表面位于槽的底部的下方的例子。
[0053]為了使槽55的深度方向不沿著基板的結晶軸，例如，對于槽55的寬度，也可以設置成，越深，越寬或者越窄，使槽55的側壁不沿著基板的結晶軸。通過使槽55的側壁不沿著基板的結晶軸，能夠提高基板的強度。此外，從沿著柵氧化膜50的基區(qū)30的面均勻地壓出η型雜質的磷等，因此，能夠改變基區(qū)30的下表面的曲面形狀的圓弧角度。
[0054]如圖7所示，載流子蓄積區(qū)25的下表面位于形成了柵氧化膜50的槽的底部的上方的情況下，柵氧化膜50附近的載流子蓄積區(qū)25的雜質濃度高于離開柵氧化膜50的載流子蓄積區(qū)25的區(qū)，剖面形狀看似在柵氧化膜50附近隱藏在槽的下方。也就是說，載流子蓄積區(qū)25的下表面為向上部凸出的曲面形狀。
[0055]空穴由于較容易流過載流子蓄積區(qū)25的雜質濃度低的區(qū)，因此，在柵氧化膜50附近空穴較容易蓄積，空穴容易移動多形成了柵氧化膜50的槽之間。也就是說，空穴在離開柵氧化膜50的區(qū)中移動。因此，沿著柵氧化膜50移動，然后沿著發(fā)射區(qū)40的下表面以及側表面移動的空穴變少。從另一角度來說，離開柵氧化膜50而移動的空穴增加，以沿著發(fā)射區(qū)40的方式移動的空穴的量減少，或者移動距離變短。其結果是，抑制閂鎖現(xiàn)象的產生。
[0056]此外，與柵氧化膜50接觸的區(qū)中的載流子蓄積區(qū)25的厚度比離開柵氧化膜50的載流子蓄積區(qū)25的區(qū)厚。因此，離開柵氧化膜50的區(qū)相比于沿著柵氧化膜50的區(qū)，空穴更容易移動。因此，能夠實現(xiàn)更難產生閂鎖現(xiàn)象的半導體裝置I。
[0057]另外，載流子蓄積區(qū)25的厚度也可在柵氧化膜50附近以外的區(qū)一樣。此外，載流子蓄積區(qū)25也可通過雜質擴散法形成，因此，也可以形成載流子蓄積區(qū)25，使雜質濃度以從載流子蓄積區(qū)25的中心朝向周邊減少的方式正規(guī)分布。
[0058](第I變形例)
[0059]載流子蓄積區(qū)25也可以不沿著柵氧化膜50形成。即，載流子蓄積區(qū)25不配置于有源區(qū)的基區(qū)30的整個下表面，而是例如圖8所示，也可以從柵氧化膜50離開地配置載流子蓄積區(qū)25。
[0060]圖8是僅在發(fā)射電極80與基區(qū)30連接的正下方設置了載流子蓄積區(qū)25的結構。在圖8中，如眾所周知的嵌入層那樣地形成載流子蓄積區(qū)25，但是，也可以與基區(qū)30相同地從基板的上表面通過雜質擴散法形成。通過如此地設置載流子蓄積區(qū)25，有效地提高載流子蓄積區(qū)25與漂移區(qū)20的界面附近的空穴的蓄積效果，并通過在夾持在柵電極60之間的區(qū)設置不存在載流子蓄積區(qū)25的區(qū)，使耗盡層從該部分起變寬，因此，也能夠良好地確保耐壓。進而，即便是圖8所示的半導體裝置1，由于基區(qū)30較薄，因此，空穴在離開柵氧化膜50的區(qū)的基區(qū)30中移動。因此，能夠抑制閂鎖現(xiàn)象的產生。
[0061](第2變形例)
[0062]在形成發(fā)射電極80之前，如圖9所示地對基區(qū)30的上表面進行蝕刻，例如也可以形成槽，使層間絕緣膜70的下表面和基區(qū)30的上表面為相同平面程度。也就是說，在發(fā)射電極40的側表面不存在基區(qū)30。此時的槽的深度以通過蝕刻而后退的面為基準，未被蝕刻的區(qū)也以該面的延長線上為基準。
[0063](其他實施方式)
[0064]如上所述，本發(fā)明由上述實施方式記載，但是，構成該公開的一部分的論述以及附圖不應該理解為是對本發(fā)明的限定。本領域技術人員根據(jù)該公開清楚各種替代實施方式、實施例以及通用技術。
[0065]在已經論述的實施方式的說明中，示出了基區(qū)30的下表面與載流子蓄積區(qū)25的上表面接觸的例子。但是，基區(qū)30和載流子蓄積區(qū)25也可以上下離開地配置。例如，也可在基區(qū)30和載流子蓄積區(qū)25之間配置與漂移區(qū)20相同程度的雜質濃度的P型半導體區(qū)。不過，從提高耐壓的觀點來看，優(yōu)選載流子蓄積區(qū)25與基區(qū)30接觸。
[0066]另外，也可在柵氧化膜50之間的離開柵氧化膜50的位置處形成下表面比基區(qū)30深的P型半導體區(qū)。該P型半導體區(qū)作為所謂的深P (DEEP-P)區(qū)進行工作，通過使空穴在P型半導體區(qū)中移動，能夠抑制閂鎖現(xiàn)象的產生。
[0067]由此，本發(fā)明當然包含此處沒有記載的各種各樣的實施方式等。因此，根據(jù)上述說明，僅通過妥當?shù)臋嗬髸婕暗陌l(fā)明特定事項就可確定本發(fā)明的技術范圍。
【權利要求】
1.一種半導體裝置，其特征在于具有: P型集電區(qū)； η型漂移區(qū)，其配置于所述集電區(qū)上； P型基區(qū)，其配置于所述漂移區(qū)上； η型發(fā)射區(qū)，其配置于所述基區(qū)上； 柵氧化膜，其配置于如下槽的底面及側表面，該槽是從所述發(fā)射區(qū)的上表面延伸而貫穿所述發(fā)射區(qū)及所述基區(qū)來形成的；以及 柵電極，其隔著所述柵氧化膜與所述基區(qū)相對地嵌入到所述槽的內部， 所述基區(qū)的下表面的位置在與所述柵氧化膜接觸的區(qū)中比離開所述柵氧化膜的區(qū)淺。
2.根據(jù)權利要求1所述的半導體裝置，其特征在于， 該半導體裝置還具有η型載流子蓄積區(qū)，該η型載流子蓄積區(qū)配置于所述漂移區(qū)與所述基區(qū)之間的至少一部分中，且雜質濃度高于所述漂移區(qū)。
3.根據(jù)權利要求2所述的半導體裝置，其特征在于， 所述載流子蓄積區(qū)與所述柵氧化膜接觸，所述載流子蓄積區(qū)的上表面的位置在與所述柵氧化膜接觸的區(qū)中比離開所述柵氧化膜的區(qū)淺。
4.根據(jù)權利要求2或3所述的半導體裝置，其特征在于， 所述載流子蓄積區(qū)的下表面相比于所述槽的底部位于下方。`
5.根據(jù)權利要求3所述的半導體裝置，其特征在于， 所述槽的底部相比于所述載流子蓄積區(qū)的下表面的與所述柵氧化膜接觸的位置位于下方， 所述載流子蓄積區(qū)的下表面的位置在與所述柵氧化膜接觸的區(qū)比離開所述柵氧化膜的區(qū)深。
6.一種半導體裝置，其特征在于具有: P型集電區(qū)； η型漂移區(qū)，其配置于所述集電區(qū)上； P型基區(qū)，其配置于所述漂移區(qū)上； η型發(fā)射區(qū)，其配置于所述基區(qū)上； 柵氧化膜，其配置于如下槽的底面及側表面，該槽是從所述發(fā)射區(qū)的上表面延伸而貫穿所述發(fā)射區(qū)及所述基區(qū)來形成的；以及 柵電極，其隔著所述柵氧化膜與所述基區(qū)相對地嵌入到所述槽的內部， 該半導體裝置具有所述基區(qū)的雜質濃度隨著離開所述柵氧化膜而變高的部分。
7.根據(jù)權利要求6所述的半導體裝置，其特征在于， 該半導體裝置還具有η型載流子蓄積區(qū)，該η型載流子蓄積區(qū)配置于所述漂移區(qū)與所述基區(qū)之間的至少一部分中，且雜質濃度高于所述漂移區(qū)， 該半導體裝置具有所述載流子蓄積區(qū)的雜質濃度隨著離開所述柵氧化膜而變低的部分。
8.一種半導體裝置的制造方法，其特征在于包括如下步驟: 通過雜質擴散法或外延生長法，在η型漂移區(qū)上形成P型基區(qū)； 在所述基區(qū)上形成η型發(fā)射區(qū)；形成從所述發(fā)射區(qū)的上表面延伸而貫穿所述發(fā)射區(qū)及所述基區(qū)的槽； 通過對所述槽的內壁進行氧化而形成柵氧化膜，將所述基區(qū)中的與所述柵氧化膜接觸的區(qū)的P型雜質取入到所述柵氧化膜中，從而使所述基區(qū)的與所述柵氧化膜接觸的區(qū)的下表面的位置比其他區(qū)淺；以及 嵌入到所述槽的內部而形成柵電極。
9.根據(jù)權利要求8所述的半導體裝置的制造方法，其特征在于， 該制造方法還包括如下步驟:在形成所述基區(qū)之前，通過雜質擴散法或外延生長法，在所述漂移區(qū)上形成雜質濃度高于所述漂移區(qū)的η型載流子蓄積區(qū)， 以所述槽的底部的位置比所述載流子蓄積區(qū)的上表面深的方式形成所述槽。
10.根據(jù)權利要求9所述的半導體裝置的制造方法，其特征在于， 以到達所述載流子蓄積區(qū)的方式形成所述槽， 通過對所述槽的內壁進行氧化而形成所述柵氧化膜，將所述載流子蓄積區(qū)中的與所述柵氧化膜接觸的區(qū)的η型雜質壓出到離開所述柵氧化膜的區(qū)，從而使所述載流子蓄積區(qū)的與所述柵氧化膜接觸的區(qū)的·上表面的位置比其他區(qū)淺。
【文檔編號】H01L29/10GK103715237SQ201310426420
【公開日】2014年4月9日 申請日期:2013年9月18日 優(yōu)先權日:2012年10月4日
【發(fā)明者】鳥居克行 申請人:三墾電氣株式會社