半導(dǎo)體器件的制造方法
【專利摘要】本發(fā)明涉及半導(dǎo)體器件的制造方法。本發(fā)明的目的是提高將帶施加于基板的后表面時(shí)的可靠性，同時(shí)確保施加于基板的后表面的帶的耐熱性。在設(shè)置于支撐部件內(nèi)的溝道的底表面與驅(qū)動(dòng)器IC芯片的上表面之間存在間隙。另一方面，引線框的上表面?zhèn)扔芍尾考危沟脺系赖牡妆砻娼佑|安裝于低MOS芯片之上的低MOS夾片的上表面。因而，即使在驅(qū)動(dòng)器IC芯片和低MOS芯片被安裝于引線框的上表面?zhèn)戎系臓顟B(tài)下，帶也能夠被可靠地施加于引線框的后表面，特別地，施加于產(chǎn)品區(qū)的后表面。
【專利說(shuō)明】半導(dǎo)體器件的制造方法
[0001]對(duì)相關(guān)申請(qǐng)的交叉引用
[0002]在2012年9月26日提交的日本專利申請(qǐng)N0.2012-212494的公開(kāi)內(nèi)容(包括說(shuō)明書(shū)、附圖和摘要)以引用的方式全文并入本文。
【技術(shù)領(lǐng)域】
[0003]本發(fā)明涉及用于制造半導(dǎo)體器件的技術(shù)，并且涉及可有效地應(yīng)用于用于制造例如樹(shù)脂密封的半導(dǎo)體器件的技術(shù)的技術(shù)。
【背景技術(shù)】
[0004]日本專利特開(kāi)N0.2001-257291描述了一種技術(shù)，在該技術(shù)中，釬焊材料(例如，焊料)被用于一個(gè)導(dǎo)電通路與一個(gè)電路元件之間的耦接，然而導(dǎo)電糊膏(例如，Ag糊膏)被用于另一個(gè)導(dǎo)電通路與另一個(gè)電路元件之間的耦接。
[0005]在日本專利特開(kāi)N0.2010-114454中，一個(gè)半導(dǎo)體芯片被安裝于布線基板之上，并且布線基板與一個(gè)半導(dǎo)體芯片使用第一焊料來(lái)相互耦接。該第一焊料由高熔點(diǎn)焊料(例如，含有Pb (鉛)的Pb (鉛)-Sn (錫)焊料)形成，該高熔點(diǎn)焊料在等于或大于例如280°C的溫度處于液態(tài)。此外，該另一個(gè)半導(dǎo)體芯片還被安裝于布線基板之上，并且布線基板與該另一個(gè)半導(dǎo)體芯片使用第二焊料來(lái)相互耦接。該第二焊料由例如無(wú)鉛焊料(例如，錫(Sn)-銀(Ag)-銅(Cu)焊料)形成，該無(wú)鉛焊料不含有在等于或大于200°C的溫度處于液態(tài)的Pb(鉛)。
[0006]日本專利特開(kāi)N0.2008-53748描述了一種技術(shù)，在該技術(shù)中，控制功率MOSFET芯片和同步功率MOSFET芯片被提供。然后，在控制功率MOSFET芯片和同步功率MOSFET芯片各自的后表面上的漏極端子經(jīng)由例如管芯結(jié)合材料(例如，銀糊膏)分別結(jié)合到輸入側(cè)的板狀引線部分以及輸出側(cè)的板狀引線部分。

【發(fā)明內(nèi)容】

[0007]半導(dǎo)體器件由例如具有形成于其內(nèi)的半導(dǎo)體元件(例如，MOSFET (金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管))的半導(dǎo)體芯片，以及被形成為覆蓋該半導(dǎo)體芯片的封裝形成。這樣的半導(dǎo)體器件的封裝結(jié)構(gòu)包括各種類型，例如，BGA (球柵陣列)封裝、QFP (方形扁平封裝)封裝及QFN (方形扁平無(wú)引腳封裝)封裝。
[0008]在此，主要關(guān)注例如QFN封裝。在使用MAP成型技術(shù)來(lái)制造QFN封裝的技術(shù)中，所采用是通過(guò)將帶施加于基板的后表面來(lái)抑制樹(shù)脂泄漏到后表面端子中的技術(shù)。
[0009]在此，例如，可以存在其中存在著在第一溫度加熱用于將半導(dǎo)體芯片結(jié)合到形成于基板上的芯片安裝部分的粘合劑的步驟的情況。在這種情況下，如果在該加熱步驟之前將帶預(yù)先施加于基板的后表面，則當(dāng)?shù)谝粶囟雀哂趲У哪蜔釡囟葧r(shí)，帶會(huì)無(wú)法經(jīng)受住在上述第一溫度的熱處理。
[0010]因此，可以認(rèn)為:帶應(yīng)在上述加熱步驟執(zhí)行之后才施加于基板的后表面。但是，在這種情況下，半導(dǎo)體芯片已經(jīng)被安裝于基板的上表面?zhèn)龋⑶乙蚨赡茈y以在支撐基板的上表面?zhèn)鹊耐瑫r(shí)將帶穩(wěn)定地施加于基板的后表面。
[0011]本發(fā)明的其他目的及新特征根據(jù)關(guān)于本說(shuō)明書(shū)及附圖的描述將變得顯而易見(jiàn)。
[0012]根據(jù)一種實(shí)施例,在執(zhí)行了于第一溫度加熱第一導(dǎo)電粘合劑和第二導(dǎo)電粘合劑的加熱步驟之后，執(zhí)行用于將帶施加于第一引線框的與其上安裝有第一半導(dǎo)體芯片的面相對(duì)的面上的帶施加步驟。在此，帶施加步驟在支撐第一金屬板的同時(shí)將帶施加于第一引線框。
[0013]此外,根據(jù)一種實(shí)施例,在執(zhí)行了于第一溫度加熱第一導(dǎo)電粘合劑和第二導(dǎo)電粘合劑的加熱步驟之后，執(zhí)行將帶施加于第一引線框的與其上安裝有第一半導(dǎo)體芯片的面相對(duì)的面上的帶施加步驟。隨后，在經(jīng)由第三導(dǎo)電粘合劑將第二半導(dǎo)體芯片安裝于第二芯片安裝部分上之后，在第二溫度加熱第二導(dǎo)電粘合劑。在此，第二溫度低于第一溫度。
[0014]根據(jù)一種實(shí)施例，可以在確保施加于基板的后表面的帶的耐熱性的同時(shí)提高將帶施加于基板的后表面的可靠性。
【專利附圖】

【附圖說(shuō)明】
[0015]圖1是示出降壓DC/DC轉(zhuǎn)換器的電路配置的視圖；
[0016]圖2是示出在第一實(shí)施例中的半導(dǎo)體器件的封裝配置的視圖；
[0017]圖3是從在第一實(shí)施例中的半導(dǎo)體器件的下表面(后表面)觀察到的平面圖；
[0018]圖4是示出在第一實(shí)施例中的半導(dǎo)體器件的內(nèi)部配置的視圖；
[0019]圖5是示出在使用個(gè)體成型技術(shù)來(lái)形成普通的QFN封裝的情形中的樹(shù)脂密封步驟的示例的截面圖；
[0020]圖6是示出在使用MAP成型技術(shù)來(lái)形成普通的QFN封裝的情形中的樹(shù)脂密封步驟的示例的截面圖；
[0021]圖7是示出其中帶被預(yù)先地施加于引線框的后表面的配置的截面圖；
[0022]圖8是示出其中半導(dǎo)體芯片在帶被施加于引線框的后表面的狀態(tài)下被安裝于芯片安裝部分之上的配置的截面圖；
[0023]圖9是示出其中在沒(méi)有將帶施加于預(yù)先制備的引線框的后表面的情況下經(jīng)由高熔點(diǎn)焊料將半導(dǎo)體芯片安裝于芯片安裝部分之上的配置的截面圖；
[0024]圖10是示出其中帶在半導(dǎo)體芯片經(jīng)由高熔點(diǎn)焊料安裝于芯片安裝部分之上的狀態(tài)下被施加于引線框的后表面的配置的截面圖；
[0025]圖11是示出在第一實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0026]圖12是示出在第一實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0027]圖13是示出在第一實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0028]圖14A是示出引線框的示意性整體配置的視圖，圖14B是示出圖14A所示的引線框的一部分的放大圖，而圖14C是示出圖14B所示的引線框的那部分的進(jìn)一步放大圖；
[0029]圖15A是示出夾片子組件的示意性整體配置的視圖，而圖15B是示出夾片子組件的一部分的放大圖；
[0030]圖16是示出在第一實(shí)施例中的半導(dǎo)體器件的制造處理的平面圖；
[0031]圖17是示出在圖16之后的半導(dǎo)體器件的制造處理的平面圖；
[0032]圖18是示出在圖17之后的半導(dǎo)體器件的制造處理的平面圖；[0033]圖19是示出在圖18之后的半導(dǎo)體器件的制造處理的平面圖；
[0034]圖20A和20B示出在圖19之后的半導(dǎo)體器件的制造處理，圖20A是示出該處理的平面圖，而圖20B是示出該處理的截面圖；
[0035]圖21A和21B示出在圖20A和20B之后的半導(dǎo)體器件的制造處理，圖21A是示出該處理的平面圖，而圖21B是示出圖21A的局部區(qū)域的放大平面圖；
[0036]圖22是示出在圖21A和21B之后的半導(dǎo)體器件的制造處理的視圖；
[0037]圖23是從圖22的后表面觀察到的平面圖；
[0038]圖24A和24B示出了在圖22和圖23之后的半導(dǎo)體器件的制造處理，圖24A是示出該處理的平面圖，而圖24B是示出該處理的側(cè)視圖；
[0039]圖25A至25C示出了在圖24A和24B之后的半導(dǎo)體器件的制造處理，圖25A是示出該處理的平面圖，圖25B是示出該處理的側(cè)視圖，而圖25C是示出已在該步驟中單體化的半導(dǎo)體器件的平面圖；
[0040]圖26A是示出在帶即將被施加于引線框的后表面之前的引線框的配置的視圖，而圖26B是示出圖26A的一部分的放大圖；
[0041]圖27A是示出在第一實(shí)施例中使用的支撐部件的示意性整體配置的平面圖，而圖27B是示出圖27A的一部分的放大圖；
[0042]圖28是示出如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0043]圖29是示出在第一實(shí)施例的變型例I中如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0044]圖30是示出在第一實(shí)施例的變型例2中如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0045]圖31是示出各種材料的縱向彈性模量、邵爾A型硬度(Shore A hardness)以及維氏硬度(Vickers hardness)的視圖；
[0046]圖32是示出在第二實(shí)施例中的半導(dǎo)體器件的封裝配置的視圖；
[0047]圖33是從在第二實(shí)施例中的半導(dǎo)體器件的下表面(后表面)觀察到的平面圖；
[0048]圖34是示出在第二實(shí)施例中的半導(dǎo)體器件的內(nèi)部配置的視圖；
[0049]圖35是示出在第二實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0050]圖36是示出在第二實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0051]圖37是示出在第二實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0052]圖38A是示出夾片框(clip frame)的示意性整體配置的視圖，而圖38B是示出夾片框的一部分的放大圖；
[0053]圖39是示出在第二實(shí)施例中的半導(dǎo)體器件的制造處理的平面圖；
[0054]圖40A和40B示出了在圖39之后的半導(dǎo)體器件的制造處理，圖40A是示出該處理的平面圖，而圖40B是示出該處理的截面圖；
[0055]圖41A和41B示出了在圖40A和40B之后的半導(dǎo)體器件的制造處理，圖41A是示出該處理的平面圖，而圖41B是示出圖41A的局部區(qū)域的放大圖；
[0056]圖42A是示出在帶即將被施加于引線框的后表面之前的引線框的配置的視圖，而圖42B是示出圖42A的一部分的放大圖；[0057]圖43A是示出在第二實(shí)施例中使用的支撐部件的示意性整體配置的平面圖，而圖43B是示出圖43A的一部分的放大圖；
[0058]圖44是示出如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0059]圖45是示出在第二實(shí)施例的變型例I中如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0060]圖46是示出在第二實(shí)施例的變型例2中如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0061]圖47是示出在第三實(shí)施例中的半導(dǎo)體器件的內(nèi)部配置的視圖；
[0062]圖48是示出在第三實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0063]圖49是示出在第三實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0064]圖50是示出在第三實(shí)施例中的半導(dǎo)體器件制造流程的流程圖；
[0065]圖51是示出在第三實(shí)施例中的半導(dǎo)體器件的制造處理的平面圖；
[0066]圖52是示出在圖51之后的半導(dǎo)體器件的制造處理的平面圖；
[0067]圖53是示出在圖52之后的半導(dǎo)體器件的制造處理的平面圖；
[0068]圖54是示出在圖53之后的半導(dǎo)體器件的制造處理的平面圖；
[0069]圖55A和55B示出了在圖54之后的半導(dǎo)體器件的制造處理，圖55A是示出該處理的平面圖，而圖55B是示出該處理的截面圖；
[0070]圖56是示出在圖55A和55B之后的半導(dǎo)體器件的制造處理的平面圖；
[0071]圖57是示出在圖56之后的半導(dǎo)體器件的制造處理的平面圖；
[0072]圖58A是示出在帶即將被施加于引線框的后表面之前的引線框的配置的視圖，而圖58B是示出圖58A的一部分的放大圖；
[0073]圖59A是示出在第三實(shí)施例中使用的支撐部件的示意性整體配置的平面圖，而圖59B是示出圖59A的一部分的放大圖；
[0074]圖60是示出如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0075]圖61是示出在第三實(shí)施例的變型例中如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0076]圖62是示出在第四實(shí)施例中在帶即將被施加于引線框的后表面之前的引線框的配置的視圖；
[0077]圖63是示出在第四實(shí)施例中的其中帶被施加于引線框的后表面的狀態(tài)的視圖；
[0078]圖64是示出在第四實(shí)施例中使用的支撐部件的示意性整體配置的平面圖；
[0079]圖65是示出在第四實(shí)施例的變型例中如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0080]圖66是示出在第四實(shí)施例中的導(dǎo)線結(jié)合步驟的視圖；
[0081]圖67是示出在第四實(shí)施例的變型例I中的在帶即將被施加于引線框的后表面之前的引線框的配置的視圖；
[0082]圖68是示出在變型例I中的其中帶被施加于引線框的后表面的狀態(tài)的視圖；
[0083]圖69是示出在變型例I中如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；
[0084]圖70是示出在變型例I中如何安裝高M(jìn)OS芯片的視圖；
[0085]圖71是示出在變型例I中的導(dǎo)線結(jié)合步驟的視圖；
[0086]圖72是示出在第四實(shí)施例的變型例2中的在帶即將被施加于引線框的后表面之前的引線框的配置的視圖；
[0087]圖73是示出在變型例2中的其中帶被施加于引線框的后表面的狀態(tài)的視圖；
[0088]圖74是示出在變型例2中如何在引線框的上表面?zhèn)扔芍尾考蔚臓顟B(tài)下將帶施加于引線框的后表面的截面圖；以及
[0089]圖75是示出在變型例2中的導(dǎo)線結(jié)合步驟的視圖。
【具體實(shí)施方式】
[0090]下面將解釋下列實(shí)施例，這些實(shí)施例若出于方便的需要可劃分成多個(gè)部分或?qū)嵤├?。除了特別清楚地示出的情形外，它們并不是相互無(wú)關(guān)的，而是具有例如以下關(guān)系:一個(gè)是另一個(gè)的一部分或整體的變型例、細(xì)節(jié)及補(bǔ)充說(shuō)明。
[0091]在后面的實(shí)施例中，當(dāng)提及元件的數(shù)量等(包括數(shù)字、數(shù)值、量、范圍等)時(shí)，它們可以不限定于特定的數(shù)字，而是可以大于或小于該特定數(shù)字，除了它們被特別清楚地指定的情形以及它們?cè)诶碚撋媳磺宄叵薅ㄓ谔囟ǖ臄?shù)字的情形外。
[0092]此外，毋庸置疑，在后面的實(shí)施例中，元件(包括基本步驟等)并不一定是必不可少的，除了它被特別清楚地指示的情形以及根據(jù)理論觀點(diǎn)認(rèn)為它是明顯不可或缺的情形等之外。
[0093]類似地，在后面的實(shí)施例中，當(dāng)提及元件等的形狀、位置關(guān)系等時(shí)，基本上都將包括與該形狀類似或相似的形狀，除了它被特別明確地指定的情形以及根據(jù)理論觀點(diǎn)認(rèn)為它是明顯不正確的情形外。該表述同樣適用于以上所描述的數(shù)值和范圍。
[0094]在用于解釋實(shí)施例的所有附圖中，原則上將相同的符號(hào)附于相同的部件，并且省略了關(guān)于它的重復(fù)解釋。為了使附圖變得容易理解，即使是平面圖也可以附上陰影。
[0095](第一實(shí)施例)
[0096]〈DC/DC轉(zhuǎn)換器的電路配置和操作>
[0097]圖1是示出降壓DC/DC轉(zhuǎn)換器的電路配置的視圖。如圖1所示，在降壓DC/DC轉(zhuǎn)換器中，高M(jìn)OS晶體管QH和低MOS晶體管QL被串聯(lián)耦接于輸入端子TEl與地GND之間。然后，電感器L和負(fù)載RL被串聯(lián)耦接于在高M(jìn)OS晶體管QH和低MOS晶體管QL之間的節(jié)點(diǎn)NA與地GND之間，而電容器C與負(fù)載RL并聯(lián)耦接。
[0098]此外，高M(jìn)OS晶體管QH的柵極電極以及低MOS晶體管QL的柵極電極被耦接至控制電路Ce，并且高M(jìn)OS晶體管QH的通/斷以及低MOS晶體管QL的通/斷受控制電路CC控制。特別地，控制電路CC進(jìn)行控制以便在高M(jìn)OS晶體管QH導(dǎo)通時(shí)關(guān)斷低MOS晶體管QL以及在高M(jìn)OS晶體管QH關(guān)斷時(shí)導(dǎo)通低MOS晶體管QL。
[0099]在此，例如，當(dāng)高M(jìn)OS晶體管QH導(dǎo)通并且低MOS晶體管QL截止時(shí)，電流經(jīng)由高M(jìn)OS晶體管QH和電感器L從輸入端TEl流入負(fù)載RL之內(nèi)。隨后，如果高M(jìn)OS晶體管QH被關(guān)斷并且低MOS晶體管QL被導(dǎo)通，則首先因?yàn)楦進(jìn)OS晶體管QH是截止的，通過(guò)高M(jìn)OS晶體管QH和電感器L從輸入端子TEl流到負(fù)載RL的電流被切斷。也就是說(shuō)，流入電感器L的電流被切斷。但是，如果電流被減小(被切斷)，則電感器L會(huì)試圖維持流過(guò)其內(nèi)的電流。然后，因?yàn)榈蚆OS晶體管QL是導(dǎo)通的，所以電流然后將通過(guò)低MOS晶體管QL和電感器L從地GND流到負(fù)載RL。隨后，再一次，高M(jìn)OS晶體管QH被導(dǎo)通并且低MOS晶體管QL被關(guān)斷。在圖1所示的降壓DC/DC轉(zhuǎn)換器中，當(dāng)輸入電壓Vin被輸入輸入端子TEl時(shí)，將通過(guò)重復(fù)這樣的操作而使低于輸入電壓Vin的輸出電壓Vout跨負(fù)載RL輸出。
[0100]在下面，將簡(jiǎn)要地說(shuō)明為何在輸入電壓Vin被輸入到輸入端子TEl時(shí)通過(guò)重復(fù)上述開(kāi)關(guān)操作來(lái)使低于輸入電壓Vin的輸出電壓Vout跨負(fù)載RL輸出的原因。注意，在下面，假定流過(guò)電感器L的電流不是間歇性的。
[0101]首先，假定高M(jìn)OS晶體管QH在控制電路CC的控制之下在導(dǎo)通(ON)時(shí)段Tw及截止(OFF)時(shí)段Ttw內(nèi)執(zhí)行開(kāi)關(guān)操作。開(kāi)關(guān)頻率在這種情況下是f=l/(TJTtw)。
[0102]在此，例如，在圖1中，與負(fù)載RL并行地插入的電容器C具有不允許輸出電壓Vqut在短時(shí)間段內(nèi)顯著地改變的功能。也就是說(shuō)，在圖1所示的降壓DC/DC轉(zhuǎn)換器中，因?yàn)榫哂邢鄬?duì)較大的電容值的電容器C與負(fù)載RL并行地插入,所以在穩(wěn)定狀態(tài)中，在輸出電壓Vout內(nèi)所含有的紋波電壓與輸出電壓Vout相比具有小的值。因此，假定輸出電壓Vout在一個(gè)開(kāi)關(guān)操作的周期內(nèi)的波動(dòng)能夠被忽略。
[0103]首先，考慮其中高M(jìn)OS晶體管QH為導(dǎo)通的情形。因?yàn)榧俣ㄝ敵鲭妷篤out在一個(gè)周期內(nèi)不波動(dòng)，所以施加于電感器L的電壓是(Vin-Vout)并且能夠被認(rèn)為是恒定的。結(jié)果，如果電感器L的電感由LI表示，則在導(dǎo)通時(shí)段Tw內(nèi)的電流增量A1n由公式(I)給出。
[0104]A 1n= (Vin - Vout)/LI X Ton (I)
[0105]然后，考慮其中高M(jìn)OS晶體管QH為截止的情況。在這種情況下，因?yàn)榈蚆OS晶體管QL是導(dǎo)通的，所以施加于電感器L的電壓為0 -Vout=-Vout。因此，在截止時(shí)段Tqff內(nèi)的電流增量AItw由公式(2)給出。
[0106]A 1ff= - Vout/Ll XToff (2)
[0107]然后，在穩(wěn)定狀態(tài)中，流過(guò)電感器L的電流在一個(gè)開(kāi)關(guān)操作的周期內(nèi)將既不增加也不減少。換言之，當(dāng)流過(guò)電感器L的電流在一個(gè)周期內(nèi)增加或減少時(shí)，這意味著狀態(tài)還尚未達(dá)到穩(wěn)定狀態(tài)。因此，在穩(wěn)定狀態(tài)中，滿足公式(3)。
[0108]A 1n+ A 1ff=O (3)
[0109]如果將公式(I)的關(guān)系和公式(2)的關(guān)系代入該公式(3)中，則能夠得到以下所示的公式(4)。
[0110]Vout=Vin X Ton/ (Ton+Toff) (4)
[0111]在該公式(4沖，因?yàn)門(mén)qnSO且TQFF>0，所以Vout < Vin保持。也就是，圖1所示的降壓DC/DC轉(zhuǎn)換器是輸出比輸入電壓Vin低的輸出電壓Vout的電路。然后，能夠通過(guò)經(jīng)由控制電路CC根據(jù)公式(4)對(duì)開(kāi)關(guān)操作的控制而改變導(dǎo)通時(shí)段Tw以及截止時(shí)段Ttw來(lái)獲得比輸入電壓Vin低的任意輸出電壓Vout。特別地，如果作出控制使得導(dǎo)通時(shí)段Ton和截止時(shí)段Ttw變?yōu)楹愣ǖ模瑒t能夠獲得固定的輸出電壓Vout。
[0112]以此方式，通過(guò)圖1所示的降壓DC/DC轉(zhuǎn)換器，能夠通過(guò)以控制電路CC來(lái)控制高M(jìn)OS晶體管QH的通/斷以及低MOS晶體管QL的通/斷而輸出比輸入電壓Vin低的輸出電壓 Vout。
[0113]〈DC/DC轉(zhuǎn)換器的封裝配置>[0114]包含于上述DC/DC轉(zhuǎn)換器內(nèi)的控制電路CCjgMOS晶體管QL及高M(jìn)OS晶體管QH被商品化為例如單封裝的半導(dǎo)體器件。這種單封裝的半導(dǎo)體器件(圖1所示的電感器L和電容器C都不包括)是構(gòu)成DC/DC轉(zhuǎn)換器的一部分的半導(dǎo)體器件，但是為了簡(jiǎn)便起見(jiàn)，這種半導(dǎo)體器件可以稱為構(gòu)成DC/DC轉(zhuǎn)換器的半導(dǎo)體器件。
[0115]半導(dǎo)體器件由具有形成于其內(nèi)的半導(dǎo)體元件(例如，MOSFET (金屬-氧化物-半導(dǎo)體場(chǎng)效應(yīng)晶體管))的半導(dǎo)體芯片以及被形成為覆蓋該半導(dǎo)體芯片的封裝形成。封裝具有使形成于半導(dǎo)體芯片內(nèi)的半導(dǎo)體元件電耦接至外部電路的功能(1)，以及保護(hù)半導(dǎo)體芯片不受外部環(huán)境(例如，濕度和溫度)的影響并且防止因振動(dòng)或撞擊所致的破壞和/或半導(dǎo)體芯片特性劣化的功能(2)。而且，封裝還具有如下功能:例如促進(jìn)對(duì)半導(dǎo)體芯片的處理的功能
(3)，以及輻射在半導(dǎo)體芯片的工作期間產(chǎn)生的熱量并且使半導(dǎo)體元件的功能最大化的功能⑷。
[0116]半導(dǎo)體器件的封裝結(jié)構(gòu)包括各種類型，例如，BGA (球柵陣列)封裝、QFP (方形扁平封裝)封裝及QFN (方形扁平無(wú)引腳封裝)封裝。在這些封裝形式當(dāng)中，構(gòu)成上述DC/DC轉(zhuǎn)換器的一部分的半導(dǎo)體器件被封裝并被配置為例如QFN封裝。然后，在下文將描述包括構(gòu)成DC/DC轉(zhuǎn)換器的一部分的QFN封裝的半導(dǎo)體器件的封裝配置。
[0117]圖2是示出在本第一實(shí)施例中的半導(dǎo)體器件PKl的封裝配置的視圖。在圖2中，在中央示出的圖形是從上表面觀察到的半導(dǎo)體器件PKl的平面圖，并且在其所有側(cè)邊的每一側(cè)處示出的是側(cè)視圖。如圖2所示，半導(dǎo)體器件PKl在本第一實(shí)施例中以具有矩形形狀的樹(shù)脂MR覆蓋。然后，可以從側(cè)視圖看出，引線LD在半導(dǎo)體器件PKl的側(cè)表面上從樹(shù)脂MR
中露出。
[0118]然后，圖3是從下表面(后表面)觀察到的在本第一實(shí)施例中的半導(dǎo)體器件PKl的平面圖。如圖3所示，半導(dǎo)體器件PKl的后表面還覆蓋著樹(shù)脂MR，然而芯片安裝部分TAB(L)、芯片安裝部分TAB (H)及芯片安裝部分TAB (C)從樹(shù)脂MR中露出。因?yàn)樾酒惭b部分TAB (L)、芯片安裝部分TAB (H)及芯片安裝部分TAB (C)以此方式從半導(dǎo)體器件PKl的后表面中露出，所以能夠提高半導(dǎo)體器件PKl的熱量輻射效率。此外，多個(gè)后表面端子BTE被暴露到具有矩形形狀的半導(dǎo)體器件PKl的外圍區(qū)域(外圍部分)。該后表面端子BTE構(gòu)成了引線LD的一部分。
[0119]隨后，描述半導(dǎo)體器件PKl的內(nèi)部配置。圖4是示出在本第一實(shí)施例中的半導(dǎo)體器件PKl的內(nèi)部配置的視圖。在圖4中，在中央示出的圖形是穿過(guò)樹(shù)脂MR從上表面?zhèn)扔^察到的半導(dǎo)體器件PKl的內(nèi)部的平面圖，而在其所有側(cè)邊的每一側(cè)處示出的是截面圖。
[0120]在圖4的中央示出的圖形中，主要由例如硅形成的低MOS芯片CHP (L)被安裝于芯片安裝部分TAB (L)之上。然后，各自由例如鋁膜構(gòu)成的源極電極焊盤(pán)SP (L)和柵極電極焊盤(pán)GP (L)被形成于低MOS芯片CHP (L)的上表面上。注意，在此，在源極電極焊盤(pán)SP(L)之上形成了鎳(Ni)-金(Au)膜，以便使后面所描述的低MOS夾片CLP (L)經(jīng)由高熔點(diǎn)的焊料HS2電耦接至源極電極焊盤(pán)SP (L)上。
[0121]引線LD被布置于芯片安裝部分TAB (L)的外部的一部分上，并且該引線LD與低MOS芯片CHP (L)的源極電極焊盤(pán)SP (L)通過(guò)低MOS夾片CLP (L)相互電耦接。也就是，在低MOS芯片CHP (L)的源極電極焊盤(pán)SP (L)之上安裝有由例如銅材料形成的低MOS夾片CLP (L)，并且該低MOS夾片CLP (L)的端部與引線LD耦接。特別地，如在圖4的下側(cè)的截面圖所示，低MOS芯片CHP (L)經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (L)之上，并且低MOS夾片CLP (L)經(jīng)由高熔點(diǎn)焊料HS2來(lái)安裝，使得從該低MOS芯片CHP (L)之上跨越到引線LD之上。
[0122]然后，在圖4的中央示出的附圖中，在芯片安裝部分TAB (H)之上安裝有主要由例如硅形成的高M(jìn)OS芯片CHP (H)。然后，在該高M(jìn)OS芯片CHP (H)的上表面上，形成各自由例如鋁膜構(gòu)成的源極電極焊盤(pán)SP (H)和柵極電極焊盤(pán)GP (H)。注意，在源極電極焊盤(pán)SP(H)之上，在此形成鎳(Ni)-金(Au)膜，使得后面所描述的高M(jìn)OS夾片CLP (H)經(jīng)由高熔點(diǎn)焊料HS2電耦接到源極電極焊盤(pán)SP (H)之上。
[0123]芯片安裝部分TAB (L)被布置為與芯片安裝部分TAB (H)相鄰。該芯片安裝部分TAB (L)與高M(jìn)OS芯片CHP (H)的源極電極焊盤(pán)SP (H)通過(guò)高M(jìn)OS夾片CLP (H)相互電耦接。也就是，在高M(jìn)OS芯片CHP (H)的源極電極焊盤(pán)SP (H)之上，安裝由例如銅材料形成的高M(jìn)OS夾片CLP (H),并且該高M(jìn)OS夾片CLP (H)的端部與芯片安裝部分TAB (L)耦接。特別地，如在圖4的左側(cè)截面圖所示，高M(jìn)OS芯片CHP (H)經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (H)之上，并且高M(jìn)OS夾片CLP (H)經(jīng)由高熔點(diǎn)焊料HS2來(lái)安裝，從而從該高M(jìn)OS芯片CHP (H)之上跨越到芯片安裝部分TAB (L)之上。
[0124]隨后，在圖4的中央所示的附圖中，在芯片安裝部分TAB (C)之上安裝主要由例如硅形成的驅(qū)動(dòng)器IC芯片CHP (C)。特別地，如圖4的右側(cè)或上側(cè)的截面圖所示，驅(qū)動(dòng)器IC芯片CHP (C)經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (C)之上。圖1所示的控制電路CC被形成于該驅(qū)動(dòng)器IC芯片CHP (C)之內(nèi)。然后，由例如鋁膜構(gòu)成的電極焊盤(pán)ro被形成于驅(qū)動(dòng)器IC芯片CHP (C)的上表面上。引線LD被布置于芯片安裝部分TAB (C)的外部的一部分處，并且該引線LD與形成于驅(qū)動(dòng)器IC芯片CHP (C)的上表面上的電極焊盤(pán)ro通過(guò)由例如金導(dǎo)線構(gòu)成的導(dǎo)線W相互電耦接。此外，如圖4所示，形成于低MOS芯片CHP (L)內(nèi)的柵極電極焊盤(pán)GP (L)以及形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)ro通過(guò)導(dǎo)線W相互耦接。類似地，形成于高M(jìn)OS芯片CHP (H)內(nèi)的柵極電極焊盤(pán)GP (H)和形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)ro通過(guò)導(dǎo)線W相互耦接。
[0125]以下將描述在本第一實(shí)施例中以此方式形成的半導(dǎo)體器件PKl如何構(gòu)成DC/DC轉(zhuǎn)換器的一部分。在圖4的中央所示的圖形中，在安裝于芯片安裝部分TAB (L)之上的低MOS芯片CHP (L)內(nèi)部，形成了圖1所示的低MOS晶體管QL。然后，源極電極焊盤(pán)SP (L)被形成于低MOS芯片CHP (L)的上表面上，并且該源極電極焊盤(pán)SP (L)與形成于低MOS芯片CHP(L)之內(nèi)的低MOS晶體管QL的源極區(qū)電耦接。此外，柵極電極焊盤(pán)GP (L)被形成于低MOS芯片CHP (L)的上表面上，并且該源極電極焊盤(pán)GP (L)與形成于低MOS芯片CHP (L)之內(nèi)的低MOS晶體管QL的柵極電極電耦接。此外，低MOS芯片CHP (L)的后表面起著低MOS晶體管QL的漏極區(qū)(漏極電極)的作用。
[0126]類似地，在圖4的中央所示的圖形中，在安裝于芯片安裝部分TAB (H)之上的高M(jìn)OS芯片CHP (H)之內(nèi)，形成了圖1所示的高M(jìn)OS晶體管QH。然后，源極電極焊盤(pán)SP (H)被形成于高M(jìn)OS芯片CHP (H)的上表面上，并且該源極電極焊盤(pán)SP (H)與形成于高M(jìn)OS芯片CHP (H)之內(nèi)的高M(jìn)OS晶體管QH的源極區(qū)電耦接。此外，柵極電極焊盤(pán)GP (H)被形成于高M(jìn)OS芯片CHP (H)的上表面上，并且該柵極電極焊盤(pán)GP (H)與形成于高M(jìn)OS芯片CHP(H)之內(nèi)的高M(jìn)OS晶體管QH的柵極電極電耦接。此外，高M(jìn)OS芯片CHP (H)的后表面起著高M(jìn)OS晶體管QH的漏極區(qū)(漏極電極)的作用。
[0127]在此，如圖4所示，低MOS芯片CHP (L)的后表面(漏極電極)與芯片安裝部分TAB(L)電耦接。然后，該芯片安裝部分TAB (L)與形成于高M(jìn)OS芯片CHP (H)內(nèi)的源極電極焊盤(pán)SP (H)通過(guò)高M(jìn)OS夾片CLP (H)相互耦接。由此，可以看出，低MOS芯片CHP (L)的漏極電極與高M(jìn)OS芯片CHP (H)的源極電極焊盤(pán)SP (H)將相互電耦接，從而實(shí)現(xiàn)在圖1所示的高M(jìn)OS晶體管QH與低MOS晶體管QL之間的串聯(lián)連接。
[0128]然后，形成于低MOS芯片CHP (L)的上表面上的源極電極焊盤(pán)SP (L)經(jīng)由低MOS夾片CLP (L)與引線LD電耦接。因此，通過(guò)將與低MOS夾片CLP (L)電耦接的引線LD耦接至地，可以將圖1所示的低MOS晶體管QL的源極區(qū)耦接至地GND。
[0129]另一方面，高M(jìn)OS芯片CHP (H)的后表面(漏極電極)經(jīng)由高熔點(diǎn)焊料HSl電耦接至芯片安裝部分TAB (H)。因此，通過(guò)將芯片安裝部分TAB (H)電耦接至輸入端子TE1，可以將圖1所示的高M(jìn)OS晶體管QH的漏極區(qū)(漏極電極)耦接至輸入端子TE1。以此方式，圖4所示的在本第一實(shí)施例中的半導(dǎo)體器件PKl構(gòu)成DC/DC轉(zhuǎn)換器的一部分。
[0130]在例如圖4所示的本第一實(shí)施例的半導(dǎo)體器件PKl中，使用低MOS夾片CLP (L)來(lái)進(jìn)行在低MOS芯片CHP (L)與引線LD之間的電耦接，而不是使用導(dǎo)線。類似地，在本第一實(shí)施例中，高M(jìn)OS夾片CLP (H)還被用于在高M(jìn)OS芯片CHP (H)與芯片安裝部分TAB (L)之間的電耦接，而不是使用導(dǎo)線。
[0131]這是因?yàn)榘雽?dǎo)體器件PKl在本第一實(shí)施例中被用作DC/DC轉(zhuǎn)換器的構(gòu)件，并且高電流流入通過(guò)低MOS夾片CLP (L)或通過(guò)高M(jìn)OS夾片CLP (H)耦接的電流通路中，并因而需要盡可能大地降低導(dǎo)通電阻。也就是，在低MOS芯片CHP (L)或高M(jìn)OS芯片CHP (H)內(nèi)，形成用于饋送高電流的低MOS晶體管QL或高M(jìn)OS晶體管QH，并且為了充分利用這些晶體管(功率晶體管)的特性，使用了低MOS夾片CLP (L)或高M(jìn)OS夾片CLP (H)，而不是使用導(dǎo)線。特別地，對(duì)于低MOS夾片CLP (L)和高M(jìn)OS夾片CLP (H)，使用具有低電阻率的銅材料，并且還可以增大接觸面積，并且因此能夠降低低MOS晶體管QL和高M(jìn)OS晶體管QH的導(dǎo)通電阻。
[0132]因此，從降低導(dǎo)通電阻的角度來(lái)看，對(duì)于在芯片安裝部分TAB (L)與安裝于該芯片安裝部分TAB (L)上的低MOS芯片CHP (L)之間的耦接或者對(duì)于在低MOS芯片CHP (L)與低MOS夾片CLP (L)之間的耦接，使用焊料，而不是銀糊膏。從類似的角度來(lái)看，對(duì)于在芯片安裝部分TAB (H)與安裝于該芯片安裝部分TAB (H)上的高M(jìn)OS芯片CHP (H)之間的耦接或者對(duì)于在高M(jìn)OS芯片CHP (H)與高M(jìn)OS夾片CLP (H)之間的耦接，使用焊料，而不是銀糊膏。也就是，在銀糊膏中，銀填充物被分布于熱固性樹(shù)脂之內(nèi)，并且因而電導(dǎo)率和熱導(dǎo)率與作為金屬材料的焊料相比變小。由此，在用于需要降低導(dǎo)通電阻的DC/DC轉(zhuǎn)換器的半導(dǎo)體器件PKl中，使用具有比銀糊膏的電導(dǎo)率大的電導(dǎo)率的焊料，由此降低低MOS晶體管QL和高M(jìn)OS晶體管QH的導(dǎo)通電阻。特別地，在本第一實(shí)施例的半導(dǎo)體器件PKl中，因?yàn)檫€促使電流流過(guò)低MOS芯片CHP (L)的后表面以及高M(jìn)OS芯片CHP (H)的后表面，所以從降低導(dǎo)通電阻的角度來(lái)看，通過(guò)將銀糊膏改變?yōu)楹噶蟻?lái)降低連接電阻是重要的。
[0133]但是，在本第一實(shí)施例中的半導(dǎo)體器件PKl作為產(chǎn)品完成之后，它被安裝于電路板(安裝板)之上。在這種情況下，焊料被用于在半導(dǎo)體器件PKl與安裝板之間的耦接。在通過(guò)焊料耦接的情形中，需要熱處理(回流)，以便熔化并耦接焊料。[0134]在此，當(dāng)用于半導(dǎo)體器件PKl與安裝板之間的連接的焊料以及在半導(dǎo)體器件PKl中使用的上述焊料是相同的材料時(shí)，在半導(dǎo)體器件PKl內(nèi)部使用的焊料會(huì)由于應(yīng)用于半導(dǎo)體器件PKl與安裝板的耦接中的熱處理(回流)而同樣被熔化。在這種情況下，會(huì)發(fā)生下列失效:在密封半導(dǎo)體器件PKl的樹(shù)脂中由于焊料熔化所導(dǎo)致的體積膨脹而產(chǎn)生裂紋，以及熔化的焊料泄漏到外面。
[0135]由此，高熔點(diǎn)焊料HSl或高熔點(diǎn)焊料HS2被用于在芯片安裝部分TAB(L)與安裝于該芯片安裝部分TAB (L)上的低MOS芯片CHP (L)之間的連接或者用于在低MOS芯片CHP(L)與低MOS夾片CLP (L)之間的連接。類似地，高熔點(diǎn)焊料HSl或高熔點(diǎn)焊料HS2被用于在芯片安裝部分TAB (H)與安裝于該芯片安裝部分TAB (H)上的高M(jìn)OS芯片CHP (H)之間的連接或者用于在高M(jìn)OS芯片CHP (H)與高M(jìn)OS夾片CLP (H)之間的連接。在這種情況下，用于半導(dǎo)體器件PKl之內(nèi)的高熔點(diǎn)焊料HSl或高熔點(diǎn)焊料HS2不會(huì)由應(yīng)用于半導(dǎo)體器件PKl與安裝板之間的連接的熱處理(回流)而熔化。因此，可以防止失效，例如，在密封半導(dǎo)體器件PKl的樹(shù)脂內(nèi)由于高熔點(diǎn)焊料HSl或高熔點(diǎn)焊料HS2的熔化所導(dǎo)致的體積膨脹而產(chǎn)生裂紋的失效，以及熔化的焊料泄漏到外部的失效。
[0136]在此，對(duì)于用于半導(dǎo)體器件PKl與安裝板之間的連接的焊料，使用以其熔點(diǎn)為大約220°C的錫(Sn)-銀(Ag)-銅(Cu)為代表的焊料，并且半導(dǎo)體器件PKl在回流期間被加熱到大約260°C。因此，例如，在此所提及的高熔點(diǎn)焊料意指為即使加熱到大約260°C也不會(huì)熔化的焊料。典型的一種焊料為例如含有重量百分比為90%或更高、其熔點(diǎn)等于或大于300°C、且其回流溫度為大約350°C的Pb (鉛)的焊料。
[0137]注意，在本第一實(shí)施例中，例如，存在用于在芯片安裝部分TAB (L)與低MOS芯片CHP (L)之間的連接或者用于在芯片安裝部分TAB (H)與高M(jìn)OS芯片CHP (H)之間的連接的高熔點(diǎn)焊料HS1。而且，存在用于在低MOS芯片CHP (L)與低MOS夾片CLP (L)之間的連接或者用于在高M(jìn)OS芯片CHP (H)與高M(jìn)OS夾片CLP (H)之間的連接的高熔點(diǎn)焊料HS2?；旧希诒镜谝粚?shí)施例中，假定上述高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2具有相同的材料成分，但是，例如，高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2各自可以由不同的材料成分構(gòu)成。
[0138]<從個(gè)體成型技術(shù)轉(zhuǎn)變?yōu)镸AP成型技術(shù)的改進(jìn)余地>
[0139]半導(dǎo)體器件PKl的封裝形式在本第一實(shí)施例中是QFN封裝，但是特別地，半導(dǎo)體器件PKl在上述本第一實(shí)施例中對(duì)應(yīng)于其中封裝由MAP成型技術(shù)制造的形式(MAP:矩陣陣列封裝，集體成型技術(shù))。
[0140]用于以樹(shù)脂密封半導(dǎo)體芯片的技術(shù)的示例包括用于為設(shè)置于基板(引線框或布線基板)內(nèi)的每個(gè)產(chǎn)品區(qū)形成密封體的所謂的個(gè)體成型技術(shù)。但是，在個(gè)體成型技術(shù)中，需要為每個(gè)產(chǎn)品區(qū)形成用于注入樹(shù)脂的通路(入口或流道)，并且需要確保該空間，因此難以增加產(chǎn)品的取得數(shù)量(acquisition number)。
[0141]由于該原因，近些年來(lái)，存在所謂的MAP成型技術(shù)，在該MAP成型技術(shù)中，多個(gè)產(chǎn)品區(qū)被包含于空腔內(nèi)并且產(chǎn)品區(qū)以樹(shù)脂集體地密封。根據(jù)該MAP成型技術(shù)，能夠密集地布置產(chǎn)品區(qū)，因?yàn)椴恍枰獮槊總€(gè)產(chǎn)品區(qū)提供用于注入樹(shù)脂的通路。因而，根據(jù)MAP成型技術(shù)，能夠增加產(chǎn)品的取得數(shù)量并且由此能夠?qū)崿F(xiàn)產(chǎn)品的成本降低。
[0142]現(xiàn)在，主要關(guān)注同樣在本第一實(shí)施例的半導(dǎo)體器件PKl中采用的QFN封裝。例如，在從QFN封裝通過(guò)個(gè)體成型技術(shù)來(lái)制造的情形到它通過(guò)MAP成型技術(shù)來(lái)制造的情形的轉(zhuǎn)變中，從提高QFN封裝的可靠性的角度來(lái)看，典型地用于個(gè)體成型技術(shù)中的技術(shù)無(wú)法充分地對(duì)應(yīng)于該轉(zhuǎn)變，并且因而存在改進(jìn)的余地。這將參照附圖來(lái)描述。
[0143]圖5是示出在普通QFN封裝使用個(gè)體成型技術(shù)形成時(shí)的樹(shù)脂密封步驟的示例的截面圖。如圖5所示，薄片ST被施加于下模具BM的上表面，并且引線框被布置于該薄片ST之上。特別地，作為引線框的構(gòu)件的芯片安裝部分TAB和引線LD被布置于薄片ST之上。然后，后表面端子BTE從引線LD的后表面突出。另一方面，在芯片安裝部分TAB之上，半導(dǎo)體芯片CHP經(jīng)由例如銀糊膏PST來(lái)安裝，并且形成于該半導(dǎo)體芯片CHP內(nèi)的焊盤(pán)(未示出)與引線LD通過(guò)導(dǎo)線W相互電耦接。然后，如圖5所示，在個(gè)體成型技術(shù)中，具有安裝于其上的半導(dǎo)體芯片CHP的引線框經(jīng)由空腔CAV被上模具UM與下模具BM夾在中間。在此時(shí)形成的空腔CAV針對(duì)每個(gè)產(chǎn)品區(qū)進(jìn)行分離，并且引線LD將被設(shè)置于用于分離的上模具UM內(nèi)的突出部擠壓。
[0144]以此方式，當(dāng)QFN封裝由個(gè)體成型技術(shù)制造時(shí)，能夠由上模具UM針對(duì)每個(gè)產(chǎn)品區(qū)擠壓引線框(基板)，并且因此能夠促使在引線框的后表面上形成的突出的后表面端子BTE咬入布置于下模具BM上的薄片ST之內(nèi)(薄片成型技術(shù))。因而，在使用個(gè)體成型技術(shù)來(lái)形成QFN封裝時(shí)，能夠防止樹(shù)脂泄漏到后表面端子BTE內(nèi)(樹(shù)脂毛刺)。也就是，當(dāng)QFN封裝由個(gè)體成型技術(shù)制造時(shí)，能夠通過(guò)通常用于個(gè)體成型技術(shù)中的薄片成型技術(shù)有效地抑制樹(shù)脂泄漏到后表面端子BTE內(nèi)。結(jié)果，能夠提高QFN封裝的可靠性。
[0145]然后，考慮通過(guò)MAP成型技術(shù)來(lái)制造QFN封裝的情形。圖6是示出在普通QFN封裝使用MAP成型技術(shù)來(lái)形成時(shí)的樹(shù)脂封裝步驟的示例的截面圖。如圖6所示，薄片ST被施加于下模具BM的上表面，并且引線框被布置于該薄片ST之上。特別地，作為引線框的構(gòu)件的芯片安裝部分TAB和引線LD被布置于薄片ST之上。然后，后表面端子BTE從引線LD的后表面突出。另一方面，在芯片安裝部分TAB之上，半導(dǎo)體芯片CHP經(jīng)由例如銀糊膏PST來(lái)安裝，并且形成于該半導(dǎo)體芯片CHP中的焊盤(pán)(未示出)與引線LD通過(guò)導(dǎo)線W相互電耦接。然后，如圖6所示，在MAP成型技術(shù)中，具有安裝于其上的半導(dǎo)體芯片CHP的引線框被上模具UM和下模具BM經(jīng)由空腔CAV夾在中間。在此時(shí)形成的空腔CAV沒(méi)有針對(duì)每個(gè)產(chǎn)品區(qū)進(jìn)行分離，并且用于分隔產(chǎn)品區(qū)的突出部沒(méi)有被設(shè)置于上模具UM內(nèi)。也就是，在MAP成型技術(shù)中，多個(gè)產(chǎn)品區(qū)被包含于空腔CAV內(nèi)，并且因而沒(méi)有由上模具UM針對(duì)每個(gè)產(chǎn)品區(qū)擠壓引線框。因此，當(dāng)QFN封裝由MAP成型技術(shù)制造時(shí)，無(wú)法促使后表面端子BTE充分地咬入布置于下模具BM上的薄片ST內(nèi)，并且因而無(wú)法充分地抑制樹(shù)脂泄漏到后表面端子BTE內(nèi)(樹(shù)脂毛刺)。結(jié)果，無(wú)法有效地抑制QFN封裝的制造失效。
[0146]如上所述，在從QFN封裝通過(guò)個(gè)體成型技術(shù)來(lái)制造的情形到它通過(guò)MAP成型技術(shù)來(lái)制造的情形的轉(zhuǎn)變中，從提高QFN封裝的可靠性的角度來(lái)看，通常在個(gè)體成型技術(shù)中使用的薄片成型技術(shù)無(wú)法充分地對(duì)應(yīng)于該轉(zhuǎn)變，并且因而存在改進(jìn)的余地。
[0147]然后，當(dāng)QFN封裝通過(guò)MAP成型技術(shù)來(lái)制造時(shí)，用于代替在個(gè)體成型技術(shù)中采用的薄片成型技術(shù)的技術(shù)被研究。特別地，如圖7所示，被研究的是在制備引線框LF時(shí)將粘性帶TP施加于引線框LF的后表面。在這種情況下，帶TP能夠被可靠地施加于形成于引線框LF的后表面上的后表面端子BTE。因此，類似地，在采用MAP成型技術(shù)的樹(shù)脂密封步驟中，在后表面端子BTE與帶TP之間沒(méi)有形成間隙，并且因而能夠充分地抑制樹(shù)脂泄漏到后表面端子BTE內(nèi)(樹(shù)脂毛刺)。[0148]其中帶TP以此方式施加于引線框LF的后表面的配置主要意指在QFN封裝通過(guò)MAP成型技術(shù)來(lái)制造時(shí)充分抑制樹(shù)脂泄漏到后表面端子BTE的后側(cè)，但是還具有另外的優(yōu)點(diǎn)。
[0149]例如，主要關(guān)注導(dǎo)線結(jié)合步驟。在個(gè)體成型技術(shù)的情形中，因?yàn)樵诋a(chǎn)品區(qū)之間確保了一個(gè)空間區(qū)域，所以可以在以窗型壓板(window clamper)擠壓設(shè)置于引線框內(nèi)的空間區(qū)域的同時(shí)執(zhí)行導(dǎo)線結(jié)合步驟。因而，能夠提高導(dǎo)線結(jié)合步驟的可靠性。
[0150]但是，在MAP成型技術(shù)的情形中，因?yàn)槎鄠€(gè)產(chǎn)品區(qū)被密集地布置，所以在引線框中難以確保被窗型壓板擠壓的足夠空間區(qū)域。然后，在與MAP成型技術(shù)對(duì)應(yīng)的引線框內(nèi)，在導(dǎo)線結(jié)合步驟中，引線框被真空吸附到待布置的加熱塊上，并且由此導(dǎo)線結(jié)合步驟在引線框被固定于加熱塊的情況下執(zhí)行。在這種情況下，因?yàn)樵谝€框自身中存在沒(méi)有任何引線的區(qū)域(在圖形之間的間隙)，所以引線框無(wú)法被真空吸附到加熱塊上。
[0151]相比之下，在帶TP被施加于引線框的后表面的狀態(tài)中，能夠容易地真空吸附具有施加于其上的帶TP的引線框。結(jié)果，即使對(duì)于與MAP成型技術(shù)對(duì)應(yīng)的引線框，導(dǎo)線結(jié)合步驟能夠在引線框通過(guò)真空吸附可靠地固定的同時(shí)執(zhí)行。如上所述，在與MAP成型技術(shù)對(duì)應(yīng)的引線框中，其中帶TP被施加于引線框LF的后表面的配置具有抑制樹(shù)脂泄漏到后表面端子BTE的后側(cè)以及提高導(dǎo)線結(jié)合步驟中的真空吸附的容易度的優(yōu)點(diǎn)。
[0152]<通過(guò)使用高熔點(diǎn)焊料來(lái)進(jìn)一步改進(jìn)的余地>
[0153]如圖7所示，當(dāng)QFN封裝通過(guò)例如MAP成型技術(shù)來(lái)制造時(shí)，其中帶TP被預(yù)先地施加于引線框LF的后表面的配置是有用的。如圖8所示，如果這樣的配置被采用，則半導(dǎo)體芯片CHP將在帶TP被施加于引線框LF的后表面的狀態(tài)下被安裝于芯片安裝部分TAB之上。
[0154]然后，例如，考慮其中芯片安裝部分TAB和半導(dǎo)體芯片CHP由銀糊膏結(jié)合在一起的情形。銀糊膏通過(guò)例如散布有銀填充物的熱固性樹(shù)脂(例如，環(huán)氧樹(shù)脂)來(lái)形成，并且經(jīng)受到熱處理以使銀糊膏固化。因此，同樣會(huì)對(duì)施加于引線框LF的后表面的帶TP加熱。但是，用于固化銀糊膏的熱處理的溫度為大約125-200°C，并且低于帶TP的耐熱溫度(例如，大約250°C)0因此，即使用于固化銀糊膏的熱處理在帶TP被施加于引線框LF的后表面的狀態(tài)下執(zhí)行，帶TP也能夠經(jīng)受住熱處理。
[0155]但是，如圖8所示，當(dāng)芯片安裝部分TAB與半導(dǎo)體芯片CHP以高熔點(diǎn)焊料HS結(jié)合時(shí)，情況將完全改變。也就是，當(dāng)芯片安裝部分TAB與半導(dǎo)體芯片CHP以高熔點(diǎn)焊料HS結(jié)合時(shí)，需要用于熔化高熔點(diǎn)焊料HS的熱處理(回流)。該回流溫度為例如大約350°C，并且超過(guò)了帶TP的耐熱溫度(例如，大約250V)。因此，如果用于熔化高熔點(diǎn)焊料HS的熱處理在帶TP被施加于引線框LF的后表面的狀態(tài)下執(zhí)行，則帶TP將無(wú)法經(jīng)受住該熱處理。
[0156]特別地，帶TP主要由基體材料部分和糊膏部分構(gòu)成。典型地，對(duì)于帶TP的基體材料部分，通常使用聚酰亞胺樹(shù)脂并且聚酰亞胺樹(shù)脂的熱分解分度等于或大于500°C。因此，聚酰亞胺樹(shù)脂的熱分解溫度高于上述高熔點(diǎn)焊料HS的回流溫度，并且因此帶TP的基體材料部分能夠經(jīng)受住在高熔點(diǎn)焊料HS的回流中的熱量。另一方面，因?yàn)楹嗖糠值哪蜔釡囟鹊陀诟呷埸c(diǎn)焊料HS的回流溫度，所以該糊膏部分無(wú)法經(jīng)受住高熔點(diǎn)焊料HS的回流。也就是，帶TP的耐熱溫度意指構(gòu)成帶TP的糊膏部分的耐熱溫度。
[0157]從上文中可以看出，當(dāng)QFN封裝通過(guò)MAP成型技術(shù)來(lái)制造時(shí)，其中帶TP被施加于引線框LF的后表面的配置是有用的，但是當(dāng)高熔點(diǎn)焊料HS被用于在芯片安裝部分TAB與半導(dǎo)體芯片CHP之間的連接時(shí)，從維持帶TP的耐熱性的角度來(lái)看還存在進(jìn)一步改進(jìn)的余地。特別地，在用于需要降低導(dǎo)通電阻的DC/DC轉(zhuǎn)換器的本第一實(shí)施例的半導(dǎo)體器件PKl中，需要用于維持帶TP的耐熱性的器件，因?yàn)榫哂斜茹y糊膏的電導(dǎo)率高的電導(dǎo)率的高熔點(diǎn)焊料被使用。
[0158]有關(guān)這點(diǎn)，為了維持帶TP的耐熱性，應(yīng)能夠想得到以下所示的技術(shù)。也就是，如圖9所示，半導(dǎo)體芯片CHP在沒(méi)有將帶TP施加于預(yù)先制備的引線框LF的后表面的情況下經(jīng)由高熔點(diǎn)焊料HS安裝于芯片安裝部分TAB之上。然后，在這種狀態(tài)下，用于熔化高熔點(diǎn)焊料HS的熱處理(回流)被執(zhí)行。在這種情況下，即使高熔點(diǎn)焊料HS的回流溫度高于帶TP的耐熱溫度，帶TP的耐熱性也不會(huì)造成問(wèn)題，因?yàn)閹P最初并沒(méi)有被施加于引線框LF的后表面。也就是，如圖9所示，如果高熔點(diǎn)焊料HS的熱處理(回流)在帶TP被施加于引線框LF的后表面之前執(zhí)行，則帶TP將會(huì)經(jīng)受住熱處理，而與熱處理的溫度無(wú)關(guān)。那么，隨后，如圖10所示，在半導(dǎo)體芯片CHP經(jīng)由高熔點(diǎn)焊料HS安裝于芯片安裝部分TAB之上的狀態(tài)下，帶TP將被施加于引線框LF的后表面。
[0159]在這種情況下，除非帶TP在引線框LF的與帶TP施加于其上的后表面相對(duì)的上表面由例如支撐部件支撐的狀態(tài)下被施加于引線框LF的后表面，否則難以將帶TP穩(wěn)固地施加于引線框LF的后表面。也就是，如果帶TP在引線框LF的與帶TP施加于其上的后表面相對(duì)的上表面沒(méi)有由例如支撐部件來(lái)支撐的狀態(tài)下被施加于引線框LF的后表面，則引線框LF將不會(huì)被固定。因而，難以在沒(méi)有包含空隙等的情況下將帶TP可靠地施加于引線框LF的后表面。
[0160]但是，如圖10所示，半導(dǎo)體芯片CHP被安裝于引線框LF的與帶TP施加于其上的后表面相對(duì)的上表面上。因此，當(dāng)引線框LF的與帶TP施加于其上的后表面相對(duì)的上表面由支撐部件直接支撐時(shí)，半導(dǎo)體芯片CHP的上表面將同樣由支撐部件支撐，并且因而來(lái)自支撐部件的擠壓壓力傳遞到半導(dǎo)體芯片CHP，并且半導(dǎo)體芯片CHP可能被破壞。
[0161]總之，當(dāng)QFN封裝通過(guò)MAP成型技術(shù)來(lái)制造時(shí)，其中帶TP被施加于引線框LF的后表面的配置是有用的。但是，當(dāng)高熔點(diǎn)焊料HS被用于在芯片安裝部分TAB與半導(dǎo)體芯片CHP之間的連接時(shí)，其中帶TP被預(yù)先施加于引線框LF的后表面的配置從維持帶TP的耐熱性的角度來(lái)看具有改進(jìn)的余地。然后，應(yīng)當(dāng)想到，高熔點(diǎn)焊料HS的熱處理(回流)在帶TP被施加于引線框LF的后表面之前執(zhí)行。但是，在這種情況下，帶TP將在半導(dǎo)體芯片CHP經(jīng)由高熔點(diǎn)焊料HS安裝于芯片安裝部分TAB上的狀態(tài)下被施加于引線框LF的后表面。然后，雖然能夠想到其中引線框LF的與帶TP施加于其上的后表面相對(duì)的上表面由支撐部件直接支撐的配置，但是半導(dǎo)體芯片CHP的上表面將同樣由支撐部件支撐，并且來(lái)自支撐部件的擠壓壓力傳遞到半導(dǎo)體芯片CHP并且因而可能破壞半導(dǎo)體芯片CHP。在此，存在改進(jìn)的余地。
[0162]因而，在以下所示的用于制造本第一實(shí)施例中的半導(dǎo)體器件的方法中，實(shí)現(xiàn)了針對(duì)所揭示的改進(jìn)余地的器件。在下文，用于制造本第一實(shí)施例中的半導(dǎo)體器件以實(shí)現(xiàn)該器件的方法參照附圖來(lái)描述。
[0163]<制造在第一實(shí)施例中的半導(dǎo)體器件的方法>
[0164]在本第一實(shí)施例中的半導(dǎo)體器件為例如構(gòu)成DC/DC轉(zhuǎn)換器的一部分的半導(dǎo)體器件PKl并且被封裝及被配置為QFN封裝，如圖4所示。然后，在下文，將用于制造由構(gòu)成DC/DC轉(zhuǎn)換器的一部分的QFN封裝構(gòu)造的半導(dǎo)體器件PKl的方法作為示例來(lái)描述在本第一實(shí)施例中的技術(shù)理念。
[0165]圖11至圖13示出了用于說(shuō)明在本第一實(shí)施例中的半導(dǎo)體器件PKl的制造流程的流程圖。此外，圖14A至圖25C是各自示出在本第一實(shí)施例中的半導(dǎo)體器件PKl的制造處理的視圖。
[0166]首先，如圖14A至14C所示，引線框LFl被制備(圖11的S101)。在圖14A中示出引線框LFl的示意性整體配置，而在中圖14B中放大并示出了引線框LFl的一部分。此外，在圖14C中，進(jìn)一步放大并示出圖14B所示的那部分引線框LF1。
[0167]如圖14C所示，在本第一實(shí)施例的引線框LFl中，各自包括芯片安裝部分TAB(C)、芯片安裝部分TAB (H)、芯片安裝部分TAB (L)和引線LD的多個(gè)產(chǎn)品區(qū)PR被布置成矩陣。
[0168]此外，在本第一實(shí)施例中，還制備了圖15A和15B所示的夾片子組件CLP。在圖15A中示出了夾片子組件CLP的示意性整體配置，而在圖15B中放大并示出了夾片子組件CLP的一部分。如圖15B所示，在夾片子組件CLP中包括各自包含高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)的多個(gè)單元區(qū)UR，并且單元區(qū)UR成直線布置。在此，高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)由例如含有作為材料成分的銅的金屬板構(gòu)成。
[0169]然后，如圖16所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，高熔點(diǎn)焊料HSl被形成于芯片安裝部分TAB (C)、芯片安裝部分TAB (H)及芯片安裝部分TAB (L)之上(圖11的S102)。特別地，例如，高熔點(diǎn)焊料HSl使用焊料印刷方法印刷于芯片安裝部分TAB (C)、芯片安裝部分TAB (H)和芯片安裝部分TAB (L)之上。
[0170]在此所提及的高熔點(diǎn)焊料HSl意指是即使加熱到大約260°C也不會(huì)熔化的焊料，該焊料的示例包括含有大量Pb (鉛)的富鉛高熔點(diǎn)焊料，其中鉛的熔點(diǎn)等于或大于300°C并且鉛的回流溫度為大約350°C。
[0171]隨后，如圖17所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，首先，驅(qū)動(dòng)器IC芯片CHP (C)被安裝于芯片安裝部分TAB (C)之上(圖11的S103)。然后，高M(jìn)OS芯片CHP(H)被安裝于芯片安裝部分TAB (H)之上(圖11的S104)，并且其后，低MOS芯片CHP (L)被安裝于芯片安裝部分TAB (L)之上(圖11的S105)。注意，驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)的安裝順序并不限定于此，而是可以根據(jù)需要改變。
[0172]然后，如圖18所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，高熔點(diǎn)焊料HS2被形成于高M(jìn)OS芯片CHP (H)之上(圖11的S106)。其后，高熔點(diǎn)焊料HS2被形成于低MOS芯片CHP (L)之上(圖11的S107)。特別地，高熔點(diǎn)焊料HS2被形成于在高M(jìn)OS芯片CHP (H)內(nèi)形成的源極電極焊盤(pán)(高M(jìn)OS焊盤(pán))(未示出)之上，并且高熔點(diǎn)焊料HS2還被形成于在低MOS芯片CHP (L)內(nèi)形成的源極電極焊盤(pán)(低MOS焊盤(pán))(未示出)之上。此外，如圖18所示，高熔點(diǎn)焊料HS2還被形成于芯片安裝部分TAB (L)的局部區(qū)域之上以及引線的局部區(qū)域之上。
[0173]特別地，例如，使用涂覆法，高熔點(diǎn)焊料HS2還被施加于高M(jìn)OS芯片CHP (H)之上，低MOS芯片CHP (L)之上，芯片安裝部分TAB (L)的局部區(qū)域之上，以及引線的局部區(qū)域之上。在此時(shí)形成的高熔點(diǎn)焊料HS2可以具有與上述高熔點(diǎn)焊料HSl相同的材料成分或者可以具有不同的材料成分。
[0174]隨后，如圖19所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，從夾片子組件CLP的單元區(qū)UR中取出的高M(jìn)OS夾片CLP (H)被安裝成從高M(jìn)OS芯片CHP (H)之上跨越到芯片安裝部分TAB (L)(圖11的S108)。因而，形成于高M(jìn)OS芯片CHP (H)上的源極電極焊盤(pán)與芯片安裝部分TAB (L)將通過(guò)高M(jìn)OS夾片CLP (H)相互電耦接。此外，從夾片子組件CLP的單元區(qū)UR中取出的低MOS夾片CLP (L)被安裝成從低MOS芯片CHP (L)之上跨越到參考電位(GND電位)被供應(yīng)到其的引線(圖11的S109)。因而，形成于低MOS芯片CHP (L)上的源極電極焊盤(pán)與參考電位被供應(yīng)到其的引線將通過(guò)低MOS夾片CLP (L)相互電耦接。
[0175]注意，高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)的安裝順序并不限定于此，而是可以根據(jù)需要改變。
[0176]隨后，針對(duì)高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2來(lái)執(zhí)行回流(圖12的S110)。特別地，包含高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的引線框LFl在例如大約350°C的溫度(第一溫度)加熱。因而，能夠熔化高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2。
[0177]然后，在本第一實(shí)施例中，在帶沒(méi)有被施加于預(yù)先制備的引線框LFl的后表面的狀態(tài)下，執(zhí)行用于熔化高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的熱處理(回流)。因此，在本第一實(shí)施例的情形中，即使高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的回流溫度高于帶的耐熱溫度，帶的耐熱性也不會(huì)造成問(wèn)題，因?yàn)閹ё畛醪](méi)有被施加于引線框LFl的后表面。也就是，根據(jù)本第一實(shí)施例，高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的熱處理(回流)在帶被施加于引線框LFl的后表面之前執(zhí)行，并且因此能夠確保帶的耐熱性，與熱處理(回流)的溫度無(wú)關(guān)。
[0178]其后，為了去除包含于高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2內(nèi)的熔劑，執(zhí)行熔劑清潔(圖12的S111)。然后，從在后續(xù)步驟中所執(zhí)行的導(dǎo)線結(jié)合步驟中提高導(dǎo)線的結(jié)合特性的角度來(lái)看，引線框LFl的上表面通過(guò)針對(duì)引線框LFl的上表面執(zhí)行等離子體處理來(lái)清潔(圖12的 S112)。
[0179]然后，如圖20A和20B所示，帶TP被施加于引線框LFl的后表面(圖12的S113)。也就是，在引線框LFl的面中，帶TP被施加于與其上安裝有驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)的面相對(duì)的面。然后，如上所述，針對(duì)高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2在大約350°C處的熱處理(回流)已經(jīng)在施加帶TP的步驟之前的步驟中完成，并且因此在本第一實(shí)施例中，帶TP的耐熱性將不會(huì)成為問(wèn)題。
[0180]也就是，上述高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的回流溫度為例如大約350°C，并且超過(guò)帶TP的耐熱溫度(例如，大約250V)。因此，如果用于熔化高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的熱處理在帶TP被施加于引線框LF的后表面的狀態(tài)下執(zhí)行，則帶TP將無(wú)法經(jīng)受住該熱處理。有關(guān)這點(diǎn)，在本第一實(shí)施例中，在施加帶TP的步驟之前的步驟中，針對(duì)高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的在大約350°C處的熱處理(回流)已經(jīng)完成。由于該原因，在本第一實(shí)施例中，帶TP的耐熱性將不會(huì)成為問(wèn)題。
[0181]在此，除非帶TP在引線框LFl的與帶TP施加于其上的后表面相對(duì)的上表面由例如支撐部件支撐的狀態(tài)下被施加于引線框LFl的后表面，否則可能難以將帶TP穩(wěn)固地施加于引線框LFl的后表面。也就是，如果帶TP在引線框LFl的與帶TP施加于其上的后表面相對(duì)的上表面沒(méi)有由例如支撐部件支撐的狀態(tài)下被施加于引線框LFl的后表面，則引線框LFl將不被固定。因此，由引線框LFl在將帶TP施加于引線框LFl的后表面中產(chǎn)生的反作用力變?nèi)?。結(jié)果，難以在沒(méi)有包含空隙等的情況下將帶TP可靠地施加于引線框LFl的后表面。
[0182]但是，在本第一實(shí)施例中，在施加帶TP的步驟之前的步驟中，驅(qū)動(dòng)器IC芯片CHP(C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)已經(jīng)被安裝于引線框LFl之上。因此，當(dāng)引線框LF的與帶TP施加于其上的后表面相對(duì)的上表面由支撐部件直接支撐時(shí)，例如驅(qū)動(dòng)器IC芯片CHP (C)的上表面將同樣由支撐部件支撐，并且來(lái)自支撐部件的擠壓壓力傳遞到驅(qū)動(dòng)器IC芯片CHP (C)并且因而可能破壞驅(qū)動(dòng)器IC芯片CHP (C)。在此，存在改進(jìn)的余地。
[0183]因此，在本第一實(shí)施例中，實(shí)現(xiàn)了針對(duì)明顯的改進(jìn)余地的器件。也就是，本第一實(shí)施例的特征在于用于在將帶TP施加于引線框LFl的后表面時(shí)固定引線框LFl的方法。該特性將在后面描述。
[0184]隨后，如圖21A和圖21B所示，執(zhí)行導(dǎo)線結(jié)合步驟(圖12的S114)。圖21A是示出在將帶TP施加于引線框LFl的后表面之后執(zhí)行引線框結(jié)合步驟時(shí)的引線框LFl的視圖。但是，在圖21A中，執(zhí)行實(shí)際導(dǎo)線結(jié)合步驟時(shí)所需要的構(gòu)件(導(dǎo)線)被省略，并且在作為圖21A所示的一個(gè)產(chǎn)品區(qū)PR的放大圖的圖21B中示出了該構(gòu)件(導(dǎo)線)。
[0185]在圖21B中，形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的多個(gè)電極焊盤(pán)與多個(gè)引線LD通過(guò)多個(gè)導(dǎo)線W相互耦接。此外，如圖21B所示，形成于高M(jìn)OS芯片CHP (H)內(nèi)的柵極電極焊盤(pán)GP (H)與形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)ro通過(guò)導(dǎo)線W相互耦接。類似地，形成于低MOS芯片CHP (L)內(nèi)的柵極電極焊盤(pán)GP (L)與形成于驅(qū)動(dòng)器IC芯片CHP(C)內(nèi)的電極焊盤(pán)ro通過(guò)導(dǎo)線W相互耦接。因而，根據(jù)本第一實(shí)施例，形成于高M(jìn)OS芯片CHP (H)內(nèi)的高M(jìn)OS晶體管QH (參見(jiàn)圖1)與形成于低MOS芯片CHP (L)內(nèi)的低MOS晶體管QL (參見(jiàn)圖1)通過(guò)形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的控制電路CC (參見(jiàn)圖1)電控制。
[0186]在此，在本第一實(shí)施例中，因?yàn)镸AP成型技術(shù)被施加于成型步驟，所以產(chǎn)品區(qū)PR被密集地布置于例如圖21A所示的引線框LFl內(nèi)。由于該原因，在導(dǎo)線結(jié)合步驟中，難以確保引線框LFl中的足以用于以窗型壓板擠壓的空間區(qū)域。
[0187]然后，在與MAP成型技術(shù)對(duì)應(yīng)的引線框LFl中，在導(dǎo)線結(jié)合步驟中，引線框LFl被真空吸附于待布置的加熱塊，并且由此將在引線框LFl被固定于加熱塊的情況下執(zhí)行導(dǎo)線結(jié)合步驟。在這種情況下，例如，當(dāng)帶TP沒(méi)有被施加于引線框LFl的后表面時(shí)，存在沒(méi)有任何引線的區(qū)域(在圖形之間的間隙)并且因此難以真空吸附引線框LFl并將其固定于加熱塊之上。
[0188]相比之下，根據(jù)本第一實(shí)施例，在執(zhí)行導(dǎo)線結(jié)合步驟之前的步驟中，帶TP被施加于引線框LFl的后表面。因此，根據(jù)本第一實(shí)施例，具有施加于其上的帶TP的引線框LFl能夠被容易地真空吸附。結(jié)果，即使對(duì)于與MAP成型技術(shù)對(duì)應(yīng)的引線框LF1，也可以在通過(guò)真空吸附可靠地固定引線框LFl的情況下執(zhí)行導(dǎo)線結(jié)合步驟。結(jié)果，根據(jù)本第一實(shí)施例，能夠提高在導(dǎo)線結(jié)合步驟中的可靠性。
[0189]注意，導(dǎo)線結(jié)合步驟在引線框LFl被加熱到大約200至大約250°C的狀態(tài)下執(zhí)行，用于穩(wěn)定導(dǎo)線W的接合。但是，因?yàn)槭┘佑谝€框LFl的后表面的帶TP的耐熱溫度為大約250°C，所以帶TP的耐熱性不會(huì)造成由在導(dǎo)線接合步驟中施加的熱處理引起的問(wèn)題。
[0190]然后，如圖22所示，形成于引線框LFl內(nèi)的產(chǎn)品區(qū)以樹(shù)脂MR來(lái)集體地密封(成型)(圖12的S115)。換言之，密封體通過(guò)以樹(shù)脂MR來(lái)集體地密封引線框LFl內(nèi)的產(chǎn)品區(qū)PR而形成，從而覆蓋圖21B所示的驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)0也就是，在本第一實(shí)施例中，作為用于以樹(shù)脂來(lái)密封半導(dǎo)體芯片的技術(shù)，所謂的MAP成型技術(shù)被采用，在該MAP成型技術(shù)中，產(chǎn)品區(qū)PR包含于空腔內(nèi)并且產(chǎn)品區(qū)PR以樹(shù)脂來(lái)集體地密封。根據(jù)這種MAP成型技術(shù)，因?yàn)椴恍枰獮槊總€(gè)產(chǎn)品區(qū)PR提供用于注入樹(shù)脂的通路，所以能夠密集地布置產(chǎn)品區(qū)PR。因此，根據(jù)MAP成型技術(shù)，能夠增加產(chǎn)品的取得數(shù)量并且由此能夠?qū)崿F(xiàn)產(chǎn)品的成本降低。
[0191]然后，在本第一實(shí)施例中，在以MAP成型技術(shù)進(jìn)行的樹(shù)脂密封步驟(成型步驟)之前的步驟中，粘性帶TP被施加于引線框LFl的后表面。因此，根據(jù)本第一實(shí)施例，例如，如圖23所示，帶能夠被可靠地施加于形成于引線框LFl的后表面上的后表面端子(引線)。結(jié)果，類似地，在采用MAP成型技術(shù)的樹(shù)脂密封步驟中，在后表面端子與帶TP之間沒(méi)有形成間隙，并且因而能夠充分地抑制樹(shù)脂泄漏到后表面端子的后側(cè)(樹(shù)脂毛刺)。
[0192]注意，作為在樹(shù)脂密封步驟中使用的樹(shù)脂，例如熱固性樹(shù)脂被使用。因此，樹(shù)脂密封步驟在被加熱到大約160至大約200°C的狀態(tài)下執(zhí)行，以便使熱固性樹(shù)脂固化。但是，因?yàn)槭┘佑谝€框LFl的后表面的帶TP的耐熱溫度為大約250°C，所以在樹(shù)脂密封步驟中施加的熱處理不會(huì)造成帶TP的耐熱性方面的問(wèn)題。
[0193]其后，施加于引線框LFl的后表面的帶TP從引線框LFl上剝離(圖12的S116)。然后，鍍膜被形成于從樹(shù)脂MR (密封體)的后表面中露出的芯片安裝部分TAB (C)、芯片安裝部分TAB (H)、芯片安裝部分TAB (L)及后表面端子BTE的上表面上(參見(jiàn)圖3)(圖12的S117)。此外，標(biāo)記被形成于由樹(shù)脂MR形成的密封體的上表面上(標(biāo)記步驟)(圖12的S118)。
[0194]然后，如圖24A和圖24B所示，切割帶DT被施加于由樹(shù)脂MR形成的密封體的上表面(圖13的S119)。然后，如圖25A和25B所示，由樹(shù)脂MR形成的密封體針對(duì)每個(gè)產(chǎn)品區(qū)PR來(lái)切割(封裝切割)(圖13的S120)。特別地，用于分隔形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR的分隔區(qū)(邊界區(qū))被以切割刀片切割，并且由此每個(gè)產(chǎn)品區(qū)PR都被單體化。因而，例如，能夠獲得如圖25C所示的在本第一實(shí)施例中的半導(dǎo)體器件PKl。
[0195]其后，單體化的個(gè)體半導(dǎo)體器件PKl通過(guò)電子測(cè)試來(lái)分選(圖13的S121)，并且已確定為無(wú)缺陷的半導(dǎo)體器件PKl被封裝并被裝運(yùn)(圖13的S122)。以此方式,能夠制造在本第一實(shí)施例中的半導(dǎo)體器件。
[0196]注意，在此給出并描述了用于執(zhí)行圖12的S112所示的等離子體處理的示例，但并不限定于此。如果能夠確保在導(dǎo)線W與引線框LFl (多個(gè)引線LD)之間以及在導(dǎo)線W與每個(gè)半導(dǎo)體芯片的電極焊盤(pán)之間的連接強(qiáng)度(連接可靠性)，而不執(zhí)行等離子體處理，則能夠省略等離子體處理并且能夠減少處理步驟數(shù)量。這同樣能夠應(yīng)用于以下所描述的實(shí)施例和變型例。
[0197]<第一實(shí)施例的特性>
[0198]然后，參照附圖來(lái)描述在本第一實(shí)施例中的特征。如上所述，本第一實(shí)施例的特征在于在將施加帶TP于引線框LFl的后表面時(shí)固定引線框LFl的方法。特別地，在本第一實(shí)施例中的技術(shù)理念是在支撐引線框的上表面?zhèn)鹊臓顟B(tài)下將帶施加于引線框的后表面，同時(shí)減少對(duì)半導(dǎo)體器件的破壞。在下文，將具體地描述在本第一實(shí)施例中的技術(shù)理念。
[0199]圖26A是示出在帶TP即將被施加于引線框LFl的后表面之前的引線框LFl的配置的視圖，而圖26B是示出圖26A的一部分的放大圖。如圖26B所示，在本第一實(shí)施例的引線框LFl中，產(chǎn)品區(qū)PR被布置成矩陣，并且每個(gè)產(chǎn)品區(qū)PR都被分隔區(qū)(邊界區(qū))DIV來(lái)分隔?，F(xiàn)在，關(guān)注每個(gè)產(chǎn)品區(qū)PR。芯片安裝部分TAB (C)、芯片安裝部分TAB (H)及芯片安裝部分TAB (L)被布置于每個(gè)產(chǎn)品區(qū)PR內(nèi)，并且驅(qū)動(dòng)器IC芯片CHP (C)被安裝于芯片安裝部分TAB (C)之上。此外，高M(jìn)OS芯片CHP (H)被安裝于芯片安裝部分TAB (H)之上，并且低MOS芯片CHP (L)被安裝于芯片安裝部分TAB (L)之上。此外，高M(jìn)OS夾片CLP (H)被布置成從高M(jìn)OS芯片CHP (H)之上跨越到芯片安裝部分TAB (L)之上，并且低MOS夾片CLP(L)被布置成從低MOS芯片CHP (L)之上跨越到引線之上。
[0200]在本第一實(shí)施例中，帶TP將被施加于以此方式形成的引線框LFl的后表面。然后。在本第一實(shí)施例中，在引線框LFl的面中，帶TP將被施加于引線框LFl的后表面，而與帶TP施加于其上的后表面相對(duì)的上表面由支撐部件支撐。在此，在本第一實(shí)施例中，雖然引線框LFl的上表面?zhèn)葘⒂芍尾考?，但是?qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)已經(jīng)如同以上所描述的那樣安裝于引線框LFl的上表面?zhèn)壬?。因此，在本第一?shí)施例中，器件被實(shí)現(xiàn)為在不破壞驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)的情況下以支撐部件來(lái)支撐引線框LFl的上表面?zhèn)取?br> [0201]圖27A是示出在本第一實(shí)施例中使用的支撐部件SU的示意性整體配置的平面圖，而圖27B是圖27A的一部分的放大圖。如圖27A和27B所示，支撐部件SU包括多個(gè)支撐部分FU，并且溝道DIT由框架部分FU分隔。通過(guò)比較圖26B和圖27B可以看出，圖27B所示的支撐部件SU的框架部分FU被布置為與圖26B所示的分隔區(qū)DIV對(duì)應(yīng)。然后，設(shè)置于圖27B所示的支撐部件SU內(nèi)的溝道DIT被布置為與圖26B所示的產(chǎn)品區(qū)PR對(duì)應(yīng)。
[0202]圖28是示出如何在引線框LFl的上表面?zhèn)纫灾尾考U支撐的狀態(tài)下將帶TP施加于引線框LFl的后表面的截面圖。如圖28所示，設(shè)置于引線框LFl內(nèi)的產(chǎn)品區(qū)PR由分隔區(qū)DIV夾在中間。然后，芯片安裝部分TAB (C)和芯片安裝部分TAB (L)被設(shè)置于產(chǎn)品區(qū)PR內(nèi)，而驅(qū)動(dòng)器IC芯片CHP (C)經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (C)之上。此外，低MOS芯片CHP (L)經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (L)之上，而低MOS夾片CLP (L)經(jīng)由高熔點(diǎn)焊料HS2布置于該低MOS芯片CHP (L)之上。注意，雖然在例如圖28中沒(méi)有示出，但是同樣可以從26B中看出，芯片安裝部分TAB (H)同樣被布置于產(chǎn)品區(qū)PR內(nèi)，高M(jìn)OS芯片CHP (H)經(jīng)由高熔點(diǎn)焊料HSl安裝于該芯片安裝部分TAB (H)之上，而高M(jìn)OS夾片CLP (H)經(jīng)由高熔點(diǎn)焊料HS2布置于該高M(jìn)OS芯片CHP (H)之上。
[0203]在此，引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得框架部分FU接觸引線框LFl的分隔區(qū)DIV。因而，由框架部分FU夾在中間的溝道DIT將被布置于其以平面方式與形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR重疊的位置。然后，在本第一實(shí)施例中，如圖28所示，在設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間存在間隙。結(jié)果，根據(jù)本第一實(shí)施例，支撐部件SU將在不接觸驅(qū)動(dòng)器IC芯片CHP (C)的狀態(tài)下支撐引線框LFl的上表面?zhèn)?。因此，根?jù)本第一實(shí)施例，可以在不破壞驅(qū)動(dòng)器IC芯片CHP(C)的情況下支撐引線框LFl的上表面?zhèn)取?br> [0204]另一方面，如圖28所示，引線框LFl的上表面?zhèn)葘⒂芍尾考U支撐，使得溝道DIT的底表面BS接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。
[0205]例如，從不造成因支撐部件SU所致的對(duì)低MOS芯片CHP (L)的破壞的角度來(lái)看，安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面可以被配置為不接觸設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS。但是，如果這樣的配置被采用，則形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR將完全不由支撐部件SU支撐。也就是，當(dāng)?shù)蚆OS夾片CLP (L)的上表面被配置為不接觸設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS時(shí)，引線框LFl的上表面?zhèn)葘H在支撐部件SU的框架部分FU接觸包圍產(chǎn)品區(qū)PR的分隔區(qū)DIV的情況下被支撐。在這種情況下，假定帶TP被施加于引線框LFl的后表面，則產(chǎn)品區(qū)PR自身將完全不由支撐部件SU支撐。也就是，如果帶TP在沒(méi)有引線框LFl的與帶TP施加于其上的后表面相對(duì)的上表面的支撐的情況下(例如，在完全沒(méi)有產(chǎn)品區(qū)PR自身的支撐的情況下)被施加于引線框LFl的后表面，則在引線框LFl的區(qū)域當(dāng)中，特別是產(chǎn)品區(qū)PR沒(méi)有被穩(wěn)定地固定。結(jié)果，在引線框LFl的產(chǎn)品區(qū)PR中，由引線框LFl在帶TP被施加于引線框LFl的后表面時(shí)產(chǎn)生的反作用力將是相當(dāng)弱的。因而，難以在不包含空隙等的情況下將帶TP可靠地施加于在引線框LFl內(nèi)形成的產(chǎn)品區(qū)PR的后表面。
[0206]然后，在本第一實(shí)施例中，如圖28所示，引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得形成于支撐部件SU中的溝道DIT的底表面BS接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。類似地，雖然在圖28中沒(méi)有示出，但是引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得形成于支撐部件SU中的溝道DIT的底表面BS接觸安裝于高M(jìn)OS芯片CHP (H)之上的高M(jìn)OS夾片CLP (H)的上表面。以此方式，如同低MOS夾片CLP (L)的上表面一樣，高M(jìn)OS夾片CLP (H)的上表面同樣被配置成接觸溝道DIT的底表面BS，但是下文將從關(guān)注圖28所示的低MOS夾片CLP (L)的角度進(jìn)行描述。
[0207]在本第一實(shí)施例中，在由支撐部件SU支撐引線框LFl的上表面?zhèn)葧r(shí)，在設(shè)置于支撐部件SU中的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間存在間隙，例如，如圖28所示。另一方面，在本第一實(shí)施例中，形成于支撐部件SU中的溝道DIT的底表面BS接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。
[0208]因而，因?yàn)樾纬捎谝€框LFl內(nèi)的產(chǎn)品區(qū)PR自身沒(méi)有處于完全不由支撐部件SU支撐的狀態(tài)下，所以能夠提高產(chǎn)品區(qū)PR的固定的穩(wěn)定性。結(jié)果，類似地，在引線框LFl的產(chǎn)品區(qū)PR中，能夠確保由引線框LFl在帶TP被施加于引線框LFl的后表面時(shí)產(chǎn)生的足夠大的反作用力(排斥力)。因此，根據(jù)本第一實(shí)施例，可以在不包含空隙等的情況下將帶TP可靠地施加于在引線框LFl內(nèi)形成的產(chǎn)品區(qū)PR的后表面。也就是，根據(jù)本第一實(shí)施例，即使在驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)被安裝于引線框LFl的上表面?zhèn)壬系臓顟B(tài)下，也可以將帶TP可靠地施加于引線框LFl的后表面(特別地，到產(chǎn)品區(qū)PR的后表面)。
[0209]在此，在本第一實(shí)施例中，例如，如圖28所示，在設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間存在間隙。另一方面，形成于支撐部件SU內(nèi)的溝道DIT的底表面BS被配置成接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面?，F(xiàn)在，將描述該原因。
[0210]首先，從由支撐部件SU可靠地支撐形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR自身的角度來(lái)看，形成于支撐部件SU內(nèi)的溝道DIT的底表面BS可以被配置成接觸驅(qū)動(dòng)器IC芯片CHP(C)的上表面和低MOS夾片CLP (L)的上表面兩者。
[0211]但是，配置使得溝道DIT的底表面BS接觸驅(qū)動(dòng)器IC芯片CHP (C)的上表面，意指驅(qū)動(dòng)器IC芯片CHP (C)由支撐部件SU直接支撐。在這種情況下，來(lái)自支撐部件SU的壓力將被直接施加于驅(qū)動(dòng)器IC芯片CHP (C),并且從而會(huì)增大對(duì)驅(qū)動(dòng)器IC芯片CHP (C)的破壞。因此，在本第一實(shí)施例中，例如，如圖28所示，在設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間存在間隙。也就是，在本第一實(shí)施例中，溝道DIT的底表面BS被配置成沒(méi)有接觸驅(qū)動(dòng)器IC芯片CHP (C)的上表面。
[0212]另一方面，安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面同樣可以被配置成不接觸設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS。但是，如果這樣的配置被采用，則形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR將完全不由支撐部件SU支撐。結(jié)果，產(chǎn)品區(qū)PR沒(méi)有被穩(wěn)定地固定。由于該原因，在引線框LFl的產(chǎn)品區(qū)PR內(nèi)，由引線框LFl在帶TP被施加于引線框LFl的后表面時(shí)產(chǎn)生的反作用力將是相當(dāng)弱的。因此，難以在不包含空隙等的情況下將帶TP可靠地施加于在引線框LFl內(nèi)形成的產(chǎn)品區(qū)PR的后表面。
[0213]然后，在本第一實(shí)施例中，引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得形成于支撐部件SU內(nèi)的溝道DIT的底表面BS接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。
[0214]在此，引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得溝道DIT的底表面BS接觸低MOS夾片CLP (L)的上表面。在這種情況下，對(duì)布置于低MOS夾片CLP (L)的底層內(nèi)的低MOS芯片CHP (L)的破壞是否會(huì)造成問(wèn)題是一個(gè)問(wèn)題。但是，低MOS芯片CHP (L)并沒(méi)有被配置為導(dǎo)致溝道DIT的底表面BS直接地接觸低MOS芯片CHP (L)的上表面，而是被配置為使得低MOS夾片CLP (L)介于低MOS芯片CHP (L)與溝道DIT的底表面BS之間。也就是，在低MOS芯片CHP (L)中，溝道DIT的底表面BS沒(méi)有直接地接觸低MOS芯片CHP (L)的上表面。也就是，在本第一實(shí)施例中，介于低MOS芯片CHP (L)與溝道DIT的底表面BS之間的低MOS夾片CLP (L)起著緩沖材料的作用。由于該原因，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得溝道DIT的底表面BS接觸低MOS夾片CLP (L)，對(duì)低MOS芯片CHP (L)的破壞也能夠被降低到?jīng)]有問(wèn)題的水平。
[0215]根據(jù)上文，在本第一實(shí)施例中，在設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間存在間隙。另一方面，形成于支撐部件SU內(nèi)的溝道DIT的底表面BS被配置為接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。
[0216]因而，根據(jù)本第一實(shí)施例，能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)，同時(shí)減少對(duì)驅(qū)動(dòng)器IC芯片CHP(C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)的破壞。
[0217]在此，在本第一實(shí)施例的配置中，因?yàn)轵?qū)動(dòng)器IC芯片CHP (C)的上表面沒(méi)有受支撐部件SU按壓，所以整個(gè)產(chǎn)品區(qū)PR沒(méi)有受支撐部件SU按壓。但是，例如，如圖26A和26B所示，在驅(qū)動(dòng)器IC芯片CHP (C)占用產(chǎn)品區(qū)PR的面積與由高M(jìn)OS芯片CHP (H)或低MOS芯片CHP (L)占用的面積相比為足夠小的情況下，即使產(chǎn)品區(qū)PR的局部區(qū)域沒(méi)有受支撐部件SU按壓，也能夠使帶TP充分且可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)。
[0218]注意，在本第一實(shí)施例中的技術(shù)理念的原創(chuàng)性在于已經(jīng)發(fā)現(xiàn)在經(jīng)由高熔點(diǎn)焊料HS2安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)內(nèi)作為緩沖材料的功能，例如，如圖28所示。最初，低MOS夾片CLP (L)的功能是用于降低導(dǎo)通電阻的功能，但是作為緩沖材料的功能并沒(méi)有被采用。有關(guān)這點(diǎn)，通過(guò)發(fā)現(xiàn)在低MOS夾片CLP (L)內(nèi)作為緩沖材料的功能而想到的在本第一實(shí)施例中的技術(shù)理念具有原創(chuàng)性。
[0219]在此，從充分展示作為低MOS夾片CLP (L)內(nèi)的緩沖材料的功能的角度來(lái)看，例如，可以將低MOS夾片CLP (L)的厚度設(shè)置為盡可能大的。在這種情況下，因?yàn)檫€會(huì)增加低MOS夾片CLP (L)的截面積，所以能夠減小低MOS夾片CLP (L)的電阻，從而能夠進(jìn)一步降低在本第一實(shí)施例中的半導(dǎo)體器件PKl的導(dǎo)通電阻。
[0220]<變型例1>
[0221]然后，描述本第一實(shí)施例的變型例I。圖29是示出在本變型例I中如何在引線框LFl的上表面?zhèn)扔芍尾考U支撐的狀態(tài)下將帶TP施加于引線框LFl的后表面的截面圖。
[0222]如圖29所示，在本變型例I中，緩沖材料BUF介于設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間。因而，驅(qū)動(dòng)器IC芯片CHP (C)將同樣由支撐部件SU支撐。結(jié)果，根據(jù)本變型例I，因?yàn)檎麄€(gè)產(chǎn)品區(qū)PR能夠由支撐部件SU支撐，所以能夠?qū)P可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)。
[0223]然后，在本變型例I中，驅(qū)動(dòng)器IC芯片CHP (C)的上表面不直接地接觸設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS，而是經(jīng)由緩沖材料BUF間接地接觸溝道DIT的底表面BS0因此，即使在驅(qū)動(dòng)器IC芯片CHP (C)的上表面由支撐部件SU支撐時(shí)，也能夠?qū)?duì)驅(qū)動(dòng)器IC芯片CHP (C)的破壞降低至沒(méi)有問(wèn)題的水平。
[0224]根據(jù)上文，根據(jù)本變型例1，能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的整個(gè)后表面)，同時(shí)減少對(duì)驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)的破壞。
[0225]<變型例2>
[0226]隨后，描述本第一實(shí)施例的變型例2。圖30是示出在變型例2中如何在引線框LFl的上表面?zhèn)扔芍尾考U支撐的狀態(tài)下將帶TP施加于引線框LFl的后表面的截面圖。
[0227]如圖30所示，在本變型例2中，緩沖材料BUF介于設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間。因而，驅(qū)動(dòng)器IC芯片CHP (C)將同樣由支撐部件SU支撐。結(jié)果，根據(jù)本變型例2，因?yàn)檎麄€(gè)產(chǎn)品區(qū)PR能夠由支撐部件SU支撐，所以帶TP能夠被可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)。
[0228]然后，類似地，在本變型例2中，驅(qū)動(dòng)器IC芯片CHP (C)的上表面沒(méi)有直接地接觸設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS，而是經(jīng)由緩沖材料BUF間接地接觸溝道DIT的底表面BS。因此，即使當(dāng)驅(qū)動(dòng)器IC芯片CHP (C)的上表面由支撐部件SU支撐時(shí)，也能夠?qū)?duì)驅(qū)動(dòng)器IC芯片CHP (C)的破壞降低至沒(méi)有問(wèn)題的水平。
[0229]此外，在本變型例2中，緩沖材料BUF同樣介于低MOS夾片CLP (L)的上表面與設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS之間。也就是，在本變型例2中，低MOS夾片CLP (L)和緩沖材料BUF介于低MOS芯片CHP (L)與溝道DIT的底表面BS之間。也就是，在本變型例2中，介于低MOS芯片CHP (L)與溝道DIT的底表面BS之間的低MOS夾片CLP(L)起著緩沖材料的作用，此外緩沖材料BUF還被設(shè)置于低MOS夾片CLP (L)與溝道DIT的底表面BS之間。由于該原因，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，對(duì)低MOS芯片CHP (L)的破壞能夠被更可靠地降低到?jīng)]有問(wèn)題的水平。[0230]根據(jù)上文，以本變型例2，同樣能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的整個(gè)后表面)，同時(shí)減少對(duì)驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)的破壞。
[0231 ] <緩沖材料的具體配置>
[0232]然后，描述在上述第一實(shí)施例、變型例I和變型例2中描述的緩沖材料(低MOS夾片CLP (L)和/或緩沖材料BUF)的具體配置和優(yōu)點(diǎn)。
[0233]圖31是示出各種材料的縱向彈性模量、肖氏硬度和維氏硬度的視圖。在圖31中，將聚氨酯橡膠、硅橡膠(硅酮橡膠)和丁腈橡膠作為緩沖材料BUF的示例而列出。此外，作為待比較的材料，例如，所列出的是硅，其作為以驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)為代表的半導(dǎo)體芯片的組成部分。此外，還列出作為起著緩沖材料的作用的低MOS夾片CLP (L)的組成部分的銅(無(wú)氧銅)以及作為支撐部件SU的組成部分的不銹鋼(SUS304)。
[0234]在圖31中，首先描述縱向彈性模量，聚氨酯橡膠的縱向彈性模量是24.0-29.4(MPa)，硅橡膠(硅酮橡膠)的縱向彈性模量是5-7 (MPa)，而丁腈橡膠的縱向彈性模量是8.1-20.2 (MPa)0此外，硅的縱向彈性模量是185，000 (MPa)，銅(無(wú)氧銅)的縱向彈性模量是220 (MPa)，而不銹鋼的縱向彈性模量為620 (MPa)。
[0235]然后，在圖31中，描述肖氏硬度，聚氨酯橡膠的肖氏硬度是50-90 (Hs)，硅橡膠的肖氏硬度為50-70 (Hs)，而丁腈橡膠的肖氏硬度為50-70 (Hs)。
[0236]隨后，在圖31中，描述維氏硬度，硅(Si)的維氏硬度是1040 (HV)，銅(無(wú)氧銅)的維氏硬度為105 (HV)，而不銹鋼的維氏硬度為196 (HV)0
[0237](I)在第一實(shí)施例的情形中
[0238]參照?qǐng)D31，考慮第一實(shí)施例的構(gòu)件。在第一實(shí)施例中，例如，如圖28所示，低MOS夾片CLP (L)經(jīng)由高熔點(diǎn)焊料HS2安裝于低MOS芯片CHP (L)之上，并且該低MOS夾片CLP(L)的上表面接觸支撐部件SU。
[0239]然后，低MOS芯片CHP (L)是含有作為主要成分的硅的半導(dǎo)體芯片，而低MOS夾片CLP (L)由例如銅材料形成。此外,支撐部件SU由例如不銹鋼形成。
[0240]因此，當(dāng)硅、銅和不銹鋼針對(duì)縱向彈性模量進(jìn)行比較時(shí)，硅的縱向彈性模量是最大的，隨后是不銹鋼的縱向彈性模量，而銅的縱向彈性模量是最小的。在此，聚焦于縱向彈性模量，縱向彈性模量越大，其材料就變得越硬。換言之，縱向彈性模量越小，其材料就變得越軟。因此，當(dāng)將硅、銅和不銹鋼進(jìn)行比較時(shí)，最硬的材料是硅，次硬的材料是不銹鋼，而最軟的材料是銅。
[0241]因此，例如，其中由不銹鋼形成的支撐部件SU直接地接觸于由硅形成的低MOS芯片CHP (L)之上的情形與其中由不銹鋼形成的支撐部件SU經(jīng)由以銅形成的低MOS夾片CLP(L)被布置于由硅形成的低MOS芯片CHP (L)之上的情形進(jìn)行比較。在這種情況下，與前一種情形相比，其中由銅形成的低MOS夾片CLP (L)被插入的后一種情形能夠更好地保護(hù)低MOS芯片CHP (L)以免受因支撐部件SU所致的壓力的影響。也就是，因?yàn)榈蚆OS夾片CLP(L)是最軟的，所以在低MOS芯片CHP (L)由支撐部件SU支撐的情形中，它充分地起著緩沖材料的作用。結(jié)果，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得溝道DIT的底表面BS接觸低MOS夾片CLP (L)，對(duì)低MOS芯片CHP (L)的破壞也能夠被降低到?jīng)]有問(wèn)題的水平。
[0242](2)在變型例I的情形中
[0243]參照?qǐng)D31，考慮變型例I的構(gòu)件。在變型例I中，例如，如圖29所示，緩沖材料BUF被布置于驅(qū)動(dòng)器IC芯片CHP (C)之上，而支撐部件SU被布置于該緩沖材料BUF之上。
[0244]然后，驅(qū)動(dòng)器IC芯片CHP (C)是含有作為主要成分的硅的半導(dǎo)體芯片，而緩沖材料BUF由例如橡膠材料(例如，聚氨酯橡膠、硅橡膠(硅酮橡膠)及丁腈橡膠)形成。此外，支撐構(gòu)建SU由例如不銹鋼形成。
[0245]因此，當(dāng)硅、橡膠材料和不銹鋼針對(duì)縱向彈性模量進(jìn)行比較時(shí)，硅的縱向彈性模量是最大的，隨后是不銹鋼的縱向彈性模量，而橡膠材料的縱向彈性模量是最小的。特別地，與硅和不銹鋼相比，橡膠材料的縱向彈性模量是極小的，并且發(fā)現(xiàn)橡膠材料為極軟的材料。
[0246]因而，因?yàn)橄鹉z材料是最軟的，所以在驅(qū)動(dòng)器IC芯片CHP (C)由支撐部件SU支撐的情形中，它充分地起著緩沖材料BUF的作用。結(jié)果，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得溝道DIT的底表面BS接觸緩沖材料BUF，也能夠?qū)?duì)驅(qū)動(dòng)器IC芯片CHP(C)的破壞降低至沒(méi)有問(wèn)題的水平。
[0247]特別地，因?yàn)樵谧冃屠齀中用作緩沖材料BUF的橡膠材料是極軟的，所以即使經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (C)之上的驅(qū)動(dòng)器IC芯片CHP (C)的上表面的高度存在任何變化，緩沖材料BUF也能夠吸收該高度變化并且抑制被非必要地施加于驅(qū)動(dòng)器IC芯片CHP (C)的壓力的增大。例如，考慮其中驅(qū)動(dòng)器IC芯片CHP (C)的高度由于芯片安裝部分TAB (C)、高熔點(diǎn)焊料HSl和/或驅(qū)動(dòng)器IC芯片CHP (C)的制造變化而變得高于平均高度的情形。在這種情況下，例如，當(dāng)驅(qū)動(dòng)器IC芯片CHP (C)的上表面通過(guò)由不銹鋼形成的支撐部件SU支撐時(shí)，被非必要地施加于驅(qū)動(dòng)器IC芯片CHP (C)的壓力會(huì)增加。相比之下，當(dāng)驅(qū)動(dòng)器IC芯片CHP (C)由在驅(qū)動(dòng)器IC芯片CHP (C)之上插入了緩沖材料BUF的支撐部件SU支撐時(shí)，高度變化能夠由軟的緩沖材料BUF吸收，并且因此能夠抑制施加于驅(qū)動(dòng)器IC芯片CHP (C)的不必要的壓力的增加。
[0248](3)在變型例2的情形中
[0249]參照?qǐng)D31，考慮變型例2的構(gòu)件。在變型例2中，例如，如圖30所示，緩沖材料BUF同樣被插入低MOS夾片CLP (L)的上表面與設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS之間。也就是，在本變型例2中，低MOS夾片CLP (L)和緩沖材料BUF被插入低MOS芯片CHP (L)與溝道DIT的底表面BS之間。
[0250]然后，低MOS芯片CHP (L)是含有作為主要成分的硅的半導(dǎo)體芯片，而低MOS夾片CLP (L)由銅形成。此外，緩沖材料BUF由例如橡膠材料(例如，聚氨酯橡膠、硅橡膠(硅酮橡膠)和丁腈橡膠)形成，并且支撐部件SU由例如不銹鋼形成。
[0251]因此，例如，當(dāng)將銅和橡膠材料的縱向彈性模量進(jìn)行比較時(shí)，橡膠材料的縱向彈性模量與銅的縱向彈性模量相比是極小的，并且發(fā)現(xiàn)橡膠材料是極軟的。
[0252]因而，因?yàn)橄鹉z材料是最軟的，所以當(dāng)?shù)蚆OS芯片CHP (L)由支撐部件SU支撐時(shí)，它充分地起著緩沖材料BUF的作用。結(jié)果，與僅包括由銅形成的低MOS夾片CLP (L)的第一實(shí)施例相比，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，對(duì)低MOS芯片CHP (L)的破壞也能夠被進(jìn)一步降低到?jīng)]有問(wèn)題的水平。
[0253]特別地，在變型例2中用作緩沖材料BUF的橡膠材料是極軟的。因此，即使經(jīng)由高熔點(diǎn)焊料HS2安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的、經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (L)之上的低MOS芯片CHP (L)的上表面的高度存在變化，緩沖材料BUF也能夠吸收這種高度變化并且抑制被不必要地施加于低MOS芯片CHP (L)的壓力的增大。例如，考慮其中低MOS夾片CLP (L)的高度由于芯片制造部分TAB (C)、高熔點(diǎn)焊料HS1、低MOS芯片CHP (L)、高熔點(diǎn)焊料HS2和/或低MOS夾片CLP (L)的制造變化而變得高于平均高度的情形。在這種情況下，例如，當(dāng)?shù)蚆OS夾片CLP (L)的上表面通過(guò)由不銹鋼形成的支撐部件SU支撐時(shí)，會(huì)不必要地增加施加于低MOS芯片CHP (L)的壓力。相比之下，在由緩沖材料BUF插入低MOS夾片CLP (L)之上的支撐部件SU支撐時(shí)，因?yàn)楦叨茸兓軌蛴绍浀木彌_材料BUF吸收，所以能夠抑制施加于低MOS芯片CHP (L)的壓力的不必要增加。
[0254](第二實(shí)施例)
[0255]在本第二實(shí)施例中，描述用于使用其內(nèi)具有布置成矩陣的多個(gè)單元區(qū)的夾片框來(lái)制造半導(dǎo)體器件的技術(shù)理念，每個(gè)單元區(qū)具有形成于其內(nèi)的高M(jìn)OS夾片和低MOS夾片。
[0256]<在第二實(shí)施例中的半導(dǎo)體器件的封裝配置>
[0257]在本第二實(shí)施例中的半導(dǎo)體器件PK2的封裝配置與在上述第一實(shí)施例中的半導(dǎo)體器件PKl的封裝配置是基本上相同的。
[0258]圖32是示出在本第二實(shí)施例中的半導(dǎo)體器件PK2的封裝配置的視圖。在圖32中，在中央示出的圖形是從上表面觀察到的半導(dǎo)體器件PK2的平面圖，并且在其所有側(cè)邊的每一側(cè)示出的是側(cè)視圖。如圖32所示，在本第二實(shí)施例中的半導(dǎo)體器件PK2以具有矩形形狀的樹(shù)脂MR覆蓋。然后，可以從側(cè)視圖中看出，引線LD從樹(shù)脂MR露出到半導(dǎo)體器件PK2的側(cè)表面。此外，在本第二實(shí)施例中，懸吊引線HL的截面從半導(dǎo)體器件PK2的側(cè)表面中露出。這是在本第二實(shí)施例中的半導(dǎo)體器件PK2與上述第一實(shí)施例中的半導(dǎo)體器件PKl之間的區(qū)別。
[0259]然后，圖33是從下表面(后表面)觀察到的在本第二實(shí)施例中的半導(dǎo)體器件PK2的平面圖。如圖33所示，同樣在本第二實(shí)施例的半導(dǎo)體器件PK2中，半導(dǎo)體器件PK2的后表面以樹(shù)脂MR覆蓋，然而芯片安裝部分TAB (L)、芯片安裝部分TAB (H)及芯片安裝部分TAB(C)從樹(shù)脂MR露出。因?yàn)樾酒惭b部分TAB (L)、芯片安裝部分TAB (H)及芯片安裝部分TAB (C)以這種方式從半導(dǎo)體器件PK2的后表面露出，所以能夠提高半導(dǎo)體器件PK2的熱輻射效率。此外，該多個(gè)后表面端子BTE被暴露到具有矩形形狀的半導(dǎo)體器件PK2的外圍區(qū)域(外圍部分)。該后表面端子BTE構(gòu)成引線LD的一部分。
[0260]隨后，描述半導(dǎo)體器件PK2的內(nèi)部配置。圖34是示出在本第二實(shí)施例中的半導(dǎo)體器件PK2的內(nèi)部配置的視圖。在圖34中，在中央示出的圖形是穿過(guò)樹(shù)脂MR從上表面?zhèn)扔^察到的半導(dǎo)體器件PK2的內(nèi)部的平面圖，而在其所有側(cè)邊的每一側(cè)示出的是截面圖。
[0261]在此，因?yàn)閳D34所示的本第二實(shí)施例的半導(dǎo)體器件PK2的內(nèi)部配置與圖4所示的上述第一實(shí)施例的半導(dǎo)體器件PKl的內(nèi)部配置具有基本上相同的配置，所以省略關(guān)于相同配置的描述，而描述區(qū)別。在圖34中，本第二實(shí)施例的特征在于:懸置引線HL與高M(jìn)OS夾片CLP(H)整體地形成，并且該懸置引線HL達(dá)到由樹(shù)脂MR形成的密封體的外邊緣部分。類似地，懸置引線HL同樣在低MOS夾片CLP (L)中被整體地形成，并且該懸置引線HL達(dá)到由樹(shù)脂MR形成的密封體的外邊緣部分。其他配置與上述第一實(shí)施例的配置是相同的。[0262]<用于制造在第二實(shí)施例中的半導(dǎo)體器件的方法>
[0263]在本第二實(shí)施例中的半導(dǎo)體器件PK2如同以上所描述的那樣來(lái)配置，并且以下將參照附圖來(lái)描述其制造方法。
[0264]圖35至圖37示出了顯示在本第二實(shí)施例中的半導(dǎo)體器件PK2的制造流程的流程圖。此外，圖38A至圖41B是各自示出在本第二實(shí)施例中的半導(dǎo)體器件PK2的制造處理的視圖。
[0265]首先，制備引線框LFl (圖35的S201)。該引線框LFl具有例如與圖14A至圖14C所示的在上述第一實(shí)施例中使用的引線框LFl的配置相同的配置。例如，如圖14C所示，在本第二實(shí)施例的引線框LFl中，多個(gè)產(chǎn)品區(qū)PR被布置成矩陣，每個(gè)產(chǎn)品區(qū)PR包括芯片安裝部分TAB (C)、芯片安裝部分TAB (H)、芯片安裝部分TAB (L)及引線LD。
[0266]此外，在本第二實(shí)施例中，如圖38A和38B所示的夾片框CLF被制備。本第二實(shí)施例的特征在于使用該夾片框CLF。在圖38A中，示出了夾片框CLF的示意性整體配置，而在圖38B中，放大并示出了夾片框CLF的一部分。如圖38B所示，在夾片框CLF中包括各自包含高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)的多個(gè)單元區(qū)UR，并且單元區(qū)UR布置成矩陣。在此，高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)通過(guò)例如含有作為材料成分的銅的金屬板來(lái)構(gòu)造。
[0267]在下文，描述了圖38A中和38B所示的夾片框CLF的詳細(xì)配置。例如，如圖38B所示，在布置成矩陣的多個(gè)單元區(qū)UR的每個(gè)單元區(qū)UR中，形成了高M(jìn)OS夾片CLP(H)和低MOS夾片CLP (L)，并且高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)兩者通過(guò)懸置引線HL耦接至夾片框CLF的框體。因此，在整個(gè)夾片框CLF中，多個(gè)高M(jìn)OS夾片CLP (H)和多個(gè)低MOS夾片CLP (L)將被整體地形成。
[0268]在本第二實(shí)施例的夾片框CLF中，如圖38A和圖38B所示，單元區(qū)UR被布置成在X方向上且在Y方向上對(duì)齊。也就是，在本第二實(shí)施例的夾片框CLF中，單元區(qū)UR沿著X方向以及沿著Y方向形成為矩陣。例如，在本第二實(shí)施例的夾片框CLF中，單元區(qū)UR在X方向上按第一預(yù)定間隔(第一間距)來(lái)布置，并且還在Y方向上按第二預(yù)定間隔(第二間距)來(lái)布置。
[0269]現(xiàn)在，主要關(guān)注圖14A至圖14C所示的引線框LF1。例如，如圖14C所示，形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR被布置成在X方向上以及在Y方向上對(duì)齊。也就是，在圖14A至圖14C所示的引線框LFl中，產(chǎn)品區(qū)PR沿著X方向以及沿著Y方向形成為矩陣。例如，在引線框LFl中，產(chǎn)品區(qū)PR在X方向上按第一預(yù)定間隔(第一間距)來(lái)布置，并且還在Y方向上按第二預(yù)定間隔(第二間距)來(lái)布置。
[0270]也就是，在本第二實(shí)施例中，形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR在X方向上的布局間距與形成于夾片框CLF內(nèi)的單元區(qū)UR在X方向上的布局間距是相同的。此外，形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR在Y方向上的布局間距與形成于夾片框CLF內(nèi)的單元區(qū)UR在Y方向上的布局間距是相同的。
[0271]在此，形成于夾片框CLF內(nèi)的多個(gè)高M(jìn)OS夾片CLP (H)或低MOS夾片CLP (L)在X方向(第一方向)上的布局間距以及在垂直于X方向的Y方向(第二方向)上的布局間距被分別稱為第一間距和第二間距。
[0272]在這種情況下，形成于引線框LFl內(nèi)的芯片安裝部分(芯片安裝部分TAB(C)、芯片安裝部分TAB (H)及芯片安裝部分TAB (L))在X方向上的布局間距以及在Y方向上的布局間距同樣分別為第一間距和第二間距。
[0273]結(jié)果，在本第二實(shí)施例中，形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR以及形成于夾片框CLF內(nèi)的每個(gè)單元區(qū)UR能夠被布置為在平面圖中相互重疊。更特別地，例如，圖14C所示的芯片安裝部分TAB (H)以及圖38B所示的高M(jìn)OS夾片CLP (H)能夠被布置為按平面方式相互重疊，并且圖14C所示的芯片安裝部分TAB (L)以及圖38B所示的低MOS夾片CLP(L)能夠被布置為按平面方式相互重疊。
[0274]然后，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，高熔點(diǎn)焊料被形成于芯片安裝部分TAB (C)、芯片安裝部分TAB (H)及芯片安裝部分TAB (L)之上(圖35的S202)。特別地，例如，使用焊料印刷方法，將高熔點(diǎn)焊料印刷于芯片安裝部分TAB (C)、芯片安裝部分TAB (H)及芯片安裝部分TAB (L)之上。
[0275]隨后，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，首先將驅(qū)動(dòng)器IC芯片CHP (C)安裝于芯片安裝部分TAB (C)之上(圖35的S203)。然后，高M(jìn)OS芯片CHP (H)被安裝于芯片安裝部分TAB (H)之上(圖35的S204)，并且其后低MOS芯片CHP (L)被安裝于芯片安裝部分TAB (L)之上(圖35的S205)。注意，驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)的安裝順序并不限定于此，而是可以根據(jù)需要改變。
[0276]其后，引線框LFl被設(shè)置于定位專用夾具(圖35的S206)。特別地，如圖39所示，引線框LFl通過(guò)將形成于引線框LFl內(nèi)的開(kāi)口 OPl插入例如專用夾具的突出銷內(nèi)而定位。
[0277]然后，如圖39所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，高熔點(diǎn)焊料HS2被形成于高M(jìn)OS芯片CHP (H)之上(圖35的S207)。其后，高熔點(diǎn)焊料HS2被形成于低MOS芯片CHP (L)之上(圖35的S208)。特別地，高熔點(diǎn)焊料HS2被形成于在高M(jìn)OS芯片CHP(H)內(nèi)形成的源極電極焊盤(pán)(高M(jìn)OS焊盤(pán))(未示出)之上，并且高熔點(diǎn)焊料HS2被形成于在低MOS芯片CHP (L)內(nèi)形成的源極電極焊盤(pán)(低MOS焊盤(pán))(未示出)之上。此外，如圖39所示，高熔點(diǎn)焊料HS2還被形成于芯片安裝部分TAB (L)的局部區(qū)域之上以及于引線的局部區(qū)域之上。
[0278]特別地，例如，使用涂覆法將高熔點(diǎn)焊料HS2同樣施加于高M(jìn)OS芯片CHP(H)之上，低MOS芯片CHP (L)之上，芯片安裝部分TAB (L)的局部區(qū)域之上，以及引線的局部區(qū)域之上。在此時(shí)形成的高熔點(diǎn)焊料HS2可以具有與上述高熔點(diǎn)焊料HSl相同的材料成分，或者可以具有不同的材料成分。
[0279]其后，如圖39所示，夾片框CLF被設(shè)置于定位專用夾具(圖35的S209)。特別地，如圖39所示，形成于夾片框CLF內(nèi)的開(kāi)口 0P2被進(jìn)一步插入突出銷，該突出銷已經(jīng)被插入形成于引線框LFl內(nèi)的開(kāi)口 OPl內(nèi)。因而，根據(jù)本第二實(shí)施例，能夠?qū)A片框CLF布置于引線框LFl之上以使其相互重疊。本第二實(shí)施例的特征在于這點(diǎn)。也就是，如上所述，通過(guò)將形成于引線框LFl內(nèi)的開(kāi)口 OPl以及形成于夾片框CLF內(nèi)的開(kāi)口 0P2插入在專用夾具內(nèi)設(shè)置的突出銷，可以使形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR與形成于夾片框CLF內(nèi)的每個(gè)單元區(qū)UR按平面方式相互重疊。
[0280]也就是，在本第二實(shí)施例中，形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR在X方向上的布局間距與形成于夾片框CLF內(nèi)的單元區(qū)UR在X方向上的布局間距是相同的。而且，形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR在Y方向上的布局間距與形成于夾片框CLF內(nèi)的單元區(qū)UR在Y方向上的布局間距是相同的。
[0281]結(jié)果，在本第二實(shí)施例中，形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR和形成于夾片框CLF內(nèi)的每個(gè)單元區(qū)UR能夠被布置成在平面圖中相互重疊。更特別地，例如，圖39所示的高M(jìn)OS芯片CHP (H)和圖39所示的高M(jìn)OS夾片CLP (H)能夠被布置成按平面方式相互重疊，并且圖39所示的低MOS芯片CHP (L)和圖39所示的低MOS夾片CLP (L)能夠被布置成按平面方式相互重疊。
[0282]因而，根據(jù)本第二實(shí)施例，通過(guò)簡(jiǎn)單地使引線框LFl與引線框CLF重疊，可以使每個(gè)產(chǎn)品區(qū)PR與每個(gè)單元區(qū)UR按平面方式相互重疊。這意味著形成于每個(gè)單元區(qū)UR內(nèi)的高M(jìn)OS夾片CLP (H)能夠被立刻安裝于形成于每個(gè)產(chǎn)品區(qū)PR內(nèi)的高M(jìn)OS芯片CHP (H)之上。類似地，這意味著形成于每個(gè)單元區(qū)UR內(nèi)的低MOS夾片CLP (L)能夠被立刻安裝于形成于每個(gè)產(chǎn)品區(qū)PR內(nèi)的低MOS芯片CHP (L)之上。結(jié)果，根據(jù)本第二實(shí)施例，能夠簡(jiǎn)化制造處理，并且從而能夠降低半導(dǎo)體器件PK2的制造成本。
[0283]以此方式，形成于高M(jìn)OS芯片CHP (H)內(nèi)的源極電極焊盤(pán)與芯片安裝部分TAB (L)將通過(guò)高M(jìn)OS夾片CLP (H)相互電耦接。此外，形成于低MOS芯片CHP (L)內(nèi)的源極電極焊盤(pán)與參考電位被供應(yīng)到其的引線將通過(guò)低MOS夾片CLP (L)相互電耦接。
[0284]隨后，針對(duì)高熔點(diǎn)焊料(例如，高熔點(diǎn)焊料HS2)來(lái)執(zhí)行回流(圖36的S210)。特別地，包含高熔點(diǎn)焊料的引線框LFl在例如大約350°C的溫度(第一溫度)加熱。以此方式，能夠熔化高熔點(diǎn)焊料。
[0285]然后，在本第二實(shí)施例中，用于熔化高熔點(diǎn)焊料的熱處理(回流)在帶沒(méi)有被施加于預(yù)先制備的引線框LFl的后表面的狀態(tài)下執(zhí)行。因此，在本第二實(shí)施例的情形中，即使高熔點(diǎn)焊料的回流溫度高于帶的耐熱溫度，帶的耐熱性也不會(huì)造成問(wèn)題，因?yàn)閹ё畛醪](méi)有被施加于引線框LFl的后表面。也就是，根據(jù)本第二實(shí)施例，因?yàn)楦呷埸c(diǎn)焊料的熱處理(回流)在帶被施加于引線框LFl的后表面之前執(zhí)行，所以能夠確保帶的耐熱性，而與熱處理(回流)的溫度無(wú)關(guān)。
[0286]其后，熔劑清潔被執(zhí)行以便去除在高熔點(diǎn)焊料內(nèi)含有的熔劑(圖36的S211)。于是，從提高在后續(xù)步驟所執(zhí)行的導(dǎo)線結(jié)合步驟中的導(dǎo)線的結(jié)合特性的角度來(lái)看，引線框LFl的上表面通過(guò)執(zhí)行針對(duì)引線框LFl的上表面的等離子體處理來(lái)清潔(圖36的S212)。
[0287]然后，如圖40A和40B所示，帶TP被施加于引線框LFl的后表面(圖36的S213)。也就是，在引線框LFl的面中，帶TP被施加于與其上安裝有驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)的面相對(duì)的面。在此時(shí)，如上所述，針對(duì)高熔點(diǎn)焊料的在大約350°C的熱處理(回流)已經(jīng)在施加帶TP的步驟之前的步驟中完成，并且因此在本第二實(shí)施例中帶TP的耐熱性將不會(huì)成為問(wèn)題。
[0288]也就是，上述高熔點(diǎn)焊料的回流溫度為例如大約350°C，并且超過(guò)了帶TP的耐熱溫度(例如，大約250°C)。因此，如果用于熔化高熔點(diǎn)焊料的熱處理在帶TP被施加于引線框LF的后表面的狀態(tài)下執(zhí)行，則帶TP將無(wú)法經(jīng)受住該熱處理。有關(guān)這點(diǎn)，在本第二實(shí)施例中，已經(jīng)在施加帶TP的步驟之前的步驟中完成了針對(duì)高熔點(diǎn)焊料的在大約350°C的熱處理(回流)。由于該原因，在本第二實(shí)施例中，帶TP的耐熱性將不會(huì)成為問(wèn)題。
[0289]隨后，如圖41A和圖41B所示，執(zhí)行導(dǎo)線結(jié)合步驟(圖36的S214)。圖41A是示出在導(dǎo)線結(jié)合步驟于帶TP被施加于引線框LFl的后表面之后執(zhí)行時(shí)的引線框LFl的視圖。但是，在圖41A中，執(zhí)行實(shí)際的導(dǎo)線結(jié)合步驟所需要的構(gòu)件(導(dǎo)線)被省略，并且在作為圖41A所示的一個(gè)產(chǎn)品區(qū)PR的放大圖的圖41B中示出了該構(gòu)件(導(dǎo)線)。
[0290]在圖41B中，形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的多個(gè)電極焊盤(pán)H)與多個(gè)引線LD通過(guò)多個(gè)導(dǎo)線W相互耦接。此外，如圖41B所示，形成于高M(jìn)OS芯片CHP (H)內(nèi)的柵極電極焊盤(pán)GP (H)與形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)H)通過(guò)導(dǎo)線W相互耦接。類似地，形成于低MOS芯片CHP (L)內(nèi)的柵極電極焊盤(pán)GP (L)與形成于驅(qū)動(dòng)器IC芯片CHP(C)內(nèi)的電極焊盤(pán)ro通過(guò)導(dǎo)線w相互耦接。因而，根據(jù)本第二實(shí)施例，形成于高M(jìn)OS芯片CHP (H)內(nèi)的高M(jìn)OS晶體管QH (參見(jiàn)圖1)以及形成于低MOS芯片CHP (L)內(nèi)的低MOS晶體管QL (參見(jiàn)圖1)受形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)控制電路CC (參見(jiàn)圖1)電控制。
[0291]在此，根據(jù)本第二實(shí)施例，帶TP在執(zhí)行導(dǎo)線結(jié)合步驟之前的步驟中被施加于引線框LFl的后表面。因此，根據(jù)本第二實(shí)施例，能夠容易地真空吸附具有施加于其上的帶TP的引線框LF1。結(jié)果，即使對(duì)于與MAP成型技術(shù)對(duì)應(yīng)的引線框LF1，也可以在通過(guò)真空吸附可靠地固定引線框LFl的情況下執(zhí)行導(dǎo)線結(jié)合步驟。結(jié)果，根據(jù)本第二實(shí)施例，能夠提高在導(dǎo)線結(jié)合步驟中的可靠性。
[0292]注意，導(dǎo)線結(jié)合步驟在引線框LFl被加熱到大約200之大約250°C的狀態(tài)下執(zhí)行，以便穩(wěn)定導(dǎo)線W的接合。但是，因?yàn)槭┘佑谝€框LFl的后表面的帶TP的耐熱溫度為大約250°C，所以在導(dǎo)線結(jié)合步驟中所施加的熱處理不會(huì)造成帶TP的耐熱性方面的問(wèn)題。
[0293]然后，以樹(shù)脂集體地密封(成型)形成于引線框LFl內(nèi)的產(chǎn)品區(qū)(圖36的S215)。換言之，密封體通過(guò)以樹(shù)脂MR來(lái)集體地密封在引線框LFl內(nèi)的產(chǎn)品區(qū)PR而形成，從而覆蓋圖41B所示的驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)0也就是，在本第二實(shí)施例中，作為用于以樹(shù)脂來(lái)密封半導(dǎo)體芯片的技術(shù)而采用的是所謂的MAP成型技術(shù)，在該MAP成型技術(shù)中，產(chǎn)品區(qū)PR包含于空腔內(nèi)并且產(chǎn)品區(qū)PR以樹(shù)脂來(lái)集體地密封。根據(jù)該MAP成型技術(shù)，因?yàn)椴恍枰獮槊總€(gè)產(chǎn)品區(qū)PR提供用于注入樹(shù)脂的通路，所以能夠密集地布置產(chǎn)品區(qū)PR。因而，根據(jù)MAP成型技術(shù)，能夠提高產(chǎn)品的取得數(shù)量，并且由此能夠?qū)崿F(xiàn)產(chǎn)品的成本降低。
[0294]然后，在本第二實(shí)施例中，在通過(guò)MAP成型技術(shù)進(jìn)行樹(shù)脂密封步驟(成型步驟)之前的步驟中，粘性帶TP被施加于引線框LFl的后表面。因此，根據(jù)本第二實(shí)施例，帶TP能夠被可靠地施加于在引線框LFl的后表面上形成的后表面端子(引線)。結(jié)果，同樣在采用MAP成型技術(shù)的樹(shù)脂密封步驟中，在后表面端子與帶TP之間沒(méi)有形成間隙，并且因而能夠充分地抑制樹(shù)脂泄漏到后表面端子的后表面內(nèi)(樹(shù)脂毛刺)。
[0295]注意，作為在樹(shù)脂密封步驟中使用的樹(shù)脂，可使用例如熱固性樹(shù)脂。因此，樹(shù)脂密封步驟在被加熱到大約160至大約200°C的狀態(tài)下執(zhí)行，以便使熱固性樹(shù)脂固化。但是，因?yàn)槭┘佑谝€框LFl的后表面的帶TP的耐熱溫度為大約250°C，所以在樹(shù)脂成型步驟中施加的熱處理不會(huì)造成帶TP的耐熱性方面的問(wèn)題。
[0296]其后，施加于引線框LFl的后表面的帶TP被從引線框LFl剝離(圖36的S216)。然后，鍍膜被形成于從樹(shù)脂MR (密封體)(參見(jiàn)圖33)的后表面露出的芯片安裝部分TAB(C)、芯片安裝部分TAB (H)、芯片安裝部分TAB (L)及后表面端子BTE的表面之上(圖36的S217)。此外，標(biāo)記被形成于由樹(shù)脂MR形成的密封體的表面上(標(biāo)記步驟)(圖36的S218)。
[0297]隨后，切割帶被施加于由樹(shù)脂形成的密封體的上表面(圖37的S219)。然后，針對(duì)每個(gè)產(chǎn)品區(qū)來(lái)切割由樹(shù)脂形成的密封體(封裝切割)(圖37的S220)。特別地，用于分隔形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR的分隔區(qū)(邊界區(qū))以切割刀片來(lái)切割并且由此每個(gè)產(chǎn)品區(qū)被單體化。因而，例如，能夠獲得在本第二實(shí)施例中的如圖32和圖33所示的半導(dǎo)體器件PK2。在此時(shí)，形成于夾片框CLF內(nèi)的懸置引線HL連同樹(shù)脂MR—起被切斷。結(jié)果，例如，如圖32所示，懸置引線HL的截面從半導(dǎo)體器件PK2的側(cè)表面露出，并且半導(dǎo)體器件PK2的側(cè)表面和懸置引線HK的截面位于同一平面內(nèi)。
[0298]其后，單體化的單個(gè)半導(dǎo)體器件PK2通過(guò)電子測(cè)試來(lái)分選(圖37的S221)，并且封裝并裝運(yùn)已確定為無(wú)缺陷的半導(dǎo)體器件PK2 (圖37的S222)。以此方式，能夠制造出在本第二實(shí)施例中的半導(dǎo)體器件。
[0299]<第二實(shí)施例的特性>
[0300]然后，參照附圖來(lái)描述在本第二實(shí)施例中的特征。本第二實(shí)施例的特征在于在將帶TP施加于引線框LFl的后表面時(shí)固定引線框LFl的方法。特別地，在本第二實(shí)施例中的技術(shù)理念是在引線框的上表面?zhèn)缺恢蔚臓顟B(tài)下將帶施加于引線框的后表面，同時(shí)減少對(duì)半導(dǎo)體芯片的破壞。其后，將具體地描述在本第二實(shí)施例中的技術(shù)理念。
[0301]圖42A是示出在帶TP即將被施加于引線框LFl的后表面之前的引線框LFl的配置的視圖，而圖42B是示出圖42A的一部分的放大圖。如圖42B所示，在本第二實(shí)施例的引線框LFl中，產(chǎn)品區(qū)PR被布置成矩陣，并且每個(gè)產(chǎn)品區(qū)PR由分隔區(qū)(邊界區(qū))來(lái)分隔?，F(xiàn)在，主要關(guān)注每個(gè)產(chǎn)品區(qū)PR。芯片安裝部分TAB (C)、芯片安裝部分TAB (H)和芯片安裝部分TAB (L)被布置于每個(gè)產(chǎn)品區(qū)PR內(nèi)，并且驅(qū)動(dòng)器IC芯片CHP (C)被安裝于芯片安裝部分TAB (C)之上。此外，高M(jìn)OS芯片CHP (H)被安裝于芯片安裝部分TAB (H)之上，而低MOS芯片CHP (L)被安裝于芯片安裝部分TAB (L)之上。此外，在本第二實(shí)施例中，夾片框CLF被安裝成按平面方式與引線框LFl重疊。在該夾片框CLF中，單元區(qū)UR被布置成矩陣，并且每個(gè)單元區(qū)UR由分隔區(qū)(邊界區(qū))DIV2來(lái)分隔?，F(xiàn)在，主要關(guān)注每個(gè)單元區(qū)UR。高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)被布置于每個(gè)單元區(qū)UR內(nèi)。因而，在本第二實(shí)施例中，高M(jìn)OS夾片CLP (H)被布置成從高M(jìn)OS芯片CHP (H)之上跨越到芯片安裝部分TAB (L)之上，而低MOS夾片CLP (L)被布置成從低MOS芯片CHP (L)之上跨越到引線之上。然后，高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)通過(guò)懸置引線HL耦接至夾片框CLF的分隔區(qū)DIV2。
[0302]圖43A是示出在本第二實(shí)施例中使用的支撐部件SU的示意性整體配置的平面圖，而圖43B是圖43A的一部分的放大圖。如圖43A和圖43B所示，支撐部件SU包括外框架部分，并且溝道DIT被形成于該外框架部分的內(nèi)部區(qū)域中。然后，設(shè)置于支撐部件SU內(nèi)的溝道DIT被布置成包括形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR。
[0303]圖44是示出如何在引線框LFl的上表面?zhèn)扔芍尾考U支撐的狀態(tài)下將帶TP施加于引線框LFl的后表面的截面圖。如圖44所示，設(shè)置于引線框LFl內(nèi)的產(chǎn)品區(qū)PR被分隔區(qū)DIV夾在中間。然后，芯片安裝部分TAB (C)和芯片安裝部分TAB (L)被設(shè)置于產(chǎn)品區(qū)PR內(nèi)，而驅(qū)動(dòng)器IC芯片CHP (C)經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (C)之上。此外，低MOS芯片CHP (L)經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (L)之上，而低MOS夾片CLP (L)經(jīng)由高熔點(diǎn)焊料HS2布置于該低MOS芯片CHP (L)之上。注意，雖然在圖44中沒(méi)有示出，但是同樣可以從例如圖42B中看出，芯片安裝部分TAB (H)同樣被布置于產(chǎn)品區(qū)PR內(nèi)，高M(jìn)OS芯片CHP (H)經(jīng)由高熔點(diǎn)焊料HSl安裝于該芯片安裝部分TAB(H)之上，而高M(jìn)OS夾片CLP (H)經(jīng)由高熔點(diǎn)焊料HS2布置于該高M(jìn)OS芯片CHP (H)之上。
[0304]在此，在引線框LFl的分隔區(qū)DIV之上，布置有夾片框CLF的分隔區(qū)DIV2，并且引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得該分隔區(qū)DIV2接觸支撐部件SU。因而，支撐部件SU的溝道DIT將被布置于它按平面方式與形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR重疊的位置。然后，在本第二實(shí)施例中，如圖44所示，在設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間存在間隙。結(jié)果，根據(jù)本第二實(shí)施例，支撐部件SU將在不接觸驅(qū)動(dòng)器IC芯片CHP (C)的狀態(tài)下支撐引線框LFl的上表面?zhèn)?。因此，根?jù)本第二實(shí)施例，可以在不破壞驅(qū)動(dòng)器IC芯片CHP (C)的情況下支撐引線框LFl的上表面?zhèn)取?br> [0305]另一方面，如圖44所示，引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得溝道DIT的底表面BS接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。
[0306]因而，因?yàn)樾纬捎谝€框LFl內(nèi)的產(chǎn)品區(qū)PR自身處于完全沒(méi)有由支撐部件SU支撐的狀態(tài)，所以能夠提高產(chǎn)品區(qū)PR的固定的穩(wěn)定性。結(jié)果，同樣在引線框LFl的產(chǎn)品區(qū)PR內(nèi)，能夠確保由引線框LFl在將帶TP施加于引線框LFl的后表面中產(chǎn)生的足夠大的反作用力(排斥力)。因此，根據(jù)本第二實(shí)施例，可以在不包含空隙等的情況下將帶TP可靠地施加于在引線框LFl內(nèi)形成的產(chǎn)品區(qū)PR的后表面。也就是，根據(jù)本第二實(shí)施例，即使在驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)被安裝于引線框LFl的上表面?zhèn)壬系臓顟B(tài)下，帶TP也能夠被可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)。
[0307]在此，低MOS芯片CHP (L)沒(méi)有被配置為使得溝道DIT的底表面BS直接地接觸低MOS芯片CHP (L)的上表面，而是被配置為使得低MOS夾片CLP (L)被插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間。也就是，在低MOS芯片CHP (L)中，溝道DIT的底表面BS不直接地接觸低MOS芯片CHP (L)的上表面。也就是，在本第二實(shí)施例中，插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間的低MOS夾片CLP (L)起著緩沖材料的作用。由于該原因，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得溝道DIT的底表面BS接觸低MOS夾片CLP (L)，對(duì)低MOS芯片CHP (L)的破壞也能夠被降低到?jīng)]有問(wèn)題的水平。
[0308]根據(jù)上文，同樣在本第二實(shí)施例中，如同上述第一實(shí)施例一樣，在設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間存在間隙。另一方面，形成于支撐部件SU內(nèi)的溝道DIT的底表面BS接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。
[0309]因而，根據(jù)本第二實(shí)施例，能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)，同時(shí)減少對(duì)驅(qū)動(dòng)器IC芯片CHP(C)、高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)的破壞。
[0310]〈變型例1>
[0311]然后，描述本第二實(shí)施例的變型例I。圖45是示出在本變型例I中如何在引線框LFl的上表面?zhèn)扔芍尾考U支撐的狀態(tài)下將帶TP施加于引線框LFl的后表面的截面圖。
[0312]如圖45所示，在本變型例I中，緩沖材料BUF被插入設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間。因而，驅(qū)動(dòng)器IC芯片CHP (C)將同樣由支撐部件SU支撐。結(jié)果，根據(jù)本變型例I，因?yàn)檎麄€(gè)產(chǎn)品區(qū)PR能夠被支撐部件SU支撐，所以帶TP能夠被可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)。
[0313]然后，在本變型例I中，驅(qū)動(dòng)器IC芯片CHP (C)的上表面不直接地接觸設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS，而是經(jīng)由緩沖材料BUF間接地接觸溝道DIT的底表面管BS。因此，即使當(dāng)驅(qū)動(dòng)器IC芯片CHP (C)的上表面被支撐部件SU支撐時(shí)，對(duì)驅(qū)動(dòng)器IC芯片CHP (C)的破壞也能夠被降低到?jīng)]有問(wèn)題的水平。
[0314]根據(jù)上文，根據(jù)本變型例1，能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的整個(gè)后表面)，同時(shí)減少對(duì)驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)的破壞。
[0315]〈變型例2>
[0316]隨后，描述本第二實(shí)施例的變型例2。圖46是示出在本變型例2中如何在引線框LFl的上表面?zhèn)缺恢尾考U支撐的狀態(tài)下將帶TP施加于引線框LFl的后表面的截面圖。
[0317]如圖46所示，在本變型例2中，緩沖材料BUF被插入設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS與驅(qū)動(dòng)器IC芯片CHP (C)的上表面之間。因而，驅(qū)動(dòng)器IC芯片CHP (C)將同樣由支撐部件SU支撐。結(jié)果，根據(jù)本變型例2，因?yàn)檎麄€(gè)產(chǎn)品區(qū)PR能夠由支撐部件SU支撐，所以帶TP能夠被可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)。
[0318]然后，同樣在本變型例2中，驅(qū)動(dòng)器IC芯片CHP (C)的上表面不直接地接觸設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS，而是經(jīng)由緩沖材料BUF間接地接觸溝道DIT的底表面BS。因此，即使當(dāng)驅(qū)動(dòng)器IC芯片CHP (C)的上表面由支撐部件SU支撐時(shí)，對(duì)驅(qū)動(dòng)器IC芯片CHP (C)的破壞也能夠被降低到?jīng)]有問(wèn)題的水平。
[0319]此外，在本變型例2中，緩沖材料BUF同樣被插入低MOS夾片CLP (L)的上表面與設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS之間。也就是，在本變型例2中，低MOS夾片CLP (L)和緩沖材料BUF被插入低MOS芯片CHP (L)與溝道DIT的底表面BS之間。也就是，在本變型例2中，插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間的低MOS夾片CLP (L)起著緩沖材料的作用，此外緩沖材料BUF還被設(shè)置于低MOS夾片CLP (L)與溝道DIT的底表面BS之間。由于該原因，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，對(duì)低MOS芯片CHP (L)的破壞也能夠被進(jìn)一步降低到?jīng)]有問(wèn)題的水平。
[0320]根據(jù)上文，對(duì)于本變型例2，同樣能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的整個(gè)后表面)，同時(shí)減少對(duì)驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)的破壞。
[0321](第三實(shí)施例)
[0322]同樣在本第三實(shí)施例中，高熔點(diǎn)焊料HSl被用于在芯片安裝部分TAB (H)與高M(jìn)OS芯片CHP (H)之間的連接以及用于在芯片安裝部分TAB (L)與低MOS芯片CHP (L)之間的連接。另一方面，在本第三實(shí)施例中所描述的是其中銀糊膏PST被用于芯片安裝部分TAB(C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接的示例。
[0323]<在第三實(shí)施例中的半導(dǎo)體器件的封裝配置>
[0324]因?yàn)樵诒镜谌龑?shí)施例中的半導(dǎo)體器件的封裝配置與在上述第二實(shí)施例中的半導(dǎo)體器件PK2的封裝配置是基本上相同的，所以描述將集中于區(qū)別。
[0325]圖47是示出在本第三實(shí)施例中的半導(dǎo)體器件PK3的內(nèi)部配置的視圖。在圖47中，在中央示出的圖形是穿過(guò)樹(shù)脂MR從上表面?zhèn)扔^察到的半導(dǎo)體器件PK3的內(nèi)部的平面圖，而在其所有側(cè)邊的每一側(cè)示出的是截面圖。
[0326]在圖47中，同樣在本第三實(shí)施例中，懸置引線HL與高M(jìn)OS夾片CLP (H)整體地形成，并且該懸置引線HL達(dá)到由樹(shù)脂MR形成的密封體的外邊緣部分。類似地，懸置引線HL同樣被整體地形成于低MOS夾片CLP (L)內(nèi)，并且該懸置引線HL達(dá)到由樹(shù)脂MR形成的密封體的外邊緣部分。
[0327]在此，同樣在本第三實(shí)施例中，如圖47所示，高熔點(diǎn)焊料HSl被用于芯片安裝部分TAB (H)與高M(jìn)OS芯片CHP (H)之間的連接以及用于芯片安裝部分TAB (L)與低MOS芯片CHP (L)之間的連接。另一方面，在本第三實(shí)施例中，銀糊膏PST被用于芯片安裝部分TAB(C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接。也就是，在本第三實(shí)施例中，用于在芯片安裝部分TAB (H)與高M(jìn)OS芯片CHP (H)之間的連接以及用于在芯片安裝部分TAB (L)與低MOS芯片CHP (L)之間的連接的連接材料不同于用于芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接的連接材料。其他配置與上述第二實(shí)施例的配置是相同的。
[0328]<用于制造第三實(shí)施例中的半導(dǎo)體器件的方法>
[0329]在本第三實(shí)施例中的半導(dǎo)體器件如同以上所描述的那樣來(lái)配置，并且在下文參照附圖來(lái)描述用于制造本第三實(shí)施例中的半導(dǎo)體器件的方法。
[0330]圖48至圖50示出了顯示本第三實(shí)施例中的半導(dǎo)體器件的制造流程的流程圖。此夕卜，圖51至圖57是各自示出在本第三實(shí)施例中的半導(dǎo)體器件的制造處理的視圖。
[0331]首先，制備引線框LFl (圖48的S301)。該引線框LFl具有例如與圖14A至圖14C所示的在上述第一實(shí)施例中使用的引線框LFl的配置相同的配置。例如，如圖14C所示，在本第三實(shí)施例的引線框LFl中，多個(gè)產(chǎn)品區(qū)PR布置成矩陣，每個(gè)產(chǎn)品區(qū)PR包括芯片安裝部分TAB (C)、芯片安裝部分TAB (H)、芯片安裝部分TAB (L)及引線LD。
[0332]此外，同樣在本第三實(shí)施例中，如同上述第二實(shí)施例一樣，制備如圖38A和38B所示的夾片框CLF。在圖38A中示出了夾片框CLF的示意性整體配置，而在圖38B中放大并示出了夾片框CLF的一部分。如圖38B所示，在夾片框CLF中包括各自包含高M(jìn)OS夾片CLP(H)及低MOS夾片CLP (L)的多個(gè)單元區(qū)UR，并且單元區(qū)UR布置成矩陣。
[0333]在此，例如，如圖38B所示，在布置成矩陣的多個(gè)單元區(qū)UR中的每個(gè)單元區(qū)UR內(nèi)，形成了高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)，并且高M(jìn)OS夾片CLP (H)和低MOS夾片CLP (L)兩者通過(guò)懸置引線HL耦接至夾片框CLF的框體。因此，在整個(gè)夾片框CLF中，該多個(gè)高M(jìn)OS夾片CLP (H)和該多個(gè)低MOS夾片CLP (L)將被整體地形成。
[0334]然后，如圖51所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，高熔點(diǎn)焊料HSl被形成于芯片安裝部分TAB (H)和芯片安裝部分TAB (L)之上(圖48的S302)。特別地，例如，使用焊料印刷方法將高熔點(diǎn)焊料HSl印刷于芯片安裝部分TAB (H)和芯片安裝部分TAB(L)之上。在此，重點(diǎn)在于:如圖51所示，高熔點(diǎn)焊料HSl沒(méi)有形成于芯片安裝部分TAB(C)之上。這點(diǎn)構(gòu)成本第三實(shí)施例的特性的一部分。
[0335]然后，如圖52所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，首先將高M(jìn)OS芯片CHP (H)安裝于芯片安裝部分TAB (H)之上(圖48的S303)，并且之后將低MOS芯片CHP(L)安裝于芯片安裝部分TAB (L)之上(圖48的S304)。注意，高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)的安裝順序并不限定于此，而是可以根據(jù)需要改變。同樣，在此，重點(diǎn)在于:驅(qū)動(dòng)器IC芯片CHP (C)在該階段并沒(méi)有安裝于芯片安裝部分TAB (C)之上，但是還涉及高熔點(diǎn)焊料HSl沒(méi)有形成于芯片安裝部分TAB (C)之上的情況。這點(diǎn)同樣構(gòu)成了本第三實(shí)施例的特性的一部分。
[0336]其后，引線框LFl被設(shè)置于定位專用夾具(圖48的S305)。特別地，如圖52所示，引線框LFl通過(guò)將形成于引線框LFl內(nèi)的開(kāi)口 OPl插入例如專用夾具的突出銷內(nèi)來(lái)定位。
[0337]然后，如圖53所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，高熔點(diǎn)焊料HS2被形成于高M(jìn)OS芯片CHP (H)之上(圖48的S306)。其后，高熔點(diǎn)焊料HS2被形成于低MOS芯片CHP (L)之上(圖48的S307)。特別地，高熔點(diǎn)焊料HS2被形成于在高M(jìn)OS芯片CHP (H)內(nèi)形成的源極電極焊盤(pán)(高M(jìn)OS焊盤(pán))(未示出)之上，而高熔點(diǎn)焊料HS2被形成于在低MOS芯片CHP (L)內(nèi)形成的源極電極焊盤(pán)(低MOS焊盤(pán))(未示出)之上。此外，如圖53所示，高熔點(diǎn)焊料HS2還形成于芯片安裝部分TAB (L)的局部區(qū)域之上以及引線的局部區(qū)域之上。
[0338]特別地，例如，使用涂覆法將高熔點(diǎn)焊料HS2同樣施加于高M(jìn)OS芯片CHP(H)之上，低MOS芯片CHP (L)之上，芯片安裝部分TAB (L)的局部區(qū)域之上，以及引線的局部區(qū)域之上。在此時(shí)形成的高熔點(diǎn)焊料HS2可以具有與上述高熔點(diǎn)焊料HSl的材料成分相同的材料成分，或者可以具有不同的材料成分。
[0339]其后，如圖54所示，夾片框CLF被設(shè)置于定位專用夾具(圖48的S308)。特別地，如圖54所示，形成于夾片框CLF內(nèi)的開(kāi)口 0P2被進(jìn)一步插入已經(jīng)插入形成于引線框LFl內(nèi)的開(kāi)口 OPl的突出銷。因而，根據(jù)本第三實(shí)施例，夾片框CLF能夠被布置于引線框LFl之上以致于相互重疊。也就是，如上所述，通過(guò)將形成于引線框LFl內(nèi)的開(kāi)口 OPl以及形成于夾片框CLF內(nèi)的開(kāi)口 0P2插入設(shè)置于專用夾具中的突出銷，可以使形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR與形成于夾片框CLF內(nèi)的每個(gè)單元區(qū)UR按平面方式相互重疊。
[0340]因而，根據(jù)本第三實(shí)施例，通過(guò)簡(jiǎn)單地使引線框LFl與夾片框CLF重疊，可以使每個(gè)產(chǎn)品區(qū)PR與每個(gè)單元區(qū)UR按平面方式相互重疊。這意味著形成于每個(gè)單元區(qū)UR內(nèi)的高M(jìn)OS夾片CLP (H)能夠被立即地安裝于形成于每個(gè)產(chǎn)品區(qū)PR內(nèi)的高M(jìn)OS芯片CHP (H)之上。類似地，這意味著形成于每個(gè)單元區(qū)UR內(nèi)的低MOS夾片CLP (L)能夠被立即地安裝于形成于每個(gè)產(chǎn)品區(qū)PR內(nèi)的低MOS芯片CHP (L)之上。結(jié)果，根據(jù)本第三實(shí)施例，能夠簡(jiǎn)化制造處理并且因此能夠降低半導(dǎo)體器件PK3的制造成本。
[0341]以此方式，形成于高M(jìn)OS芯片CHP (H)內(nèi)的源電極焊盤(pán)與芯片安裝部分TAB (L)將通過(guò)高M(jìn)OS夾片CLP (H)相互電耦接。此外，形成于低MOS芯片CHP (L)內(nèi)的源極電極焊盤(pán)與參考電位被供應(yīng)到其的引線將通過(guò)低MOS夾片CLP (L)相互電耦接。
[0342]隨后，針對(duì)高熔點(diǎn)焊料HSl及高熔點(diǎn)焊料HS2來(lái)執(zhí)行回流(圖48的S309)。特別地，包含高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的引線框LFl在例如大約350°C的溫度(第一溫度)加熱。因而，能夠熔化高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2。
[0343]然后，在本第三實(shí)施例中，用于熔化高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的熱處理(回流)在帶沒(méi)有被施加于預(yù)先制備的引線框LFl的后表面的狀態(tài)下執(zhí)行。因此，在本第三實(shí)施例的情形中，即使高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的回流溫度高于帶的耐熱溫度，帶的熱處理也不會(huì)造成問(wèn)題，因?yàn)閹ё畛鯖](méi)有被施加于引線框LFl的后表面。也就是，根據(jù)本第三實(shí)施例，因?yàn)楦呷埸c(diǎn)焊料的熱處理(回流)在帶被施加于引線框LFl的后表面之前執(zhí)行，所以能夠確保帶的耐熱性，而與熱處理(回流)的溫度無(wú)關(guān)。
[0344]其后，為了去除包含于高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2內(nèi)的熔劑，熔劑清潔被執(zhí)行(圖49的S310)。然后，從提高在后續(xù)步驟所執(zhí)行的導(dǎo)線結(jié)合步驟中的導(dǎo)線的結(jié)合特性的角度來(lái)看，引線框LFl的上表面通過(guò)執(zhí)行針對(duì)引線框LFl的上表面的等離子體處理來(lái)清潔(圖 49 的 S311)。
[0345]然后，如圖55A和55B所示，帶TP被施加于引線框LFl的后表面(圖49的S312)。也就是，在引線框LFl的面中，帶TP被施加于與其上安裝有高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)的面相對(duì)的面。在此時(shí)，如上所述，針對(duì)高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的在大約350°C處的熱處理(回流)已經(jīng)在施加帶TP的步驟之前的步驟中完成，并且因此在本第三實(shí)施例中，帶TP的耐熱性將不會(huì)成為問(wèn)題。
[0346]也就是，上述高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的回流溫度近似為例如350°C，并且超過(guò)帶TP的耐熱溫度(例如，大約250V)。因此，如果用于熔化高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的熱處理在帶TP被施加于引線框LF的后表面的狀態(tài)下執(zhí)行，則帶TP將無(wú)法經(jīng)受住該熱處理。有關(guān)這點(diǎn)，在本第三實(shí)施例中，在施加帶TP的步驟之前的步驟中，針對(duì)高熔點(diǎn)焊料HSl和高熔點(diǎn)焊料HS2的在大約350°C處的熱處理(回流)已經(jīng)被完成。由于該原因，在本第三實(shí)施例中，帶TP的耐熱性將不會(huì)成為問(wèn)題。
[0347]在此，在本第三實(shí)施例中，在執(zhí)行將帶TP施加于引線框LFl的當(dāng)前后表面的步驟時(shí)，驅(qū)動(dòng)器IC芯片CHP (C)還尚未被安裝于芯片安裝部分TAB (C)之上。由于該原因，在本第三實(shí)施例中，同樣能夠擠壓其內(nèi)沒(méi)有安裝驅(qū)動(dòng)器IC芯片CHP (C)的芯片安裝部分TAB(C)。因此，本第三實(shí)施例的特征在于:用于擠壓引線框LFl的區(qū)域增加，并且因而帶TP能夠被可靠地施加于引線框LFl的后表面。關(guān)于該特征的細(xì)節(jié)將在后面描述。
[0348]隨后，如圖56所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，銀糊膏PST被形成于芯片安裝部分TAB (C)之上(圖49的S313)。特別地，例如，銀糊膏PST被施加于芯片安裝部分TAB (C)之上。
[0349]然后，如圖57所示，在形成于引線框LFl內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，驅(qū)動(dòng)器IC芯片CHP(C)被安裝于芯片安裝部分TAB (C)之上(圖49的S314)。之后，執(zhí)行熱處理(烘焙處理)，以便使銀糊膏PST固化(圖49的S315)。該熱處理在例如大約125至大約200°C下執(zhí)行。在此，因?yàn)閹P已經(jīng)被施加于引線框LFl的后表面并且該帶TP的耐熱溫度為大約250°C，所以在銀糊膏PST的上述固化步驟中施加的熱處理不會(huì)造成帶TP的耐熱性方面的問(wèn)題。
[0350]也就是，在本第三實(shí)施例中，在將帶TP施加于引線框LFl的后表面之后的步驟中，驅(qū)動(dòng)器IC芯片CHP (C)被安裝于芯片安裝部分TAB (C)之上。其目的是:通過(guò)配置使得在將帶TP施加于引線框LFl的后表面時(shí)，驅(qū)動(dòng)器IC芯片CHP (C)在該階段還沒(méi)有被安裝于芯片安裝部分TAB (C)之上，從而支撐芯片安裝部分TAB (C)自身，而不破壞驅(qū)動(dòng)器IC芯片 CHP (C)。
[0351]也就是，在本第三實(shí)施例中，在將帶TP施加于引線框LFl的后表面時(shí)，在將帶TP施加于引線框LFl的后表面之后的步驟中執(zhí)行將驅(qū)動(dòng)器IC芯片CHP (C)安裝于芯片安裝部分TAB (C)，從而能夠同樣擠壓芯片安裝部分TAB (C)的上表面自身。因而，根據(jù)本第三實(shí)施例，因?yàn)橛糜谥我€框LFl的上表面?zhèn)鹊拿娣e能夠被增大，所以帶TP能夠被可靠地施加于引線框LFl的后表面。
[0352]在該配置的情況下，如果高熔點(diǎn)焊料HSl被用于芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接，則施加于高熔點(diǎn)焊料HSl的熱處理(回流)將造成帶TP的耐熱性方面的問(wèn)題。然后，在本第三實(shí)施例中，銀糊膏PST被用于芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接。
[0353]在這種情況下，執(zhí)行熱處理(烘焙處理)以便使銀糊膏PST固化，并且該熱處理在例如大約125至大約200°C執(zhí)行。另一方面，因?yàn)閹P已經(jīng)被施加于引線框LFl的后表面并且該帶TP的耐熱溫度為大約250°C，所以在銀糊膏PST的固化步驟中施加的熱處理沒(méi)有造成帶TP的耐熱性方面的問(wèn)題。
[0354]如上所述，在本第三實(shí)施例中，在將帶TP施加于引線框LFl的后表面時(shí)，在將帶TP施加于引線框LFl的后表面之后的步驟中執(zhí)行將驅(qū)動(dòng)器IC芯片CHP (C)安裝于芯片安裝部分TAB (C)，從而同樣能夠擠壓芯片安裝部分TAB (C)的上表面自身。然后，考慮如下情況:如果高熔點(diǎn)焊料HSl被用于芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接，則施加于高熔點(diǎn)焊料HSl的熱處理(回流)會(huì)造成帶TP的耐熱性方面的問(wèn)題，銀糊膏PST被用于芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接。
[0355]在此，即使不是高熔點(diǎn)焊料HS1，而是銀糊膏PST被用于芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP(C)之間的連接，則在性能方面不存在問(wèn)題。以下將描述其原因。例如，功率MOSFET被形成于高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)之內(nèi)，并且芯片的后表面起著該功率MOSFET的漏極電極(漏極區(qū))的作用。因此，為了降低導(dǎo)通電阻，需要將具有低電阻的高熔點(diǎn)焊料HSl用于用來(lái)連接高M(jìn)OS芯片CHP (H)或低MOS芯片CHP (L)的后表面與芯片安裝部分(芯片安裝部分TAB (H)或芯片安裝部分TAB (L))的連接部件。
[0356]另一方面，在驅(qū)動(dòng)器IC芯片CHP (C)中，雖然形成了用于構(gòu)成控制電路CC的MOSFET (場(chǎng)效應(yīng)晶體管)和布線層，但是并沒(méi)有形成功率M0SFET，并且因此驅(qū)動(dòng)器IC芯片CHP (C)的后表面沒(méi)有被用作漏極電極。也就是，電流不會(huì)流過(guò)驅(qū)動(dòng)器IC芯片CHP (C)的后表面。因此，與高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)相比，在驅(qū)動(dòng)器IC芯片CHP(C)中降低導(dǎo)通電阻的必要性較低。也就是，在驅(qū)動(dòng)器IC芯片CHP (C)中，對(duì)于在芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP (C)的后表面之間的連接，不一定需要使用高熔點(diǎn)焊料HSl，并且銀糊膏PST對(duì)于該用途是足夠的。
[0357]關(guān)注以下情況:在本第三實(shí)施例中，對(duì)于芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接沒(méi)有使用高熔點(diǎn)焊料HS1，但是對(duì)于在芯片安裝部分TAB (C)與驅(qū)動(dòng)器IC芯片CHP (C)之間的連接使用了銀糊膏PST。結(jié)果，根據(jù)本第三實(shí)施例，因?yàn)槟軌虼_保帶TP的耐熱性，所以能夠在將帶TP施加于引線框LFl的后表面之后的步驟中將驅(qū)動(dòng)器IC芯片CHP (C)安裝于芯片芯片安裝部分TAB (C)之上。
[0358]這意味著:在將帶TP施加于引線框LFl的后表面時(shí)，能夠配置驅(qū)動(dòng)器IC芯片CHP(C)，使其在該階段沒(méi)有被安裝于芯片安裝部分TAB (C)之上。因而，根據(jù)本第三實(shí)施例，可以在不破壞驅(qū)動(dòng)器IC芯片CHP (C)的情況下支撐芯片安裝部分TAB (C)自身。因此，根據(jù)本第三實(shí)施例，能夠增大用于支撐引線框LFl的上表面?zhèn)鹊拿娣e，并且因而能夠?qū)P可靠地施加于引線框LFl的后表面。
[0359]隨后，如同上述第二實(shí)施例一樣，執(zhí)行導(dǎo)線結(jié)合步驟(圖49的S316)。在此，同樣在本第三實(shí)施例中，在執(zhí)行導(dǎo)線結(jié)合步驟之前的步驟中，帶TP被施加于引線框LFl的后表面。因此，根據(jù)本第三實(shí)施例，能夠容易地真空吸附具有施加于其上的帶TP的引線框LF1。結(jié)果，即使對(duì)于與MAP成型技術(shù)對(duì)應(yīng)的引線框LF1，也可以在通過(guò)真空吸附可靠地固定引線框LFl的情況下執(zhí)行導(dǎo)線結(jié)合步驟。結(jié)果，根據(jù)第三實(shí)施例，能夠提高在導(dǎo)線結(jié)合步驟中的可靠性。
[0360]注意，導(dǎo)線結(jié)合步驟在引線框LFl被加熱到大約200至大約250°C的狀態(tài)下執(zhí)行，以便穩(wěn)定導(dǎo)線W的接合。但是，因?yàn)槭┘佑谝€框LFl的后表面的帶TP的耐熱溫度為大約250°C，所以在導(dǎo)線結(jié)合步驟中施加的熱處理不會(huì)造成帶TP的耐熱性方面的問(wèn)題。
[0361]在此，在本第三實(shí)施例中，在執(zhí)行了熔劑清潔之后的步驟中，驅(qū)動(dòng)器IC芯片CHP(C)被安裝于芯片安裝部分TAB (C)之上，并且在后續(xù)步驟中將導(dǎo)線結(jié)合于形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)。本第三實(shí)施例的特性之一是這樣的處理順序。
[0362]也就是，作為在熔劑清潔中使用的清潔液，可使用例如含有碳?xì)浠衔锏那鍧嵰骸Ｔ诖藭r(shí)，如果熔劑清潔步驟在驅(qū)動(dòng)器IC芯片CHP (C)被安裝于芯片安裝部分TAB (C)上之后的階段中執(zhí)行，則形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)將暴露于清潔液。結(jié)果，形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)將被清潔液所污染，這會(huì)不利地影響在這些電極焊盤(pán)與導(dǎo)線之間的耦接。
[0363]相反，在本第三實(shí)施例中，在執(zhí)行熔劑清潔之后的步驟中，驅(qū)動(dòng)器IC芯片CHP (C)被安裝于芯片安裝部分TAB (C)之上。因此，不需要擔(dān)心因在熔劑清潔中使用的清潔液所致的對(duì)形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)的污染。也就是，根據(jù)本第三實(shí)施例，因?yàn)闆](méi)有由于熔劑清潔而造成對(duì)形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)的不利影響，所以能夠提高在形成于驅(qū)動(dòng)器IC芯片CHP (C)內(nèi)的電極焊盤(pán)與導(dǎo)線之間的耦接的可靠性。
[0364]然后，通過(guò)樹(shù)脂來(lái)集體地密封(成型)形成于引線框LFl內(nèi)的產(chǎn)品區(qū)(圖49的S317)。換言之，在引線框LFl內(nèi)的產(chǎn)品區(qū)PR由樹(shù)脂MR集體地密封，從而覆蓋驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)，并由此形成密封體。也就是，在本第三實(shí)施例中，作為用于通過(guò)樹(shù)脂來(lái)密封半導(dǎo)體芯片的技術(shù)而采用的是所謂的MAP成型技術(shù)，在MAP成型技術(shù)中，產(chǎn)品區(qū)PR被包含于空腔內(nèi)，并且產(chǎn)品區(qū)PR由樹(shù)脂集體地密封。根據(jù)該MAP成型技術(shù)，因?yàn)椴恍枰獮槊總€(gè)產(chǎn)品區(qū)PR提供用于注入樹(shù)脂的通路，所以能夠密集地布置產(chǎn)品區(qū)PR。因而，根據(jù)MAP成型技術(shù)，能夠提高產(chǎn)品的取得數(shù)量，并且由此能夠?qū)崿F(xiàn)產(chǎn)品的成本降低。
[0365]然后，在本第三實(shí)施例中，在通過(guò)MAP成型技術(shù)進(jìn)行的樹(shù)脂密封步驟(成型步驟)之前的步驟中，粘性帶TP被施加于引線框LFl的后表面。因此，根據(jù)本第三實(shí)施例，帶TP能夠被可靠地施加于形成于引線框LFl的后表面內(nèi)的后表面端子(引線)。結(jié)果，同樣在采用MAP成型技術(shù)的樹(shù)脂密封步驟中，在后表面端子與帶TP之間沒(méi)有形成間隙，并且因而能夠充分地抑制樹(shù)脂泄漏到后表面端子的后表面內(nèi)(樹(shù)脂毛刺)。
[0366]注意，作為在樹(shù)脂密封步驟中使用的樹(shù)脂，使用例如熱固性樹(shù)脂。因此，樹(shù)脂密封步驟在被加熱到大約160-200°C的狀態(tài)下執(zhí)行，以便使熱固性樹(shù)脂固化。但是，因?yàn)槭┘佑谝€框LFl的后表面的帶TP的耐熱溫度為大約250°C，所以在樹(shù)脂密封步驟中施加的熱處理不會(huì)造成帶TP的耐熱性方面的問(wèn)題。
[0367]其后，施加于引線框LFl的后表面的帶TP被從引線框LFl上剝離(圖49的S318)。然后，鍍膜被形成于從樹(shù)脂MR (密封體)(參見(jiàn)圖33)的后表面露出的芯片安裝部分TAB(C)、芯片安裝部分TAB (H)、芯片安裝部分TAB (L)和后表面端子BTE的上表面上(圖50的S319)。此外，標(biāo)記被形成于由樹(shù)脂MR形成的密封體的上表面內(nèi)(標(biāo)記步驟)(圖50的S320)。
[0368]隨后，切割帶被施加于由樹(shù)脂形成的密封體的上表面(圖50的S321)。然后，針對(duì)每個(gè)產(chǎn)品區(qū)來(lái)切割由樹(shù)脂形成的密封體(封裝切割)(圖50的S322)。特別地，用于分隔形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR的分隔區(qū)(邊界區(qū))通過(guò)切割刀片來(lái)切割，并且每個(gè)產(chǎn)品區(qū)被單體化。因而，例如，能夠獲得在第三實(shí)施例中的如圖47所示的半導(dǎo)體器件PK3。然后，切割形成于夾片框CLF內(nèi)的懸置引線HL。結(jié)果，懸置引線HL的截面將從半導(dǎo)體器件PK3的側(cè)表面中露出。
[0369]其后，單體化的個(gè)體半導(dǎo)體器件PK3通過(guò)電子測(cè)試來(lái)分選(圖50的S323)，并且封裝并裝運(yùn)已確定為無(wú)缺陷的半導(dǎo)體器件PK3 (圖50的S324)。以此方式,能夠制造在本第三實(shí)施例中的半導(dǎo)體器件。
[0370]注意，在本第三實(shí)施例中，已經(jīng)使用例如圖38A和圖38B所示的夾片框CLF的示例進(jìn)行了描述，但是并不限定于此，并且可以使用例如圖15A和15B所示的夾片子組件CLP。[0371 ] <第三實(shí)施例的特性>
[0372]然后，參照附圖來(lái)描述在本第三實(shí)施例中的特征。本第三實(shí)施例的特征在于:用于在將帶TP施加于引線框LFl的后表面時(shí)固定引線框LFl的方法。特別地，在本第三實(shí)施例中的技術(shù)理念是:在將帶TP施加于引線框LFl的后表面之后，驅(qū)動(dòng)器IC芯片CHP (C)被安裝于芯片安裝部分TAB (C)之上，從而能夠通過(guò)支撐部件SU來(lái)擠壓芯片安裝部分TAB (C)的頂部。在下文，將具體地描述在本第三實(shí)施例中的技術(shù)理念。
[0373]圖58A是示出在帶TP即將被施加于引線框LFl的后表面之前的引線框LFl的配置的視圖，而圖58B是示出圖58A的一部分的放大圖。如圖58B所示，在本第三實(shí)施例的引線框LFl中，產(chǎn)品區(qū)PR布置成矩陣，并且每個(gè)產(chǎn)品區(qū)PR通過(guò)分隔區(qū)(邊界區(qū))來(lái)分隔?，F(xiàn)在，關(guān)注每個(gè)產(chǎn)品區(qū)PR。芯片安裝部分TAB (C)、芯片安裝部分TAB (H)及芯片安裝部分TAB(L)被布置于每個(gè)產(chǎn)品區(qū)PR內(nèi)，高M(jìn)OS芯片CHP (H)被安裝于芯片安裝部分TAB (H)之上，并且低MOS芯片CHP (L)被安裝于芯片安裝部分TAB (L)之上。另一方面，在本第三實(shí)施例中，驅(qū)動(dòng)器IC芯片CHP (C)沒(méi)有被安裝于芯片安裝部分TAB (C)之上。
[0374]在本第三實(shí)施例中，夾片框CLF被安裝成按平面方式與引線框LFl重疊。在該夾片框CLF中，單元區(qū)UR布置成矩陣，并且每個(gè)單元區(qū)UR通過(guò)分隔區(qū)(邊界區(qū))DIV2來(lái)分隔?，F(xiàn)在，關(guān)注每個(gè)單元區(qū)UR。高M(jìn)OS夾片CLP (H)及低MOS夾片CLP (L)被布置于每個(gè)單元區(qū)UR內(nèi)。因而，在本第三實(shí)施例中，高M(jìn)OS夾片CLP (H)被布置成從高M(jìn)OS芯片CHP (H)之上跨越到芯片安裝部分TAB (L)之上，并且低MOS夾片CLP (L)被布置成從低MOS芯片CHP (L)之上跨越到引線之上。然后，高M(jìn)OS夾片CLP (H)與低MOS夾片CLP (L)通過(guò)懸置引線HL耦接至夾片框CLF的分隔區(qū)DIV2。
[0375]圖59A是示出在本第三實(shí)施例中使用的支撐部件SU的示意性整體配置的平面圖，而圖59B是圖59A的一部分的放大圖。如圖59A和59B所示，支撐部件SU包括外框架部分，并且溝道DIT被形成于該外框架部分的內(nèi)部區(qū)域內(nèi)。然后，設(shè)置于支撐部件SU內(nèi)的溝道DIT被布置成包括形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR。然后，如圖59B所示，在本第三實(shí)施例所使用的支撐部件SU中，多個(gè)突出部PJN被設(shè)置于溝道DIT內(nèi)。這些突出部PJN中的每個(gè)突出部PJN被提供為對(duì)應(yīng)于布置于引線框LFl的每個(gè)產(chǎn)品區(qū)PR內(nèi)的芯片安裝部分TAB(C)。換言之，突出部PJN被設(shè)置于溝道DIT內(nèi)，使得突出部PJN與芯片安裝部分TAB (C)按平面方式相互重疊。
[0376]圖60是示出如何在引線框LFl的上表面?zhèn)扔芍尾考U支撐的狀態(tài)下將帶TP施加于引線框LFl的后表面的截面圖。如圖60所示，設(shè)置于引線框LFl內(nèi)的產(chǎn)品區(qū)PR被分隔區(qū)DIV夾在中間。然后，芯片安裝部分TAB (C)和芯片安裝部分TAB (L)被設(shè)置于產(chǎn)品區(qū)PR內(nèi)。然后，低MOS芯片CHP (L)經(jīng)由高熔點(diǎn)焊料HSl安裝于芯片安裝部分TAB (L)之上，并且低MOS夾片CLP (L)經(jīng)由高熔點(diǎn)焊料HS2布置于該低MOS芯片CHP (L)之上。注意，雖然在圖60中沒(méi)有示出，可以從例如圖58B中看出，芯片安裝部分TAB (H)同樣被布置于產(chǎn)品區(qū)PR內(nèi)，高M(jìn)OS芯片CHP (H)經(jīng)由高熔點(diǎn)焊料HSl安裝于該芯片安裝部分TAB (H)之上，而高M(jìn)OS夾片CLP (H)經(jīng)由高熔點(diǎn)焊料HS2布置于該高M(jìn)OS芯片CHP (H)之上。另一方面，在本第三實(shí)施例中，驅(qū)動(dòng)器IC芯片CHP (C)沒(méi)有被安裝于芯片安裝部分TAB (C)之上。
[0377]在此，在引線框LFl的分隔區(qū)DIV之上，布置了夾片框CLF的分隔區(qū)DIV2，并且引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得該分隔區(qū)DIV2接觸支撐部件SU。因而，支撐部件SU的溝道DIT將被布置于它與形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR按平面方式重疊的位置。
[0378]然后，在本第三實(shí)施例中，如圖60所示，形成于在支撐部件SU中設(shè)置的溝道DIT內(nèi)的突出部PJN被配置成擠壓芯片安裝部分TAB (C)。結(jié)果，根據(jù)本第三實(shí)施例，支撐部件SU將在擠壓芯片安裝部分TAB (C)的同時(shí)支撐引線框LFl的上表面?zhèn)?。因此，根?jù)本第三實(shí)施例，能夠增大用于支撐引線框LFl的上表面?zhèn)鹊拿娣e。因而，根據(jù)本第三實(shí)施例，帶TP能夠被可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)。特別地，在本第三實(shí)施例中，芯片安裝部分TAB (C)能夠由突出部PJN充分地?cái)D壓。因此，同樣在芯片安裝部分TAB (C)的后表面中，能夠可靠地施加帶TP。也就是，根據(jù)本第三實(shí)施例，能夠提高帶TP在芯片安裝部分TAB (C)的后表面中的粘附。
[0379]因而，能夠獲得下列效果。也就是，在芯片安裝部分TAB (C)之上，在后續(xù)步驟中安裝驅(qū)動(dòng)器IC芯片CHP (C)。在該驅(qū)動(dòng)器IC芯片CHP (C)中，形成了大量的電極焊盤(pán)，并且在導(dǎo)線結(jié)合步驟中將導(dǎo)線電耦接至這些電極焊盤(pán)。該導(dǎo)線結(jié)合步驟在線框LFl真空吸附引于例如加熱塊的情況下執(zhí)行。在此時(shí)，例如，如果在芯片安裝部分TAB (C)與帶TP之間的粘附由于所夾入的空隙(氣泡)等而不夠大，則芯片安裝部分TAB (C)無(wú)法穩(wěn)固地固定，并且在導(dǎo)線結(jié)合步驟中使用的超聲振動(dòng)的傳輸也無(wú)法充分實(shí)現(xiàn)，并且因而會(huì)降低對(duì)驅(qū)動(dòng)器IC芯片CHP (C)的導(dǎo)線連接的可靠性。
[0380]有關(guān)這點(diǎn)，在本第三實(shí)施例中，特別是因?yàn)樾酒惭b部分TAB (C)被突出部PJN直接擠壓，所以足夠大的反作用力(排斥力)能夠在帶TP被施加于芯片安裝部分TAB (C)的后表面時(shí)從芯片安裝部分TAB (C)—側(cè)獲得。結(jié)果。根據(jù)本第三實(shí)施例，帶TP能夠被可靠地施加于芯片安裝部分TAB (C)的后表面。因而，根據(jù)本第三實(shí)施例，同樣在導(dǎo)線結(jié)合步驟中，能夠?qū)⑿酒惭b部分TAB (C)穩(wěn)固地固定于加熱塊，并且還能夠充分地實(shí)現(xiàn)超聲振動(dòng)的傳輸并且能夠提高到驅(qū)動(dòng)器IC芯片CHP (C)的導(dǎo)線連接的可靠性。[0381]特別地，本第三實(shí)施例具有通過(guò)突出部PJN來(lái)擠壓芯片安裝部分TAB (C)的優(yōu)點(diǎn)，在該芯片安裝部分TAB (C)之上將會(huì)安裝驅(qū)動(dòng)器IC芯片CHP (C)。這是因?yàn)樵诟進(jìn)OS芯片CHP (H)、低MOS芯片CHP (L)及驅(qū)動(dòng)器IC芯片CHP (C)當(dāng)中，形成于驅(qū)動(dòng)器IC芯片CHP(C)內(nèi)的電極焊盤(pán)的數(shù)量是最大的，并且因而導(dǎo)線連接的可靠性在這里的導(dǎo)線結(jié)合步驟中是重要的。同樣，從這點(diǎn)來(lái)看，本第三實(shí)施例的配置是非常有利的，在該配置中，其上將要安裝驅(qū)動(dòng)器IC芯片CHP (C)的芯片安裝部分TAB (C)被突出部PJN直接地?cái)D壓。
[0382]另一方面，同樣在本第三實(shí)施例中，如圖60所示，引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得溝道DIT的底表面BS接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。
[0383]因?yàn)檫@增加了用于支撐形成于引線框LFl內(nèi)的產(chǎn)品區(qū)PR的面積，所以能夠提高在固定產(chǎn)品區(qū)PR方面的可靠性。結(jié)果，同樣在引線框LFl的產(chǎn)品區(qū)PR內(nèi)，能夠確保由引線框LFl在將帶TP施加于引線框LFl的后表面中產(chǎn)生的足夠大的反作用力(排斥力)。因此，根據(jù)本第三實(shí)施例，可以在不包含空隙等的情況下將帶TP可靠地施加于在引線框LFl內(nèi)形成的產(chǎn)品區(qū)PR的后表面。也就是，根據(jù)本第三實(shí)施例，即使在高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)被安裝于引線框LFl的上表面?zhèn)壬系臓顟B(tài)下，帶TP也能夠被可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)。
[0384]在此，低MOS芯片CHP (L)沒(méi)有被配置為促使溝道DIT的底表面BS直接地接觸低MOS芯片CHP (L)的上表面，而是被配置為使得低MOS夾片CLP (L)插入在低MOS芯片CHP(L)與溝道DIT的底表面BS之間。也就是，在低MOS芯片CHP (L)中，溝道DIT的底表面BS沒(méi)有直接地接觸低MOS芯片CHP (L)的上表面。也就是，在本第三實(shí)施例中，插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間的低MOS夾片CLP (L)起著緩沖材料的作用。由于該原因，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，使得溝道DIT的底表面BS接觸低MOS夾片CLP (L)，對(duì)低MOS芯片CHP (L)的破壞也能夠被降低到?jīng)]有問(wèn)題的水平。
[0385]根據(jù)上文，在本第三實(shí)施例中，從溝道DIT內(nèi)突起的突出部PJN被配置為直接地?cái)D壓芯片安裝部分TAB(C)。此外，在本第三實(shí)施例中，形成于支撐部件SU內(nèi)的溝道DIT的底表面BS接觸安裝于低MOS芯片CHP (L)之上的低MOS夾片CLP (L)的上表面。
[0386]因而，根據(jù)本第三實(shí)施例，能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的后表面)，同時(shí)減少對(duì)高M(jìn)OS芯片CHP(H)及低MOS芯片CHP (L)的破壞。
[0387]<變型例>
[0388]隨后，描述本第三實(shí)施例的變型例。圖61是示出在本變型例中如何在引線框LFl的上表面?zhèn)扔芍尾考U支撐的狀態(tài)下將帶TP施加于引線框LFl的后表面的截面圖。
[0389]如圖61所示，在本變型例中，如同第三實(shí)施例一樣，突出部PJN被設(shè)置于溝道DIT之內(nèi)，而且在本變型例中，緩沖材料BUF被插入在低MOS夾片CLP (L)的上表面與設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS之間。也就是，在本變型例中，低MOS夾片CLP (L)及緩沖材料BUF被插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間。也就是，在本變型例中，插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間的低MOS夾片CLP (L)起著緩沖材料的作用，并且緩沖材料BUF還被設(shè)置于低MOS夾片CLP(L)與溝道DIT的底表面BS之間。由于該原因，即使引線框LFl的上表面?zhèn)扔芍尾考U支撐，對(duì)低MOS芯片CHP(L)的破壞也能夠被進(jìn)一步降低到?jīng)]有問(wèn)題的水平。
[0390]根據(jù)上文，對(duì)于本變型例，同樣能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LFl的后表面(特別地，施加于產(chǎn)品區(qū)PR的整個(gè)后表面)，同時(shí)減少對(duì)高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)的破壞。
[0391](第四實(shí)施例)
[0392]在上述第一實(shí)施例至第三實(shí)施例中，已經(jīng)描述了其中驅(qū)動(dòng)器IC芯片CHP (C)、高M(jìn)OS芯片CHP (H)及低MOS芯片CHP (L)由密封體密封的半導(dǎo)體器件，但是在上述第一實(shí)施例至第三實(shí)施例中的技術(shù)理念同樣能夠應(yīng)用于例如其中高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)由密封體密封的半導(dǎo)體器件。
[0393]圖62是示出本第四實(shí)施例中的在帶TP即將被施加于引線框LF2的后表面之前的引線框LF2的配置的視圖。如圖62所示，在本第四實(shí)施例的引線框LF2中，產(chǎn)品區(qū)PR被布置成矩陣，并且每個(gè)產(chǎn)品區(qū)PR都通過(guò)分隔區(qū)(邊界區(qū))DIV來(lái)分隔。然后，關(guān)注每個(gè)產(chǎn)品區(qū)PR，芯片安裝部分TAB (H)及芯片安裝部分TAB (L)被布置于每個(gè)產(chǎn)品區(qū)PR內(nèi)。在此時(shí)，高M(jìn)OS芯片CHP (H)被安裝于芯片安裝部分TAB (H)之上，而低MOS芯片CHP (L)被安裝于芯片安裝部分TAB (L)之上。此外，高M(jìn)OS夾片CLP (H)被布置成從高M(jìn)OS芯片CHP (H)之上跨越到芯片安裝部分TAB (L)之上，以及低MOS夾片CLP (L)被布置成從低MOS芯片CHP (L)之上跨越到引線之上。
[0394]在本第四實(shí)施例中，帶TP將施加于以此方式配置的引線框LF2的后表面。圖63是示出在本第四實(shí)施例中已經(jīng)將帶TP施加于引線框LF2的后表面的狀態(tài)的視圖。如圖63所示，帶TP被施加于引線框LF2的整個(gè)后表面上。
[0395]然后，在本第四實(shí)施例中，在引線框LF2的面中，帶TP將在與帶TP施加于其上的后表面相對(duì)的上表面由支撐部件支撐的情況下被施加于引線框LF2的后表面。在此，在本第四實(shí)施例中，引線框LF2的上表面?zhèn)葘⒂芍尾考?，但是高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)已經(jīng)如同以上描述的那樣被安裝于引線框LF2的上表面?zhèn)壬?。因此，同樣在本第四?shí)施例中，如同上述第一實(shí)施例至第三實(shí)施例一樣，引線框LF2的上表面?zhèn)刃枰芍尾考危黄茐母進(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)0
[0396]圖64是示出在本第四實(shí)施例中使用的支撐部件SU的示意性整體配置的平面圖。如圖64所示，支撐部件SU包括多個(gè)框架部分，并且溝道DIT通過(guò)框架部分來(lái)分隔。然后，例如，對(duì)應(yīng)于圖62所示的引線框LF2的產(chǎn)品區(qū)PR，設(shè)置于圖64所示的支撐部件SU內(nèi)的溝道DIT被布置。
[0397]圖65是示出在本第四實(shí)施例中如何在引線框LF2的上表面?zhèn)扔芍尾考U支撐的狀態(tài)下將帶TP施加于引線框LF2的后表面的截面圖。
[0398]如圖65所示，在本第四實(shí)施例中，緩沖材料BUF同樣被插入在高M(jìn)OS夾片CLP(H)的上表面與設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS之間。也就是，在本第四實(shí)施例中，高M(jìn)OS夾片CLP (H)及緩沖材料BUF被插入在高M(jìn)OS芯片CHP (H)與溝道DIT的底表面BS之間。也就是，在本第四實(shí)施例中，插入在高M(jìn)OS芯片CHP (H)與溝道DIT的底表面BS之間的高M(jìn)OS夾片CLP (H)起著緩沖材料的作用，此外緩沖材料BUF還被設(shè)置于高M(jìn)OS夾片CLP (H)與溝道DIT的底表面BS之間。由于該原因，即使引線框LF2的上表面由支撐部件SU支撐，對(duì)高M(jìn)OS芯片CHP (H)的破壞也能夠被進(jìn)一步地降低到?jīng)]有問(wèn)題的水平。[0399]類似地，在本第四實(shí)施例中，緩沖材料BUF同樣被插入在低MOS夾片CLP (L)的上表面與設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS之間。也就是，在本第四實(shí)施例中，低MOS夾片CLP (L)及緩沖材料BUF被插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間。也就是，在本第四實(shí)施例中，插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間的低MOS夾片CLP (L)起著緩沖材料的作用，此外緩沖材料BUF還被設(shè)置于低MOS夾片CLP(L)與溝道DIT的底表面BS之間。由于該原因，即使引線框LF2的上表面?zhèn)扔芍尾考U支撐，對(duì)低MOS芯片CHP (L)的破壞也能夠被進(jìn)一步降低到?jīng)]有問(wèn)題的水平。
[0400]根據(jù)上文，對(duì)于本第四實(shí)施例，同樣能夠獲得這樣的顯著效果:可以將帶TP可靠地施加于引線框LF2的后表面(特別地，施加于產(chǎn)品區(qū)PR的整個(gè)后表面)，同時(shí)減少對(duì)高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)的破壞。
[0401]注意，在本第四實(shí)施例中，已經(jīng)描述了使用緩沖材料BUF的示例，但是如同上述第一實(shí)施例一樣，在不使用緩沖材料BUF的情況下，溝道DIT的底表面BS可以被配置成接觸高M(jìn)OS夾片CLP (H)的頂部以及低MOS夾片CLP (L)的頂部。
[0402]隨后，如圖66所示，形成于高M(jìn)OS芯片CHP (H)內(nèi)的柵極電極焊盤(pán)GP (H)與引線LD通過(guò)導(dǎo)線W相互電耦接，以及形成于低MOS芯片CHP (L)內(nèi)的柵極電極焊盤(pán)GP (L)與引線LD通過(guò)導(dǎo)線W相互電耦接。后續(xù)步驟與上述第一實(shí)施例的步驟是相同的。以此方式，能夠制造出在本第四實(shí)施例中的半導(dǎo)體器件。
[0403]<變型例1>
[0404]如同第四實(shí)施例一樣，變型例I同樣是針對(duì)半導(dǎo)體器件的，在該半導(dǎo)體器件中，高M(jìn)OS芯片CHP (H)和低MOS芯片CHP (L)由密封體密封，但是特別地，在本變型例I中描述了其中高M(jìn)OS夾片CLP (H)沒(méi)有被安裝于高M(jìn)OS芯片CHP (H)之上的示例。
[0405]圖67是示出在本變型例I中的在帶TP即將被施加于引線框LF2的后表面之前的弓丨線框LF2的配置的視圖。如圖67所述，在本變型例I的引線框LF2中，產(chǎn)品區(qū)PR布置成矩陣，并且每個(gè)產(chǎn)品區(qū)PR通過(guò)分隔區(qū)(邊界區(qū))DIV來(lái)分隔。然后，關(guān)注每個(gè)產(chǎn)品區(qū)PR，芯片安裝部分TAB (H)及芯片安裝部分TAB (L)被布置于每個(gè)產(chǎn)品區(qū)PR內(nèi)。在此時(shí)，高M(jìn)OS芯片CHP (H)沒(méi)有被安裝于芯片安裝部分TAB (H)之上，而低MOS芯片CHP (L)被安裝于芯片安裝部分TAB (L)之上。此外，低MOS夾片CLP (L)被布置成從低MOS芯片CHP (L)之上跨越到引線之上。
[0406]在本變型例I中，帶TP將被施加于以此方式配置的引線框LF2的后表面。圖68是示出在本變型例I中已經(jīng)將帶TP施加于引線框LF2的后表面的狀態(tài)的視圖。如圖68所示，帶TP被施加于引線框LF2的整個(gè)后表面之上。
[0407]然后，在本變型例I中，在引線框LF2的面中，帶TP將在與帶TP施加于其上的后表面相對(duì)的上表面由支撐部件支撐的同時(shí)被施加于引線框LF2的后表面。在此，在本變型例I中，雖然引線框LF2的上表面?zhèn)葘⒂芍尾考危球?qū)動(dòng)器IC芯片CHP (C)已經(jīng)如同以上所描述的那樣安裝于引線框LF2的上表面?zhèn)壬?。因此，同樣在本變型例I中，引線框LF2的上表面?zhèn)刃枰诓黄茐牡蚆OS芯片CHP (L)的情況下由支撐部件來(lái)支撐。
[0408]圖69是示出在本變型例I中如何在引線框LF2的上表面?zhèn)扔芍尾考U支撐的狀態(tài)下將帶TP施加于引線框LF2的后表面的截面圖。如圖69所示，在執(zhí)行將帶TP施加于引線框LF2的當(dāng)前后表面的步驟時(shí)，高M(jìn)OS芯片CHP (H)還尚未安裝于芯片安裝部分TAB(H)之上。由于該原因，在本變型例I中，其上沒(méi)有安裝高M(jìn)OS芯片CHP (H)的芯片安裝部分TAB (H)能夠被支撐部件SU擠壓。因此，在本變型例I中，用于擠壓引線框LF2的區(qū)域增大，并且因而帶TP能夠被可靠地施加于引線框LF2的后表面。
[0409]此外，在本變型例I中，緩沖材料BUF同樣被插入在低MOS夾片CLP (L)的上表面與設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS之間。也就是，在本變型例I中，低MOS夾片CLP (L)及緩沖材料BUF被插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間。也就是，在本變型例I中，插入在低MOS芯片CHP (L)與溝道DIT的底表面BS之間的低MOS夾片CLP (L)起著緩沖材料的作用，此外緩沖材料BUF還被設(shè)置于低MOS夾片CLP (L)與溝道DIT的底表面BS之間。由于該原因，即使引線框LF2的上表面?zhèn)扔芍尾考U支撐，對(duì)低MOS芯片CHP (L)的破壞也能夠被降低到?jīng)]有問(wèn)題的水平。
[0410]注意，同樣在本變型例I中已經(jīng)描述了使用緩沖材料BUF的示例，但是例如，在沒(méi)有使用緩沖材料BUF的情況下，溝道DIT的底表面BS也可以被配置成接觸低MOS夾片CLP(L)的頂部。
[0411]隨后，在形成于引線框LF2內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，銀糊膏被施加于芯片安裝部分TAB (H)之上。然后，如圖70所示，在形成于引線框LF2內(nèi)的每個(gè)產(chǎn)品區(qū)PR中，高M(jìn)OS芯片CHP (H)被安裝于芯片安裝部分TAB (H)之上。隨后，如圖71所示，形成于高M(jìn)OS芯片CHP(H)內(nèi)的柵極電極焊盤(pán)GP (H)與引線LD通過(guò)導(dǎo)線W相互電耦接，并且形成于高M(jìn)OS芯片CHP (H)內(nèi)的源極電極焊盤(pán)SP (H)與芯片安裝部分TAB (L)通過(guò)導(dǎo)線W相互電耦接。此夕卜，形成于低MOS芯片CHP (L)內(nèi)的柵極電極焊盤(pán)GP (L)與引線LD通過(guò)導(dǎo)線W相互電耦接。后續(xù)步驟與上述第一實(shí)施例的步驟是相同的。以此方式，能夠制造出在本變型例I中的半導(dǎo)體器件。
[0412]〈變型例2>
[0413]在變型例2中描述了一種半導(dǎo)體器件，在該半導(dǎo)體器件中，例如具有形成于其內(nèi)的功率MOSFET (開(kāi)關(guān)場(chǎng)效應(yīng)晶體管)的單個(gè)半導(dǎo)體器件由密封體密封。
[0414]圖72是示出在本變型例2中在帶TP即將被施加于引線框LF3的后表面之前的引線框LF3的配置的視圖。如圖72所示，在本變型例2的引線框LF3中，產(chǎn)品區(qū)PR布置成矩陣，并且每個(gè)產(chǎn)品區(qū)PR通過(guò)分隔區(qū)(邊界區(qū))DIV來(lái)分隔。關(guān)注每個(gè)產(chǎn)品區(qū)PR，芯片安裝部分TAB2被布置于每個(gè)產(chǎn)品區(qū)PR內(nèi)。然后，半導(dǎo)體芯片CHP2被安裝于芯片安裝部分TAB2之上，并且?jiàn)A片CLP2被布置成從半導(dǎo)體芯片CHP2之上跨越到引線LDl之上。
[0415]在本變型例2中，帶TP將被施加于以此方式配置的引線框LF3的后表面。圖73是示出在本變型例2中已經(jīng)將帶TP施加于引線框LF3的后表面的狀態(tài)的視圖。如圖73所示，帶TP被施加于引線框LF3的整個(gè)后表面之上。
[0416]然后，在本變型例2中，在引線框LF3的面中，帶TP將在與帶TP施加于其上的后表面相對(duì)的上表面由支撐部件支撐的狀態(tài)下被施加于引線框LF3的后表面。在此，在本變型例2中，引線框LF3的上表面?zhèn)葘⒂芍尾考危前雽?dǎo)體芯片CHP2已經(jīng)如同以上所描述的那樣安裝于引線框LF3的上表面?zhèn)壬?。因此，同樣在本變型?中，引線框LF3的上表面?zhèn)刃枰跊](méi)有破壞半導(dǎo)體芯片CHP2的情況下由支撐部件支撐。
[0417]圖74是示出在本變型例2中如何在引線框LF3的上表面由支撐部件SU支撐的狀態(tài)下將帶TP施加于引線框LF3的后表面的截面圖。如圖74所示，在本變型例2中，緩沖材料BUF同樣被插入在夾片CLP2的上表面與設(shè)置于支撐部件SU內(nèi)的溝道DIT的底表面BS之間。也就是，在本變型例2中，夾片CLP2及緩沖材料BUF被插入在半導(dǎo)體芯片CHP2與溝道DIT的底表面BS之間。也就是，在本變型例2中，插入在半導(dǎo)體芯片CHP2與溝道DIT的底表面BS之間的夾片CLP2起著緩沖材料的作用，此外緩沖材料BUF同樣被設(shè)置于夾片CLP2與溝道DIT的底表面BS之間。由于該原因，即使引線框LF3的上表面?zhèn)扔芍尾考U支撐，對(duì)半導(dǎo)體芯片CHP2的破壞也能夠被降低到?jīng)]有問(wèn)題的水平。
[0418]注意，同樣在本變型例2中已經(jīng)描述了使用緩沖材料BUF的示例，但是例如，在沒(méi)有使用緩沖材料BUF的情況下，溝道DIT的底表面BS可以被配成接觸夾片CLP2的頂部。
[0419]其后，如圖75所示，形成于半導(dǎo)體器件CHP2內(nèi)的柵極電極焊盤(pán)GP2與引線LD2通過(guò)導(dǎo)線W相互電耦接。后續(xù)步驟與上述第一實(shí)施例的步驟是相同的。以此方式，能夠制造出在本變型例2中的半導(dǎo)體器件。
[0420]本發(fā)明人的這個(gè)發(fā)明已經(jīng)根據(jù)實(shí)施例具體進(jìn)行了描述。但是，很明顯，本發(fā)明并不限定于這些實(shí)施例，在不脫離本發(fā)明的范圍的情況下，各種變型例都是可能的。
【權(quán)利要求】
1.一種制造半導(dǎo)體器件的方法，包括以下步驟: (a)制備其中具有布置成矩陣的多個(gè)第一區(qū)域的第一引線框，所述第一區(qū)域包括第一芯片安裝部分和第一引線， (b)經(jīng)由第一導(dǎo)電粘合劑將第一半導(dǎo)體芯片安裝在所述第一芯片安裝部分的上表面之上， (c)經(jīng)由第二導(dǎo)電粘合劑將第一金屬板安裝到所述第一半導(dǎo)體芯片的第一電極焊盤(pán)以及安裝到所述第一引線， Cd)在第一溫度加熱所述第一導(dǎo)電粘合劑和所述第二導(dǎo)電粘合劑， (e)在步驟(d)之后，將帶施加于所述第一引線框的與其上安裝有所述第一半導(dǎo)體芯片的面相對(duì)的面，以及 (f)在步驟(e)之后，通過(guò)集體地密封在所述第一引線框中的多個(gè)所述第一區(qū)域來(lái)形成密封體以便覆蓋所述第一半導(dǎo)體芯片， 其中步驟(e)在支撐所述第一金屬板的同時(shí)將所述帶施加于所述第一引線框。
2.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法， 其中所述第一引線框的所述第一區(qū)域包括第二芯片安裝部分，并且其中步驟(b)包括經(jīng)由所述第一導(dǎo)電粘合劑將第二半導(dǎo)體芯片安裝在所述第二芯片安裝部分的上表面之上的 步驟。
3.根據(jù)權(quán)利要求2所述的制造半導(dǎo)體器件的方法， 其中步驟(e )在經(jīng)由緩沖材料來(lái)支撐所述第二半導(dǎo)體芯片的同時(shí)將所述帶施加于所述第一引線框。
4.根據(jù)權(quán)利要求3所述的制造半導(dǎo)體器件的方法，還包括步驟: 在步驟(e)之后且在步驟(f)之前，通過(guò)金屬導(dǎo)線使所述第一半導(dǎo)體芯片的第二電極焊盤(pán)與所述第二半導(dǎo)體芯片的電極焊盤(pán)彼此電耦接。
5.根據(jù)權(quán)利要求3所述的制造半導(dǎo)體器件的方法， 其中步驟(e)經(jīng)由所述緩沖材料來(lái)支撐所述第一金屬板。
6.根據(jù)權(quán)利要求3所述的制造半導(dǎo)體器件的方法， 其中所述緩沖材料的縱向彈性模量低于所述第二半導(dǎo)體芯片的縱向彈性模量。
7.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法， 其中步驟(C)通過(guò)使其中多個(gè)第一金屬板被布置成矩陣的第二引線框與所述第一引線框的其上安裝有所述第一半導(dǎo)體芯片的表面重疊來(lái)執(zhí)行。
8.根據(jù)權(quán)利要求7所述的制造半導(dǎo)體器件的方法， 其中在所述第二引線框的多個(gè)第一金屬板的第一方向上和在垂直于所述第一方向的第二方向上的布局間距與在所述第一引線框的所述第一芯片安裝部分的所述第一方向和所述第二方向上的布局間距是相同的。
9.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法，還包括以下步驟: (g)在步驟(f)之后，將所述帶從所述第一引線框剝離，以及 (h)在步驟(g)之后，通過(guò)以切割刀片切割在所述第一引線框中的多個(gè)第一區(qū)域中的每個(gè)第一區(qū)域之間的區(qū)域來(lái)單體化。
10.根據(jù)權(quán)利要求1所述的制造半導(dǎo)體器件的方法，其中所述第一溫度高于所述帶的耐熱溫度。
11.根據(jù)權(quán)利要求10所述的制造半導(dǎo)體器件的方法， 其中所述第一導(dǎo)電粘合劑和所述第二導(dǎo)電粘合劑是焊料。
12.根據(jù)權(quán)利要求4所述的制造半導(dǎo)體器件的方法， 其中所述第一半導(dǎo)體芯片包括場(chǎng)效應(yīng)晶體管， 其中所述第一半導(dǎo)體芯片包括上表面以及與所述上表面相對(duì)的后表面，在所述上表面中布置有所述第一電極焊盤(pán)和所述第二電極焊盤(pán)， 其中所述第二半導(dǎo)體芯片包括控制所述場(chǎng)效應(yīng)晶體管的控制電路， 其中所述第一半導(dǎo)體芯片的所述第一電極焊盤(pán)是源極電極焊盤(pán)， 其中所述第一半導(dǎo)體芯片的所述第二電極焊盤(pán)是柵極電極焊盤(pán)，并且 其中所述漏極電極被形成于所述第一半導(dǎo)體芯片的所述后表面上。
13.根據(jù)權(quán)利要求2所述的制造半導(dǎo)體器件的方法， 其中步驟(e)在所述第二半導(dǎo)體芯片沒(méi)有被支撐的情況下執(zhí)行。
14.一種制造半導(dǎo)體器件的方法， 包括以下步驟: (a)制備引線框，在所述引線框內(nèi)按矩陣布置有多個(gè)第一區(qū)域，所述第一區(qū)域包括第一芯片安裝部分、第二芯片安裝部分和第一引線， (b)經(jīng)由第一導(dǎo)電粘合劑將第一半導(dǎo)體芯片安裝在所述第一芯片安裝部分的上表面之上， (c)經(jīng)由第二導(dǎo)電粘合劑將第一金屬板安裝到所述第一半導(dǎo)體芯片的第一電極焊盤(pán)以及安裝到所述第一引線， Cd)在第一溫度加熱所述第一導(dǎo)電粘合劑和所述第二導(dǎo)電粘合劑， Ce)在步驟(d)之后，清潔所述引線框， (f)在步驟(e)之后，將帶施加于所述引線框的與其上安裝有所述第一半導(dǎo)體芯片的面相對(duì)的面， (g)在步驟(f)之后，經(jīng)由第三導(dǎo)電粘合劑將第二半導(dǎo)體芯片安裝在所述第二芯片安裝部分的上表面之上， (h)在步驟(g)之后，在第二溫度加熱所述第三導(dǎo)電粘合劑，以及 (i)在步驟(h)之后，通過(guò)集體地密封在所述引線框內(nèi)的多個(gè)第一區(qū)域來(lái)形成密封體以便覆蓋所述第一半導(dǎo)體芯片和所述第二半導(dǎo)體芯片， 其中所述第二溫度低于所述第一溫度。
15.根據(jù)權(quán)利要求14所述的制造半導(dǎo)體器件的方法， 其中所述第一溫度高于所述帶的耐熱溫度，并且 其中所述第二溫度低于所述帶的所述耐熱溫度。
16.根據(jù)權(quán)利要求15所述的制造半導(dǎo)體器件的方法， 其中所述第一導(dǎo)電粘合劑和所述第二導(dǎo)電粘合劑是焊料，并且 其中所述第三導(dǎo)電粘合劑是銀糊膏。
17.根據(jù)權(quán)利要求14所述的制造半導(dǎo)體器件的方法，還包括以下步驟: 在步驟(h)之后且在步驟(i )之前，通過(guò)金屬導(dǎo)線使所述第一半導(dǎo)體芯片的第二電極焊盤(pán)與所述第二半導(dǎo)體芯片的電極焊盤(pán)彼此電耦接。
18.根據(jù)權(quán)利要求17所述的制造半導(dǎo)體器件的方法， 其中所述第一半導(dǎo)體芯片包括場(chǎng)效應(yīng)晶體管， 其中所述第一半導(dǎo)體芯片包括上表面以及與所述上表面相對(duì)的后表面，在所述上表面上布置有所述第一電極焊盤(pán)和所述第二電極焊盤(pán)， 其中所述第二半導(dǎo)體芯片包括控制所述場(chǎng)效應(yīng)晶體管的控制電路， 其中所述第一半導(dǎo)體芯片的所述第一電極焊盤(pán)是源極電極焊盤(pán)， 其中所述第一半導(dǎo)體芯片的所述第二電極焊盤(pán)是柵極電極焊盤(pán)，并且 其中所述漏極電極被形成于所述第一半導(dǎo)體芯片的所述后表面之上。
19.根據(jù)權(quán)利要求14所述的制造半導(dǎo)體器件的方法，還包括以下步驟: (j )在步驟(i )之后，將所述帶從所述引線框剝離，以及 (k)在步驟(j)之后，通過(guò)以切割刀片切割在所述引線框中的多個(gè)第一區(qū)域中的每個(gè)第一區(qū)域之間的區(qū)域來(lái)單體化。
20.根據(jù)權(quán)利要求14所述的制造半導(dǎo)體器件的方法， 其中步驟(f)在所述第二芯`片安裝部分被支撐的情況下執(zhí)行。
【文檔編號(hào)】H01L21/58GK103681389SQ201310439966
【公開(kāi)日】2014年3月26日 申請(qǐng)日期:2013年9月25日 優(yōu)先權(quán)日:2012年9月26日
【發(fā)明者】舩津勝?gòu)? 宇野友彰, 植栗徹, 佐藤幸弘 申請(qǐng)人:瑞薩電子株式會(huì)社